KR20050067538A - 반도체 메모리 장치 - Google Patents

Abstract

본 발명은 리페어 공정을 위해 구비된 다수의 노멀퓨즈세트에 레이저를 조사하여 에러가 발견된 셀을 예비셀로 치환하는 리페어 공정에서, 종래보다 레이저 조사로 블로잉하는 퓨즈수를 크게 줄일 수 있어 보다 신뢰성있는 리페어 공정을 수행할 수 있는 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 다수의 노멀셀; 상기 노멀셀 중에서 에러가 발생한 노멀셀을 대체하기 위한 다수의 예비셀; 리페어 공정시 선택적으로 블로잉될 다수의 어드레스 퓨즈를 구비하여, 상기 에러가 발생한 노멀셀에 대한 억세스시 상기 예비셀이 대체하여 억세스될 수 있도록 하는 다수의 노멀 퓨즈세트; 및 상기 다수의 노멀 퓨즈세트중 서로 다른 적어도 1개 이상의 노멀 퓨즈세트를 인에이블시키기 위한 인에이블 퓨즈를 다수 구비하는 인에이블 퓨즈세트를 구비하는 반도체 메모리 장치를 제공한다.

Description

반도체 메모리 장치{Semiconductor Memory device}

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 리페어 공정시 에러셀을 대체하기 위해 사용하는 다수의 퓨즈를 구비한 퓨즈세트에 관한 것이다.

반도체 메모리 장치, 특히 메모리장치 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 반도체 메모리 장치 전체를 불량품으로 폐기하는 것은 수율(yield)측면에서 비효율적인 처리방법이다.

따라서, 현재는 메모리장치 내에 미리 설치해둔 예비셀(리던던시(redundancy) 셀이라고도 함)을 이용하여 불량이 발생한 노멀셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.

예비셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare low)와 스페어 칼럼(sparecolumn)을 미리 설치해 두어 결함이 발생된 불량이 발생하 노멀셀을 로우/컬럼 단위로 예비셀로 치환해 주는 방식으로 진행된다.

이를 자세히 살펴보면, 웨이퍼 가공 완료후 테스트를 통해 불량이 발생한 노멀셀을 골라내면 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에는 불량 이 발생한 노멀셀에 해당하는 어드레스 신호가 입력되면, 예비셀로 선택이 바뀌게 되는 것이다.

전술한 프로그램 방식 중에서, 가장 널리 사용되는 방식이 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인데, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 하고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스라 한다.

도1은 통상적인 반도체 메모리 장치를 나타내는 단면도로서, 좌측영역은 셀영역의 단면을 나타내고, 우측영역은 퓨즈영역을 나타낸다.

도1의 도시된 바와 같이, 반도체 메모리 장치의 셀영역은 기판(10) 상부에 소자분리막(11), 활성영역(13), 게이트 패턴(14), 제1 및 제2 스토리지 노드 콘택플러그(15a,18), 비트라인 콘택플러그(15b), 비트라인(16), 층간절연막(12,17,22)과 캐패시터를 형성하는 스토리지 노드 콘택플러그(19)/유전체박막(20)/플레이트전극(23,24)을 구비한다. 플레이트 전극(23,24)는 폴리실리콘막(23)과, TiN막(24)으로 구성되어 있다.

한편 반도체 메모리 장치의 퓨즈영역은 기판상에 층간절연막(11',17',22')과, 폴리실리콘막(23')과 TiN막(24')으로 구성된 퓨즈와, 퓨즈상부에 형성된 층간절연막(25')과 수분침투를 방지하기 위한 가드링(27)을 구비한다. 또한, 도면부호 26은 리페어 공정시 레이저 조사에 의한 퓨즈블로잉을 위해 퓨즈상부의 층간절연막(21)을 일정두께만큼 제거하여 형성된 퓨즈박스를 나타낸다. 여기서 층간절연막(11',17',22')은 따로 형성되는 것이 아니고, 셀영역에서의 층간절연막(11,17,22)이 형성될 때 각각 같이 형성되는 막이다.

퓨즈는 전술한 바와 같이 반도체 소자의 결함(Fail)이 발생한 경우에 결함이 발생한 부분을 리페어하기 위한 것으로, 통상 추가적인 공정으로 따로 형성하는 것은 아니고 셀영역의 비트 라인(Bit Line) 또는 워드 라인(Word line)을 이루는 도전층(예컨대 폴리실리콘)을 이용하여 형성한다.

특히 최근에 반도체 메모리 장치의 집적도가 높아지면서 반도체 메모리 장치의 구조물의 높이도 높아지게 되었다, 이로 인하여 비교적 하부구조인 워드라인이나 비트라인을 이용해서 퓨즈를 형성하게 되면 이후 퓨즈박스(26)를 형성하기 위해서 많은 층간절연막을 제거해야하는 어려움이 생기게 되었다. 따라서 최근에는 반도체 메모리 장치의 높은 위치에서 형성되는 도전층을 퓨즈라인으로 이용하고 있는데, 금속배선이나 캐패시터의 전극용 도전막을 퓨즈라인으로 이용하고 있다.

도1에 도시된 퓨즈(23',24')는 셀영역에 형성된 캐패시터의 플레이트 전극(23,24)을 형성하는 도전막으로 형성한 것이다.

도2는 통상적인 반도체 메모리 장치의 셀어레이를 나타내는 평면도이다.

도2를 참조하여 살펴보면, 반도체 메모리 장치는 다수의 메모리셀을 구비하고 있는 셀어레이(셀어레이0 ~ 셀어레이7)를 구비한다. 하나의 셀어레이(예컨대 셀어레이3)는 결함이 발견된 노멀셀을 추가로 구비된 예비셀로 어드레스 패스를 치환하기 위한 다수의 퓨즈를 구비하고 있는 퓨즈부(100)를 각각 구비한고 있다.

하나의 셀어레이(예컨대 셀어레이3)는 기본적으로 배치된 노멀셀과, 추가적으로 예비셀를 구비한다. 예비셀은 노멀셀에 에러가 났을 때 치환하기 위해 추가로 구비된 셀이다. 그러나 예비셀은 면적의 제한 때문에 무조건 많이 만들수 없으므로 노멀셀을 만들고 면적을 고려하여 그 수를 적정하게 정한다. 여기서 구비된 노멀셀의 수에 따라 퓨즈부에 구비되는 퓨즈세트의 수가 정해진다.

도3은 도2에 도시된 하나의 퓨즈부를 나타내는 평면도이다.

도3을 참조하여 살펴보면, 퓨즈부(100)는 16개의 어드레스를 치환하기 위해 16개의 노멀 퓨즈세트가 구비되어 있다. 하나의 셀어레이에 구비되는 예비셀의 수에 따라 치환할 수 있는 로우어드레스의 수와 컬럼어드레스의 수가 정해지고, 여기서 정해지는 어드레스의 수에 따라 퓨즈부(100)에 구비되는 퓨즈세트의 수가 정해진다. 예컨대 도3에 도시된 노멀 퓨즈세트가 로우어드레스만을 전부 치환한다면, 하나의 셀어레이에서 총 16개의 워드라인을 예비워드라인으로 치환할 수 있는 것이다.

도4는 도3에 도시된 16개의 노멀퓨즈세트중 하나를 나타내는 퓨즈세트이다.

도4를 참조하여 살펴보면, 하나의 노멀 퓨즈세트(예컨대 110)는 어드레스에 대응하기 위한 다수의 어드레스 퓨즈(A0 ~ A4)와, 노멀 퓨즈세트(110)를 인에이블시키기 위한 인에이블 퓨즈(enable)를 구비한다. 여기서 30은 퓨즈가드링을 도시한 것이고, 도시된 2개의 더미퓨즈는 반도체 제조공정 특성상 퓨즈가드링에 가까이 형성되는 퓨즈는 제대로 신뢰성있게 제조되기 힘들기 때문에 실제 리페어시에는 사용되지 않도록 정한 것이다.

반도체 메모리 장치가 완성되고 나서 셀어레이에 구비된 노멀셀에 에러가 발견되었을 경우, 하나의 노멀퓨즈세트를 선택한다. 선택된 노멀퓨즈세트의 인에이블 퓨즈에 레이저를 조사하여 블로잉시켜 선택된 노멀퓨즈세트를 인에이블시킨다.

이어서 선택된 노멀퓨즈세트에 구비된 어드레스 퓨즈(A0 ~ A4)를 에러셀의 어드레스에 대응하여 레이저를 선택적으로 조사하여 블로잉(blowing)한다. 이렇게 함으로서 실제 동작시에는 에러셀에 해당되는 어드레스가 입력되면, 에러가 발생한 에러셀을 억세스하는 것이 아니라 리페어된 노멀퓨즈세트를 통해 정해지는 예비셀을 억세스하게 되는 것이다.

그러나, 반도체 메모리 장치가 고집적화되면서 퓨즈세트의 크기도 점점 작아지고, 퓨즈간의 간격도 좁아진 상태에서는 레이저 조사로 하나의 퓨즈를 블로잉하는 경우에 이웃한 퓨즈에도 데미지를 입는 경우가 자주 발생된다. 즉, 고집적 반도체 메모리장치에서는 레이저 조사로 하나의 퓨즈만을 신뢰성있게 리페어하는 것이 쉽지 않다.

따라서 에러가 발생한 노멀셀을 리페어하는 공정에서 조금이라도 레이저 조사에 의해 퓨즈를 블로잉시키는 횟수를 줄이는 것이 필요하다.

본 발명은 리페어 공정을 위해 구비된 다수의 노멀퓨즈세트에 레이저를 조사하여 에러가 발견된 셀을 예비셀로 치환하는 리페어 공정에서, 종래보다 레이저 조사로 블로잉하는 퓨즈수를 크게 줄일 수 있어 보다 신뢰성있는 리페어 공정을 수행할 수 있는 메모리 장치를 제공함을 목적을 한다.

상기의 목적을 달성하기 위하여 본 발명은 다수의 노멀셀; 상기 노멀셀 중에서 에러가 발생한 노멀셀을 대체하기 위한 다수의 예비셀; 리페어 공정시 선택적으로 블로잉될 다수의 어드레스 퓨즈를 구비하여, 상기 에러가 발생한 노멀셀에 대한 억세스시 상기 예비셀이 대체하여 억세스될 수 있도록 하는 다수의 노멀 퓨즈세트; 및 상기 다수의 노멀 퓨즈세트중 서로 다른 적어도 1개 이상의 노멀 퓨즈세트를 인에이블시키기 위한 인에이블 퓨즈를 다수 구비하는 인에이블 퓨즈세트를 구비하는 반도체 메모리 장치를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도5는 본 발명의 바람직한 일실시예에 따른 반도체 메모리 장치를 나타내는 블럭구성도이다.

도5를 참조하여 본 실시예에 따른 반도체 메모리 장치는 다수의 노멀셀과, 상기 노멀셀 중에서 에러가 발생한 노멀셀을 대체하기 위한 다수의 예비셀과, 리페어 공정시 선택적으로 블로잉될 다수의 어드레스 퓨즈를 구비하여, 상기 에러가 발생한 노멀셀에 대한 억세스시 상기 예비셀이 대체하여 억세스될 수 있도록 하는 다수의 노멀 퓨즈세트(200)와, 각각이 다수의 노멀 퓨즈세트(200)중 서로 다른 적어도 1개 이상의 노멀 퓨즈세트를 인에이블시키기 위한 인에이블 퓨즈(300)를 다수 구비하는 인에이블 퓨즈세트를 구비한다.

도6a는 도5에 도시된 반도체 메모리 장치의 인에이블 퓨즈세트 나타내는 블럭구성도이다.

도6a를 참조하여 살펴보면, 인에이블 퓨즈세트(300)는 리페어 공정시 블로잉됨으로서, 다수의 노멀 퓨즈세트중에서 선택된 노멀 퓨즈세트0를 인에이블 시키기 위한 제1 인에이블 퓨즈(enable1)와, 리페어 공정시 블로잉됨으로서 상기 다수의 노멀 퓨즈세트중에서 선택된 노멀퓨즈세트1과 노멀 퓨즈세트0을 인에이블시키기 위한 제2 인에이블 퓨즈(enable2)와, 리페어 공정시 블로잉됨으로서 다수의 노멀 퓨즈세트(200)에서 선택된 노멀퓨즈세트2와 노멀 퓨즈세트0와 노멀퓨즈세트1을 인에이블시키기 위한 제3 인에이블 퓨즈(enable3)를 구비한다.

계속해서 살펴보면, 제4 인에이블 퓨즈(enable4)는 노멀 퓨즈세트1과 노멀퓨즈세트2와 노멀퓨즈세트3과 노멀퓨즈세트4를 인에이블시켜기 위한 퓨즈이며, 제16 인에이블 퓨즈(enable16)는 노멀퓨즈세트1 내지 노멀퓨즈세트16을 인에이블시키기 위한 퓨즈이다. 또한 여기서 35은 퓨즈가드링을 도시한 것이고, 도시된 2개의 더미퓨즈는 반도체 제조공정 특성상 퓨즈가드링에 가까이 형성되는 퓨즈는 제대로 신뢰성있게 제조되기 힘들기 때문에 실제 리페어시에는 사용되지 않도록 정한 것이다.

여기서 인에이블 퓨즈세트(300)에 구비되는 인에이블 퓨즈의 수는 구비되는 노멀 퓨즈세트의 수에 따라 정해지도록 한다.

도6b는 도5에 도시된 반도체 메모리 장치의 노멀 퓨즈세트(200)중 하나(210)를 나타내는 블럭구성도이다.

도6b를 참조하여 살펴보면, 리페어 퓨즈세트(210)는 어드레스에 대응하기 위한 다수의 어드레스용 퓨즈(A0 ~ A4)를 구비한다.

이하에서는 도5, 도6a, 도6b를 참조하여 본 발명의 반도체 메모리 장치에 대해서 설명한다.

반도체 메모리 장치가 완성되고 나서 웨이퍼레벨에서 테스트를 진행하여 단위셀에 에러가 있는지 검사하여 에러가 발견된 노멀셀은 준비된 예비셀로 대체하게된다. 에러가 발견된 노멀셀을 예비셀로 대체하는 과정은 에러셀에 해당되는 어드레스가 입력되면 에러셀을 억세스하는 것이 아니라 예비셀을 억세스할 수 있도록 노멀퓨즈세트중 하나의 선택하여 에러가 발생한 어드레스에 대응하여 어드레스용 퓨즈(A0~A5)에 레이저를 선택적을 조사하여 블로잉하는 것이다.

이 때 에러가 발견된 노멀셀의 갯수에 따라 선택되는 노멀퓨즈세트의 수가 정해지게 된다. 각각의 노멀퓨즈세트를 인에이블시키려면 종래에는 각각의 노멀퓨즈세트에 구비되는 인에이블퓨즈에 레이저를 조사하여 블로잉시켰다.

따라서 에러가 발견된 노멀셀의 갯수가 7개라면 블로잉시켜야 할 인에이블퓨즈의 수는 7개가 된다.

그러나, 본 발명에 의한 메모리 장치는 다수의 노멀퓨즈세트(200)를 각각 인에이블시키기 위한 인에이블퓨즈를 하나의 인에이블퓨즈세트(300)에 구비하고, 에러가 발견된 노멀셀의 갯수에 관계없이 하나의 인에이블 퓨즈만을 블로잉하면 된다. 전술한 예에서 에러가 발견된 노멀셀의 갯수가 7개라면, 7번째 인에이블퓨즈(enalbe7)에 레이저를 조사하여 블로잉시키면 되는 것이다.

이는 본 발명의 인에이블 퓨즈세트에 구비되는 인에이블퓨즈는 각각 하나의 노멀퓨즈세트만을 인에이블시키는 것이 아니라 그 배치되는 순서에 따라 각각 서로다른 다수의 노멀퓨즈세트를 인에이블시키게 구성되기 때문이다. 즉, 인에이블 퓨즈(enable7)이 노멀퓨즈세트0~ 노멀퓨즈세트7까지 인에이블시키게 구성되는 것이다.

따라서 본 발명과 같이 반도체 장치를 구성하게 되면, 에러가 발견된 노멀셀의 수에 관계없이 항상 하나의 인에이블 퓨즈만을 블로잉할 수 있으므로, 인에이블 퓨즈를 블로잉하는 데 발생되는 에러를 크게 줄일 수 있어, 전체적으로 보면 리페어공정의 신뢰성을 향상시킬 수 있게 된다.

또한, 전술한 예에서는 인에이블 퓨즈세트에 구비되는 각각의 인에이블퓨즈가 순번이 증가하면서 인에이블시키는 퓨즈세트의 수가 하나씩 증가되도록 구성하였으나, 에러가 발결되는 노멀셀의 수와 위치, 사용되는 노멀퓨즈세트의 수를 고려하여 각각의 인에이블퓨즈가 인에이블시키는 퓨즈세트의 갯수와 위치를 서로 다르게 조정할 수 있다.

도7은 본 발명의 바람직한 제2 실시예에 따른 반도체 메모리 장치의 인에이블 퓨즈세트를 나타내는 블럭구성도이다.

도7을 참조하여 살펴보면, 제2 실시예에 따른 인에이블 퓨즈세트(300)는 구비되는 다수의 인에이블 퓨즈세트(enable1 ~ enable16)중 홀수번째 인에이블퓨즈(enable1, enable3, enable5,..)는 인에이블 퓨즈세트의 일측면으로부터 배치되고, 짝수번째 인에이블퓨즈(enable2, enable4, enable6,..)는 인에이블 퓨즈세트(300)의 타측면으로부터 배치되도록 한다.

도7에 도시된 바와 같이, 배치함으로서 리페어 공정시에 에러가 발견된 노멀셀의 수에 따라 하나의 인에이블 퓨즈를 블로잉하였으나, 다시 에러가 발견된 노멀셀을 추가적으로 발견하였을 때에는 바로 이웃에 있는 인에이블 퓨즈를 블로잉하는 것이 아니라 인에이블퓨즈세트 내에서 가장 먼 곳에 있는 인에이블 퓨즈를 블로잉하게 된다.

반도체 장치가 고집적화되면서 인에이블 퓨즈의 간격도 좁하여 바로 이웃한 인에이블퓨즈 만을 신뢰성있게 블로잉하기가 어려운데 도7과 같이 배치된 경우에는 블로잉할 인에이블 퓨즈간의 간격이 증가되는 효과를 기대할 수 있다.

도8은 본 발명의 반도체 메모리 장치에서, 구비된 각각의 노멀퓨즈세트를 사용하는 빈도수를 나타내는 그래프이다.

도8을 참조하여 살펴보면, 첫번째 노멀퓨즈세트는 거의 사용이 되고, 노멀퓨즈세트의 번호가 증가되면서 사용되는 빈도가 감소되는 것을 알 수 있다. 도8을 참조하여 인에이블퓨즈가 인에이블 할 수 있는 노멀퓨즈세트를 정하게 되면, 보다 신뢰성있는 리페어공정을 진행할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해서 리페어 공정을 하고 난 후에 생기는 결함셀을 다시 리페어하는 공정에서 종래보다 블로잉하는 인에이블 퓨즈의 수를 크게 줄일 수 있다. 이로 인하여 퓨즈를 블로잉하기 위해 레이저를 조사하는 횟수를 줄일 수 있어, 리페어 공정을 보다 신뢰성 있게 진행할 수 있다.

도1은 통상적인 반도체 메모리 장치의 퓨즈를 나타내는 단면도.

도2는 통상적인 반도체 메모리 장치의 셀어레이를 나타내는 평면도.

도3은 도2에 도시된 퓨즈부를 나타내는 평면도.

도4는 도3에 도시된 16개의 노멀퓨즈세트중 하나를 나타내는 퓨즈세트.

도5는 본 발명의 바람직한 일실시예에 따른 반도체 메모리 장치를 나타내는 블럭구성도.

도6a는 도5에 도시된 반도체 메모리 장치의 인에이블 퓨즈세트 나타내는 블럭구성도.

도6b는 도5에 도시된 반도체 메모리 장치의 노멀 퓨즈세트 나타내는 블럭구성도.

도7은 본 발명의 바람직한 제2 실시예에 따른 반도체 메모리 장치의 인에이블 퓨즈세트 나타내는 블럭구성도.

도8은 본 발명의 반도체 메모리 장치에서, 구비된 각각의 노멀퓨즈세트를 사용하는 빈도수를 나타내는 그래프.

* 도면의 주요 부분에 대한 부호 설명

200 : 노멀 퓨즈세트

300 : 인에이블 퓨즈세트

enable1 ~ enableN : 인에이블 퓨즈

A0 ~ A5 : 어드레스 퓨즈

Claims (4)

1. 다수의 노멀셀;

   상기 노멀셀 중에서 에러가 발생한 노멀셀을 대체하기 위한 다수의 예비셀;

   리페어 공정시 선택적으로 블로잉될 다수의 어드레스 퓨즈를 구비하여, 상기 에러가 발생한 노멀셀에 대한 억세스시 상기 예비셀이 대체하여 억세스될 수 있도록 하는 다수의 노멀 퓨즈세트; 및

   상기 다수의 노멀 퓨즈세트중 서로 다른 적어도 1개 이상의 노멀 퓨즈세트를 인에이블시키기 위한 인에이블 퓨즈를 다수 구비하는 인에이블 퓨즈세트

   를 구비하는 반도체 메모리 장치.
2. 제 1 항에 있어서,

   상기 인에이블 퓨즈세트는

   상기 리페어 공정시 블로잉됨으로서, 상기 다수의 노멀 퓨즈세트중에서 선택된 제1 노멀 퓨즈세트를 인에이블 시키기 위한 제1 인에이블 퓨즈;

   상기 리페어 공정시 블로잉됨으로서 상기 다수의 노멀 퓨즈세트중에서 선택된 제2 노멀퓨즈세트와 상기 제1 노멀 퓨즈세트를 인에이블시키기 위한 제2 인에이블 퓨즈;

   상기 리페어 공정시 블로잉됨으로서 상기 다수의 노멀 퓨즈세트에서 선택된 제3 노멀퓨즈세트와 상기 제1 및 제2 노멀 퓨즈세트를 인에이블시키기 위한 제3 인에이블 퓨즈를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
3. 제 2 항에 있어서,

   상기 인에이블 퓨즈세트에 구비되는 인에이블 퓨즈의 수는 상기 노멀 퓨즈세트의 수에 따라 정해지는 것을 특징으로 하는 반도체 메모리 장치.
4. 제 2 항에 있어서,

   상기 인에이블 퓨즈세트에 구비되는 다수의 인에이블 퓨즈세트중 홀수번째 인에이블퓨즈는 상기 인에이블 퓨즈세트의 일측면으로부터 배치되고, 짝수번째 인에이블퓨즈는 상기 인에이블 퓨즈세트의 타측면으로부터 배치되는 것을 특징으로 하는 반도체 메모리 장치.