KR20050062837A - 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는집적회로 - Google Patents
어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는집적회로 Download PDFInfo
- Publication number
- KR20050062837A KR20050062837A KR1020030093161A KR20030093161A KR20050062837A KR 20050062837 A KR20050062837 A KR 20050062837A KR 1020030093161 A KR1020030093161 A KR 1020030093161A KR 20030093161 A KR20030093161 A KR 20030093161A KR 20050062837 A KR20050062837 A KR 20050062837A
- Authority
- KR
- South Korea
- Prior art keywords
- integrated circuit
- pin
- test mode
- mode setting
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 집적회로의 테스트를 위한 테스트 모드 설정 입력 핀을 따로 두지 않고 어드레스 핀을 이용하여 리셋구간 동안 테스트 모드를 결정하도록 함으로써 집적회로 테스트 모드의 증가에 따른 모드 설정 입력 핀 수의 증가에 대한 부담을 해소시키고, 집적회로의 핀 수나 패키지가 결정된 후에도 집적회로의 기능 수행에는 전혀 영향을 주지 않으면서 유동적으로 새로운 모드를 쉽게 추가할 수 있도록 하는 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로에 관한 것이다.
이를 위한 본 발명은, 테스트 모드의 설정을 필요로 하는 집적회로에 있어서, 상기 집적회로의 어드레스 핀에 공통으로 연결되는 입력 버퍼와 출력 버퍼; 상기 어드레스 핀을 상기 집적회로의 리셋(reset) 구간 동안에는 테스트 모드 설정 입력 핀으로 이용하고, 그 이외의 정상 기능 동작 구간에서는 어드레스 핀으로 이용하기 위한 소정의 신호를 발생하는 신호발생 수단을 포함하는 것을 특징으로 한다.
Description
본 발명은 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로에 관한 것으로서, 더 상세하게는 집적회로의 테스트를 위한 테스트 모드 설정 입력 핀을 따로 두지 않고 어드레스 핀을 이용하여 리셋구간 동안 테스트 모드를 결정하도록 함으로써 집적회로 테스트 모드의 증가에 따른 모드 설정 입력 핀 수의 증가에 대한 부담을 해소시키고, 집적회로의 핀 수나 패키지가 결정된 후에도 집적회로의 기능 수행에는 전혀 영향을 주지 않으면서 유동적으로 새로운 모드를 쉽게 추가할 수 있도록 하는 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로에 관한 것이다.
당업자에게 잘 알려진 바와 같이, 집적회로 설계 분야가 SoC(System on Chip)로 점차 발전되어가면서 칩 사이즈도 엄청난 수준으로 증대되고 있고, 이에 따라 양산된 집적회로의 오류를 테스트하기 위한 방법 또한 계속적으로 증가하고 있다. 따라서 집적회로 설계시 이러한 테스트 모드들을 모두 수용할 수 있도록 모드 설정 입력 핀을 추가하게 되는데, 이 같은 모드 설정 입력 핀이 마련된 집적회로의 일실시예의 구성을 도 1에 나타내 보였다.
도 1을 참조하면, ASIC 또는 SoC와 같은 집적회로(10)는 미도시된 외부 메모리나 입출력 장치와의 연결을 위한 n개의 어드레스 출력 핀(ADDR_1, ADDR_2, .., ADDR_n)과, 2m개의 집적회로 테스트 모드를 선택하기 위한 m개의 모드 설정 입력 핀(Mode_1, Mode_2, .., Mode_m)을 포함한다. 그리고 집적회로(10)는 도시하지는 않았지만 다수개의 데이터 입출력 핀과 각종 제어 신호 핀을 포함한다.
상기 n개의 어드레스 출력 핀(ADDR_1, ADDR_2, ..., ADDR_n)은 각각 도시한 바와 같이 출력 버퍼(OB_1, OB_2, .., OB_n)와 연결되고, 상기 m개의 모드 설정 입력 핀(Mode_1, Mode_2, .., Mode_m)은 각각 입력 버퍼(IB_1, IB_2, .., IB_n)와 연결된다.
n개의 어드레스 출력 핀(ADDR_1, ADDR_2, ..., ADDR_n)은 외부 인터페이스를 위한 출력 핀으로서 상기 데이터 입출력 핀과 제어 신호 핀 등과 함께 집적회로의 기능 수행을 위해 사용되고, m개의 모드 설정 입력 핀(Mode_1, Mode_2, .., Mode_m)은 집적회로 칩의 실제 기능 수행을 위한 동작 시에는 사용되지 않고 생산된 칩의 오류를 검출하기 위한 여러 가지 다양한 테스트 종류를 결정하기 위해 사용된다.
그런데, 현재 집적회로에 대한 테스트의 종류가 계속 급증하고 있고, 이를 모두 선택할 수 있게 모드 설정 입력 핀을 지원하기 위해서는, 여러 개의 입력 핀을 모드 설정 입력 핀으로 할당해서 사용해야 하므로, 가격 상승의 원인이 될 수 있고, 개발 진행 중에 추가되는 테스트에 따라 모드 설정 입력 핀 수도 계속적으로 증가시켜야 하는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기와 같은 문제점을 해결하기 위한 것으로서, 집적회로의 테스트를 위한 테스트 모드 설정 입력 핀을 따로 두지 않고 어드레스 핀을 이용하여 리셋구간 동안 테스트 모드를 결정하도록 함으로써 집적회로 테스트 모드의 증가에 따른 모드 설정 입력 핀 수의 증가에 대한 부담을 해소시키고, 집적회로의 핀 수나 패키지가 결정된 후에도 집적회로의 기능 수행에는 전혀 영향을 주지 않으면서 유동적으로 새로운 모드를 쉽게 추가할 수 있도록 된 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로는, 테스트 모드의 설정을 필요로 하는 집적회로에 있어서, 상기 집적회로의 어드레스 핀에 공통으로 연결되는 입력 버퍼와 출력 버퍼; 상기 어드레스 핀을 상기 집적회로의 리셋(reset) 구간 동안에는 테스트 모드 설정 입력 핀으로 이용하고, 그 이외의 정상 기능 동작 구간에서는 어드레스 핀으로 이용하기 위한 소정의 신호를 발생하는 신호발생 수단을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 신호발생 수단은 상기 집적회로의 리셋 신호를 입력받아 1 사이클 크기의 인에이블(enable) 신호를 생성하는 원샷신호 발생기와, 상기 원샷신호 발생기에 의해 생성되는 인에이블 신호의 구간 동안 상기 어드레스 핀을 통해 입력되는 테스트 모드 입력 신호를 저장하는 D 플립플롭을 포함한다.
바람직하게는, 상기 리셋 구간 동안 상기 입력 버퍼는 인에이블되고, 상기 출력 버퍼는 디스에이블(disable)된다.
이하, 첨부한 도면을 참조하면서 본 발명에 따른 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
한편, 이하의 설명에 있어서, 종래기술에 따른 구성부재와 본 발명에 의한 구성부재가 동일한 경우에는 종래기술에서 사용하였던 도면 부호를 그대로 사용하고, 이에 대한 상세한 설명은 생략한다.
도 2를 참조하면, 본 발명에 따른 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로는, 집적회로(100)의 어드레스 핀(MD/AD_1, MD/AD_2, .., MD/AD_m)에 공통으로 연결되는 입력 버퍼(MB_1, MB_2, .., MB_m)와 출력 버퍼(AB_1, AB_2, .., AB_m); 상기 어드레스 핀(MD/AD_1, MD/AD_2, .., MD/AD_m)을 집적회로(100)의 리셋(reset) 구간 동안에는 테스트 모드 설정 입력 핀으로 이용하고, 그 이외의 정상 기능 동작 구간에서는 어드레스 핀으로 이용하기 위한 소정의 신호를 발생하는 신호발생 수단을 포함한다. 상기 신호발생 수단은 집적회로(100)의 리셋 신호를 입력받아 1 사이클 크기의 인에이블(enable) 신호를 생성하는 원샷신호 발생기(110)와, 원샷신호 발생기(110)에 의해 생성된 인에이블 신호의 구간 동안 상기 어드레스 핀(MD/AD_1, MD/AD_2, .., MD/AD_m)을 통해 입력되는 테스트 모드 입력 신호를 저장하는 D 플립플롭(D_1, D_2, .., D_m)을 포함하여 이루어진다. 입력 버퍼(MB_1, MB_2, .., MB_m)는 집적회로(100)의 리셋 구간 동안 인에이블되고, 출력 버퍼(AB_1, AB_2, .., AB_m)는 리셋 구간 동안에는 디스에이블되고 그 이외의 정상 기능 동작 구간에서는 인에이블된다.
도 2에서 본 발명에 따른 입력 버퍼(MB_1, MB_2, .., MB_m)와 출력 버퍼(AB_1, AB_2, .., AB_m)에 공통으로 연결되어 테스트 모드 설정 입력 핀으로도 기능하는 어드레스 핀(MD/AD_1, MD/AD_2, .., MD/AD_m)의 수를 m개로 도시하고, 순수하게 어드레스 핀으로만 기능하는 핀의 수를 (n-m)개로 도시하였지만, 이는 본 발명의 일실시예로 도시한 것이므로 본 발명은 이에 한정되지 않는다.
이하, 본 발명에 따른 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로의 작용을 도 2를 참조하여 설명한다.
예를 들어, 집적회로(100)에 전원이 공급되면, 집적회로(100)에는 리셋 구간이 존재하게 되는데, 이 리셋 구간 동안에 집적회로(100)는 기능 모드로 동작하지 않는다. 따라서 어드레스 핀은 원래 출력으로 사용되는 기능 핀이지만, 이 리셋 구간 동안 테스트 모드 설정 입력 핀으로 사용되어도 무방하다.
따라서 원샷신호 발생기(110)는 집적회로(100)의 리셋 신호를 입력받아 1 사이클 크기의 인에이블(enable) 신호를 생성하고, 각 입력 버퍼(MB_1, MB_2, .., MB_m)에 연결된 D 플립(D_1, D_2, .., D_m)은 상기 인에이블 신호를 입력받아 어드레스 핀(MD/AD_1, MD/AD_2, .., MD/AD_m)을 통해 입력된 모드 입력 신호들을 저장한 후 필요한 테스트 모드를 위해 사용한다.
한편, 입력 버퍼(MB_1, MB_2, .., MB_m) 및 출력 버퍼(AB_1, AB_2, .., AB_m)에 공통으로 연결된 어드레스 핀(MD/AD_1, MD/AD_2, .., MD/AD_m)들은 상기 리셋 구간 동안 입력 핀으로서 테스트 모드 설정 입력 핀으로 사용되다가 리셋 구간이 종료되고, 집적회로(100)가 정상 기능 동작을 할 경우에는 어드레스 출력 핀으로 고정되어 사용된다.
이로써, 본 발명은 따로 분리된 테스트 모드 설정 입력 핀이 없어도 집적회로의 기능적 동작을 위해 마련된 어드레스 핀을 이용하여 리셋 구간 동안 모드 설정을 가능하게 할 수 있다.
이상에서 살펴본 바와 같은 본 발명에 따른 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로는, 집적회로의 테스트를 위한 테스트 모드 설정 입력 핀을 따로 두지 않고 어드레스 핀을 이용하여 리셋구간 동안 테스트 모드를 결정하도록 함으로써 집적회로 테스트 모드의 증가에 따른 모드 설정 입력 핀 수의 증가에 대한 부담을 해소시키고, 집적회로의 핀 수나 패키지가 결정된 후에도 집적회로의 기능 수행에는 전혀 영향을 주지 않으면서 유동적으로 새로운 모드를 쉽게 추가할 수 있도록 하는 이점을 제공한다.
이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
도 1은 종래기술에 의한 어드레스 핀 및 테스트 모드 설정 입력 핀이 마련된 집적회로의 구성도.
도 2는 본 발명에 따른 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로의 구성도.
<도면의 주요부분에 대한 부호의 설명>
100 : 집적회로
110 : 원샷(one shot) 신호 발생기
D_1, D_2, .., D_m : D 플립플롭
MB_1, MB_2, .., MB_m : 입력 버퍼
AB_1, AB_2, .., AB_m : 출력 버퍼
MD/AD_1, MD/AD_2, .., MD/AD_m : 어드레스 핀
Claims (4)
- 테스트 모드의 설정을 필요로 하는 집적회로에 있어서,상기 집적회로의 어드레스 핀에 공통으로 연결되는 입력 버퍼와 출력 버퍼;상기 어드레스 핀을 상기 집적회로의 리셋(reset) 구간 동안에는 테스트 모드 설정 입력 핀으로 이용하고, 그 이외의 정상 기능 동작 구간에서는 어드레스 핀으로 이용하기 위한 소정의 신호를 발생하는 신호발생 수단을 포함하는 것을 특징으로 하는 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로.
- 제1항에 있어서, 상기 신호발생 수단은,상기 집적회로의 리셋 신호를 입력받아 1 사이클 크기의 인에이블(enable) 신호를 생성하는 원샷신호 발생기;상기 원샷신호 발생기에 의해 생성되는 인에이블 신호의 구간 동안 상기 어드레스 핀을 통해 입력되는 테스트 모드 입력 신호를 저장하는 플립플롭을 포함하는 것을 특징으로 하는 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로.
- 제2항에 있어서,상기 플립플롭은 D 플립플롭인 것을 특징으로 하는 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로.
- 제1항에 있어서,상기 리셋 구간 동안 상기 입력 버퍼는 인에이블되고, 상기 출력 버퍼는 디스에이블(disable)되는 것을 특징으로 하는 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는 집적회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030093161A KR20050062837A (ko) | 2003-12-18 | 2003-12-18 | 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는집적회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030093161A KR20050062837A (ko) | 2003-12-18 | 2003-12-18 | 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는집적회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20050062837A true KR20050062837A (ko) | 2005-06-28 |
Family
ID=37254753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030093161A KR20050062837A (ko) | 2003-12-18 | 2003-12-18 | 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는집적회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20050062837A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100904479B1 (ko) * | 2007-06-27 | 2009-06-24 | 주식회사 하이닉스반도체 | 반도체 메모리장치 및 이의 어드레스 입력방법 |
-
2003
- 2003-12-18 KR KR1020030093161A patent/KR20050062837A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7697368B2 (en) | 1920-06-27 | 2010-04-13 | Hynix Semiconductor, Inc. | Semiconductor memory device and method of inputting addresses therein |
KR100904479B1 (ko) * | 2007-06-27 | 2009-06-24 | 주식회사 하이닉스반도체 | 반도체 메모리장치 및 이의 어드레스 입력방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101297513B1 (ko) | 범용 프로토콜 엔진 | |
TWI234784B (en) | Memory module and memory component built-in self test | |
US7613968B2 (en) | Device and method for JTAG test | |
US20070220456A1 (en) | On-chip test circuit and method for testing of system-on-chip (SOC) integrated circuits | |
CN112614534B (zh) | 一种mbist电路*** | |
US6978322B2 (en) | Embedded controller for real-time backup of operation states of peripheral devices | |
US8841952B1 (en) | Data retention flip-flop | |
US11374561B2 (en) | Integrated circuit and method of testing | |
JP2023067828A (ja) | 集積回路、集積回路をテストするテスト装置および方法 | |
CN101165808A (zh) | 顺序输出熔丝切断信息的半导体器件和测试*** | |
US10677844B2 (en) | Semiconductor device and test method for semiconductor device | |
US20040218459A1 (en) | Oscillation based access time measurement | |
US9804224B2 (en) | Integrated circuit and method of operating an integrated circuit | |
US7908533B2 (en) | Processor to JTAG test access port interface | |
CN106896317B (zh) | 通过扫描测试的扫描链所执行的电路排错方法及电路排错*** | |
CN109425823B (zh) | Jtag接口中的顺序测试访问端口选择 | |
KR20050062837A (ko) | 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는집적회로 | |
CN112585486A (zh) | 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法 | |
US6327683B1 (en) | Device scan testing | |
EP3705980B1 (en) | Low power mode testing in an integrated circuit | |
JP2006003239A (ja) | 半導体装置テスタ | |
US6226211B1 (en) | Merged memory-logic semiconductor device having a built-in self test circuit | |
KR100314811B1 (ko) | 에프피지에이를 이용한 프로그래머블 메모리테스트장치 | |
US8209571B2 (en) | Valid-transmission verifying circuit and a semiconductor device including the same | |
JP4724774B2 (ja) | 半導体回路装置、メモリテスト回路及び半導体回路装置の試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |