KR20050031166A - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20050031166A
KR20050031166A KR1020030067379A KR20030067379A KR20050031166A KR 20050031166 A KR20050031166 A KR 20050031166A KR 1020030067379 A KR1020030067379 A KR 1020030067379A KR 20030067379 A KR20030067379 A KR 20030067379A KR 20050031166 A KR20050031166 A KR 20050031166A
Authority
KR
South Korea
Prior art keywords
liquid crystal
data
pixel data
output enable
gate
Prior art date
Application number
KR1020030067379A
Other languages
English (en)
Inventor
황광희
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030067379A priority Critical patent/KR20050031166A/ko
Publication of KR20050031166A publication Critical patent/KR20050031166A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 화질 저하를 방지할 수 있도록 한 액정표시장치 및 그 구동방법을 제공하는 것이다.
본 발명에 의한 액정표시장치는 i(i는 2이상의 자연수)개의 블록으로 분할되어 구동되는 액정패널과, 상기 i개의 블록 각각에 포함된 데이터라인들을 구동하기 위한 i개의 집적회로군을 구비하며, 상기 i개의 집적회로군들은 서로 상이한 시간에 상기 데이터라인들로 화소데이터를 공급하는 것을 특징으로 한다.

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY APPARATUS AND METHOD OF DIRVING THE SAME}
본 발명은 액정표시장치에 관한 것으로, 특히 화질 저하를 방지할 수 있도록 한 액정표시장치 및 그 구동방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비한다.
실제로, 액정표시장치는 도 1에 도시된 바와 같이 데이터 TCP(Tape Carrier Pakage)(6)를 통해 액정패널(2)과 접속된 데이터 IC(Integrated Circuit)들(4)과, 게이트 TCP(9)를 통해 액정패널(2)과 접속된 게이트 IC들(8)을 구비한다.
액정패널(2)은 매트릭스형으로 배열된 액정셀들과, 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성되어 액정셀들 각각과 접속된 박막트랜지스터(TFT)를 구비한다.
박막트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이전압이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀에 공급한다. 그리고, 박막트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소신호가 유지되게 한다.
액정셀은 등가적으로 액정용량 캐패시터(Clc)로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀은 충전된 화소신호가 다음 화소신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터를 더 구비한다. 이 스토리지 캐패시터는 이전단 게이트라인과 화소전극 사이에 형성된다. 이러한 액정셀은 박막트랜지스터(TFT)를 통해 충전되는 화소신호에 따라 유전이방성을 가지는 액정의 배열상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.
게이트 IC들(8) 각각은 게이트 TCP(9) 각각에 실장된다. 게이트 TCP(9)에 실장된 게이트 IC(8)는 게이트 TCP(9)를 통해 액정패널(2)의 게이트 패드들과 전기적으로 접속된다. 이러한 게이트 IC들(8)은 액정패널(2)의 게이트라인들을 1수평기간(1H) 단위로 순차 구동하게 된다.
데이터 IC들(4) 각각은 데이터 TCP(6) 각각에 실장된다. 데이터 TCP(6)에 실장된 데이터 IC(4)는 데이터 TCP(6)를 통해 액정패널(2)의 데이터 패드들과 전기적으로 접속된다. 이러한 데이터 IC들(4)은 디지털 화소데이터를 아날로그 화소전압신호로 변환하여 1수평기간(1H) 단위로 액정패널(2)의 데이터라인들에 공급한다.
이를 위하여, 데이터 IC들(4) 각각은 도 2에 도시된 바와 같이 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(14)와, 샘플링신호에 응답하여 화소데이터(VD)를 순차적으로 래치하여 동시에 출력하는 래치부(16)와, 래치부(16)로부터의 화소데이터(VD)를 화소전압신호로 변환하는 디지털-아날로그 변환부(이하, DAC부라 함)(18)와, DAC(18)로부터의 화소전압신호를 완충하여 출력하는 출력 버퍼부(26)를 구비한다. 또한, 데이터 구동 IC(4)는 타이밍 콘트롤러(도시하지 않음)로부터 공급되는 각종 제어신호들과 화소데이터(VD)를 중계하는 신호 제어부(10)와, DAC부(18)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(12)를 추가로 구비한다. 이러한 구성을 가지는 데이터 구동 IC들(4) 각각은 i(i는 m 보다 작은 자연수)개씩의 데이터라인들을 구동하게 된다.
신호제어부(10)는 타이밍 콘트롤러로부터의 각종 제어신호들(SSP, SSC, SOE, REV, POL 등)과 화소데이터(VD)가 해당 구성요소들로 출력되게 제어한다.
감마전압부(12)는 감마 기준전압 발생부(도시하지 않음)로부터 입력되는 다수개의 감마 기준전압을 그레이별로 세분화하여 출력한다.
쉬프트 레지스터부(14)에 포함된 쉬프트 레지스터들은 신호제어부(10)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력함과 동시에 다음단의 쉬프트 레지스터(14)에 캐리신호로 공급한다. 소스 스타트 펄스(SSP)는 도 3에 도시된 바와 같이 1수평기간(1H) 단위로 공급되고 소스 샘플링 클럭신호(SSC) 마다 쉬프트되어 샘플링신호로 출력된다.
래치부(16)는 쉬프트 레지스터부(14)로부터의 샘플링신호에 응답하여 신호 제어부(10)로부터의 화소데이터(VD)를 일정단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여 래치부(16)는 m개의 화소데이터(VD)를 래치하기 위해 m개의 래치들로 구성되고, 그 래치들 각각은 화소데이터(VD)의 비트수(3비트 또는 6비트)에 대응하는 크기를 갖는다. 특히 타이밍 콘트롤러는 전송주파수를 줄이기 위하여 화소데이터(VD)를 이븐 화소데이터(VDeven)와 오드 화소데이터(VDodd)로 나누어 각각의 전송라인을 통해 동시에 출력하게 된다. 여기서 이븐 화소데이터(VDeven)와 오드 화소데이터(VDodd) 각각은 적(R), 녹(G), 청(B) 화소데이터를 포함한다. 이에 따라 래치부(16)는 샘플링신호마다 신호 제어부(10)를 경유하여 공급되는 이븐 화소데이터(VDeven)와 오드 화소데이터(VDodd), 즉 6개의 화소데이터를 동시에 래치하게 된다. 이어서, 래치부(16)는 신호 제어부(10)로부터의 소스 출력 인에이블 신호(SOE)에 응답하여 래치된 m개의 화소데이터들(VD)을 동시에 출력한다. 소스 출력 인에이블 신호(SOE)는 도 3에 도시된 바와 같이 1수평기간(1H) 단위로 발생한다. 이 경우, 래치부(16)는 데이터반전 선택신호(REV)에 응답하여 트랜지션 비트수가 줄어들게끔 변조된 화소데이터(VD)들을 복원시켜 출력하게 된다. 이는 타이밍 제어부에서 데이터전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 화소데이터(VD)들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다.
DAC부(18)는 래치부(16)로부터의 화소데이터(VD)를 동시에 정극성 및 부극성 화소전압신호로 변환하여 출력하게 된다. 이를 위하여, DAC부(18)는 래치부(16)에 공통 접속된 P(Positive) 디코딩부(20) 및 N(Negative) 디코딩부(22)와, P 디코딩부(20) 및 N 디코딩부(22)의 출력신호를 선택하기 위한 멀티플렉서(MUX; 24)를 구비한다.
P 디코딩부(20)에 포함되는 m개의 P 디코더들은 래치부(16)로부터 동시에 입력되는 n개의 화소데이터들을 감마전압부(12)로부터의 정극성 감마전압들을 이용하여 정극성 화소전압신호로 변환하게 된다. N 디코딩부(22)에 포함되는 m개의 N 디코더들은 래치부(16)로부터 동시에 입력되는 m개의 화소데이터들을 감마 전압부(12)로부터의 부극성 감마전압들을 이용하여 부극성 화소전압신호로 변환하게 된다. 멀티플렉서부(24)에 포함되는 m개의 멀티플렉서들은 신호제어부(10)로부터의 극성제어신호(POL)에 응답하여 P 디코더(20)로부터의 정극성 화소전압신호 또는 N 디코더(22)로부터의 부극성 화소전압신호를 선택하여 출력하게 된다.
출력버퍼부(26)에 포함되는 m개의 출력버퍼들은 m개의 데이터라인들(DL1 내지 DLm)들에 직렬로 각각 접속되어진 전압추종기(Voltage follower) 등으로 구성된다. 이러한 출력버퍼들은 DAC부(18)로부터의 화소전압신호들을 신호완충하여 데이터라인들(DL1 내지 DLm)에 공급하게 된다.
이러한 액정표시장치는 1수평기간(1H)마다 발생되는 게이트펄스(또는 스캔펄스)가 각 게이트라인들(GL1 내지 GLn)에 순차적으로 공급되며, 그 각각의 게이트펄스에 동기되는 화소데이터가 소스 출력 인에이블 신호(SOE)에 응답하여 제1 내지 제m 데이터라인들(DL1 내지 DLm)에 동시에 공급된다. 그리고, 액정셀은 자신이 접속된 게이트라인에 게이트펄스가 공급되는 1수평기간(1H) 동안 화소데이터 전압을 충전하고, 나머지 프레임기간 동안 충전된 전압을 유지하여 계조를 표시한다. 한편, 이와같은 액정표시장치에는 도 4에 도시된 바와 같이 제1 내지 제m 데이터라인들(DL1 내지 DLm)과 제1 내지 제n 게이트라인들(GL1 내지)의 교차부마다 등가적으로 기생캐패시터(Cp)가 형성된다. 따라서, 데이터라인들(DL1 내지 DLm)에 화소데이터가 공급될 때 액정셀에 형성된 m 개의 기생캐패시터들(Cp)에도 소정의 전압이 충전된다. 이러한 m 개의 기생캐패시터들(Cp)에 충전된 전압에 의하여 액정셀에 화소데이터를 충전시 그 화소데이터가 왜곡되고, 이에 따라 화질이 저하되는 문제점이 있다. 다시말해서, 종래에는 m개의 데이터라인들(DL1 내지 DLm)에 화소데이터가 동시에 공급되기 때문에 즉, 게이트라인을 따라 형성된 모든 기생캐패시터들(Cp)에 동시에 소정이 전압이 공급되기 때문에 액정셀에 화소데이터가 충전시 화소데이터 왜곡으로 인한 크로스토크(Crosstalk), 그리니쉬(Greenish)등이 발생하여 화질이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 화질 저하를 방지할 수 있도록 한 액정표시장치 및 그 구동방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 의한 액정표시장치는 i(i는 2이상의 자연수)개의 블록으로 분할되어 구동되는 액정패널과, 상기 i개의 블록 각각에 포함된 데이터라인들을 구동하기 위한 i개의 집적회로군을 구비한다.
상기 i개의 집적회로군들은 서로 상이한 시간에 상기 데이터라인들로 화소데이터를 공급하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 i개의 블록 각각에 포함된 상기 데이터라인들은 1수평기간(1H) 단위로 상기 화소데이터를 공급받는 것을 특징으로 한다.
상기 액정표시장치는 상기 집적회로군에서 상기 데이터라인들로 상기 화소데이터를 공급할 수 있도록 소스 출력 인에이블 신호를 공급하는 타이밍 콘트롤러와, 상기 i개의 집적회로군들 각각에서 상이한 시간에 상기 화소데이터가 공급될 수 있도록 상기 소스 출력 인에이블 신호를 지연시키기 위한 i-1개의 지연기를 더 구비한다.
본 발명의 실시예에 의한 액정표시장치의 구동방법은 액정패널을 적어도 둘 이상의 블록으로 분할하는 단계와, 상기 분할된 블록들로 서로 상이한 시간동안 화소데이터를 공급하는 단계를 포함한다.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예들을 첨부한 도 5 내지 도 10를 참조하여 상세하게 설명하기로 한다.
도 5는 본 발명의 제1 실시 예에 의한 액정표시장치를 도시한 것이다.
도 5을 참조하면, 본 발명의 제1 실시 예에 의한 액정표시장치는 액정셀들이 매트릭스 형으로 배열된 액정패널(30)과, 액정패널(30)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(40)와, 액정패널(30)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(50)와, 게이트 드라이버(40)와 데이터 드라이버(50)를 제어하기 위한 타이밍 콘트롤러(60)를 구비한다.
액정패널(30)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정셀을 구비한다.
박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압이 공급되는 경우 턴-온되어 테이터라인(DL)으로부터의 화소신호를 액정셀에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우 전압이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소신호가 유지되게 한다.
액정셀은 등가적으로 액정용량 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터를 더 구비한다. 이 스토리지 캐패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.
게이트 드라이버(40)는 게이트라인들(GL1 내지 GLn)을 순차적으로 구동시킨다. 이를 위해, 게이트 드라이버(40)는 다수의 게이트 IC들(52)을 구비한다. 이러한 다수의 게이트 IC들(52)은 자신에게 접속된 게이트라인들(GL1 내지 GLn)을 타이밍 콘트롤러(60)로부터의 제어에 의하여 순차적으로 구동시킨다. 다시 말하여, 다수의 게이트 IC들(52)은 타이밍 콘트롤러(60)로부터 공급되는 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압을 순차적으로 공급한다.
구체적으로, 게이트 드라이버(40)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시켜 쉬프트펄스를 발생한다. 그리고, 게이트 드라이버(40)는 쉬프트 펄스에 응답하여 수평기간마다 해당 게이트라인(GL)에 게이트 하이전압을 공급하게 된다. 다시 말하여, 쉬프트펄스는 수평기간마다 한 라인씩 쉬프트되고, 다수의 게이트 IC들(42)중 어느 하나는 쉬프트펄스에 대응되어 해당 게이트라인(GL)에 게이트 하이전압을 공급한다. 이 경우, 다수의 게이트 IC들(42)은 게이트 라인들(GL1 내지 GLn)에 게이트 하이전압이 공급되지 않는 나머지 기간에서는 게이트 로우 전압을 공급한다.
데이터 드라이버(50)는 액정패널(30)을 두개의 블록으로 분할하여, 각각의 블록에 상이한 시간동안 화소데이터를 공급한다. 이를 위해 데이터 드라이버(50)는 제1 및 제2 데이터 IC군들(56a,56b)과, 지연기(54)를 구비한다.
지연기(54)는 서로 상이한 시간동안 화소데이터를 두개의 블록으로 분할된 액정패널(30)에 공급할 수 있도록 타이밍 콘트롤러(60)로부터 공급되는 제1 소스 출력 인에이블 신호(SOE1)을 일정시간 지연시킨다. 이에 따라, 지연기(54)는 제1 소스 출력 인에블 신호(SOE1)를 입력받아 일정시간이 지연된 제2 소스 출력 인에이블 신호(SOE2)을 출력시키게 된다. 이 때, 지연기(54)에 의해 지연되는 시간은 1수평기간(1H)내에 화소데이터를 데이터라인들(DL1 내지 DLm)에 공급할 수 있는 범위내에서 설정된다.(즉, 1수평기간(1H)보다 짧게 설정된다.)
제1 및 제2 데이터 IC군들(56a,56b)은 제1 및 제2 블록으로 분할된 액정패널(30)을 서로 상이한 시간동안 구동시킨다. 이를 위해, 제1 데이터 IC군(56a)은 제1 소스 출력 인에이블 신호(SOE1)에 응답하여 화소데이터를 액정패널(30)의 제1 블록으로 공급한다. 그리고, 제2 데이터 IC군(56b)은 지연기(54)에 의해 제1 소스 출력 인에이블 신호(SOE1)가 일정시간 지연된 제2 소스 출력 인에이블 신호(SOE2)에 응답하여 화소데이터를 제2 블록으로 공급한다.
타이밍 콘트롤러(60)는 도시되지 않은 비디오 카드로부터 공급되는 동기신호(V,H)를 이용하여 게이트 제어신호들(GSP, GSC, GOE) 및 데이터 제어신호들(SSP, SSC, SOE1, POL)을 발생한다. 게이트 제어신호들(GSP, GSC, GOE)은 게이트 드리이버(40)로 공급되어 게이트 드라이버를 제어하게 되고, 데이터 제어신호들(SSP, SSC, SOE1, POL)은 데이터 드라이버(50)로 공급되어 데이터 드라이버를 제어하게 된다. 아울러, 타이밍 콘트롤러(60)는 화소데이터를 정렬하여 데이터 드라이버(50)로 공급한다.
이와같은 본 발명의 제1 실시 예에 의한 액정표시장치의 구동방법에 대하여 설명하면, 먼저 타이밍 콘트롤러(60)로부터 제1 데이터 IC군(56a)으로 데이터 제어신호들(SSP,SSC,POL) 및 제1 소스 출력 인에이블 신호(SOE1)가 공급된다. 그리고, 지연기(54)에 의해 제1 소스 출력 인에이블 신호(SOE1)가 일정시간 지연된 제2 소스 출력 인에이블 신호(SOE2)와 데이터 제어신호들(SSC, POL)이 제2 데이터 IC군(56b)으로 공급된다. 따라서, 1라인분의 화소데이터 중 1/2 라인분의 화소데이터는 제1 소스 출력 인에이블 신호(SOE1)에 응답하여 제1 데이터 IC군(56a)에 공급된다. 그리고, 나머지 1/2 라인분의 화소데이터는 도 6a 및 도 6b에 도시된 바와같이 지연기(54)에 의해 제1 소스 출력 인에이블 신호(SOE1)보다 일정시간(T1 또는 T2) 지연된 제2 소스 출력 인에이블 신호(SOE2)에 응답하여 제2 데이터 IC군(56b)에 공급된다. 이에 따라, 게이트라인(GL)과 제1 내지 제m 데이터라인들(DL1 내지 DLm)의 교차부에 등가적으로 형성된 m개의 기생캐패시터들(Cp) 중 제1 출력 인에이블 신호(SOE1)에 의해 m/2개의 기생캐패시터들(Cp)에 전압이 먼저 충전되어 액정셀에 충전된 화소데이터에 영향을 미치게 된다. 그 후, 제2 출력 인에이블 신호(SOE2)에 의해 나머지 m/2개의 기생캐패시터들(Cp)에 전압이 충전되어 액정셀에 충전된 화소데이터에 영향을 미치게 된다. 여기서 제1 및 제2 소스 출력 인에이블 신호(SOE1,SOE2)는 1수평기간(1H) 내에서 제1 및 제2 데이터 IC군들(56a,56b)에 접속된 데이터라인들(DL1 내지 DLm)로 화소데이터를 공급하도록 설정된다. 결론적으로, 기생캐패시터들(Cp)에 충전되는 전압에 의한 영향을 시간적으로 분산시킬 수 있으므로 액정셀에 화소데이터를 충전시 그 화소데이터가 왜곡되는 정도를 줄일 수 있다. 이에 따라, 화질이 저화되는 것을 방지할 수 있게 된다.
도 7은 본 발명의 제2 실시 예에 의한 액정표시장치를 도시한 것이다.
도 7을 참조하면, 본 발명의 제2 실시 예에 의한 액정표시장치는 본 발명의 제1 실시예와 비교하여 게이트 드라이버(150)의 구성요소만 달라지는 것을 제외하고는 동일한 구성요소를 구비한다.
여기서, 게이트 드라이버(150)을 제외한 나머지 구성요소에 대한 설명은 이하 생략하기로 한다.
데이터 드라이버(150)는 액정패널(130)을 네개의 블록으로 분할하여, 각각의 블록에 상이한 시간동안 화소데이터를 공급한다. 이를 위해 데이터 드라이버(50)는 제1 내지 제4 데이터 IC군들(156a 내지 156d)과, 제1 내지 제3 지연기(154a 내지 154c)를 구비한다.
제1 내지 제3 지연기(154a 내지 154c)는 서로 상이한 시간동안 화소데이터를 네개의 블록으로 분할된 액정패널(130)에 공급할 수 있도록 타이밍 콘트롤러(160)로부터 공급되는 제11 소스 출력 인에이블 신호(SOE11)을 일정시간씩 지연시킨다. 여기서, 제1 지연기(154a)는 제11 소스 출력 인에블 신호(SOE1)를 입력받아 일정시간이 지연된 제12 소스 출력 인에이블 신호(SOE12)을 출력시킨다. 그리고, 제2 지연기(154b)는 제12 소스 출력 인에블 신호(SOE2)를 입력받아 일정시간이 지연된 제13 소스 출력 인에이블 신호(SOE13)을 출력시킨다. 그리고, 제3 지연기(154c)는 제13 소스 출력 인에블 신호(SOE3)를 입력받아 일정시간이 지연된 제14 소스 출력 인에이블 신호(SOE14)을 출력시킨다. 이 때, 제1 내지 제3 지연기(154a 내지 154c)에 의해 지연되는 시간은 1수평기간(1H)내에 화소데이터를 데이터라인들(DL1 내지 DLm)에 공급할 수 있는 범위내에서 설정된다.(즉, 1수평기간(1H)보다 짧게 설정된다.)
제1 내지 제4 데이터 IC군들(156a 내지 156d)은 제1 내지 제4 블록으로 분할된 액정패널(130)을 서로 상이한 시간동안 구동시킨다. 이를 위해, 제1 데이터 IC군(156a)은 제11 소스 출력 인에이블 신호(SOE11)에 응답하여 화소데이터를 액정패널(130)의 제1 블록으로 공급한다. 그리고, 제2 데이터 IC군(156b)은 제1 지연기(154a)에 의해 제11 소스 출력 인에이블 신호(SOE11)가 일정시간 지연된 제12 소스 출력 인에이블 신호(SOE12)에 응답하여 화소데이터를 액정패널(130)의 제2 블록으로 공급한다. 그리고, 제3 데이터 IC군(156c)은 제2 지연기(154b)에 의해 제12 소스 출력 인에이블 신호(SOE12)가 일정시간 지연된 제13 소스 출력 인에이블 신호(SOE13)에 응답하여 화소데이터를 액정패널(130)의 제3 블록으로 공급한다. 그리고, 제4 데이터 IC군(156d)은 제3 지연기(154c)에 의해 제13 소스 출력 인에이블 신호(SOE13)가 일정시간 지연된 제14 소스 출력 인에이블 신호(SOE14)에 응답하여 화소데이터를 액정패널(130)의 제4 블록으로 공급한다.
이와같은 본 발명의 제2 실시 예에 의한 액정표시장치의 구동방법에 대하여 설명하면, 먼저 타이밍 콘트롤러(160)로부터 제1 데이터 IC군(156a)으로 데이터 제어신호들(SSP,SSC,POL) 및 제11 소스 출력 인에이블 신호(SOE11)가 공급된다. 그리고, 제1 지연기(154a)에 의해 제11 소스 출력 인에이블 신호(SOE11)가 일정시간 지연된 제12 소스 출력 인에이블 신호(SOE12)와 데이터 제어신호들(SSC, POL)이 제2 데이터 IC군(156b)으로 공급된다. 그리고, 제2 지연기(154b)에 의해 제12 소스 출력 인에이블 신호(SOE12)가 일정시간 지연된 제13 소스 출력 인에이블 신호(SOE13)와 데이터 제어신호들(SSC, POL)이 제3 데이터 IC군(156c)으로 공급된다. 마지막으로, 제3 지연기(154c)에 의해 제13 소스 출력 인에이블 신호(SOE13)가 일정시간 지연된 제14 소스 출력 인에이블 신호(SOE14)와 데이터 제어신호들(SSC, POL)이 제4 데이터 IC군(156d)으로 공급된다. 따라서, 1라인분의 화소데이터 중 처음 1/4 라인분의 화소데이터는 제11 소스 출력 인에이블 신호(SOE11)에 응답하여 제1 데이터 IC군(156a)에 공급된다. 그리고, 그다음 1/4 라인분의 화소데이터는 제1 지연기(154a)에 의해 도 8a 또는 도 8b에 도시된 바와 같이 제11 소스 출력 인에이블 신호(SOE11)에 비해 일정시간(T11 또는 T21) 지연된 제12 소스 출력 인에이블 신호(SOE12)에 응답하여 제2 데이터 IC군(156b)에 공급된다. 또한, 그다음 1/4 라인분의 화소데이터는 제2 지연기(154b)에 의해 도 8a 또는 도 8b에 도시된 바와 같이 제12 소스 출력 인에이블 신호(SOE12)에 비해 일정시간(T12 또는 T22) 지연된 제13 소스 출력 인에이블 신호(SOE13)에 응답하여 제3 데이터 IC군(156c)에 공급된다. 그리고, 나머지 1/4 라인분의 화소데이터는 제3 지연기(154c)에 의해 도 8a 또는 도 8b에 도시된 바와 같이 제13 소스 출력 인에이블 신호(SOE13)에 비해 일정시간(T13 또는 T23) 지연된 제14 소스 출력 인에이블 신호(SOE14)에 응답하여 제4 데이터 IC군(156d)에 공급된다. 이에 따라, 게이트 펄스가 공급되는 게이트라인(GL)과 제1 내지 제m 데이터라인들(DL1 내지 DLm) 사이에 형성된 m개의 기생캐패시터들(Cp) 중 제11 소스 출력 인에이블 신호(SOE11)에 의해 처음 m/4개의 기생캐패시터들(Cp)에 전압이 충전되어 액정셀에 충전된 화소데이터에 영향을 미치게 된다. 그 후, 제12 소스 출력 인에이블 신호(SOE12)에 의해 그 다음 m/4개의 기생캐패시터들(Cp)에 전압이 충전되어 액정셀에 충전된 화소데이터에 영향을 미치게 된다. 그 후, 제13 소스 출력 인에이블 신호(SOE13)에 의해 그 다음 m/4개의 기생캐패시터들(Cp)에 전압이 충전되어 액정셀에 충전된 화소데이터에 영향을 미치게 된다. 그 후, 제14 소스 출력 인에이블 신호(SOE14)에 의해 나머지 m/4개의 기생캐패시터들(Cp)에 전압이 충전되어 액정셀에 충전된 화소데이터에 영향을 미치게 된다. 여기서 제11 내지 제14 소스 출력 인에이블 신호(SOE11 내지 SOE14)는 1수평기간(1H) 내에서 제1 내지 제4 데이터 IC군들(156a 내지 156d)에 접속된 데이터라인들(DL1 내지 DLm)로 화소데이터를 공급하도록 설정된다. 결론적으로, 본 발명의 제2 실시예에서는 기생캐패시터들(Cp)에 충전되는 전압에 의한 영향을 제1 실시예에 비해 시간적으로 더 분산시킬 수 있으므로 액정셀에 화소데이터를 충전시 그 화소데이터가 왜곡되는 정도를 더 줄일 수 있다. 이에 따라, 화질이 저하되는 것을 방지할 수 있게 된다.
한편, 본 발명의 제2 실시예에 의한 액정표시장치는 도 9에 도시된 바와 같은 구조를 가질 수 있다. 다시말해서, 데이터 드라이버(150)는 액정패널(130)을 다수의 블록으로 분할하여, 각각의 블록에 상이한 시간동안 화소데이터를 공급한다. 이를 위해 데이터 드라이버(150)는 제1 내지 제k 데이터 IC군들(1561 내지 156k)과, 제1 내지 제k-1 지연기들(1541 내지 154k-1)을 구비한다. 이러한 제1 내지 제k 데이터 IC군들(1561 내지 156k)은 제1 내지 제k-1 지연기(1541 내지 154k-1)에 의해 일정시간씩 지연된 제12 내지 제1k 소스 출력 인에이블 신호들(SOE12 내지 SOE1k)에 의해 제어된다. 이러한 제11 내지 제1k 소스 출력 인에이블 신호들(SOE11 내지 SOE1k)은 도 10에 도시된 바와 같이 일정시간씩 지연된다. 이 때, 제11 내지 제1k 소스 출력 인에이블 신호들(SOE11 내지 SOE1k)은 1수평기간(1H) 내에서 공급된다. 이에 따라, 다수의 데이터 IC들(150)을 시분할하여 제1 내지 제m 데이터라인들(DL1 내지 DLm)에 화소데이터가 공급되므로 기생캐패시터들(Cp)에 충전되는 전압에 의한 영향을 시간적으로 분산시킬 수 있으므로 액정셀에 화소데이터를 충전시 그 화소데이터가 왜곡되는 정도를 줄일 수 있다. 이에 따라, 화질이 저하되는 것을 방지할 수 있게 된다.
상술한 바와 같이, 본 발명에 의한 액정표시장치 및 그 구동방법은 액정패널을 적어도 둘 이상의 블록으로 분할하여 서로 상이한 시간에 구동시킴으로써 게이트라인들 및 데이터라인들에 사이에 형성된 기생캐패시터들에 충전되는 전압에 의한 영향을 시간적으로 분산시킬 수 있으므로 액정셀에 화소데이터를 충전시 그 화소데이터가 왜곡되는 정도를 줄일 수 있다. 이에 따라, 화질이 저하되는 것을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 종래의 액정표시장치를 도시한 도면.
도 2는 도 1에 도시된 데이터 IC들 각각을 상세히 나타내는 도면.
도 3은 도 2에 도시된 데이터 IC에 공급되는 구동파형
도 4는 도 1에 도시된 액정패널에 기생캐패시터가 형성되는 모습을 나타내는 도면.
도 5는 본 발명의 제1 실시예에 의한 액정표시장치를 나타내는 도면.
도 6a 및 도 6b는 도 5에 도시된 액정표시장치의 데이터 드라이버에 공급되는 소스 인에이블 출력 신호들을 나타내는 파형도.
도 7은 본 발명의 제2 실시예에 의한 액정표시장치를 나타내는 도면.
도 8a 및 도 8b는 도 7에 도시된 액정표시장치의 데이터 드라이버에 공급되는 소스 인에이블 출력 신호들을 나타내는 파형도.
도 9는 본 발명의 다른 제2 실시예에 의한 액정표시장치를 나타내는 도면.
도 10은 도 9에 도시된 액정표시장치의 데이터 드라이버에 공급되는 소스 인에이블 출력 신호들을 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 30, 130 : 액정패널 4, 52, 152 : 데이터 IC
6 : 데이터 TCP 8, 42, 142 : 게이트 IC
9 : 게이트 TCP 10 : 신호제어부
12 : 감마전압부 14 : 쉬프트 레지스터부
16 : 래치부 18 : 디지털-아날로그 변환부
20 : P 디코딩부 22 : N 디코딩부
24 : MUX 26 : 출력 버퍼부
40, 140 : 게이트 드라이버 50, 150 : 데이터 드라이버
60, 160 : 타이밍 콘트롤러 54 : 지연기
154a, 154b, 154c : 제 1 내지 제3 지연기
156a 내지 156d : 제1 내지 제4 데이터 집적회로군
1541 내지 154k : 제1 내지 제k 데이터 집적회로군
1561 내지 156k-1 : 제1 내지 제k-1 지연기

Claims (6)

  1. i(i는 2이상의 자연수)개의 블록으로 분할되어 구동되는 액정패널과,
    상기 i개의 블록 각각에 포함된 데이터라인들을 구동하기 위한 i개의 집적회로군을 구비하며,
    상기 i개의 집적회로군들은 서로 상이한 시간에 상기 데이터라인들로 화소데이터를 공급하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 i개의 블록 각각에 포함된 상기 데이터라인들은 1수평기간(1H) 단위로 상기 화소데이터를 공급받는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 집적회로군에서 상기 데이터라인들로 상기 화소데이터를 공급할 수 있도록 소스 출력 인에이블 신호를 공급하는 타이밍 콘트롤러와,
    상기 i개의 집적회로군들 각각에서 상이한 시간에 상기 화소데이터가 공급될 수 있도록 상기 소스 출력 인에이블 신호를 지연시키기 위한 i-1개의 지연기를 더 구비하는 것을 특징으로 하는 액정표시장치.
  4. 액정패널을 적어도 둘 이상의 블록으로 분할하는 단계와,
    상기 분할된 블록들로 서로 상이한 시간동안 화소데이터를 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  5. 제 4 항에 있어서,
    상기 분할된 블록들 각각에 포함된 상기 데이터라인들은 1수평기간(1H) 단위로 상기 화소데이터를 공급받는 것을 특징으로 하는 액정표시장치의 구동방법.
  6. 제 4 항에 있어서,
    상기 적어도 둘 이상의 블록들 각각에 서로 상이한 시간동안 상기 화소데이터가 공급될 수 있도록 소스 출력 인에이블 신호를 지연시키는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020030067379A 2003-09-29 2003-09-29 액정표시장치 및 그 구동방법 KR20050031166A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030067379A KR20050031166A (ko) 2003-09-29 2003-09-29 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030067379A KR20050031166A (ko) 2003-09-29 2003-09-29 액정표시장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20050031166A true KR20050031166A (ko) 2005-04-06

Family

ID=37236156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030067379A KR20050031166A (ko) 2003-09-29 2003-09-29 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR20050031166A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880222B1 (ko) * 2007-09-03 2009-01-28 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR100880221B1 (ko) * 2007-08-29 2009-01-28 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR101446349B1 (ko) * 2007-12-28 2014-10-01 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880221B1 (ko) * 2007-08-29 2009-01-28 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR100880222B1 (ko) * 2007-09-03 2009-01-28 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR101446349B1 (ko) * 2007-12-28 2014-10-01 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Similar Documents

Publication Publication Date Title
KR100598739B1 (ko) 액정표시장치
KR100840675B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
US7133035B2 (en) Method and apparatus for driving liquid crystal display device
US20040104873A1 (en) Apparatus and method data-driving for liquid crystal display device
KR101232161B1 (ko) 액정 표시장치의 구동장치 및 구동방법
JP2005173591A (ja) データ駆動集積回路及びその駆動方法と、それを利用した液晶表示装置及びその駆動方法
KR100995625B1 (ko) 액정표시장치와 그의 구동방법
KR20050097032A (ko) 액정표시장치의 구동장치 및 방법
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR20050031166A (ko) 액정표시장치 및 그 구동방법
KR100552906B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR20060065275A (ko) 액정표시장치의 소스 구동회로 및 소스구동 방법
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101232162B1 (ko) 데이터 구동장치 및 구동방법
KR101037084B1 (ko) 액정표시장치의 데이터 구동장치 및 방법
KR100987671B1 (ko) 액정표시장치의 구동장치 및 방법
KR100942838B1 (ko) 액정표시장치의 구동장치
KR100947774B1 (ko) 액정표시장치의 구동장치
KR101136179B1 (ko) 액정표시장치 및 그 구동방법
KR100987677B1 (ko) 액정표시장치의 구동장치
KR20060041435A (ko) 액정표시장치의 구동장치 및 구동방법
KR101029399B1 (ko) 액정표시장치의 데이터 구동장치 및 방법
KR20030095424A (ko) 액정패널, 그를 이용한 액정표시장치, 그리고 그액정표시장치의 구동 방법
KR20090041181A (ko) 액정표시장치의 소스구동회로와 그 구동방법
KR20060079044A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application