KR100995625B1 - 액정표시장치와 그의 구동방법 - Google Patents

Abstract

본 발명은 데이터 구동회로의 구조를 단순화시킬 수 있도록 한 액정표시장치와 그의 구동방법에 관한 것이다.

본 발명의 실시 예에 따른 액정표시장치는 액정패널과, 프레임 주파수를 체배하는 주파수 체배부와, 상기 체배된 프레임 주파수의 홀수 및 짝수 프레임에 따라 입력되는 N비트(단, N은 자연수) 입력 데이터를 N-1비트 데이터로 변조하여 출력하는 데이터 변환부와, 상기 데이터 변환부로부터 상기 홀수 및 짝수 프레임에 따라 공급되는 상기 변조 데이터를 아날로그 데이터로 변환하여 상기 액정패널에 공급하는 데이터 드라이버를 구비하는 것을 특징으로 한다.

이러한, 본 발명은 감마전압을 발생하는 감마 전압부의 면적을 종래의 절반으로 감소시켜 데이터 드라이버의 크기를 감소시킴과 아울러 구조를 단순화시킬 수 있다. 또한, 본 발명의 실시 예에 따른 액정표시장치와 그의 구동방법은 프레임 주파수를 체배하고 N비트의 데이터를 아날로그 데이터로 변환하는 데이터 드라이버를 이용하여 N+1비트의 입력 데이터를 액정패널에 표시함으로써 데이터 드라이버의 구조를 단순화시킬 수 있다.

Description

액정표시장치와 그의 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 종래의 액정표시장치를 개략적으로 나타내는 블록도.

도 2는 도 1에 도시된 타이밍 제어부를 나타내는 블록도.

도 3은 도 1에 도시된 데이터 드라이버를 나타내는 블록도.

도 4는 도 3에 도시된 감마 전압부를 나타내는 회로도.

도 5는 도 1에 도시된 액정패널에 공급되는 아날로그 데이터를 나타내는 파형도.

도 6은 본 발명의 실시 예에 따른 액정표시장치를 개략적으로 나타내는 블록도.

도 7은 도 6에 도시된 타이밍 제어부를 나타내는 블록도.

도 8은 도 6에 도시된 데이터 드라이버를 나타내는 블록도.

도 9는 도 8에 도시된 감마 전압부를 나타내는 회로도.

도 10은 도 6에 도시된 액정패널에 공급되는 아날로그 데이터를 나타내는 파형도.

도 11은 홀수 번째 프레임 동안 도 6에 도시된 액정패널에 공급되는 데이터 신호를 나타내는 파형도.

도 12는 짝수 번째 프레임 동안 도 6에 도시된 액정패널에 공급되는 데이터 신호를 나타내는 파형도.

< 도면의 주요 부분에 대한 부호의 설명 >

2, 102 : 액정패널 4, 104 : 데이터 드라이버

6, 106 : 게이트 드라이버 7, 107 : 액정셀

8, 108 : 타이밍 제어부 9, 109 : 기준 감마전압 발생부

10, 110 : 신호 제어부 12, 112 : 감마 전압부

14, 114 : 쉬프트 레지스터부 116, 116 : 래치부

18, 118 : DAC부 20, 120 : P디코딩부

22, 122 : N디코딩부 24, 124 : 멀티플렉서

26, 126 : 출력 버퍼부 32, 132 : 데이터 처리부

34, 134 : 제어신호 발생부 136 : 주파수 체배부

170 : 프레임 카운터 172 : 프레임 메모리

174 : 데이터 변환부 176 : 데이터 정렬부

본 발명은 액정표시장치와 그의 구동방법에 관한 것으로, 특히 데이터 구동회로의 구조를 단순화시킬 수 있도록 한 액정표시장치와 그의 구동방법에 관한 것이다.

통상의 액정표시장치(Liquid Crystal Display)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다. 이러한, 액정표시장치는 브라운관에 비하여 소형화가 가능하여 휴대용 텔레비전(Television)이나 랩탑(Lap-Top)형 퍼스널 컴퓨터(Personal Computer) 등의 표시기로서 상품화되고 있다.

통상의 액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시한다.

이를 위하여, 액정표시장치는 도 1에 도시된 바와 같이 액정셀(7)들이 매트릭스 형태로 배열된 액정패널(2)과, 액정패널(2)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(6)와, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(4)와, 게이트 드라이버(6)와 데이터 드라이버(4)를 제어하기 위한 타이밍 제어부(8)와, 데이터 드라이버(4)에 16개의 기준 감마전압(GMA1 내지 GMA16)을 공급하는 기준 감마전압 발생부(9)를 구비한다.

액정패널(2)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정셀(7)을 구비한다. 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 테이터라인(DL)으로부터의 아날로그 데이터를 액정셀(7)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(7)에 충전된 아날로그 데이터가 유지되게 한다.

액정셀(7)은 등가적으로 액정용량 커패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀(7)은 충전된 아날로그 데이터가 다음 아날로그 데이터가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 커패시터를 더 구비한다. 이 스토리지 커패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀(7)은 박막 트랜지스터(TFT)를 통해 충전되는 아날로그 데이터에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.

타이밍 제어부(8)는 도 2에 도시된 바와 같이 외부로부터의 각종 제어신호들(DE, Hsync, Vsync, DCLK)에 기초하여 게이트 드라이버(6)를 제어하는 게이트 제어신호들(GSP, GSC, GOE 등)을 발생하고, 데이터 드라이버(4)를 제어하는 데이터 제어신호들(SSP, SSC, SOE, POL, REV 등)을 발생한다. 또한, 타이밍 제어부(8)는 외부로부터 공급되는 8비트 데이터(RGB)를 액정패널(2)의 구동에 알맞도록 정렬하여 데이터 드라이버(4)에 공급한다.

이를 위해, 타이밍 제어부(8)는 외부로부터 공급되는 8비트 데이터를 액정패널(2)에 알맞도록 정렬하여 재배치하는 데이터 처리부(32)와, 외부로부터 입력되는 각종 제어신호를 이용하여 게이트 제어신호들(GSP, GSC, GOE 등) 및 데이터 제어신호들(SSP, SSC, SOE, POL, REV 등)을 생성하는 제어신호 생성부(34)를 구비한다.

데이터 처리부(32)는 외부로부터 입력된 8비트 데이터(RGB)를 액정패널(2)의 구동에 알맞도록 오드 데이터(ODD Data) 및 이븐 데이터(EVEN Data)로 정렬하고, 정렬된 데이터(Data)를 데이터 드라이버(4)에 공급한다.

제어신호 발생부(32)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 프레임 주파수(Vsync), 데이터(Data)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 데이터 제어신호들(SSP, SSC, SOE, REV, POL등)을 발생하여 데이터 드라이버(104)에 공급함과 아울러 게이트 제어신호들(GSC, GSP, GOE 등)을 발생하여 게이트 드라이버(106)에 공급한다.

게이트 드라이버(6)는 게이트라인들(GL1 내지 GLn)을 순차적으로 구동시킨다. 이를 위해, 게이트 드라이버(6)는 도시하지 않은 다수의 게이트 구동 집적회로(Integrated Circuit : 이하 "IC"라 함)를 구비한다. 게이트 구동 IC들은 자신에게 접속된 게이트라인들(GL1 내지 GLn)을 타이밍 제어부(8)로부터의 제어에 의하여 순차적으로 구동시킨다. 다시 말하여, 게이트 구동 IC들은 타이밍 제어부(8)로부터 공급되는 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 순차적으로 공급한다.

기준 감마전압 발생부(9)는 16개의 서로 다른 전압레벨을 가지는 기준 감마전압(GMA1 내지 GMA16)을 발생하여 데이터 드라이버(4)에 공급한다.

데이터 드라이버(4)는 수평기간(프레임 주파수(Vsync)가 60Hz로 구동될 경우 16.7ms)마다 1라인분씩의 아날로그 데이터를 데이터라인들(DL1 내지 DLm)에 공급한다. 이를 위해, 데이터 드라이버(4)는 도시하지 않은 다수의 데이터 구동 IC들을 구비한다. 데이터 구동 IC들은 타이밍 제어부(8)로부터 공급되는 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 데이터라인들(DL1 내지 DLm)에 아날로그 데이터를 공급한다.

이를 위하여, 다수의 데이터 구동 IC들 각각은 도 3에 도시된 바와 같이 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(14)와, 샘플링신호에 응답하여 디지털 데이터(Data)를 순차적으로 래치하여 동시에 출력하는 래치부(16)와, 래치부(16)로부터의 디지털 데이터(Data)를 아날로그 데이터(AData)로 변환하는 디지털-아날로그 변환부(이하, DAC부라 함)(18)와, DAC부(18)로부터의 아날로그 데이터(AData)를 완충하여 출력하는 출력 버퍼부(26)를 구비한다.

또한, 데이터 드라이버(4)는 타이밍 제어부(8)로부터 공급되는 데이터 제어신호들(SSP, SSC, SOE, REV, POL 등)과 디지털 데이터(Data)를 중계하는 신호 제어부(10)와, DAC부(18)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(12)를 추가로 구비한다. 이러한 구성을 가지는 데이터 구동 IC들 각각은 n개씩의 데이터라인들(DL1 내지 DLn)을 구동하게 된다.

신호제어부(10)는 타이밍 제어부(8)로부터의 각종 데이터 제어신호들(SSP, SSC, SOE, REV, POL 등)과 디지털 데이터(Data)가 해당 구성요소들로 출력되도록 제어한다.

감마 전압부(12)는 내부 R-String을 이용하여 기준 감마전압 발생부(9)로부터 입력되는 16개의 기준 감마전압(GMA1 내지 GMA16)을 그레이별로 세분화하여 출력한다. 이 때, 감마 전압부(12)는 도 4에 도시된 바와 같이 공급전압원(VDD)과 기저전압원(GND) 사이에 직렬 접속된 내부 R-String, 즉 다수의 저항(R1 내지 R257) 사이마다의 노드로부터 서로 다른 전압레벨을 가지는 256개의 정극성 감마전압(V0 내지 V255)을 DAC부(18)로 출력하게 된다. 또한, 감마 전압부(12)는 도시하지 않은 256개의 부극성 감마전압 각각을 발생하여 DAC부(18)로 공급한다.

쉬프트 레지스터부(14)에 포함된 n개의 쉬프트 레지스터들은 신호제어부(10)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.

래치부(16)는 쉬프트 레지스터부(14)로부터의 샘플링신호에 응답하여 신호 제어부(10)로부터의 디지털 데이터(Data)를 일정단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여 래치부(16)는 n개의 디지털 데이터(Data)를 래치하기 위해 n개의 래치들로 구성되고, 그 래치들 각각은 디지털 데이터(Data)의 비트수(3비트 또는 6비트)에 대응하는 크기를 갖는다. 특히 타이밍 제어부(8)는 전송주파수를 줄이기 위하여 디지털 데이터(Data)를 이븐 데이터(EVEN Data)와 오드 데이터(ODD Data)로 나누어 각각의 전송라인을 통해 동시에 출력하게 된다. 여기서 이븐 데이터(EVEN Data)와 오드 데이터(ODD Data) 각각은 적(R), 녹(G), 청(B) 데이터를 포함한다. 이에 따라, 래치부(16)는 샘플링신호마다 신호 제어부(10)를 경유하여 공급되는 이븐 데이터(EVEN Data)와 오드 데이터(ODD Data) 즉 6개의 디 지털 데이터(Data)를 동시에 래치하게 된다. 이어서, 래치부(16)는 신호 제어부(10)로부터의 소스 출력 이네이블신호(SOE)에 응답하여 래치된 n개의 데이터들(Data)을 동시에 출력한다 . 이 경우, 래치부(16)는 데이터반전 선택신호(REV)에 응답하여 트랜지션 비트수가 줄어들게끔 변조된 디지털 데이터(Data)들을 복원시켜 출력하게 된다. 이는 타이밍 제어부(8)에서 데이터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 디지털 데이터(Data)들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다.

DAC부(18)는 래치부(16)로부터의 디지털 데이터(Data)를 동시에 정극성 및 부극성의 아날로그 데이터(AData)로 변환하여 출력하게 된다. 이를 위하여, DAC부(18)는 래치부(16)에 공통 접속된 P(Positive) 디코딩부(20) 및 N(Negative) 디코딩부(22)와, P 디코딩부(20) 및 N 디코딩부(22)의 출력신호를 선택하기 위한 멀티플렉서(MUX; 24)를 구비한다.

P 디코딩부(20)에 포함되는 n개의 P 디코더들은 래치부(16)로부터 동시에 입력되는 n개의 데이터들(Data)을 감마 전압부(12)로부터의 정극성 감마전압들을 이용하여 정극성 아날로그 데이터(AData)로 변환하게 된다. N 디코딩부(22)에 포함되는 n개의 N 디코더들은 래치부(16)로부터 동시에 입력되는 n개의 데이터들(Data)을 감마 전압부(12)로부터의 부극성 감마전압들을 이용하여 부극성 아날로그 데이터(AData)로 변환하게 된다. 멀티플렉서부(24)에 포함되는 n개의 멀티플렉서들은 신호제어부(10)로부터의 극성제어신호(POL)에 응답하여 P 디코더(20)로부터의 정극성 아날로그 데이터(AData) 또는 N 디코더(22)로부터의 부극성 아날로그 데이터(AData)를 선택하여 출력하게 된다.

출력버퍼부(26)에 포함되는 n개의 출력버퍼들은 n개의 데이터라인들(D1 내지 Dn)들에 직렬로 각각 접속되어진 전압추종기(Voltage follower) 등으로 구성된다. 이러한 출력버퍼들은 DAC부(18)로부터의 아날로그 데이터(AData)들을 신호완충하여 데이터라인들(DL1 내지 DLn)에 공급하게 된다.

이와 같은, 일반적인 액정표시장치의 구동장치는 타이밍 제어부(8)로부터 출력되는 디지털 데이터(Data)를 감마 전압부(12)로부터 정극성 및 부극성 감마전압이 공급되는 데이터 드라이버(4)의 DAC부(18)를 이용하여 아날로그 데이터(AData)로 변환하여 액정패널(2)에 공급하게 된다. 이에 따라, 액정패널(2)은 도 5에 도시된 바와 같이 액정셀(7)에 공급되는 1 수평기간(16.7ms) 동안에 블랙(Black)에서 화이트(White) 사이의 아날로그 데이터(Adata)에 의해 원하는 화상을 표시하게 된다.

이와 같은 종래의 액정표시장치는 60Hz의 프레임 주파수(Vsync)를 이용하여 1 수평구간(16.7ms) 동안 8비트의 데이터(Data)를 액정패널(2)에 표시하기 위하여, 데이터 드라이버(4)의 DAC부(18)에 서로 다른 전압레벨을 가지는 256개의 정극성 감마전압(V0 내지 V255) 및 부극성 감마전압이 필요하게 된다. 이에 따라, 다수의 데이터 구동 IC들 각각의 감마 전압부(12)는 서로 다른 전압레벨을 가지는 256개의 정극성 감마전압(V0 내지 V255) 및 부극성 감마전압을 발생하기 위한 내부 R-String의 길이가 매우 길어지게 되어 많은 면적을 차지하게 된다. 따라서, 종래의 액정표시장치에서 데이터 구동 IC들 각각의 감마 전압부(12)의 많은 면적으로 인하 여 데이터 구동 IC들을 포함하는 데이터 드라이버(4)의 면적이 증가하는 문제점이 있다.

따라서, 본 발명의 목적은 데이터 구동회로의 구조를 단순화시킬 수 있도록 한 액정표시장치와 그의 구동방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 액정패널과, 프레임 주파수를 체배하는 주파수 체배부와, 상기 체배된 프레임 주파수의 홀수 및 짝수 프레임에 따라 입력되는 N비트(단, N은 자연수) 입력 데이터를 N-1비트 데이터로 변조하여 출력하는 데이터 변환부와, 상기 데이터 변환부로부터 상기 홀수 및 짝수 프레임에 따라 공급되는 상기 변조 데이터를 아날로그 데이터로 변환하여 상기 액정패널에 공급하는 데이터 드라이버를 구비하는 것을 특징으로 한다.

상기 액정표시장치는 상기 입력 데이터를 2 프레임 동안 저장하는 프레임 메모리와, 상기 체배된 프레임 주파수를 카운팅하여 상기 홀수 및 짝수 프레임에 대응되는 프레임 판별신호를 발생하는 카운터를 더 구비하는 것을 특징으로 한다.

상기 액정표시장치에서 상기 데이터 변환부는 상기 프레임 메모리로부터의 입력 데이터를 상기 프레임 판별신호에 따라 상기 N-1비트 데이터로 변조하는 것을 특징으로 한다.

상기 액정표시장치에서 상기 데이터 변환부는 상기 홀수 번째 프레임에 대응되는 상기 프레임 판별신호일 때, 상기 N비트 데이터 중 절반 이상의 데이터 값을 가지는 N비트 데이터를 화이트 신호에 대응되는 데이터 값으로 변조하여 출력하고, 상기 N비트 데이터 중 절반 이하의 데이터 값을 가지는 N비트 데이터에서 최상위 비트를 제외한 나머지 데이터를 출력하는 것을 특징으로 한다.

상기 액정표시장치에서 상기 데이터 변환부는 상기 짝수 번째 프레임에 대응되는 상기 프레임 판별신호일 때, 상기 N비트 데이터 중 절반 이상의 데이터 값을 가지는 N비트 데이터에서 최상위 비트를 제외한 나머지 데이터를 출력하고, 상기 N비트 데이터 중 절반 이하의 데이터 값을 가지는 N비트 데이터를 블랙신호에 대응되는 데이터 값으로 변조하여 출력하는 것을 특징으로 한다.

상기 액정표시장치에서 상기 데이터 드라이버는 상기 N-1비트에 대응되는 서로 다른 전압레벨을 가지는 다수의 감마전압을 발생하는 감마 전압부와; 상기 감마 전압부로부터 공급되는 다수의 감마전압을 이용하여 상기 데이터 변환부로부터 공급되는 상기 N-1비트 데이터를 정극성 및 부극성 아날로그 데이터로 변환하고, 외부로부터 공급되는 극성제어신호에 따라 정극성 및 부극성 아날로그 데이터를 선택적으로 출력하는 디지털 아날로그 변환부와, 상기 디지털 아날로그 변환부로부터 출력되는 아날로그 데이터를 상기 액정패널로 공급하는 출력부를 포함하는 것을 특징으로 한다.

상기 액정표시장치에서 상기 감마 전압부는 공급전압과 기저전압 사이에 직 렬 접속된 다수의 저항 사이마다의 노드로부터 상기 다수의 감마전압을 출력하고, 상기 공급전압은 상기 N비트 데이터의 최고 값에 대응되는 화이트 신호의 전압레벨과 동일한 것을 특징으로 한다.

상기 액정표시장치는 상기 데이터 변환부로부터의 변조 데이터를 상기 액정패널의 구동에 알맞도록 재배치하여 상기 데이터 드라이버에 공급하는 데이터 정렬부를 더 구비하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 액정표시장치의 구동방법은 프레임 주파수를 체배하는 단계와, 상기 체배된 프레임 주파수의 홀수 및 짝수 프레임에 따라 입력되는 N비트 입력 데이터를 N-1비트 데이터로 변조하여 출력하는 단계와, 상기 홀수 및 짝수 프레임에 따라 공급되는 상기 변조 데이터를 아날로그 데이터로 변환하여 액정패널에 공급하는 단계를 포함하는 것을 특징으로 한다.

상기 액정표시장치의 구동방법은 상기 입력 데이터를 2 프레임 동안 저장하는 단계와, 상기 체배된 프레임 주파수를 카운팅하여 상기 홀수 및 짝수 프레임에 대응되는 프레임 판별신호를 발생하는 단계를 더 포함하는 것을 특징으로 한다.

상기 액정표시장치의 구동방법에서 상기 데이터를 변조하는 단계는 상기 프레임 단위로 공급되는 상기 입력 데이터를 상기 프레임 판별신호에 따라 상기 N-1비트 데이터로 변조하는 것을 특징으로 한다.

상기 액정표시장치의 구동방법에서 상기 데이터를 변조하는 단계는 상기 홀수 번째 프레임에 대응되는 상기 프레임 판별신호일 때, 상기 N비트 데이터 중 절반 이상의 데이터 값을 가지는 N비트 데이터를 화이트 신호에 대응되는 데이터 값 으로 변조하여 출력하고, 상기 N비트 데이터 중 절반 이하의 데이터 값을 가지는 N비트 데이터에서 최상위 비트를 제외한 나머지 데이터를 출력하는 것을 특징으로 한다.

상기 액정표시장치의 구동방법에서 상기 데이터를 변조하는 단계는 상기 짝수 번째 프레임에 대응되는 상기 프레임 판별신호일 때, 상기 N비트 데이터 중 절반 이상의 데이터 값을 가지는 N비트 데이터에서 최상위 비트를 제외한 나머지 데이터를 출력하고, 상기 N비트 데이터 중 절반 이하의 데이터 값을 가지는 N비트 데이터를 블랙신호에 대응되는 데이터 값으로 변조하여 출력하는 것을 특징으로 한다.

상기 액정표시장치의 구동방법에서 상기 아날로그 데이터로 변환하여 액정패널에 공급하는 단계는 상기 N-1비트에 대응되는 서로 다른 전압레벨을 가지는 다수의 감마전압을 발생하는 단계와, 상기 다수의 감마전압을 이용하여 상기 N-1비트 변조 데이터를 정극성 및 부극성 아날로그 데이터로 변환하는 단계와, 외부로부터 공급되는 극성제어신호에 따라 정극성 및 부극성 아날로그 데이터를 선택적으로 출력하여 상기 액정패널에 공급하는 단계를 포함하는 것을 특징으로 한다.

상기 액정표시장치의 구동방법에서 상기 다수의 감마전압을 발생하는 단계는 공급전압과 기저전압 사이에 직렬 접속된 다수의 저항 사이마다의 노드로부터 상기 다수의 감마전압을 출력하는 것을 특징으로 한다.

상기 액정표시장치의 구동방법은 상기 변조된 데이터를 상기 액정패널의 구 동에 알맞도록 재배치하는 단계를 더 포함하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 6 내지 도 12를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 6을 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 액정셀(107)들이 매트릭스 형태로 배열된 액정패널(102)과, 액정패널(102)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(106)와, 액정패널(102)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(104)와, 게이트 드라이버(106)와 데이터 드라이버(104)를 제어하기 위한 타이밍 제어부(108)와, 데이터 드라이버(104)에 8개의 기준 감마전압(GMA1 내지 GMA8)을 공급하는 기준 감마전압 발생부(109)를 구비한다.

액정패널(102)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정셀(107)을 구비한다. 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 테이터라인(DL)으로부터의 아날로그 데이터를 액정셀(107)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(107)에 충전된 아날로그 데이터가 유지되게 한다.

액정셀(107)은 등가적으로 액정용량 커패시터로 표현되며, 액정을 사이에 두 고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀(107)은 충전된 아날로그 데이터가 다음 아날로그 데이터가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 커패시터를 더 구비한다. 이 스토리지 커패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀(107)은 박막 트랜지스터(TFT)를 통해 충전되는 아날로그 데이터에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.

타이밍 제어부(108)는 도 7에 도시된 바와 같이 외부로부터의 각종 제어신호들(DE, Hsync, Vsync, DCLK)에 기초하여 게이트 드라이버(106)를 제어하는 게이트 제어신호들(GSP, GSC, GOE 등)을 발생하고, 데이터 드라이버(104)를 제어하는 데이터 제어신호들(SSP, SSC, SOE, POL, REV 등)을 발생한다. 또한, 타이밍 제어부(108)는 외부로부터 공급되는 8비트 데이터(Data)를 7비트 변조 데이터(MData)로 변환함과 아울러 액정패널(102)의 구동에 알맞도록 정렬하여 데이터 드라이버(104) 각각에 공급한다.

이를 위해, 타이밍 제어부(108)는 외부로부터 입력되는 각종 제어신호(DE, Vsync, Hsync, DCLK)를 2배로 체배하는 주파수 체배부(136)와, 외부로부터 공급되는 8비트 데이터를 7비트 변조 데이터(MData)로 변환함과 아울러 변환된 7비트 변조 데이터(MData)를 액정패널(102)의 구동에 알맞도록 정렬하는 데이터 처리부(132)와, 주파수 체배부(136)로부터의 변조된 각종 제어신호(MDE, MVsync, MHsync, MDCLK)를 이용하여 게이트 제어신호들(GCS : GSP, GSC, GOE 등) 및 데이터 제어신호들(DCS : SSP, SSC, SOE, POL, REV 등)을 생성하는 제어신호 생성부(134)를 구비한다.

주파수 체배부(136)는 외부로부터 입력되는 각종 제어신호(DE, Vsync, Hsync, DCLK)를 2배로 체배하여 제어신호 발생부(134)에 공급함과 아울러 변조된 프레임 주파수(MVsync)를 데이터 처리부(132)에 공급한다. 이 때, 체배된 프레임 주파수(MVsync)는 120Hz의 주파수를 가지게 된다. 이에 따라, 1 수평구간(MHsync)은 종래의 1 수평구간(16.7ms)의 절반인 8.33ms가 된다.

제어신호 발생부(134)는 주파수 체배부(136)로부터 체배된 각종 제어신호(MDE, MVsync, MHsync, MDCLK)를 이용하여 데이터 제어신호들(DCS : SSP, SSC, SOE, REV, POL등)을 발생하여 데이터 드라이버(104)에 공급함과 아울러 게이트 제어신호들(GCS : GSC, GSP, GOE 등)을 발생하여 게이트 드라이버(106)에 공급한다.

데이터 처리부(132)는 주파수 체배부(136)로부터의 변조된 프레임 주파수(MVsync)를 카운팅하는 프레임 카운터(170)와, 외부로부터 공급되는 1 프레임 8비트 데이터(Data)를 저장함과 아울러 저장된 1 프레임 8비트 데이터(Data)를 2 프레임 동안 저장하는 프레임 메모리(172)와, 프레임 카운터(170)로부터의 프레임 카운팅신호(FCS)에 따라 프레임 메모리(172)로부터 공급되는 8비트 데이터(Data)를 7비트 데이터(MData)로 변조하는 데이터 변환부(174)와, 데이터 변환부(174)로부터 공급되는 변조된 7비트 데이터(MData)를 액정패널(102)의 구동에 알맞도록 정렬하여 데이터 드라이버(104)에 공급하는 데이터 정렬부(176)를 구비한 다.

프레임 메모리(172)는 외부로부터 공급되는 8비트의 데이터(Data)를 1 프레임 단위로 저장한다. 이러한, 프레임 메모리(172)에 저장된 1 프레임 8비트의 데이터(Data)는 2 프레임 동안 데이터 변환부(174)에 공급된다. 즉, 프레임 메모리(172)에 저장된 1 프레임 8비트의 데이터(Data)는 체배된 프레임 주파수(MVsync)가 120Hz의 주파수에 의해 억세서되어 데이터 변환부(174)에 공급되게 된다.

프레임 카운터(170)는 체배된 프레임 주파수(MVsync)를 카운팅하여 홀수 프레임에 대응될 경우에는 로우(0) 상태의 프레임 카운팅신호(FCS)를 발생하고, 짝수 프레임에 대응될 경우에는 하이(1) 상태의 프레임 카운팅신호(FCS)를 발생하게 된다.

데이터 변환부(174)는 아래의 표 1과 같은 룩업 테이블을 이용하여 프레임 카운터(170)로부터 공급되는 프레임 카운팅신호(FCS)에 따라 프레임 메모리(172)로부터 공급되는 1 프레임 단위의 8비트 데이터(Data)를 1 프레임 단위의 7비트 데이터(Mdata)로 변조하여 데이터 정렬부(176)에 공급하게 된다.

구체적으로, 데이터 변환부(174)는 표 1에 나타낸 바와 같이 프레임 카운터(170)로부터 로우(0) 상태의 프레임 카운팅신호(FCS)가 공급될 경우 프레임 메모리(172)로부터 공급되는 1 프레임 8비트 데이터(Data)가 00000000 내지 01111111일 경우 최상위 비트를 제거한 0000000 내지 1111111의 데이터(MData)를 데이터 정렬부(176)에 공급함과 동시에 10000000 내지 11111111일 경우 최상위 데 이터 값을 제외한 10000000 내지 11111111의 데이터 값을 1111111로 변조하여 데이터 정렬부(176)에 공급하게 된다. 반면에, 데이터 변환부(174)는 프레임 카운터(170)로부터 하이(1) 상태의 프레임 카운팅신호(FCS)가 공급될 경우 프레임 메모리(172)로부터 공급되는 1 프레임 8비트 데이터(Data)가 00000000 내지 01111111의 데이터 값을 0000000의 데이터 값으로 변조하여 데이터 정렬부(176)에 공급함과 동시에 10000000 내지 11111111일 경우 최상위 데이터 값을 제외한 00000000 내지 01111111의 데이터(MData)를 데이터 정렬부(176)에 공급하게 된다.

데이터 정렬부(176)는 데이터 변환부(174)로부터 공급되는 변조된 7비트 데 이터(MData)를 액정패널(102)의 구동에 알맞도록 오드 데이터(ODD MData) 및 이븐 데이터(EVEN MData)로 정렬하고, 정렬된 데이터(MData)를 데이터 드라이버(104)에 공급한다.

게이트 드라이버(106)는 게이트라인들(GL1 내지 GLn)을 순차적으로 구동시킨다. 이를 위해, 게이트 드라이버(106)는 도시하지 않은 다수의 구동 게이트 집적회로(Integrated Circuit : 이하 "IC"라 함)를 구비한다. 게이트 구동 IC들은 자신에게 접속된 게이트라인들(GL1 내지 GLn)을 타이밍 제어부(108)로부터의 제어에 의하여 순차적으로 구동시킨다. 다시 말하여, 게이트 구동 IC들은 타이밍 제어부(108)로부터 공급되는 게이트 제어 신호들(GCS : GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 순차적으로 공급한다.

기준 감마전압 발생부(109)는 8개의 서로 다른 전압레벨을 가지는 기준 감마전압(GMA1 내지 GMA8)을 발생하여 데이터 드라이버(104)에 공급한다.

데이터 드라이버(104)는 1 수평기간(8.33ms)마다 1라인분씩의 아날로그 데이터를 데이터라인들(DL1 내지 DLm)에 공급한다. 이를 위해, 데이터 드라이버(104)는 도시하지 않은 다수의 데이터 구동 IC들을 구비한다. 데이터 구동 IC들은 타이밍 제어부(108)로부터 공급되는 데이터 제어 신호들(DCS : SSP, SSC, SOE, POL)에 응답하여 데이터라인들(DL1 내지 DLm)에 아날로그 데이터를 공급한다.

이를 위하여, 다수의 데이터 구동 IC들 각각은 도 8에 도시된 바와 같이 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(114)와, 샘플링신호에 응답하여 데이터 정렬부(176)로부터 공급되는 변조된 7비트 데이터(MData)를 순차적으로 래치하여 동시에 출력하는 래치부(116)와, 래치부(116)로부터의변조된 7비트 데이터(MData)를 아날로그 데이터(AData)로 변환하는 디지털-아날로그 변환부(이하, DAC부라 함)(118)와, DAC부(118)로부터의 아날로그 데이터(AData)를 완충하여 출력하는 출력 버퍼부(126)를 구비한다.

또한, 데이터 드라이버(104)는 타이밍 제어부(108)로부터 공급되는 데이터 제어신호들(SSP, SSC, SOE, REV, POL 등)과 변조된 7비트 데이터(MData)를 중계하는 신호 제어부(110)와, DAC부(118)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(112)를 추가로 구비한다. 이러한 구성을 가지는 데이터 구동 IC들 각각은 n개씩의 데이터라인들(DL1 내지 DLn)을 구동하게 된다.

신호제어부(110)는 타이밍 제어부(108)로부터의 각종 데이터 제어신호들(SSP, SSC, SOE, REV, POL 등)과 변조된 7비트 데이터(MData)가 해당 구성요소들로 출력되도록 제어한다.

감마 전압부(112)는 기준 감마전압 발생부(109)로부터 입력되는 8개의 기준 감마전압(GMA1 내지 GMA8)을 그레이별로 세분화하여 출력한다. 이 때, 감마 전압부(112)는 도 9에 도시된 바와 같이 공급전압원(VDD)과 기저전압원(GND) 사이에 직렬 접속된 다수의 저항(R1 내지 R129) 사이마다의 노드로부터 서로 다른 전압레벨을 가지는 128개의 정극성 감마전압(V0 내지 V127)을 DAC부(118)로 출력하게 된다. 또한, 감마 전압부(112)는 도시하지 않은 127개의 부극성 감마전압 각각을 발생하여 DAC부(118)로 공급한다. 이 때, 공급전압원(VDD)은 종래의 8비트 데이터를 256 개의 서로 다른 감마전압으로 변환하기 위한 감마 전압부의 공급전압원과 동일한 전압값을 가지게 된다. 이에 따라, 감마 전압부(112)는 종래와 동일한 공급전압원(VDD)과 기저전압원(GND) 사이를 128개의 서로 다른 전압레벨을 가지는 감마전압으로 세분화하여 DAC부(118)로 공급하게 된다.

쉬프트 레지스터부(114)에 포함된 n개의 쉬프트 레지스터들은 신호제어부(110)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.

래치부(116)는 쉬프트 레지스터부(114)로부터의 샘플링신호에 응답하여 신호 제어부(110)로부터의 변조된 7비트 데이터(MData)를 일정단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여 래치부(116)는 변조된 7비트 데이터(MData)를 래치하기 위해 래치들로 구성되고, 그 래치들 각각은 변조된 7비트 데이터(MData)의 비트수에 대응하는 크기를 갖는다. 특히 타이밍 제어부(108)는 전송주파수를 줄이기 위하여 변조된 7비트 데이터(MData)를 이븐 데이터(EVEN Data)와 오드 데이터(ODD Data)로 나누어 각각의 전송라인을 통해 동시에 출력하게 된다. 여기서 이븐 데이터(EVEN Data)와 오드 데이터(ODD Data) 각각은 적(R), 녹(G), 청(B) 데이터를 포함한다. 이에 따라, 래치부(116)는 샘플링신호마다 신호 제어부(110)를 경유하여 공급되는 이븐 데이터(EVEN Data)와 오드 데이터(ODD Data) 즉 변조된 7비트 데이터(MData)를 동시에 래치하게 된다. 이어서, 래치부(116)는 신호 제어부(110)로부터의 소스 출력 이네이블신호(SOE)에 응답하여 래치된 변조된 7비트 데이터(MData)을 동시에 출력한다 . 이 경우, 래치부(116)는 데이터반전 선택 신호(REV)에 응답하여 트랜지션 비트수가 줄어들게끔 변조된 7비트 데이터(MData)들을 복원시켜 출력하게 된다. 이는 타이밍 제어부(108)에서 데이터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 변조된 7비트 데이터(MData)들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다.

DAC부(118)는 래치부(116)로부터의 변조된 7비트 데이터(MData)를 동시에 정극성 및 부극성의 아날로그 데이터(AData)로 변환하여 출력하게 된다. 이를 위하여, DAC부(118)는 래치부(116)에 공통 접속된 P(Positive) 디코딩부(120) 및 N(Negative) 디코딩부(122)와, P 디코딩부(120) 및 N 디코딩부(122)의 출력신호를 선택하기 위한 멀티플렉서(MUX; 124)를 구비한다.

P 디코딩부(120)에 포함되는 n개의 P 디코더들은 래치부(116)로부터 동시에 입력되는 변조된 7비트 데이터(MData)를 감마 전압부(112)로부터의 128개의 정극성 감마전압들(V0 내지 V127)을 이용하여 정극성 아날로그 데이터(AData)로 변환하게 된다. N 디코딩부(122)에 포함되는 N 디코더들은 래치부(116)로부터 동시에 입력되는 변조된 7비트 데이터(MData)를 감마 전압부(112)로부터의 부극성 감마전압들을 이용하여 부극성 아날로그 데이터(AData)로 변환하게 된다. 멀티플렉서부(124)에 포함되는 n개의 멀티플렉서들은 신호제어부(110)로부터의 극성제어신호(POL)에 응답하여 P 디코더(120)로부터의 정극성 아날로그 데이터(AData) 또는 N 디코더(122)로부터의 부극성 아날로그 데이터(AData)를 선택하여 출력하게 된다.

출력버퍼부(126)에 포함되는 n개의 출력버퍼들은 n개의 데이터라인들(D1 내 지 Dn)들에 직렬로 각각 접속되어진 전압추종기(Voltage follower) 등으로 구성된다. 이러한 출력버퍼들은 DAC부(118)로부터의 아날로그 데이터(AData)들을 신호완충하여 데이터라인들(DL1 내지 DLn)에 공급하게 된다.

이와 같은, 본 발명의 실시 예에 따른 액정표시장치와 그의 구동장치는 감마 전압부(112)로부터 127 계조값을 가지는 정극성 및 부극성 감마전압을 이용하여 타이밍 제어부(108)로부터 출력되는 7비트 변조 데이터(MData)에 대응되는 아날로그 데이터(AData)로 변환하여 액정패널(102)에 공급하게 된다. 이에 따라, 액정패널(102)은 도 10에 도시된 바와 같이 액정셀(107)에 공급되는 1 프레임(8.33ms) 동안에 블랙(Black)에서 화이트(White) 사이의 아날로그 데이터(Adata)에 의해 원하는 화상을 표시하게 된다.

이와 같은 본 발명의 실시 예에 따른 액정표시장치의 구동방법은 외부로부터 공급되는 입력 데이터(Data)의 값이 128 이상인 경우에는 도 11에 도시된 바와 같이 홀수번째 프레임(8.33ms) 동안에는 1111111의 데이터 값에 대응되는 아날로그 데이터(Adata)(White 신호)를 액정셀(107)에 표시하고, 짝수번째 프레임(8.33ms) 동안에 최상위 비트를 제외한 나머지 7비트 데이터(MData) 값에 대응되는 아날로그 데이터(Adata)를 액정셀(107)에 표시하게 된다. 반면에, 외부로부터 입력 데이터(Data)의 값이 128 이하인 경우에는 도 12에 도시된 바와 같이 홀수번째 프레임(8.33ms) 동안에 최상위 비트를 제외한 나머지 7비트 데이터(MData) 값에 대응되는 아날로그 데이터(Adata)를 액정셀(107)에 표시하고, 짝수번째 프레임(8.33ms) 동안에 0000000의 데이터 값에 대응되는 아날로그 데이터(Adata)(Black 신호)를 액 정셀(107)에 표시하게 된다.

이에 따라, 본 발명의 실시 예에 따른 액정표시장치와 그의 구동방법은 120Hz의 프레임 주파수(MVsync)를 이용하여 8비트 입력 데이터(Data)를 7비트 데이터(MData)로 변조하여 변조된 데이터(MData)에 대응되는 0 내지 127 계조 값을 가지는 아날로그 데이터(Adata)를 종래의 1 프레임(16.7ms)에 대응되는 2 프레임 각각(8.33ms)에 공급함으로써 종래의 256 계조를 표현할 수 있게 된다.

따라서, 본 발명의 실시 예에 따른 액정표시장치와 그의 구동방법에서 데이터 구동 IC 각각에 포함되는 감마 전압부(112)는 서로 다른 전압레벨을 가지는 128개의 정극성 감마전압(V0 내지 V127) 및 부극성 감마전압을 발생하기 때문에 종래의 감마 전압부의 내부 R-String의 길이를 절반으로 감소시킬 수 있다. 결과적으로 본 발명의 실시 예에 따른 액정표시장치와 그의 구동방법은 감마 전압부(112)의 내부 R-String의 길이를 감소시킴으로써 데이터 드라이버(104)의 크기를 감소시킴과 아울러 구조를 단순화시킬 수 있다.

또한, 본 발명의 실시 예에 따른 액정표시장치와 그의 구동방법은 N비트의 데이터를 아날로그 데이터로 변환하는 데이터 드라이버(104)를 이용하여 N+1비트의 입력 데이터를 액정패널(102)에 표시할 수 있게 된다. 이에 따라, 본 발명은 입력 데이터의 비트 수를 그대로 유지하면서 데이터 드라이버(104)의 구조를 단순화시킬 수 있다.

상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치와 그의 구동방법은 N비트 입력 데이터를 N-1비트 데이터로 변조하고, 2배로 체배된 프레임 주파수를 이용하여 변조된 N-1비트 데이터에 따라 종래의 1 프레임 동안 2분할하여 액정패널에 공급함으로써 N비트 입력 데이터에 대응되는 계조 값을 액정패널 상에 표시할 수 있게 된다. 따라서, 본 발명은 감마전압을 발생하는 감마 전압부의 면적을 종래의 절반으로 감소시켜 데이터 드라이버의 크기를 감소시킴과 아울러 구조를 단순화시킬 수 있다. 또한, 본 발명의 실시 예에 따른 액정표시장치와 그의 구동방법은 프레임 주파수를 체배하고 N비트의 데이터를 아날로그 데이터로 변환하는 데이터 드라이버를 이용하여 N+1비트의 입력 데이터를 액정패널에 표시함으로써 데이터 드라이버의 구조를 단순화시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (16)

1. 액정패널과;

   프레임 주파수를 체배하는 주파수 체배부와,

   상기 체배된 프레임 주파수의 홀수 및 짝수 프레임에 따라 입력되는 N비트(단, N은 자연수) 입력 데이터를 N-1비트 데이터로 변조하여 출력하는 데이터 변환부와,

   상기 데이터 변환부로부터 상기 홀수 및 짝수 프레임에 따라 공급되는 상기 변조 데이터를 아날로그 데이터로 변환하여 상기 액정패널에 공급하는 데이터 드라이버를 구비하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 입력 데이터를 2 프레임 동안 저장하는 프레임 메모리와,

   상기 체배된 프레임 주파수를 카운팅하여 상기 홀수 및 짝수 프레임에 대응되는 프레임 판별신호를 발생하는 카운터를 더 구비하는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   상기 데이터 변환부는,

   상기 프레임 메모리로부터의 입력 데이터를 상기 프레임 판별신호에 따라 상기 N-1비트 데이터로 변조하는 것을 특징으로 하는 액정표시장치.
4. 제 3 항에 있어서,

   상기 데이터 변환부는,

   상기 홀수 번째 프레임에 대응되는 상기 프레임 판별신호일 때, 상기 N비트 데이터 중 절반 이상의 데이터 값을 가지는 N비트 데이터를 화이트 신호에 대응되는 데이터 값으로 변조하여 출력하고,

   상기 N비트 데이터 중 절반 이하의 데이터 값을 가지는 N비트 데이터에서 최상위 비트를 제외한 나머지 데이터를 출력하는 것을 특징으로 하는 액정표시장치.
5. 제 3 항에 있어서,

   상기 데이터 변환부는,

   상기 짝수 번째 프레임에 대응되는 상기 프레임 판별신호일 때, 상기 N비트 데이터 중 절반 이상의 데이터 값을 가지는 N비트 데이터에서 최상위 비트를 제외한 나머지 데이터를 출력하고,

   상기 N비트 데이터 중 절반 이하의 데이터 값을 가지는 N비트 데이터를 블랙신호에 대응되는 데이터 값으로 변조하여 출력하는 것을 특징으로 하는 액정표시장치.
6. 제 1 항에 있어서,

   상기 데이터 드라이버는;

   상기 N-1비트에 대응되는 서로 다른 전압레벨을 가지는 다수의 감마전압을 발생하는 감마 전압부와;

   상기 감마 전압부로부터 공급되는 다수의 감마전압을 이용하여 상기 데이터 변환부로부터 공급되는 상기 N-1비트 데이터를 정극성 및 부극성 아날로그 데이터로 변환하고, 외부로부터 공급되는 극성제어신호에 따라 정극성 및 부극성 아날로그 데이터를 선택적으로 출력하는 디지털 아날로그 변환부와,

   상기 디지털 아날로그 변환부로부터 출력되는 아날로그 데이터를 상기 액정패널로 공급하는 출력부를 포함하는 것을 특징으로 하는 액정표시장치.
7. 제 6 항에 있어서,

   상기 감마 전압부는 공급전압과 기저전압 사이에 직렬 접속된 다수의 저항 사이마다의 노드로부터 상기 다수의 감마전압을 출력하고,

   상기 공급전압은 상기 N비트 데이터의 최고 값에 대응되는 화이트 신호의 전압레벨과 동일한 것을 특징으로 하는 액정표시장치.
8. 제 2 항에 있어서,

   상기 데이터 변환부로부터의 변조 데이터를 상기 액정패널의 구동에 알맞도록 재배치하여 상기 데이터 드라이버에 공급하는 데이터 정렬부를 더 구비하는 것 을 특징으로 하는 액정표시장치.
9. 프레임 주파수를 체배하는 단계와,

   상기 체배된 프레임 주파수의 홀수 및 짝수 프레임에 따라 입력되는 N비트 입력 데이터를 N-1비트 데이터로 변조하여 출력하는 단계와,

   상기 홀수 및 짝수 프레임에 따라 공급되는 상기 변조 데이터를 아날로그 데이터로 변환하여 액정패널에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
10. 제 9 항에 있어서,

    상기 입력 데이터를 2 프레임 동안 저장하는 단계와,

    상기 체배된 프레임 주파수를 카운팅하여 상기 홀수 및 짝수 프레임에 대응되는 프레임 판별신호를 발생하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
11. 제 10 항에 있어서,

    상기 데이터를 변조하는 단계는,

    상기 프레임 단위로 공급되는 상기 입력 데이터를 상기 프레임 판별신호에 따라 상기 N-1비트 데이터로 변조하는 것을 특징으로 하는 액정표시장치의 구동방법.
12. 제 11 항에 있어서,

    상기 데이터를 변조하는 단계는,

    상기 홀수 번째 프레임에 대응되는 상기 프레임 판별신호일 때, 상기 N비트 데이터 중 절반 이상의 데이터 값을 가지는 N비트 데이터를 화이트 신호에 대응되는 데이터 값으로 변조하여 출력하고,

    상기 N비트 데이터 중 절반 이하의 데이터 값을 가지는 N비트 데이터에서 최상위 비트를 제외한 나머지 데이터를 출력하는 것을 특징으로 하는 액정표시장치의 구동방법.
13. 제 11 항에 있어서,

    상기 데이터를 변조하는 단계는,

    상기 짝수 번째 프레임에 대응되는 상기 프레임 판별신호일 때, 상기 N비트 데이터 중 절반 이상의 데이터 값을 가지는 N비트 데이터에서 최상위 비트를 제외한 나머지 데이터를 출력하고,

    상기 N비트 데이터 중 절반 이하의 데이터 값을 가지는 N비트 데이터를 블랙신호에 대응되는 데이터 값으로 변조하여 출력하는 것을 특징으로 하는 액정표시장치의 구동방법.
14. 제 9 항에 있어서,

    상기 아날로그 데이터로 변환하여 액정패널에 공급하는 단계는,

    상기 N-1비트에 대응되는 서로 다른 전압레벨을 가지는 다수의 감마전압을 발생하는 단계와,

    상기 다수의 감마전압을 이용하여 상기 N-1비트 변조 데이터를 정극성 및 부극성 아날로그 데이터로 변환하는 단계와,

    외부로부터 공급되는 극성제어신호에 따라 정극성 및 부극성 아날로그 데이터를 선택적으로 출력하여 상기 액정패널에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
15. 제 14 항에 있어서,

    상기 다수의 감마전압을 발생하는 단계는 공급전압과 기저전압 사이에 직렬 접속된 다수의 저항 사이마다의 노드로부터 상기 다수의 감마전압을 출력하는 것을 특징으로 하는 액정표시장치의 구동방법.
16. 제 9 항에 있어서,

    상기 변조된 데이터를 상기 액정패널의 구동에 알맞도록 재배치하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

Images