KR20050029814A - 루테늄막 제조방법 및 이를 이용한 ｍｉｍ 캐패시터의제조방법 - Google Patents

루테늄막 제조방법 및 이를 이용한 ｍｉｍ 캐패시터의제조방법 Download PDF

Info

Publication number
KR20050029814A
KR20050029814A KR1020030066027A KR20030066027A KR20050029814A KR 20050029814 A KR20050029814 A KR 20050029814A KR 1020030066027 A KR1020030066027 A KR 1020030066027A KR 20030066027 A KR20030066027 A KR 20030066027A KR 20050029814 A KR20050029814 A KR 20050029814A
Authority
KR
South Korea
Prior art keywords
ruthenium
film
plasma
oxygen
source
Prior art date
Application number
KR1020030066027A
Other languages
English (en)
Inventor
이광희
이정현
서범석
유차영
임한진
정숙진
이진일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030066027A priority Critical patent/KR20050029814A/ko
Publication of KR20050029814A publication Critical patent/KR20050029814A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 루테늄막 제조방법 및 이를 이용한 MIM 캐패시터의 제조방법을 개시한다. 개시된 본 발명의 루테늄막 제조방법은, 반도체 기판상에 비산소 루테늄 소스 및 상기 루테늄 소스의 분해자로서 수소 성분을 포함하는 플라즈마를 이용하여 루테늄막을 제조한다. 여기서, 상기 비산소 루테늄 소스는 Ru(EtCp)2, Ru(BuCp)2 및 RuCpBuCp와 같은 사이클로펜타디에닐 타입의 루테늄 소스중 선택되는 하나가 이용될 수 있고, 상기 수소 성분을 포함하는 플라즈마는 H2 플라즈마 또는 NH3 플라즈마일 수 있다. 아울러, 이러한 루테늄막은 PECVD 방식 및 PEALD 방식으로 형성될 수 있다.

Description

루테늄막 제조방법 및 이를 이용한 ＭＩＭ 캐패시터의 제조방법{Method for manufacturing Ru layer and method for manufacturing MIM capacitor using the same}
본 발명은 루테늄막 제조방법 및 이를 이용한 MIM 캐패시터의 제조방법에 관한 것으로, 보다 구체적으로는 하부 전극으로 사용되는 루테늄막의 산소 함량을 감소시킬 수 있는 루테늄막 제조방법 및 이를 이용한 MIM 캐패시터의 제조방법에 관한 것이다.
최근, 디램(DRAM), 페램(FERAM)등의 반도체 소자의 박막 전극 재료로서 비저항 등의 전기적 특성이 극도로 우수한 루테늄(Ru) 또는 루테늄 화합물이 적용되고 있다.
루테늄(또는 루테늄 화합물)으로 된 박막은 예를 들어 스퍼터링(sputtering) 또는 CVD(chemical vapor deposition)으로 주로 형성되고 있다. 특히, CVD 방식은 균일한 두께의 박막을 제조하기 용이하다는 장점이 있으므로, 고집적 반도체 소자를 제작하는데 주로 사용되고 있다.
CVD 방법에 의하여 루테늄 박막을 제조하는 데에는 루테늄 소스가 필요하다. 일반적인 루테늄 소스로는 시클로펜타디에닐(cyclopentadienyle) 타입의 Ru(EtCp)2 또는 Ru(BuCp)2 소스 및 비-디케토네이트(b-diketonate) 타입의 Ru(OD)3 또는 Ru(methd)3등이 있다. 여기서, CVD 방식에 의하여 형성된 Ru막을 전극으로 이용하는 MIM 캐패시터의 제조방법을 도 1을 참조하여 설명하도록 한다.
도 1에 도시된 바와 같이, 반도체 기판(10) 상부에 층간 절연막(20)을 형성한다. 층간 절연막(20)의 소정 부분에 도전 플러그(25)를 공지의 방식으로 형성한다. 도전 플러그(25)가 형성된 층간 절연막(20) 상부에 몰드 산화막(도시되지 않음)을 형성한다. 도전 플러그(25) 표면이 노출되도록 층간 절연막(20)을 식각하여, 캐패시터 영역을 한정한다.
다음, 캐패시터 영역이 한정된 반도체 기판(10) 상부에 시클로펜타디에닐 타입의 Ru(EtCp)2 또는 Ru(BuCp)2 소스 및 비-디케토네이트 타입의 Ru(OD)3 또는 Ru(methd)3 소스 중 선택되는 하나의 소스를 이용하여 CVD 방식으로 하부 전극용 루테늄막을 증착한다. 이때, 상기 루테늄 소스를 분해하기 위한 분해자로는 산소(O2)가 사용된다.
이와 같이 증착된 루테늄막을 몰드 산화막 표면이 노출되도록 화학적 기계적 연마하여, 콘케이브(concave) 형태의 하부 전극(30)을 형성한다. 그후, 몰드 산화막을 공지의 방식으로 제거한다.
하부 전극(30) 및 층간 절연막(20) 표면에 유전막, 예컨대 탄탈륨 산화막(35)을 증착한다음, 탄탈륨 산화막(35)의 유전율을 개선하기 위하여 열처리 공정을 실시한다. 탄탈륨 산화막(35) 표면에 하부 전극(30)과 동일한 물질로 상부 전극(40)을 형성하여, 캐패시터(45)를 완성한다.
그러나, 상술한 바와 같이, 하부 전극(30)을 구성하는 루테늄막은 루테늄 소스를 분해시키기 위한 분해자로 산소를 사용하고 있으므로, 루테늄막내에 산소가 다량 포함되어 있다.
특히, 시클로펜타디에닐 타입의 루테늄 소스를 사용하는 경우, 루테늄 소스 자체내에 산소가 포함되어 있지 않으므로, 초기 핵생성이 지연될 수 있다. 이를 방지하기 위하여, 고압 고농도의 산소 분위기 하에서 루테늄막을 증착하고 있지만, 고농도의 산소 분위기하에서 루테늄막을 증착함에 따라, 루테늄막의 산소 함량이 증대된다.
또한, 비-디케토네이트 타입의 Ru(OD)3 또는 Ru(methd)3등의 루테늄 소스는 자체적으로 소스내에 산소기를 포함하고 있으므로, 루테늄막 내부에 필연적으로 산소가 포함된다.
이러한 산소의 대부분은 탄탈륨 산화막의 유전율을 개선하기 위한 열처리 공정시 하부의 티타늄 금속막으로 된 도전 플러그(25)로 대부분 확산되어, 도전 플러그(25)의 표면을 산화시킨다. 여기서, 미설명 도면 부호 50은 도전 플러그(25)와 하부 전극(30)의 계면에 발생된 산화막을 나타낸다.
이와 같이 도전 플러그(25)가 산화되면, 도전 플러그(25)와 하부 전극(30)간의 콘택 저항이 증대되어, 저항성 페일 비트(fail bit)가 유발된다. 더불어, 콘택 플러그(25)와 하부 전극(30) 사이에 산화막(50)의 발생으로, 원치 않는 기생 캐패시터가 형성되어, 캐패시터의 전체 용량을 감소시킨다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 산소 함량을 최소화할 수 있는 루테늄막 제조방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 MIM 캐패시터의 하부 전극과 콘택되는 도전 플러그의 산화를 방지할 수 있는 상기한 루테늄막 제조방법에 의한 MIM 캐패시터의 제조방법을 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 루테늄막 제조방법은, 반도체 기판상에 비산소 루테늄 소스 및 수소 성분을 포함하는 플라즈마를 상기 루테늄 소스의 분해자로 이용하여 루테늄막을 제조한다.
또한, 본 발명의 다른 견지에 따른 MIM 캐패시터의 제조방법은, 반도체 기판상에 도전 플러그를 갖는 층간 절연막을 형성하고, 상기 층간 절연막 상부에 몰드 산화막을 형성한다. 그후, 상기 도전 플러그가 노출되도록 몰드 산화막을 소정 부분 패터닝하여, 캐패시터 영역을 형성한다음, 상기 몰드 산화막 상부에 상기 도전 플러그와 콘택되도록 비산소 루테늄 소스 및 수소 성분을 포함하는 플라즈마를 이용하여 루테늄막을 형성한다. 상기 루테늄막을 상기 몰드 산화막이 노출되도록 평탄화하여, 하부 전극을 형성하고, 상기 몰드 산화막을 제거한다. 그후, 상기 하부 전극 표면에 유전막을 형성하고, 상기 유전막 상부에 상부 전극을 형성한다.
상기 도전 플러그는 티타늄 금속막으로 형성될 수 있다.
상기 비산소 루테늄 소스는 Ru(EtCp)2 및 Ru(BuCp)2와 같은 사이클로펜타디에닐 타입의 루테늄 소스중 선택되는 하나가 이용될 수 있고, 상기 수소 성분을 포함하는 플라즈마는 H2 플라즈마 또는 NH3플라즈마일 수 있다.
또한, 상기 루테늄막은 PECVD 방식 또는 PEALD 방식으로 형성할 수 있다. 아울러, 상기 루테늄막을 PEALD 방식으로 형성하는 경우, 수소 성분을 포함하는 플라즈마 분위기가 조성된 ALD 챔버내에 상기 비산소 루테늄 소스를 소정 시간 동안 공급하는 단계와, 상기 ALD 챔버 내부를 퍼지시키는 단계를 적어도 한번 반복 실시한다.
이하 첨부한 도면에 의거하여, 본 발명의 바람직한 실시예를 설명하도록 한다.
그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
(실시예 1)
도 2는 본 발명의 실시예 1에 따른 루테늄막 제조방법을 설명하기 위한 단면도이다.
도 2를 참조하여, 반도체 기판(100), 예컨대, 소정의 회로 패턴 및 절연층들이 형성되어 있는 실리콘 기판 결과물 상부에, 비산소 루테늄 소스를 이용하여 루테늄막(110)을 증착한다. 비산소 루테늄 소스로는 산소 성분을 포함하고 있지 않는 루테늄 소스로서, 예를 들어, Ru(EtCp)2, Ru(BuCp)2 및 RuCpBuCp와 같은 사이클로펜타디에닐 타입의 루테늄 소스가 이용될 수 있다. 한편, 비산소 루테늄 소스를 분해시키기 위한 분해자로는 수소(H) 성분을 포함하는 플라즈마, 예컨대, H2 플라즈마 또는 NH3플라즈마가 이용될 수 있다. 바람직하게는, 본 실시예의 루테늄막(110) 증착시 수소 성분을 포함하는 플라즈마를 지속적으로 공급할 수 있도록, PECVD(Plasma enhanced CVD) 방식으로 형성될 수 있다.
비록 초기 핵생성율이 낮은 비산소 루테늄 소스를 이용하여 루테늄막을 증착하더라도, 높은 활성도를 가지는 수소 성분을 포함하는 플라즈마가 분해자로 이용되므로, 비산소 루테늄 소스의 분해율이 개선되어, 핵생성율을 개선할 수 있다. 또한, PECVD 방식에 의해 루테늄막이 형성됨에 따라, 종래의 스퍼터링 방식 보다 스텝 커버리지 특성이 탁월하다.
(실시예 2)
도 3은 본 발명의 실시예 2에 따른 ALD 챔버에 공급되는 가스 펄싱을 보여주는 그래프이다.
본 실시예에 따른 루테늄막 역시, 상기 실시예 1과 같이 비산소 루테늄 소스 및 상기 비산소 루테늄 소스를 분해시키기 위한 분해자로 수소 성분을 포함하는 플라즈마가 이용된다. 본 실시예에서는, 수소 성분을 포함하는 플라즈마를 지속적으로 제공하기 위하여, 루테늄막을 PEALD(plasma enhanced atomic layer deposition) 방식으로 형성한다.
PEALD 방식에 따른 루테늄막 제조방법은, 도 3에 도시된 바와 같이, 비산소 루테늄 소스 및 플라즈마 분위기를 주기적으로 공급한다. 보다 자세하게는, 비산소 루테늄 소스를 소정 시간(t1)동안 공급한다. 상기 비산소 루테늄 소스는 상기한 실시예 1과 같이 산소 성분을 포함하지 않는 시클로펜타디에닐 타입의 루테늄 소스가 소정 시간동안 공급된다.
비산소 루테늄 소스의 공급을 중단한 후, 소정 시간(t2)동안 퍼지 공정을 실시한다. 퍼지 공정중, 상기 비산소 루테늄 소스의 루테늄을 제외한 성분이 제거된다. 퍼지 공정을 마친다음, 소정 시간(t3)동안 플라즈마를 인가한다. 플라즈마를 인가한다는 것은 ALD 챔버 내부에 플라즈마 분위기를 조성한다는 것이고, 플라즈마는 수소 성분을 포함하는 플라즈마, 예컨대, H2 플라즈마 또는 NH3 플라즈마일 수 있다.
다음, 다시 소정 시간(t4) 동안 퍼지 공정을 실시한다. 이와 같이, 비산소 루테늄 소스를 공급하는 공정, 퍼지 공정 및 플라즈마를 인가하는 공정을 번갈아 실시하여, 소정 두께의 루테늄막을 증착한다.
본 실시예에 따르면, 루테늄 소스는 소스 자체가 산소를 포함하고 있지 않고, 상기 분해자 역시 산소를 포함하고 있지 않으므로, 증착된 루테늄막의 산소 함량이 매우 낮다. 또한, 본 실시예의 루테늄막은 일반적으로 저온(200 내지 300℃)에서 진행되는 ALD 방식으로 형성되므로, 루테늄막에 열에 의해 가해지는 데미지가 감소된다.
도 4는 본 실시예와 같이 비산소 루테늄 소스 및 H2 플라즈마를 분해자를 이용하여, ALD 방식에 의해 형성된 루테늄막의 조성을 나타낸 그래프이고, 도 5는 종래와 같이 산소 포함 루테늄 소스 및 산소 가스를 분해자를 이용하여, CVD 방식에 의해 형성된 루테늄막의 조성을 나타낸 그래프이다. 상기 도 4 및 도 5에 도시된 루테늄막의 조성은 XPS(x-ray photoelectron spectroscopy) 방식으로 분석한 결과이며, 상기 XPS 방식은 검사 대상(예컨대, 루테늄막)에 광전자를 스퍼터링하여 방출되는 양을 측정한 것이다.
본 실시예와 같이, 비산소 루테늄 소스 및 H2 플라즈마를 이용하여, ALD 방식으로 형성된 루테늄막은 도 4의 그래프에서와 같이, 루테늄막 표면의 소량의 산소를 제외하고, 루테늄막의 하부(루테늄막과 도전 플러그의 계면에 해당함)에 산소가 거의 관찰되지 않았다.
반면, 종래와 같이, 산소 포함 루테늄 소스, 예컨대, Ru(methd)3 소스 및 산소를 분해자로 이용하여 CVD 방식으로 루테늄막을 형성한 경우, 도 5에 도시된 바와 같이, 루테늄막 내에 산소가 넓게 분포하고 있으며, 특히 루테늄막의 하부(루테늄막과 도전 플러그의 계면에 해당함)에 다량의 산소가 분포되어 있음을 알 수 있다.
이러한 결과, 본 실시예와 같이, 비산소 루테늄 소스 및 수소 성분을 포함하는 플라즈마를 이용하여 루테늄막을 형성하는 경우, 종래에 비해 루테늄막내의 산소 함량이 크게 감소됨을 알 수 있다. 또한, 상술한 실시예 1과 같이 PECVD 방식에 의해 루테늄막을 증착하는 경우 역시 상기 도 4의 결과와 동일하다.
(실시예 3)
도 6a 내지 도 6c는 본 발명의 실시예 3에 따른 MIM 캐패시터의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 6a를 참조하여, 반도체 기판(200), 예컨대, 트랜지스터와 같은 회로 소자 및 절연막이 형성되어 있는 실리콘 기판 상부에 층간 절연막(210)을 형성한다. 층간 절연막(210) 내부에 상기 트랜지스터의 도전 영역과 전기적으로 연결되도록 공지의 방법에 의하여 도전 플러그(215)를 형성한다. 도전 플러그(215)를 구성하는 물질로는 이후 형성될 루테늄 하부 전극과의 반응성이 낮은 티타늄 질화막이 이용될 수 있다. 도전 플러그(215) 및 층간 절연막(210) 상부에 식각 저지막(220) 및 몰드 산화막(225)을 순차적으로 적층한다. 식각 저지막(220)은 예컨대, 층간 절연막(210)과 식각 선택비가 상이한 막, 예를 들어, 실리콘 질화막이 이용될 수 있다. 몰드 산화막(225) 및 식각 저지막(220)을 도전 플러그(215) 및 그 주변부가 노출되도록 식각하여, 캐패시터 영역(H)을 한정한다.
그 다음, 몰드 산화막(225) 및 캐패시터 영역(H) 상부에 비산소 루테늄 소스 및 수소 성분을 포함하는 플라즈마를 분해자로 이용하여 루테늄막(230)을 소정 두께로 증착한다. 루테늄막(230)은 상기한 실시예 1 및 2에서와 같이, PECVD 또는 PEALD 방식으로 형성될 수 있다. 이와 같이 형성된 루테늄막(230)은 산소를 포함하지 않는 루테늄 소스 및 분해자에 의해 형성되므로, 루테늄막(230)내의 산소 함량이 매우 낮으며, 특히 루테늄막(230)과 도전 플러그(215) 계면의 산소 분포가 현격히 감소된다.
그후, 루테늄막(230) 상부에 상기 캐패시터 영역(H)이 충진되도록 희생층(도시되지 않음)을 형성한다음, 도 4b에 도시된 바와 같이, 희생층 및 루테늄막(230)을 몰드 산화막(225) 표면이 노출되도록 화학적 기계적 연마하여, 하부 전극(235)을 형성한다. 그후, 희생층 및 몰드 산화막(225)을 공지의 습식 식각 방식으로 제거한다.
도 4c에 도시된 바와 같이, 하부 전극(235) 표면 및 에치 스톱퍼(220) 표면에 유전막(240)을 증착한다. 유전막(240)은 고유전율을 갖는 절연막으로서, 예를 들어, 탄탈륨 산화막(Ta2O5)이 이용될 수 있다. 알려진 바와 같이, 탄탈륨 산화막은 증착 당시 비정질 상태를 가지므로, 결정질 상태일 때보다 유전율이 낮다. 이에 따라, 탄탈륨 산화막의 유전율을 개선시키기 위하여, 유전막(240)을 소정 온도에서 열처리한다. 이때, 상기 하부 전극(235)내에는 산소가 거의 포함되어 있지 않은 상태이므로, 열처리 공정을 수행하여도 산소가 도전 플러그(215)쪽으로 확산되지 않는다. 이에 따라, 도전 플러그(215)의 산화를 방지할 수 있다. 그후, 유전막(240) 표면에 상부 전극(245)을 형성하여, 캐패시터(250)를 형성한다. 이때, 상부 전극(245)은 하부 전극(235)과 동일한 물질 및 방법에 의하여 형성될 수 있다. 또한, 상부 전극(245)은 예를 들어, 귀금속막으로 형성될 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 하부 전극용 루테늄막 증착시, 비산소 루테늄 소스 및 수소 성분 포함 플라즈마를 분해자로 사용하여, PECVD 또는 PEALD 방식으로 루테늄막을 형성한다. 이에 따라, 루테늄막 증착시 산소 공급이 배제되므로, 루테늄막내에 산소 함량이 최소화된다. 그러므로, 후속의 열처리 공정시, 도전 플러그쪽으로의 산소 확산이 방지되어, 도전 플러그의 산화가 방지된다.
따라서, 하부 전극과 도전 플러그간의 콘택 저항이 감소됨과 아울러, 캐패시터의 용량이 개선된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1은 일반적인 MIM 캐패시터의 제조방법을 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예 1에 따른 루테늄막 제조방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 실시예 2에 따른 ALD 챔버에 공급되는 가스 펄싱을 보여주는 그래프이다.
도 4는 본 실시예와 같이 비산소 루테늄 소스 및 H2 플라즈마를 분해자를 이용하여, ALD 방식에 의해 형성된 루테늄막의 조성을 나타낸 그래프이다.
도 5는 종래와 같이 산소 포함 루테늄 소스 및 산소 가스를 분해자를 이용하여, CVD 방식에 의해 형성된 루테늄막의 조성을 나타낸 그래프이다.
도 6a 내지 도 6c는 본 발명의 실시예 3에 따른 MIM 캐패시터의 제조방법을 설명하기 위한 각 공정별 단면도이다.
(도면의 주요 부분에 대한 부호의 설명)
100, 200 : 반도체 기판 110,230 : 루테늄막
235 : 하부 전극 240 : 유전막

Claims (13)

  1. 반도체 기판상에 비산소 루테늄 소스 및 수소 성분을 포함하는 플라즈마를 상기 루테늄 소스의 분해자로 이용하여 루테늄막을 형성하는 것을 특징으로 하는 루테늄막 제조방법.
  2. 제 1 항에 있어서, 상기 비산소 루테늄 소스는 Ru(EtCp)2 및 Ru(BuCp)2와 같은 사이클로펜타디에닐(cyclopentadienyle) 타입의 루테늄 소스중 선택되는 하나인 것을 특징으로 하는 루테늄막 제조방법.
  3. 제 1 항에 있어서, 상기 수소 성분을 포함하는 플라즈마는 H2 플라즈마 또는 NH3플라즈마인 것을 특징으로 하는 루테늄막 제조방법.
  4. 제 1 항에 있어서, 상기 루테늄막은 PECVD 방식으로 형성하는 것을 특징으로 하는 루테늄막 제조방법.
  5. 제 1 항에 있어서, 상기 루테늄막은 PEALD 방식으로 형성하는 것을 특징으로 하는 루테늄막 제조방법.
  6. 제 5 항에 있어서, 상기 루테늄막을 PEALD 방식으로 형성하는 단계는,
    ALD 챔버내에 상기 비산소 루테늄 소스를 소정 시간 동안 공급하는 단계와,
    상기 ALD 챔버 내부를 퍼지시키는 단계와,
    상기 ALD 챔버에 수소 성분을 포함하는 플라즈마를 제공하는 단계를 적어도 한번 반복 실시하는 것을 특징으로 하는 루테늄막 제조방법.
  7. 반도체 기판상에 도전 플러그를 갖는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상부에 몰드 산화막을 형성하는 단계;
    상기 도전 플러그가 노출되도록 몰드 산화막을 소정 부분 패터닝하여, 캐패시터 영역을 형성하는 단계;
    상기 몰드 산화막 상부에 상기 도전 플러그와 콘택되도록 비산소 루테늄 소스 및 수소 성분을 포함하는 플라즈마를 이용하여 루테늄막을 형성하는 단계;
    상기 루테늄막을 상기 몰드 산화막이 노출되도록 평탄화하여, 하부 전극을 형성하는 단계;
    상기 몰드 산화막을 제거하는 단계;
    상기 하부 전극 표면에 유전막을 형성하는 단계; 및
    상기 유전막 상부에 상부 전극을 형성하는 단계를 포함하는 MIM 캐패시터의 제조방법.
  8. 제 7 항에 있어서, 상기 도전 플러그는 티타늄 금속막으로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  9. 제 7 항에 있어서, 상기 비산소 루테늄 소스는 Ru(EtCp)2 및 Ru(BuCp)2와 같은 사이클로펜타디에닐 타입의 루테늄 소스중 선택되는 하나인 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  10. 제 7 항에 있어서, 상기 수소 성분을 포함하는 플라즈마는 H2 플라즈마 또는 NH3플라즈마인 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  11. 제 7 항에 있어서, 상기 루테늄막은 PECVD 방식으로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  12. 제 7 항에 있어서, 상기 루테늄막은 PEALD 방식으로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  13. 제 12 항에 있어서, 상기 루테늄막을 PEALD 방식으로 형성하는 단계는,
    ALD 챔버내에 상기 비산소 루테늄 소스를 소정 시간 동안 공급하는 단계와,
    상기 ALD 챔버 내부를 퍼지시키는 단계와,
    상기 ALD 챔버에 수소 성분을 포함하는 플라즈마를 제공하는 단계를 적어도 한번 반복 실시하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
KR1020030066027A 2003-09-23 2003-09-23 루테늄막 제조방법 및 이를 이용한 ｍｉｍ 캐패시터의제조방법 KR20050029814A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030066027A KR20050029814A (ko) 2003-09-23 2003-09-23 루테늄막 제조방법 및 이를 이용한 ｍｉｍ 캐패시터의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030066027A KR20050029814A (ko) 2003-09-23 2003-09-23 루테늄막 제조방법 및 이를 이용한 ｍｉｍ 캐패시터의제조방법

Publications (1)

Publication Number Publication Date
KR20050029814A true KR20050029814A (ko) 2005-03-29

Family

ID=37386319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066027A KR20050029814A (ko) 2003-09-23 2003-09-23 루테늄막 제조방법 및 이를 이용한 ｍｉｍ 캐패시터의제조방법

Country Status (1)

Country Link
KR (1) KR20050029814A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771864B1 (ko) * 2005-12-28 2007-11-01 삼성전자주식회사 금속막 형성방법 및 이를 이용한 캐패시터 형성방법
US7361544B2 (en) 2005-12-27 2008-04-22 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361544B2 (en) 2005-12-27 2008-04-22 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
KR100771864B1 (ko) * 2005-12-28 2007-11-01 삼성전자주식회사 금속막 형성방법 및 이를 이용한 캐패시터 형성방법

Similar Documents

Publication Publication Date Title
KR100505680B1 (ko) 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
US7109542B2 (en) Capacitor constructions having a conductive layer
US7288808B2 (en) Capacitor constructions with enhanced surface area
KR100622609B1 (ko) 박막 형성 방법
KR100672766B1 (ko) 반도체 소자의 캐패시터 제조 방법
US20070023810A1 (en) Capacitor, semiconductor device having the same, and method of manufacturing the semiconductor device
KR100596805B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100772101B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20050029814A (ko) 루테늄막 제조방법 및 이를 이용한 ｍｉｍ 캐패시터의제조방법
US7842581B2 (en) Methods of forming metal layers using oxygen gas as a reaction source and methods of fabricating capacitors using such metal layers
KR101082097B1 (ko) 반도체 소자의 커패시터 및 형성 방법
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR100771540B1 (ko) 커패시터 형성 방법
KR100503961B1 (ko) 커패시터 제조 방법
US6762090B2 (en) Method for fabricating a capacitor
KR100476374B1 (ko) 반도체소자 제조 방법
KR100673217B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100772100B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100417860B1 (ko) 캐패시터 형성방법
KR100686688B1 (ko) 루테늄 박막 형성 방법
KR101016952B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100417859B1 (ko) 캐패시터 형성방법
KR100387262B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100359784B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20090120946A (ko) 반도체 소자의 커패시터 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid