KR20050018327A - Thin film transistor liquid crystal display - Google Patents
Thin film transistor liquid crystal displayInfo
- Publication number
- KR20050018327A KR20050018327A KR1020030055707A KR20030055707A KR20050018327A KR 20050018327 A KR20050018327 A KR 20050018327A KR 1020030055707 A KR1020030055707 A KR 1020030055707A KR 20030055707 A KR20030055707 A KR 20030055707A KR 20050018327 A KR20050018327 A KR 20050018327A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- pad
- crystal display
- display unit
- thin film
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
Description
본 발명은 박막트랜지스터 액정표시장치에 관한 것으로서, 특히, 패드에 입력된 신호를 게이트 라인과 데이터 라인에 전달하는 팬아웃(Fan-out)부의 배선저항을 동일하게 형성할 수 있는 박막트랜지스터 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor liquid crystal display device, and more particularly, to a thin film transistor liquid crystal display device capable of forming the same wiring resistance of a fan-out portion for transmitting a signal input to a pad to a gate line and a data line. It is about.
박막트랜지스터 액정표시장치(이하, TFT-LCD)는 경량, 박형 및 저소비 전력 등의 특성을 갖기 때문에 CRT를 대신하여 각종 정보 기기의 단말기 또는 비디오 기기 등에 사용되어 왔으며, 최근들어, CRT에 표시화면의 고화질화, 대형화 및 컬러화 등을 실현하였기에 노트북 PC 및 모니터 시장에서 크게 각광 받고 있고, 향후 TV 시장도 잠식할 것으로 예상되고 있다.Thin-film transistor liquid crystal display devices (hereinafter TFT-LCDs) have characteristics such as light weight, thinness, and low power consumption, and thus have been used in terminals or video devices of various information devices instead of CRTs. With high quality, large size, and colorization, it is getting a lot of attention in the notebook PC and monitor market, and it is expected to erode the TV market in the future.
이러한 TFT-LCD는 어레이 기판과 컬러필터 기판 사이에 액정층이 개재된 구조로 이루어져 있으며, 각 화소가 개별적으로 구동되는 것에 의해서 소정의 화상을 표시한다. Such a TFT-LCD has a structure in which a liquid crystal layer is interposed between an array substrate and a color filter substrate, and each pixel is individually driven to display a predetermined image.
상기에서 어레이 기판은 M×N(여기서, M과 N은 자연수)개의 게이트 라인과 데이터 라인이 매트릭스 형태로 형성되며, 이 게이트 라인과 데이터 라인이 교차되는 부분에는 게이트신호와 데이터 신호에 의해 각각의 화소를 구동하는 박막트랜지스터가 형성된 디스플레이부를 포함한다. In the array substrate, M × N (where M and N are natural numbers) gate lines and data lines are formed in a matrix form, and the gate lines and the data signals intersect each of the gate lines and the data lines. And a display unit in which a thin film transistor for driving the pixel is formed.
상기에서 게이트신호와 데이터 신호는 TCP(Tape Carrier Package)로 부터 디스플레이부의 주변에 형성된 패드에 입력되는 데, 이 입력된 신호는 팬아웃부를 통해 게이트 라인과 데이터 라인에 전달되어 각각의 박막트랜지스터를 구동시킨다.The gate signal and the data signal are input to a pad formed around the display unit from a tape carrier package (TCP), and the input signal is transmitted to the gate line and the data line through the fan-out unit to drive the respective thin film transistors. Let's do it.
일반적으로 패드는 각각 다수 개의 게이트 라인과 데이터 라인이 연결되는 데, 이 각각의 다수 개의 게이트 라인 및 데이터 라인이 배열된 폭은 패드 보다 크게 된다. 그런데, 패드는 TCP와 연결되어야 하므로 크기를 변경하기 어렵기 때문에 종래의 TFT-LCD는 팬아웃부의 배선 길이를 변화시켜 패드를 게이트 라인 및 데이터 라인과 연결한다. 즉, 게이트 라인 및 데이터 라인에 각각 연결되는 팬아웃부의 배선 길이가 다르게 형성된다.In general, a pad is connected to a plurality of gate lines and data lines, respectively, and the width of each of the plurality of gate lines and data lines is larger than the pad. However, since the pad has to be connected to TCP and thus it is difficult to change the size, the conventional TFT-LCD connects the pad with the gate line and the data line by changing the wiring length of the fan-out part. That is, the wiring lengths of the fanout parts connected to the gate line and the data line are respectively different.
그러나, 길이가 서로 다른 팬아웃부의 배선에 의해 게이트 라인 및 데이터 라인의 저항이 서로 다르게 되어 RC 지연 값이 다르게 된다. 이러한 서로 다른 RC 지연 값에 의해 충전 전압이 차이가 발생되어 화면 상태가 불균일하게 되는 데, 이는 특히 고해상도 및 고 주파수 구동 방식에서는 더욱 심하게 된다.However, the resistance of the gate line and the data line is different due to the wiring of the fanout parts having different lengths, and the RC delay values are different. These different RC delay values cause a difference in charging voltage, resulting in uneven screen conditions, especially in high resolution and high frequency driving schemes.
이에, 본 발명은 상기 종래기술의 제반문제점을 해결하기 위하여 안출한 것으로서, 팬아웃부의 배선에 의한 게이트 라인 및 데이터 라인의 저항이 서로 다르게 되는 것을 방지하여 화면 상태의 균일성을 향상시킬 수 있는 박막트랜지스터 액정표시장치를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems of the prior art, a thin film that can improve the uniformity of the screen state by preventing the resistance of the gate line and the data line by the wiring of the fan-out portion is different from each other It is an object to provide a transistor liquid crystal display device.
상기 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터 액정표시장치는 어레이기판과, 상기 어레이기판 상에 형성되고 M×N(여기서, M과 N은 자연수)개의 라인이 매트릭스 형태로 형성되고 교차되는 부분에 화소를 구동하는 박막트랜지스터가 형성된 디스플레이부와, 상기 디스플레이의 주변에 다수 개의 라인이 대응되게 형성되어 외부로 부터 신호가 입력되는 패드와, 상기 패드와 디스플레이부 사이에 상기 상기 패드와 1 : 1 대응되게 형성되어 상기 입력되는 신호를 상기 디스플레이부의 각각의 라인에 전달하는 배선들로 이루어지되 상기 배선들의 저항 값이 균일한 팬아웃부를 구비한다. A thin film transistor liquid crystal display device according to the present invention for achieving the above object is an array substrate, a portion formed on the array substrate and M × N (where M and N are natural numbers) formed in a matrix form and intersected A display unit having a thin film transistor for driving a pixel in the display unit, a pad having a plurality of lines corresponding to the periphery of the display to receive a signal from the outside, and between the pad and the display unit; Comprising a wiring line formed to correspond to the input signal to each line of the display unit, the resistance value of the wiring line has a uniform fan-out portion.
상기에서 패드가 막대 형상으로 상기 연결되는 다수 개의 라인이 배열된 폭 보다 작아 중심에 위치되게 형성된다.In the above, the pad is formed in a bar shape so that the plurality of connected lines are positioned at the center smaller than the arranged width.
상기에서 배선은 길이가 서로 다른 다수 개의 제 1 배선 상의 각각에 길이가 서로 달라 저항 값을 보상하는 제 2 배선이 접촉되게 형성된다.In the above, the wirings are formed such that the second wirings having different lengths contact each other on the plurality of first wirings having different lengths.
상기에서 패드는 상기 디스플레이부의 양측에 형성되며 상기 라인의 배열된 폭 보다 크게 형성된다.The pad is formed on both sides of the display unit and is formed larger than the arranged width of the line.
상기에서 배선들은 모양 및 길이가 균일하게 형성된다.In the above, the wirings are formed uniformly in shape and length.
상기에서 패드는 상기 디스플레이부의 일측에 "〈"자 형상을 갖되 열린 부분이 상기 디스플레이부를 향하도록 형성된다.The pad may have a “<” shape on one side of the display unit, but the open portion may face the display unit.
이하, 본 발명에 따른 박막트랜지스터 액정표시장치에 대해 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a thin film transistor liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 박막트랜지스터 액정표시장치의 어레이 기판을 도시한 평면도이고, 도 2는 도 1에 도시된 팬아웃부의 확대도이다.FIG. 1 is a plan view illustrating an array substrate of a thin film transistor liquid crystal display device according to an exemplary embodiment of the present invention, and FIG. 2 is an enlarged view of the fan out part shown in FIG.
본 발명에 따른 TFT-LCD는, 도 1에 도시된 바와같이, 어레이기판(111) 상에 디스플레이부(113)가 형성되고, 이 디스플레이부(113)의 주변에 패드(119) 및 팬아웃부(121)가 형성된다.In the TFT-LCD according to the present invention, as shown in FIG. 1, a display unit 113 is formed on the array substrate 111, and a pad 119 and a fan out unit are disposed around the display unit 113. 121 is formed.
여기서, 상기 디스플레이부(113)는 M×N(여기서, M과 N은 자연수)개의 게이트 라인(115)과 데이터 라인(117)이 매트릭스 형태로 형성되며, 이 게이트 라인(115)과 데이터 라인(117)이 교차되는 부분에는 게이트신호와 데이터 신호에 의해 각각의 화소를 구동하는 박막트랜지스터(도시되지 않음)가 형성된다.Herein, the display unit 113 has M × N (where M and N are natural numbers) gate lines 115 and data lines 117 formed in a matrix form, and the gate lines 115 and data lines ( A thin film transistor (not shown) for driving each pixel is formed at a portion where 117 crosses each other by a gate signal and a data signal.
또한, 상기 패드(119)는 다수 개의 게이트 라인(115) 또는 데이터 라인(117)이 대응되게 막대 모양으로 형성되며 외부의 TCP(도시되지 않음)와 연결되어 신호가 입력된다. 상기에서 패드(119)는 대응되는 다수 개의 게이트 라인(115) 또는 데이터 라인(117)의 배열된 폭 보다 작아 중심에 위치되게 형성된다.In addition, the pad 119 is formed in a bar shape to correspond to the plurality of gate lines 115 or data lines 117 and is connected to an external TCP (not shown) to receive a signal. In this case, the pad 119 is formed to be positioned at a center smaller than the arranged width of the corresponding gate lines 115 or data lines 117.
그리고, 상기 팬아웃부(121)는 패드(119)와 디스플레이부(113) 사이에 형성되는데, 이 패드(119)와 1 : 1 대응되게 형성되어 디스플레이부(113)에 신호를 전달한다. 팬아웃부(121)는 도 2에 도시된 바와 같이 제 1 및 제 2 배선(123)(125)의 2층 구조로 이루어진다. 즉, 길이가 서로 다른 다수 개의 제 1 배선(123) 상의 각각에 길이가 서로 다른 제 2 배선(125)이 접촉되게 형성된다. In addition, the fan out part 121 is formed between the pad 119 and the display unit 113. The fan out unit 121 is formed to correspond to the pad 119 in a 1: 1 manner and transmits a signal to the display unit 113. The fan out part 121 has a two-layer structure of the first and second wirings 123 and 125 as shown in FIG. 2. That is, the second wires 125 having different lengths are formed to contact each of the plurality of first wires 123 having different lengths.
상기에서 다수 개의 제 1 배선(123)은 서로 길이가 달라 배선 저항 값이 서로 다르나 길이가 서로 다른 제 2 배선(125)에 의해 저항 값을 보상한다. 그러므로, 팬아웃부(121)는 다수 개의 게이트 라인(115) 및 데이터 라인(117)과 연결되는 제 1 및 제 2 배선(123)(125)의 저항 값들이 모두 동일하게 된다.The plurality of first wires 123 are different in length from each other, and the resistance values are compensated by the second wires 125 having different wire resistance values but different lengths. Therefore, the fanout 121 has the same resistance values of the first and second wires 123 and 125 connected to the plurality of gate lines 115 and the data lines 117.
그러므로, 게이트 라인(115) 및 데이터 라인(117) 각각의 RC 지연 값이 동일하게 되어 충전 전압이 차이가 발생되지 않으므로 화면 상태가 균일하게 된다.Therefore, the RC delay values of each of the gate line 115 and the data line 117 become the same, so that a difference in charge voltage does not occur, resulting in a uniform screen state.
도 3은 본 발명의 다른 실시예에 따른 박막트랜지스터 액정표시장치의 어레이 기판을 도시한 평면도이다.3 is a plan view illustrating an array substrate of a thin film transistor liquid crystal display according to another exemplary embodiment of the present invention.
본 발명의 다른 실시예에 따른 TFT-LCD는, 도 3에 도시된 바와같이, 어레이기판(311) 상에 형성된 디스플레이부(313)는 도 1의 디스플레이부(113)와 동일한 구성을 갖는다.In the TFT-LCD according to another embodiment of the present invention, as shown in FIG. 3, the display unit 313 formed on the array substrate 311 has the same configuration as the display unit 113 of FIG. 1.
또한, 패드(319)는 외부의 TCP(도시되지 않음)와 연결되어 신호가 입력되는 것으로 디스플레이부(313)의 양측에 형성된다. 상기에서 패드(319)는 양측에 형성된 각각에 다수 개의 게이트 라인(315) 또는 데이터 라인(317)의 1/2이 대응되게 막대 모양으로 형성되어 대응되는 게이트 라인(315) 또는 데이터 라인(317)의 배열된 폭 보다 크게 형성된다.In addition, the pad 319 is formed on both sides of the display unit 313 by being connected to an external TCP (not shown) to input a signal. The pad 319 is formed in a bar shape such that half of the plurality of gate lines 315 or data lines 317 are formed on both sides thereof, and thus the corresponding gate lines 315 or data lines 317 are formed. It is formed larger than the arranged width of.
그러므로, 팬아웃부(321)는 배선(323)의 모양 및 길이를 변경시키지 않으면서 패드(319)와 디스플레이부(313)를 연결할 수 있다. 상기에서 팬아웃부(321)의 배선(323)들은 동일한 길이로 형성되므로 동일한 저항 값을 갖게 된다.Therefore, the fan out part 321 may connect the pad 319 and the display part 313 without changing the shape and length of the wiring 323. Since the wires 323 of the fanout part 321 are formed to have the same length, they have the same resistance value.
도 4는 본 발명의 또 다른 실시예에 따른 박막트랜지스터 액정표시장치의 어레이 기판을 도시한 평면도이다. 4 is a plan view illustrating an array substrate of a thin film transistor liquid crystal display according to another exemplary embodiment of the present invention.
본 발명의 또 다른 실시예에 따른 TFT-LCD는, 도 4에 도시된 바와같이, 어레이기판(411) 상에 형성된 디스플레이부(413)는 도 1의 디스플레이부(413)와 동일한 구성을 갖는다.In the TFT-LCD according to another exemplary embodiment of the present invention, as shown in FIG. 4, the display unit 413 formed on the array substrate 411 has the same configuration as the display unit 413 of FIG. 1.
패드(419)는 디스플레이부(413)의 일측에 "〈"자 형상을 갖되, 이 "〈"자의 열린 부분이 디스플레이부(413)을 향하도록 형성된다. 상기에서 패드(419)는 대응되는 다수 개의 게이트 라인(415) 또는 데이터 라인(417)의 배열된 폭 보다 작아 중심에 위치되게 형성된다.The pad 419 has a "<" shape on one side of the display unit 413, and the open portion of the "<" character faces the display unit 413. The pad 419 is formed to be positioned at a center smaller than the arranged width of the corresponding plurality of gate lines 415 or data lines 417.
또한, 팬아웃부(421)는 패드(419)과 디스플레이부(413) 사이를 연결하는 다수 개의 배선(423)들로 이루어지는 데, 이 배선(423)들은 "〈"자 형상의 패드(419)의 열린 부분과 연결되므로 모양을 변경시킴에 따라 동일한 길이를 갖도록 형성할 수 있다. 그러므로, 팬아웃부(421)의 배선(423)들은 동일한 저항 값을 갖게 된다.In addition, the fan-out part 421 is composed of a plurality of wires 423 connecting between the pad 419 and the display 413, the wires 423 are pads 419 having a "<" shape. Since it is connected to the open portion of the can be formed to have the same length by changing the shape. Therefore, the wirings 423 of the fan out part 421 have the same resistance value.
상기에서 설명한 바와 같이, 본 발명에 따른 박막트랜지스터 액정표시장치에 의하면, 어레이설계상에서의 신호입력부(signal input)의 배선저항을 배선위치에 관계없이 동일하게 마추어 주므로써 휘도 균일성 및 화면품위의 균일성을 향상시킬 수 있다.As described above, according to the thin film transistor liquid crystal display device according to the present invention, the uniformity of the luminance uniformity and the screen quality is achieved by equalizing the wiring resistance of the signal input in the array design regardless of the wiring position. Can improve the sex.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
도 1은 본 발명에 따른 박막트랜지스터 액정표시장치의 어레이 기판을 도시한 평면도.1 is a plan view showing an array substrate of a thin film transistor liquid crystal display device according to the present invention.
도 2는 도 1에 도시된 팬아웃부의 확대도.FIG. 2 is an enlarged view of the fan out part shown in FIG. 1. FIG.
도 3은 본 발명의 다른 실시예에 따른 박막트랜지스터 액정표시장치의 어레이 기판을 도시한 평면도. 3 is a plan view illustrating an array substrate of a thin film transistor liquid crystal display according to another exemplary embodiment of the present invention.
도 4는 본 발명의 또 다른 실시예에 따른 박막트랜지스터 액정표시장치의 어레이 기판을 도시한 평면도. 4 is a plan view illustrating an array substrate of a thin film transistor liquid crystal display according to another exemplary embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
111, 311, 411 : 어레이기판 113, 313, 413 : 디스플레이부111, 311, 411: array substrate 113, 313, 413: display unit
115, 315, 415 : 게이트 라인 117, 317, 417 : 데이터 라인115, 315, 415: gate lines 117, 317, 417: data lines
119, 319, 419 : 패드 121, 321, 421 :팬아웃부119, 319, 419: Pads 121, 321, 421: Fan out
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030055707A KR100642854B1 (en) | 2003-08-12 | 2003-08-12 | Thin film transistor liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030055707A KR100642854B1 (en) | 2003-08-12 | 2003-08-12 | Thin film transistor liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050018327A true KR20050018327A (en) | 2005-02-23 |
| KR100642854B1 KR100642854B1 (en) | 2006-11-10 |
Family
ID=37227890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030055707A KR100642854B1 (en) | 2003-08-12 | 2003-08-12 | Thin film transistor liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100642854B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7787095B2 (en) | 2007-05-17 | 2010-08-31 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| KR101466488B1 (en) * | 2013-06-10 | 2014-11-28 | 하이디스 테크놀로지 주식회사 | Display device and manufacturing method thereof |
| KR20150002389A (en) * | 2013-06-29 | 2015-01-07 | 엘지디스플레이 주식회사 | Display device with built-in touch senser |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100237679B1 (en) * | 1995-12-30 | 2000-01-15 | 윤종용 | Liquid crystal display panel |
| KR100403940B1 (en) * | 1996-10-31 | 2003-12-18 | 삼성전자주식회사 | Structure of contact of out lead bonding pad and fan-out part of liquid crystal display panel |
| JP2000162628A (en) | 1998-11-26 | 2000-06-16 | Matsushita Electric Ind Co Ltd | Liquid crystal display element |
| KR100323826B1 (en) * | 2000-03-02 | 2002-02-19 | 구본준, 론 위라하디락사 | liquid crystal display device |
| KR100831235B1 (en) * | 2002-06-07 | 2008-05-22 | 삼성전자주식회사 | A thin film transistor array panel |
-
2003
- 2003-08-12 KR KR1020030055707A patent/KR100642854B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7787095B2 (en) | 2007-05-17 | 2010-08-31 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| KR101466488B1 (en) * | 2013-06-10 | 2014-11-28 | 하이디스 테크놀로지 주식회사 | Display device and manufacturing method thereof |
| KR20150002389A (en) * | 2013-06-29 | 2015-01-07 | 엘지디스플레이 주식회사 | Display device with built-in touch senser |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100642854B1 (en) | 2006-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101204365B1 (en) | Liquid crystal display panel and method of manufacturing the same | |
| JP4544809B2 (en) | Liquid crystal display | |
| US8525817B2 (en) | Pixel array module and flat display apparatus | |
| US6919591B2 (en) | Thin film transistor array panel for a liquid crystal display | |
| JP3982148B2 (en) | Substrate for liquid crystal panel, liquid crystal panel and electronic device using the same | |
| US20210333671A1 (en) | Display device | |
| JPH1068931A (en) | Active matrix type liquid crystal display device | |
| JP2007193334A5 (en) | ||
| JP2004361722A (en) | Display device | |
| US20200119104A1 (en) | Display device | |
| US11048133B2 (en) | Liquid crystal display panel and liquid crystal display device including the same | |
| JP3660216B2 (en) | Matrix type display device | |
| KR20070120266A (en) | Display substrate and display device having the same | |
| KR100642854B1 (en) | Thin film transistor liquid crystal display | |
| KR20020078365A (en) | Driver Intergrated Circuit unit for Liquid Crystal Display Device | |
| KR100990315B1 (en) | Liquid crystal display | |
| KR100914782B1 (en) | Substrate of thin film transistor and liquid crystal display using the same | |
| KR101021747B1 (en) | Liquid crystal display | |
| KR100465025B1 (en) | liquid crystal display devices | |
| WO2021203486A1 (en) | Display device and electronic device | |
| KR101296634B1 (en) | Liquid crystal display | |
| US20210011321A1 (en) | Display device and method for manufacturing the same | |
| KR100754123B1 (en) | Liquid crystal display device | |
| KR20050110393A (en) | Liquid crystal display device | |
| EP1936433A1 (en) | Pixel array module and flat display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120906 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130911 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140919 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150918 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160920 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170921 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 13 |