KR20050018151A - 스택 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명의 목적은 고밀도, 고집적화에 적당한 스택 패키지(Stack Package)에 관한 것으로, 더욱 상세하게는 FBGA패키지와 베어칩이 적층되는 기판을 개선하여서 경박단소(輕薄短小)하고 쉽게 제작될 수 있는 스택 패키지와 그 제조방법을 제공하는 것이다. 이러한 본 발명은 FBGA패키지나 칩간에 전기적 신호연결이 기판으로부터 일체로 가능하게 유연하면서도 견고한 가요성 기판(Flexibe Board)과 외부와의 신호연결을 위한 솔더볼들이 융착되는 지지기판(Rigid Board)을 구비하고, 이 가요성 기판의 상면으로는 패키지나 칩을 탑재하게 한 후에, 이 가요성 기판의 양단이 그 저부로 탑재된 칩이나 패키지의 측면을 따라 밀착되게 절곡되면서 상기 지지기판으로 탑재되는 제조방법을 제공하여 스택 패키지의 높이를 최소화하고, 아울러 적층 및 제조를 용이하게 하여 대량생산이 가능하게 되어 생산비용 절감이라는 효과가 있다.

Description

스택 패키지 및 그 제조방법{A stack package and it's manufacture method}

본 발명은 고밀도, 고집적화에 적당한 스택 패키지(Stack Package) 및 그 제조방법에 관한 것으로, 더욱 상세하게는 Fine-Pitch Ball Grid Array Semiconductor Package(이하, “패키지 ”라 한다) 및 베어 칩(Bear Chip)(이하, “칩 ”이라 한다)을 적층하여 구성되는 스택 패키지의 적층 기판을 개선하여서 경박단소(輕薄短小)하고 적층이 용이하여 쉽게 제작될 수 있도록 된 스택 패키지와 그 제조방법에 관한 것이다.

일반적으로 반도체 패키지는 그 종류에 따라 수지밀봉 패키지, TCP(Tape Carrier Package)패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등이 있다.

최근에는 상술한 반도체 패키지의 제조기술이 발전하여 초박형, 초소형의 반도체 패키지를 구현하고자 다양한 기술이 시도되고 있다.

이처럼 반도체 소자와 그에 대한 패키지 기술은 상호 부합되어 고밀도화, 고속도화, 소형화 및 박형화를 목표로 계속적인 발전을 거듭해 왔다. 특히, 패키지 구조에 있어서 핀 삽입형에서 표면 실장형(SMT)으로 급격히 진행되어 인쇄회로기판에 대한 실장밀도를 높여 왔다.

최근에는 베어 칩(bare chip)의 특성을 그대로 패키지 상태에서 유지하면서도 취급이 용이하고 패키지 크기가 크게 줄어든 CSP패키지(Chip Scale Package)가 개발되어 있다.

이러한 CSP패키지 가운데 현재 가장 주목받고 있는 것이 FBGA패키지이다. 이에 대해서는 도 1에 도시하였다.

도 1은 FBGA 패키지의 일반적인 구조를 나타낸 단면도이다.

도면 표시와 같이, 상기 FBGA패키지(1)는, 전자회로(IC)가 집적되어 있는 칩(2)과, 이 칩(2)이 탑재됨과 아울러 상기 칩(2)의 신호를 외부로 전달하기 위한 인쇄회로기판(3)과, 상기 인쇄회로기판(3)과 칩(2)을 전기적으로 연결하는 골드 와이어(4)와, 상기 골드 와이어(4)를 보호하기 위해 몰딩한 수지재의 절연물질(6) 및 상기 인쇄회로기판(3)의 저면에 융착되어 신호를 외부로 입출력하는 솔더볼(Solder Ball)(5)로 이루어진다.

최근에는 상기와 같은 FBGA패키지(1)를 이용하여 용량과 실장밀도를 증가시킨 스택 패키지가 주목을 받고 있는데, 이러한 스택 패키지는 패키징(Packaging)되지 않은 반도체 소자를 여러 개 탑재시키는 탑재 칩 패키지와는 달리, 개별적으로 조립공정이 완료된 단위 패키지를 여러 개 탑재하고 있는데, 이러한 스택 패키지에 대한 종래의 실시 예들을 각각 도 2와 도 3에 도시하였다.

도 2는 종래의 스택 패키지에 대한 일 예를 나타낸 도면이다.

도시된 바와 같이, 제1패키지(10A)와 제2패키지(10B)를 적층하여 스택 패키지를 구성한 것으로, 이때, 상기 적층된 제1,2패키지들(10A,10B)의 신호는 회로패턴이 구비되어 있는 필름(12)을 이용하여 연결되어 있다. 이러한 필름(12)의 저면으로는 외부로 신호전달을 위한 솔더볼들(15)이 융착되어 있다. 여기서, 상기 스택 패키지(10)를 이루는 제1패키지(10A)와 제2패키지(10B)는 모두 도 1에서 설명한 FBGA패키지(1)를 이용한 것이다.

상기 스택 패키지(10)의 제조방법을 간단하게 설명하면, 먼저 제1패키지(10A)를 상기 필름(12)위에 부착한 다음, 그 필름(12)과 제1패키지(10A)에 구비된 솔더볼(15)의 부착을 더 견고하게 하기위해 언더 필(Under Fill)(11) 작업을 실시한다. 이어서, 상기 필름(12)의 양단을 제1패키지(10A)의 윗면으로 절곡 후 접착제를 이용하여 부착한 다음, 그 위에 제2패키지(10B)를 탑재하여 부착하는 방법으로 스택 패키지를 제조하고 있다.

그러나, 이와 같은 스택 패키지(10)은 상기 필름(12)과 제1,2패키지들(10A,10B)의 재질이 상이한 관계로 표면실장시 열팽창계수의 편차가 심하여 접합력이 약화되는 문제로 인한 신뢰성 문제가 있었다. 또한, 상기 필름(12)이 두 개의 조각으로 분리되어 조립되어야 함으로 조립상 가공이 어려워 제조 원가가 상승하는 단점도 있다.

도 3은 종래의 스택 패키지에 대한 또 다른 예를 나타낸 도면이다.

도면 표시와 같이, 제1패키지(20A)와 제2패키지(20B)를 적층하여 스택 패키지를 구성한 것으로, 이때, 상기 적층된 제1,2패키지들(20A,20B)의 신호는 회로패턴이 구비되어 있는 제1,2인쇄회로기판들(22A,22B)과 제3인쇄회로기판(22C)을 이용하여 연결되어 있다. 즉, 상기 제1패키지(20A)를 제1인쇄회로기판(22A)에 탑재하고, 상기 제2패키지(20B)를 제2인쇄회로기판(22B)에 탑재하여 상기 제1,2인쇄회로기판들(22A,22B)을 적층한 후 그 제1,2인쇄회로기판들(22A,22B)의 사이에 제3인쇄회로기판(22C)을 설치하여 신호를 연결하도록 되어 있다. 그리고, 상기 제1인쇄회로기판(22A)의 저면에는 외부로 신호전달을 하도록 하기 위한 솔더볼들(25)이 융착되어 있다. 여기서, 상기 제1,2패키지들(20A,20B) 역시 도 1에서 설명한 FBGA패키지이다.

상기의 스택 패키지(20)의 제조방법을 간략하게 설명하면, 먼저 제1패키지(20A)를 제1인쇄회로기판(22A)의 상면에 탑재한 후, 역시 언더필(21)을 하여 솔더볼이 움직이지 않도록 고정하고, 이어서 그 양단 위로는 상기 제3인쇄회로기판(22C)을 탑재하여 고정함과 아울러 그 위로는 상기 제2인쇄회로기판(22B)에 탑재된 제2패키지(20B)를 접합하고, 상기 제1인쇄회로기판(22A)의 저면에는 외부로 신호전달을 위한 솔더볼(25)를 설치하는 것에 의해 완료된다.

그러나, 상기 스택 패키지(20) 역시 상기 제1 내지 제3인쇄회로기판들(22A,22B,22C)의 탑재로 인하여 많은 비용이 소요됨은 물론, 전체적인 패키지의 높이가 높게되는 문제점이 있다. 즉, 제1패키지(20A)와 제2패키지(20B)와의 사이에 상기 제1,2인쇄회로기판들(22A,22B)을 열 접착해야 함으로 조립 단가가 올라가는 단점이 있으며, 상기 제1,2인쇄회로기판들(22A,22B)의 외측으로 제3인쇄회로기판(22C)을 추가적으로 더 설치해야만 함으로서 최종적인 스택 패키지의 크기가 커지게 되는 결점이 있다. 또 제1패키지(20A)는 제1 내지 제3인쇄회로기판들(22A,22B,22C)로 인하여 완전히 밀봉되게 제작됨으로 인하여 불량으로 인한 추가적인 수리나 재작업 혹은 부품 교체 등이 불가능하다는 단점이 지적되어 왔다.

이처럼, 상기 스택 패키지는 칩(Chip)이나 단위 패키지를 탑재하는 것에만 치중하게 되어 소형화 및 단순화를 추구하는 현대 기술동향과는 아직 괴리가 있게 되었다. 따라서 제조상의 비용이 여전히 많은 비중을 차지하게 되고, 그 크기로 인하여 많은 분야로의 이용성에도 제약이 여전히 있다는 단점이 제기되어 왔다.

따라서, 본 발명의 목적은 상기와 같은 제반 문제점들을 해결하고, 스택 패키지의 적층 높이를 최소화함과 동시에 그 제조공정을 용이하게 하여 대량생산이 가능하고 제조원가를 줄일 수 있도록 한 스택 패키지 및 그 제조방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명은, 한 개 이상의 칩 혹은 패키지를 적층하여 구성된 스택패키지에 있어서, 상기 적층되는 패키지의 사이에 위치되게 설치되어 상기 패키지들의 신호를 전기적으로 연결함과 아울러 하부에 위치되는 패키지의 측벽을 따라 절곡 형성된 유연한 재질로 이루어진 가요성 기판; 및 상기 가요성 기판과 접촉되어 적기적으로 신호가 연결됨과 아울러 그 신호를 외부로 전달하기 위한 솔더볼들이 저부에 융착되며 상기 적층된 패키지의 최하부에 위치되어 상기 패키지를 지지하도록 된 단단한 재질로 이루어진 지지기판을 포함하는 것을 특징으로 한다.

상기 가요성 기판과 상기 지지기판은 적층된 패키지의 외측으로 돌출됨과 아울러 그 돌출된 부위에 서로 대응되게 패드를 형성하여 신호를 연결하도록 된 것을 특징으로 한다.

상기 가요성 기판의 패키지가 위치되는 면적에는 단단한 소재를 더 도포하여서 된 것을 특징으로 한다.

상기 가요성 기판은 상기 지지 기판을 감싸는 형태로 절곡되어 신호를 연결하도록 된 것을 특징으로 한다.

상기 가요성 기판에는 연결공들이 형성되고 그 연결공들을 통해 솔더볼들이 융착되어 적층된 패키지의 신호를 연결하도록 된 것을 특징으로 한다.

또한, 본 발명에 따른 스택 패키지의 제조방법은, 한 개 이상의 칩 혹은 패키지를 적층하여 구성된 스택 패키지의 제조방법에 있어서, 상기 패키지를 탑재할 수 있는 면적을 갖음과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어진 가요성 기판을 제공하는 단계와, 상기 패키지를 탑재할 수 있는 면적을 갖음과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 구비한 단단한 재질로 이루어진 지지기판을 제공하는 단계와, 상기 가요성 기판의 상면과 상기 지지기판의 상면에 각각 패키지를 탑재하는 단계와, 상기 패키지가 탑재된 지지기판의 상부로 상기 패키지가 탑재된 가요성 기판을 적층하는 단계와, 상기 가요성 기판의 측부를 상기 지지기판에 탑재된 패키지의 측벽을 따라 하부로 절곡 형성함과 아울러 상기 지지기판과 상기 가요성 기판을 서로 전기적으로 연결하여 상기 가요성 기판과 지지기판에 각각 탑재된 패키지들의 신호를 연결하는 단계, 및 상기 적층된 패키지의 신호를 외부로 전달하기 위한 솔더볼들을 상기 지지기판의 저부로 융착하는 단계를 포함하는 것을 특징으로 한다.

상기 가요성 기판을 제공하는 단계에서, 상기 가용성 기판에 탑재되는 패키지의 면적에 대응되게 단단한 소재를 더 도포하는 것을 특징으로 한다.

상기 가요성 기판을 제공하는 단계에서, 상기 가요성 기판에는 연결공들을 더 형성하고, 상기 가요성 기판에 패키지를 탑재하는 단계에서, 상기 연결공들을 통해 솔더볼을 삽입하여 리플로우 하는 것에 의해 패키지와 가요성 기판의 신호를 연결하도록 된 것을 특징으로 한다.

상기 가요성 기판에 패키지를 탑재하는 단계에서, 상기 패키지에 융착되어 있는 솔더볼을 제거하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명의 실시예에 따른 스택 패키지의 제조방법은, 한 개 이상의 칩 혹은 패키지를 적층하여 구성된 스택 패키지의 제조방법에 있어서, 상기 패키지를 각각 탑재할 수 있는 면적이 소정 간격을 유지한 상태로 구비됨과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어진 가요성 기판을 제공하는 단계와, 상기 가요성 기판의 패키지가 탑재되는 각각의 면적에 휨 방지를 위해 단단한 소재로써 도포하는 단계와, 상기 가요성 기판에 소정 간격을 유지한 상태로 형성된 면적중 어느 하나의 일면에는 솔더볼을 융착함과 아울러 그 반대면에는 패키지를 탑재하고, 다른 하나의 면적에는 솔더볼이 위치된 면에 패키지를 탑재하는 단계, 및 상기 솔더볼이 저면을 향하도록 상기 가요성 기판을 절곡하여 상기 가요성 기판에 탑재된 패키지의 일면을 가요성 기판에 접착하는 것에 의해 적층하는 단계를 포함하는 것을 특징으로 한다.

또한, 본 발명의 다른 실시예에 따른 스택 패키지의 제조방법은, 한 개 이상의 칩을 적층하여 구성된 스택 패키지의 제조방법에 있어서, 상기 칩을 탑재할 수 있는 면적을 갖음과 아울러 상기 칩의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어진 가요성 기판을 제공하는 단계와, 상기 칩을 탑재할 수 있는 면적을 갖음과 아울러 상기 칩의 신호를 연결하기 위한 회로패턴을 구비한 단단한 재질로 이루어진 지지기판을 제공하는 단계와, 상기 가요성 기판의 상면과 상기 지지기판의 상면에 각각 칩을 탑재하는 단계와, 상기 가요성 기판과 상기 지지기판에 각각 탑재된 칩을 골드 와이어를 사용하여 그 가요성 기판과 지지기판에 각각 신호를 연결하도록 와이어 본딩하는 단계와, 상기 골드 와이어가 연결된 각각의 가요성 기판과 지지기판의 골드 와이어 주위를 감싸도록 몰딩하는 단계와, 상기 칩이 탑재되어 와이어 본딩됨과 아울러 몰딩된 지지기판의 상부로, 상기 칩이 탑재되어 와이어 본딩됨과 아울러 몰딩된 가요성 기판을 적층하는 단계와, 상기 가요성 기판의 측부를 상기 지지기판에 탑재된 칩의 측벽을 따라 하부로 유연하게 절곡 형성함과 아울러 상기 지지기판과 상기 가요성 기판을 서로 전기적으로 연결하여 상기 가요성 기판과 지지기판에 각각 탑재된 칩들의 신호를 연결하는 단계, 및 상기 적층된 칩의 신호를 외부로 전달하기 위한 솔더볼들을 상기 지지기판의 저부로 융착하는 단계를 포함하는 것을 특징으로 한다.

이하, 본 발명의 구성 및 그 제조방법에 대한 바람직한 실시예들과 그 제조방법을 첨부한 도면들을 참조하여 더욱 상세하게 설명한다.

도 4는 본 발명에 따른 스택 패키지의 제1실시예를 나타낸 도면이다.

도면 표시와 같이, 본 발명에 따른 스택 패키지는 제1패키지(30A)와 제2패키지(30B)를 적층하여 구성한 것으로, 상기 제1,2패키지(30A,30B)는 위에서 설명한 도 1의 패키지를 일 예로 들어 설명한다.

본 발명은 상기 제1패키지(30A)와 제2패키지(30B)의 사이에 설치되어 상기 제1,제2패키지(30A,30B)의 신호를 연결하기 위한 가요성 기판(32)을 구비하고 있다. 이러한 가요성 기판(32)은 상기 제1,2패키지(30A,30b)의 사이에 위치되게 설치되어 상기 제1,2패키지(30A,30B)를 적층되게 고정함과 아울러 그 제1,2패키지들(30A,30B)의 신호를 서로 연결하도록 하기 위한 것이다.

이때, 상기 가요성 기판(32)의 상부에 적층되는 제2패키지(30B)는 그 제1패키지(30B)에 구비된 솔더볼(35b)의 리플로우에 의해 접착되게 하고, 상기 가요성 기판(32)의 하부에 적층되는 제1패키지(30A)는 접착제(39)를 이용하여 접착 고정함이 바람직하다.

상기 가요성 기판(32)은 유연하게 절곡 가능한 재질로써, 상기 제1,2패키지들(30A,30B)을 탑재할 수 있는 면적을 갖고, 또 상기 제1,2패키지들(30A,30B)의 신호를 서로 연결할 수 있는 회로패턴(36b)이 구비되어 있다. 이러한 가요성 기판(32)은 하부에 위치되는 제1패키지(30A)의 측벽을 따라 유연하게 절곡 형성되어 뒤에서 설명하는 지지기판(34)과 연결되어 신호를 전달되도록 한다.

또한, 본 발명은 상기 가요성 기판(32)에 의해 적층 고정된 제1,2패키지(30A,30B)를 지지함과 아울러 상기 가요성 기판(32)과 신호가 전달되게 연결되어 있는 지지기판(34)을 구비하고 있다. 이 지지기판(34)은 단단한 재질로써, 상기 적층된 패키지들(30A,30B)을 탑재할 수 있는 면적을 갖고, 또 상기 제1,2패키지들(30A,30B)의 신호를 연결할 수 있는 회로패턴(36a)이 구비되어 있다. 이러한 지지기판(34)은 상기 가요성 기판(32)과 신호를 전달할 수 있게 연결됨과 아울어 그 신호를 외부로 입출력하도록 하기 위해 하부에 솔더볼들(35a)이 융착되어 있다.

상기 지지기판(34)과 상기 가요성 기판(32)을 신호 연결은 상기 적층된 제1,2패키지들(30A,30B)의 외측으로 상기 가요성 기판(32)과 지지기판(34)을 돌출되게 구성하고, 그 돌출된 부위에 서로 대응되게 패드(37a,37b)를 구비하여 신호를 연결되도록 함이 바람직하다. 이때, 상기 가요성 기판(32)은 유연하게 절곡 가능한 재질로 이루어짐으로서, 제1패키지(30A)의 측벽을 따라 밀착되게 절곡되어 지지기판(34)의 상부면에 밀착되게 절곡할 수 있어 그 제작을 용이하게 할 수 있다. 또한, 상기 지지기판(34)은 단단한 재질로 이루어짐으로써, 그 위에 탑재되어 있는 패키지들을 더욱 안정적으로 지지할 수 있다.

다음으로, 본 발명에 의한 스택 패키지(30)의 제조방법을 상세하게 살펴보면 아래와 같다.

도 5a 내지 5d는 본 발명에 의한 제1실시예의 제조과정을 순차적으로 나타내 도면들이다.

먼저, 도 5a는 제2패키지(30B)를 탑재하기 위한 가요성 기판(32)을 나타낸 것이고, 도 5b는 제1패키지(30A)를 탑재하기 위한 지지기판(34)을 나타낸 것이다. 상기 가요성 기판(32)과 상기 지지기판(34)은 모두 패키지를 탑재할 수 있는 면적을 가지며 그 탑재되는 패키지의 신호를 연결하기 위한 회로패턴(36a,36b)이 구비되어 있다. 또한, 상기 가요성 기판(32)은 유연하게 절곡되는 재질로 이루어지고, 상기 지지기판(34)은 단단한 재질로 이루어진다.

또한, 도 5a에서 접착제(39)가 도시되어 있는데, 이 접착제(39)는 상기 가요성 기판(32)과 지지기판(34)에 패키지들을 탑재한 후 적층 고정시킬 때 이용하는 것으로, 이러한 접착제(39)는 접착테이프 등을 이용할 수 있다.

도 5c는 상기 가요성 기판(32)과 상기 지지기판(34)의 상면 중심으로 위치되게 상기 제1,2패키지(30A,30B)들이 탑재되어 있는 것을 나타낸 것으로, 이때 상기 제1,2패키지(30A,30B)에 구비되어 있는 솔더볼들(35b)들을 리플로우 시키는 것에 의해 가요성 기판(32)과 지지기판(34)에 신호 연결되게 탑재한다. 이때, 탑재된 제1,2패키지(30A,30b)의 고정력을 견고하게 하기 위해 상기 솔더볼들(35b)이 위치되는 제1,2패키지(30A,30B)와 기판(가요성 기판 및 지지기판)(32,34)의 사이에 언더필(Under Fill) 작업을 수행할 수 있다. 이러한 언더필 고정은 생략 가능하다.

도 5d는 패키지들이 각각 탑재되어 있는 상기 가요성 기판(32)과 상기 지지기판(34)을 접착제(39)를 이용하여 적층 고정한 것으로, 이 상태에서 상기 가요성 기판(32)의 외측 끝단부 즉, 가장자리 부분을 상기 지지기판(34)에 탑재된 제1패키지(30A)의 측벽을 따라 밀착되게 절곡함과 아울러 지지기판(34)의 상면에 밀착되게 절곡하여 패드(37a,37b)를 연결 고정하는 것에 의해 상기 지지기판(34)과 상기 가요성 기판(32)의 신호가 서로 연결되게 한다.

또한, 상기 지지기판(34)의 저부로는 솔더볼들(35a)을 융착하여 적층된 제1,2패키지들(30A,30B)의 신호를 외부로 입출력되게 하는 것에 의해 위에서 설명한 도 4와 같은 본 발명의 제1실시예에 따른 스택 패키지를 제작한다.

이와 같은 본 발명의 제1실시예에 따른 스택 패키지에 의하면, 상기 가요성 기판(32)이 유연하게 절곡되는 것에 의해 적층된 패키지들(30A,30b)의 신호 연결을 용이하게 할 수 있음과 아울러 상기 지지기판(34)에 단단한 재질에 의해 적층된 패키지를 안정적으로 지지할 수 있는 효과가 있다.

도 6은 본 발명에 따른 스택 패키지의 제2실시예를 나타낸 도면이고, 도 7a 내지 7d는 상기 제2실시예의 제조방법을 순차적으로 나타낸 도면이다.

도면의 표시와 같이, 본 발명의 제2실시예는 위에서 설명한 제1실시예에서 상기 가요성 기판(32)에 탑재되는 패키지의 면적을 단단한 소재(32a)로 더 도포한 것에 차이가 있다. 또한, 본 발명의 제2실시예는 상기 제1실시예와 동일한 부분에 대해서는 동일 부호로 표시하였다.

상기 가요성 기판(32)에 더 도포되는 단단한 소재(32a)는 수지 등을 이용할 수 있다. 이와 같이 상기 가요성 기판(32)에 제2패키지(30B)가 탑재되는 면적에 단단한 소재(32a)를 더 도포하게 되면 그 가요성 기판(32)에 탑재되는 제2패키지(30B)를 안정적으로 지지할 수 있는 효과가 있다.

이와 같은 제2실시예에 대한 제조방법은 도 7a 내지 7d에 도시되어 있는데, 이러한 제2실시예에 대한 제조방법은 상기 제1실시예에서 가요성 기판(32)에 단단한 소재(32a)가 더 도포되어 있는 것에 차이가 있을 뿐 제1실시예와 동일하다.

도 8은 본 발명에 다른 스택 패키지의 제3실시예를 나타낸 도면으로, 이러한 제3실시예에서 상기 제1실시예와 동일한 부분에 대해서는 동일 부호로 표시하였다.

본 발명의 제3실시예는, 위에서 설명한 제1실시예와 비교하면, 지지기판(34)이 없애고, 가요성 기판(32) 하나만을 사용하여 제조되는 것으로, 상기 가요성 기판(32)의 바깥측 단부의 저면에 형성된 패드(37b)가 제1패키지(30A)의 양측 단부의 저면에 위치된 회로패턴과 직접 연결되게 적층되는 구조로 이루어져 있다.

이러한 구조는 별도의 지지기판을 더 구비하지 않고도 전기적 신호를 직접적으로 외부와 연결될 수 있도록 하기 위한 것으로, 보다 빠른 신호처리의 효과를 얻을 수 있을 뿐만 아니라 원재료의 비용이 절감된다는 효과가 있다.

또한, 본 발명의 제3실시예에서는 상기 가요성 기판(32)에 탑재되는 패키지에 솔더볼들(35b)을 없앤 것으로, 이는 스택 패키지의 높이를 줄일 수 있는 이점이 있음과 동시에, 제2패키지(30B)로부터 가요성 기판(32)으로 신호를 전달시 솔더볼(35b)을 경유하지 않게 됨으로서 보다 빨리 신호 전달을 할 수 있어 성능을 향상시킬 수 있다.

본 발명에 따른 제3실시예의 제조방법을 도 9a내지 9c는 참조하여 설명한다.

도 9a에 나타낸 바와 같이, 먼저 제2패키지(30B)의 솔더볼들(35b)을 완전히 제거한 후에 가요성 기판(32)에 신호 연결이 되도록 탑재한 후, 그 가요성 기판(32)을 제1패키지(30A)의 상면으로 적층한다. 그 후에 도 9c에 나타낸 바와 같이, 상기 가요성 기판(32)의 양측 단부를 그 가요성 기판(32)의 하부에 위치되는 제1패키지(30A)의 양측면부와 밀착되게 절곡되면서 상기 제1패키지(30A)의 저면 양측단에 위치된 회로패턴으로 직접 연결시키는 것에 의해 신호 전달이 가능하게 한다.

이와 같은 본 발명의 제3실시예에 의하면, 추가적으로 외부와의 신호전달을 위하여 솔더볼들을 더 구비하지 않고 제1패키지에 구비되어 있는 솔더볼들(35b)을 이용함에 따라 제조 고정을 간단하게 할 수 있으며, 원재료를 절감하는 효과가 있다.

도 10은 본 발명에 따른 스택 패키지의 제4실시예를 나타낸 도면이고, 도 11a 내지 11d는 상기 제4실시예의 제조방법을 순차적으로 나타낸 도면이다.

도시된 바와 같이, 상기 제4실시예는 가요성 기판(32)에 다수개의 연결공들(33)이 더 형성되어져 있고, 그 연결공(33)을 통해 상기 가요성 기판(32)에 탑재되는 제2패키지(30B)에 구비된 솔더볼들(35b)이 삽입되게 융착되어 신호연결이 되게 되어 있는 것이 본 발명의 제1실시예와 상이하다. 또한, 본 발명의 제4실시예서도 상기 제1실시예와 동일한 부분에 대해서는 동일 부호로 표시하였다.

상기 연결공들(33)은 가요성 기판(32)에 탑재되는 제2패키지(30B)의 솔더볼들(35b)과 일대일 대응되는 위치에 형성됨은 당연하다. 또한, 상기 연결공(33)에 솔더볼(35b)을 삽입되게 융착하기 위해서는 제2패키지(30B)에 구비된 솔더볼들(35b)을 리플로우하여 제1패키지(30A)의 상면으로 직접 적층됨으로 인하여 스택 패키지의 높이가 낮아지게 되어 경박단소한 스택 패키지의 제조에 효과적이다.

이와 같은 제4실시예에 대한 제조방법은 도 11a 내지 11d에 도시되어 있는데, 이러한 제4실시예에 대한 제조방법은 상기 제1실시예에서 가요성 기판(32)에 연결공(33)을 형성하고 그 연결공(33)을 통해 제2패키지(30B)에 구비된 솔더볼들(35b)이 삽입 융착되는 것에 의해 고정되게 리플로우(Reflow) 하는 공정을 하나 더 추가하는 것에 차이가 있을 뿐이다.

도 12a와 12b는 본 발명에 따른 스택 패키지의 제5실시예를 나타낸 도면이다.

본 발명의 제5실시예에서도 상기 제1실시예와 동일한 부분에 대해서는 동일 부호로 표시하였다.

도시된 바와 같이, 제5실시예는 패키지를 두 개정도 탑재할 수 있을 정도의 면적을 갖는 가요성 기판(32)과 그 가요성 기판(32)으로부터 소정의 절곡되는 구간만이 남겨지게 즉, 탑재되는 칩이나 패키지의 횡(橫) 길이에 대응되는 간격을 두고 상기 패키지의 면적에 해당되는 크기에 단단한 재질(34a,34b)을 도포하여 그 부분에서 휨 방지를 할 수 있도록 된 것이다.

이러한 구조는 다수개의 기판들을 사용하지 않고 하나의 가요성 기판(32)을 사용하여 패키지들을 소정 간격 이격되게 탑재한 그 가요성 기판(32)을 절곡하는 것에 의해 패키지들이 적층된 스택 패키지를 구성할 수 있게 해주는 것으로, 이러한 제5실시예에 대한 제조방법을 도 13a 내지 도 13d에 나타내었다.

도 13a 내지 13d는 본 발명의 제5실시예에 따른 스택 패키지의 제조방법을 순차적으로 나타낸 도면이다.

도 13a에서 같이, 적어도 2개 이상의 패키지나 칩을 탑재할 수 있을 정도의 면적을 갖는 가요성 기판(32)을 구비한 후에, 그 가요성 기판(32)의 패키지가 탑재되는 위치에 단단한 소재(34a,34b)를 도포하는 것에 의해 하나의 가연성 기판(32)에 단단한 부분과 유연한 부분을 모두 갖도록 된다. 즉, 상기 가요성 기판(32)은 2개 이상의 패키지를 탑재할 수 있는 면적이 소정 간격을 유지한 상태로 구비됨과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 갖는다.

또한, 상기 패키지를 탑재할 수 있는 면적에는 휨 방지를 위해 단단한 소재(34a,34b)를 도포한다. 그 후 상기 가요성 기판(32)에 소정 간격을 유지한 상태로 형성된 면적 중 어느 하나의 일면에는 솔더볼(35a)을 융착함과 아울러 그 반대면에는 제1패키지(30A)를 탑재하고, 다른 하나의 면적에는 솔더볼이 위치된 면에 패키지(30B)를 탑재한다.(도 13b, 도 13c 참조)

그 후 상기 솔더볼이 저면을 향하도록 상기 가요성 기판을 절곡하여 즉, 도 13c의 화살표 방향으로 상기 가요성 기판(32)에 탑재된 패키지의 일면을 가요성 기판(32)에 접착하는 것에 의해 도 13d와 같은 스택 패키지를 완성한다.

이러한 제5실시예는 상기 패키지 대신에 칩을 탑재하는 방법에 의해 스택 패키지의 제조가 가능하다.

도 14a 내지 14d는 본 발명의 제6실시예에 따른 스택 패키지의 제조방법을 순차적으로 나타낸 도면으로써, 칩에 적용하여 스택 패키지를 구성한 것이다.

본 발명의 제6실시예에서는, 먼저 가요성 기판(42)과 지지기판(44)을 구비하는데, 상기 가요성 기판(42)은 제2칩(40B)을 탑재할 수 있는 면적을 갖음과 아울러 상기 제2칩(40B)의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어지고, 상기 지지기판(44)은 제2칩(40A)을 탑재할 수 있는 면적을 갖음과 아울러 상기 제2칩(40A)의 신호를 연결하기 위한 회로패턴을 구비한 단단한 재질로 이루어진다.

이와 같은 상기 가요성 기판(42)의 상면에는 도 14a와 같이 칩(40B)을 탑재하고, 상기 지지기판(44)의 상면에는 칩(40A)을 각각 탑재한다.

또한, 상기 가요성 기판(42)과 상기 지지기판(44)에 각각 탑재된 제1,2칩(40A,40B)을 골드 와이어(46)를 사용하여 그 가요성 기판(42)과 지지기판(44)에 구비된 회로패턴과 각각 신호를 연결하도록 와이어 본딩한 후, 상기 골드 와이어(46)가 연결된 각각의 가요성 기판(42)과 지지기판(44)의 골드 와이어(46) 주위를 감싸도록 몰딩한다.(도 14c 참조)

그 후, 상기 제2칩(40B)이 탑재되어 와이어 본딩됨과 아울러 몰딩된 지지기판(44)의 상부로, 상기 제2칩(40B)이 탑재되어 와이어 본딩됨과 아울러 몰딩된 가요성 기판(42)을 도 14c의 화살표 방향으로 적층한다.

도 14d에 나타낸 바와 같이 상기 가요성 기판(42)의 측부를 상기 지지기판(44)에 탑재된 제1칩(40A)의 측벽을 따라 하부로 유연하게 절곡 형성함과 아울러 상기 지지기판(44)과 상기 가요성 기판(42)을 서로 전기적으로 연결하여 상기 가요성 기판(42)과 지지기판(44)에 각각 탑재된 제1,2칩들(40A,40B)의 신호를 연결한 후, 적층된 제1,2칩들(40A,40B)의 신호를 외부로 전달하기 위한 솔더볼들(45)을 상기 지지기판(44)의 저부로 융착하는 것에 의해 칩을 이용한 스택 패키지를 완성한다.

이와 같이 상기 칩을 이용할 경우에는 스택된 패키지들의 높이를 현저히 줄일 수 있음과 아울러, 패키지를 만들기 위한 공정이 필요 없다.

상기의 실시예들 및 첨부된 도면은 본 발명의 실시예를 설명하기 위한 예시에 불과한 것이며 이로부터 얼마든지 변경, 변형 및 수정이 가능하므로, 본 발명의 기술적 사상을 여기에 한정지어서는 안 될 것이다.

이상 설명에서 알 수 있는 바와 같이 본 발명에 따르면, 멀티 형태가 아닌 하나의 가요성 기판을 이용하여 적층되는 패키지간의 신호연결이 일체로 됨으로 인하여 제조과정이 단순화 되어지고, 아울러 연결공들을 구비한 가요성 기판들을 사용하여 스택패키지의 높이를 줄일 수 있어서 경박단소를 달성할 수 있다는 장점이 있다.

또한, 외부로부터 직접 탑재할 수 있음으로 제조가 쉬운 장점을 가짐은 물론, 외부에서 부착 부분을 육안으로 확인할 수 있기 때문에 검사와 교정작업이 용이하다는 이점도 있다. 특히, 상기의 구조는 탑재가 용이하게 해주어서 제작이 용이하여 단가로 대량생산이 가능하다고 하는 효과가 있다.

도 1은 FBGA패키지의 일반적인 구성을 나타낸 도면,

도 2는 종래의 스택 패키지의 일 예를 나타낸 도면,

도 3은 종래의 스택 패키지의 다른 예를 나타낸 도면,

도 4는 본 발명에 따른 스택 패키지의 제1실시예를 나타낸 도면,

도 5a 내지 5d는 상기 제1실시예의 제조방법을 순차적으로 나타낸 도면,

도 6은 본 발명에 따른 스택 패키지의 제2실시예를 나타낸 도면,

도 7a 내지 7d는 상기 제2실시예의 제조방법을 순차적으로 나타낸 도면,

도 8은 본 발명에 따른 스택 패키지의 제3실시예를 나타낸 도면,

도 9a내지 9c는 상기 제3실시예의 제조방법을 순차적으로 나타낸 도면,

도 10은 본 발명에 따른 스택 패키지의 제4실시예를 나타내 도면,

도 11a 내지 11d는 상기 제4실시예의 제조방법을 순차적으로 나타낸 단면도,

도 12a 내지 12b는 본 발명에 따른 스택 패키지의 제5실시예를 나타낸 도면,

도 13a 내지 13d는 상기 제5실시예의 제조방법을 순차적으로 나타낸 도면,

도 14a 내지 14d는 본 발명에 따른 제6실시예의 제조방법을 순차적으로 나타낸 것이다.

*도면의 주요 부분에 대한 부호의 설명*

30 : 스택 패키지 35a,35b : 솔더볼(Solder Ball)

30A,30B : 제1,2패키지 37 : 본딩패드(Bonding Pad)

32 : 가요성 기판 39 : 접착제

34 : 지지기판 33 : 연결공(Hole)

Claims (11)

1. 한 개 이상의 칩 혹은 패키지를 적층하여 구성된 스택패키지에 있어서,

   상기 적층되는 패키지의 사이에 위치되게 설치되어 상기 패키지들의 신호를 전기적으로 연결함과 아울러 하부에 위치되는 패키지의 측벽을 따라 절곡 형성된 유연한 재질로 이루어진 가요성 기판; 및

   상기 가요성 기판과 접촉되어 적기적으로 신호가 연결됨과 아울러 그 신호를 외부로 전달하기 위한 솔더볼들이 저부에 융착되며 상기 적층된 패키지의 최하부에 위치되어 상기 패키지를 지지하도록 된 단단한 재질로 이루어진 지지기판을 포함하는 스택 패키지.
2. 제 1항에 있어서, 상기 가요성 기판과 상기 지지기판은 적층된 패키지의 외측으로 돌출됨과 아울러 그 돌출된 부위에 서로 대응되게 패드를 형성하여 신호를 연결하도록 된 것을 특징으로 하는 스택 패키지.
3. 제 1항 또는 2항에 있어서, 상기 가요성 기판의 패키지가 위치되는 면적에는 단단한 소재를 더 도포하여서 된 것을 특징으로 하는 스택 패키지.
4. 제 1항에 있어서, 상기 가요성 기판은 상기 지지 기판을 감싸는 형태로 절곡되어 신호를 연결하도록 된 것을 특징으로 하는 스택 패키지.
5. 제 1항에 있어서, 상기 가요성 기판에는 연결공들이 형성되고 그 연결공들을 통해 솔더볼들이 융착되어 적층된 패키지의 신호를 연결하도록 된 것을 특징으로 하는 스택 패키지.
6. 한 개 이상의 칩 혹은 패키지를 적층하여 구성된 스택 패키지의 제조방법에 있어서,

   상기 패키지를 탑재할 수 있는 면적을 갖음과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어진 가요성 기판을 제공하는 단계;

   상기 패키지를 탑재할 수 있는 면적을 갖음과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 구비한 단단한 재질로 이루어진 지지기판을 제공하는 단계;

   상기 가요성 기판의 상면과 상기 지지기판의 상면에 각각 패키지를 탑재하는 단계;

   상기 패키지가 탑재된 지지기판의 상부로 상기 패키지가 탑재된 가요성 기판을 적층하는 단계;

   상기 가요성 기판의 측부를 상기 지지기판에 탑재된 패키지의 측벽을 따라 하부로 절곡 형성함과 아울러 상기 지지기판과 상기 가요성 기판을 서로 전기적으로 연결하여 상기 가요성 기판과 지지기판에 각각 탑재된 패키지들의 신호를 연결하는 단계; 및

   상기 적층된 패키지의 신호를 외부로 전달하기 위한 솔더볼들을 상기 지지기판의 저부로 융착하는 단계를 포함하는 스택 패키지의 제조방법.
7. 제 6항에 있어서, 상기 가요성 기판을 제공하는 단계에서, 상기 가용성 기판에 탑재되는 패키지의 면적에 대응되게 단단한 소재를 더 도포하는 것을 특징으로 하는 스택 패키지의 제조방법.
8. 제 6항에 있어서, 상기 가요성 기판을 제공하는 단계에서, 상기 가요성 기판에는 연결공들을 더 형성하고, 상기 가요성 기판에 패키지를 탑재하는 단계에서, 상기 연결공들을 통해 솔더볼을 삽입하여 리플로우 하는 것에 의해 패키지와 가요성 기판의 신호를 연결하도록 된 것을 특징으로 하는 스택 패키지의 제조방법.
9. 제 6항에 있어서, 상기 가요성 기판에 패키지를 탑재하는 단계에서, 상기 패키지에 융착되어 있는 솔더볼을 제거하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조방법.
10. 한 개 이상의 칩 혹은 패키지를 적층하여 구성된 스택 패키지의 제조방법에 있어서,

    상기 패키지를 각각 탑재할 수 있는 면적이 소정 간격을 유지한 상태로 구비됨과 아울러 상기 패키지의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어진 가요성 기판을 제공하는 단계;

    상기 가요성 기판의 패키지가 탑재되는 각각의 면적에 휨 방지를 위해 단단한 소재로써 도포하는 단계;

    상기 가요성 기판에 소정 간격을 유지한 상태로 형성된 면적중 어느 하나의 일면에는 솔더볼을 융착함과 아울러 그 반대면에는 패키지를 탑재하고, 다른 하나의 면적에는 솔더볼이 위치된 면에 패키지를 탑재하는 단계; 및

    상기 솔더볼이 저면을 향하도록 상기 가요성 기판을 절곡하여 상기 가요성 기판에 탑재된 패키지의 일면을 가요성 기판에 접착하는 것에 의해 적층하는 단계를 포함하는 스택 패키지의 제조방법.
11. 한 개 이상의 칩을 적층하여 구성된 스택 패키지의 제조방법에 있어서,

    상기 칩을 탑재할 수 있는 면적을 갖음과 아울러 상기 칩의 신호를 연결하기 위한 회로패턴을 구비한 유연하게 절곡되는 소재로 이루어진 가요성 기판을 제공하는 단계;

    상기 칩을 탑재할 수 있는 면적을 갖음과 아울러 상기 칩의 신호를 연결하기 위한 회로패턴을 구비한 단단한 재질로 이루어진 지지기판을 제공하는 단계;

    상기 가요성 기판의 상면과 상기 지지기판의 상면에 각각 칩을 탑재하는 단계;

    상기 가요성 기판과 상기 지지기판에 각각 탑재된 칩을 골드 와이어를 사용하여 그 가요성 기판과 지지기판에 각각 신호를 연결하도록 와이어 본딩하는 단계;

    상기 골드 와이어가 연결된 각각의 가요성 기판과 지지기판의 골드 와이어 주위를 감싸도록 몰딩하는 단계;

    상기 칩이 탑재되어 와이어 본딩됨과 아울러 몰딩된 지지기판의 상부로, 상기 칩이 탑재되어 와이어 본딩됨과 아울러 몰딩된 가요성 기판을 적층하는 단계;

    상기 가요성 기판의 측부를 상기 지지기판에 탑재된 칩의 측벽을 따라 하부로 유연하게 절곡 형성함과 아울러 상기 지지기판과 상기 가요성 기판을 서로 전기적으로 연결하여 상기 가요성 기판과 지지기판에 각각 탑재된 칩들의 신호를 연결하는 단계; 및

    상기 적층된 칩의 신호를 외부로 전달하기 위한 솔더볼들을 상기 지지기판의 저부로 융착하는 단계를 포함하는 스택 패키지의 제조방법.