KR20050008678A - 초기화 시퀀스를 갖는 클럭 복구용 ｐｌｌ - Google Patents

초기화 시퀀스를 갖는 클럭 복구용 ｐｌｌ Download PDF

Info

Publication number
KR20050008678A
KR20050008678A KR10-2004-7016111A KR20047016111A KR20050008678A KR 20050008678 A KR20050008678 A KR 20050008678A KR 20047016111 A KR20047016111 A KR 20047016111A KR 20050008678 A KR20050008678 A KR 20050008678A
Authority
KR
South Korea
Prior art keywords
signal
phase
bits
voltage controlled
control signal
Prior art date
Application number
KR10-2004-7016111A
Other languages
English (en)
Other versions
KR100998773B1 (ko
Inventor
제임스 제이.Ii 맥도날드
로날드 비. 훌파초르
짐 운더리츠
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20050008678A publication Critical patent/KR20050008678A/ko
Application granted granted Critical
Publication of KR100998773B1 publication Critical patent/KR100998773B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/14—Preventing false-lock or pseudo-lock of the PLL
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

위상 고정 루프 회로를 이용하여 직렬 데이터 흐름으로부터 비트 복구를 위한 타이밍 클럭들을 제공한다. 바람직하게는, 완전히 프레이밍된 직렬 데이터 워드의 시간과 같은 주기를 갖는 저주파 50% 듀티 사이클을 갖는 구형파인 SYNC 신호에 대하여 시스템이 고정된다. 시작 신호 전이가 검출되는 경우, 시스템이 데이터 신호 에지 전이에 대하여 고정되려 하는 것이 방지된다. 그러나 시스템은 개별 데이터 비트에 클러킹하기에 적합한 신호를 제공한다.

Description

초기화 시퀀스를 갖는 클럭 복구용 ＰＬＬ{PLL FOR CLOCK RECOVERY WITH INITIALIZATION SEQUENCE}
데이터 워드를 직렬로, 즉 단일 채널 또는 와이어(wire) 상에서 비트 스트림(bit stream)으로서 송신하는 경우, 수신기는 워드의 시작 및 각각의 개별 비트에 대한 타이밍을 구별할 수 있어야 한다. 프레이밍 비트들(framing bits)이 데이터 워드들의 시작과 끝을 표시하기 위해 고안되거나(비동기 전송), 또는 프레이밍 비트들 없이 송신기와 수신기를 데이터 워드들의 시작과 끝에 동기화시키기 위한 수단이 본 기술 분야에서 잘 알려져 있다. 개별 비트들이 제 시간에 위치하고 있는지를 판정하는 문제는, 본 기술 분야에서 잘 알려져 있는 바처럼, 비트 스트림이NRZ로서 송신되는 경우에 더욱 까다롭다. NRZ 비트 스트림에서는, 송신되는 데이터 워드가 모두 1을 갖거나 또는 모두 0을 갖는 경우, 물리적 신호는 비트 경계들이 존재하는 위치에 대한 표시 없이 일정한 레벨을 갖는다. 이러한 경우, 직렬 스트림이 성공적으로 수신될 수 있도록 하기 위해 수신기 시스템은 개별 비트들이 어디에 존재하는지 판정할 필요가 있다.
오늘날의 시스템에서, 비트 스트림을 통한 이러한 디지털 데이터 워드들(또는 바이트들)의 송수신은 통상적으로 병렬 데이터 워드를 직렬 형태로 변환하여 이를 송수신하고, 직렬 데이터 비트들을 병렬 데이터 워드로 변환하는 것을 필요로 한다. 이러한 작업을 수행하는 데 사용되는 많은 기술이 존재하여 왔다.
이러한 기술 중 하나는 John M. Dugan의 미국 특허 제4,371,975호('975)에 설명되어 있다. 이 특허는 가장 빠른 수신 데이터 속도보다 훨씬 빠르게 클럭을 작동시키는 오버샘플링(oversampling) 기술을 설명하고 있다. 가장 빠른 데이터 속도는 0들과 1들이 교번하는 데이터 워드를 송신하는 경우에 발생할 수 있다. 오버샘플링에 있어서 개별 비트 타임의 위치들을 찾는 분해능은 더욱 빠른 클럭 속도의 함수이며, 따라서 더 빠를수록 정확한 비트 위치들을 찾는 능력이 더욱 향상되지만, 더 빠른 클럭들은 주로 관련 커패시턴스를 통해 더욱 많은 전류를 구동시킴으로써 더욱 많은 전력을 소비하게 된다. 또한, 직렬 데이터 속도 및 클럭 속도가 증가함에 따라 이러한 문제가 증가하게 된다.
수신기의 선형성 또한 더 빠른 클럭 속도에 의해 영향을 받으며, 클럭 속도가 빠를수록 선형성이 좋아지지만 역시 전력 소비가 더 커지는 문제가 있다.
다른 기술을 Larsson의 미국 특허 제6,072,344호('344)에서 찾아볼 수 있다. 이 특허는 입력 데이터의 위상들을 전압 제어 발진기(VCO; Voltage Controlled Oscillator)와 비교하는 것에 관하여 기술하고 있다. 시스템은 VCO를 데이터 속도로 고정(lock)시켜 데이터를 수신하기 위한 클럭을 제공한다. 이러한 기술은 더욱 빠른 클럭을 필요로 하지만, 통상적으로 오버샘플링 시스템에 관련하여 기술된 것만큼은 빠르지 않으며, 대신 이 기술에서는 고정이 느리며 수십 마이크로초(㎲) 이상이 걸린다.
본 발명의 목적은, 지나치게 빠른 클럭을 필요로 하지 않고도 여전히 적당한 고정 시간(locking time)을 제공하면서, 직렬 데이터 스트림으로부터 수신된 비트 타임 위치들을 정확히 판정하는 타이밍 신호들을 생성하기 위한 시스템을 제공하는 것이다.
본 출원은 본 출원과 발명자, 명칭 및 소유자가 동일한 2002년 4월 11일자 출원된미국 특허 가출원 제60/371,847호를 우선권 주장의 기초로 하며, 상기 가출원은 본 명세서에 참조로서 포함된다.
본 발명은 NRZ(Non-Return-to-Zero) 직렬 데이터 스트링들을 예컨대 PLL(Phase Locked Loop; 위상 고정 루프) 회로들을 이용하여 신뢰성 있게 송수신함으로써, 수신된 NRZ 직렬 데이터를 샘플링하기 위한 클럭 펄스들을 도출하기 위한 회로들에 관한 것이다.
도 1은 통신 시스템의 시스템 블록도.
도 2는 시스템 흐름도.
도 3은 송신되는 직렬 신호들의 신호 타이밍 차트.
도 4는 역직렬화기(de-serializer) 수신기에서의 PLL 회로의 회로 개략도.
도 5는 바람직한 실시예에 있어서 주요 제어 신호들의 관계를 나타내는 신호 타이밍 차트.
도 6은 도 4의 회로에 나타낸 신호의 더욱 상세한 신호 타이밍 차트.
본 발명은 비트 속도(bit rate)보다 실질적으로 낮은 주파수를 갖는 클럭을 제공하면서 직렬 비트 스트림으로부터 데이터 및 프레이밍 비트들을 복구하는 데 사용될 수 있는 타이밍 신호들을 생성하는 시스템을 제공한다. 본 발명은 송신된 데이터 및 프레이밍 비트들의 워드 길이와 대략 같은 주기를 갖는 SYNC 구형파 신호를 제공한다. 바람직하게는, 위상 검출기, 전하 펌프(charge pump) 및 신호 조절 필터들(signal conditioning filters)이 제어 신호(업 및/또는 다운 또는 오류 신호)를 전압 제어 발진기(VCO)에 제공한다. VCO로부터의 출력은 위상 검출기 입력에 피드백되어 SYNC 신호와 비교되며, 여기서 시스템은 이들 두 신호를 위상 고정(phase lock)시킨다. 고정 신호(lock signal)는 직렬 데이터 송신 시스템으로 송신되며, 여기서 데이터 송신기 시스템은 프레이밍된 직렬 무작위 데이터 신호들을 송신할 수 있다. 바람직한 실시예에서, 송신되는 직렬 데이터 워드는 항상 상승 에지(rising edge)로 시작하여 0으로 끝난다.
VCO는 송신된 워드 내의 무작위 데이터 및 프레이밍 비트들이 존재하는 만큼 많은 수의 위상 편이된 출력들을 제공한다. 위상 편이된 VCO 출력들은 송신된 직렬 워드 내에서의 비트 위치들을 정의한다.
바람직하게는, VCO 위상 출력 신호들이 바뀌지 않도록 제어 신호들을 유지시킴으로써 피드백 위상 고정 루프를 디스에이블(disable)시키는 리셋(reset) 신호가 생성된다. 이러한 디스에이블은 무작위 데이터 신호들이 수신되는 경우에 발생하여 위상 고정 루프가 데이터 신호로 고정되는 것을 방지한다. 리셋 신호는 정지 비트/시작 에지가 발생하는 동안에만 위상 고정을 인에이블(enable)시킨다.
본 발명의 바람직한 실시예에서, 송신되는 프레이밍된 데이터 워드보다 더 짧은 주기를 갖는 클럭 신호는 생성되지 않는다. 따라서, 가장 빠른 클럭은 통상적으로 무작위 데이터 비트 속도보다 적어도 한 차수의 크기만큼 낮은 주파수를 갖는다.
이하에서는 아래와 같은 첨부된 도면을 참조하여 본 발명을 설명하기로 한다.
도 1은 병렬 데이터 워드(4)를 입력하고, 데이터 워드를 병렬(10)로 재구성하는 역직렬화기(8)에 데이터 워드를 직렬(6)로 출력하는 직렬화기(serializer; 2)의 개략적인 블록도를 도시하고 있다. 바람직한 실시예에서, 입력 데이터 워드는 10 비트의 폭을 가지지만, 직렬화된 데이터 스트림은 시작 및 정지 비트들을 추가시킨다. 직렬 스트림은 시작 비트(start bit)로서 1과 10개의 데이터 비트를 포함하며, 0 정지 비트(zero stop bit)로 끝난다. 따라서 각각의 10비트 데이터 워드에 대하여 12개의 비트가 송신된다. 이러한 바람직한 실시예에서, 0에서 1로의 전이(시작)는 항상 송신되는 워드의 처음에 위치하며, 정지 비트는 0이다. 역직렬화기가 고정되고 무작위 데이터 비트들을 수신할 준비가 되는 시점을 가리키는 LOCK 신호(16)가 직렬화기/송신기에 다시 제공된다.
앞서 논한 바처럼, 수신기/역직렬화기는 언제 워드가 송신되는지를 디코딩하거나 알아야 한다. 이는 10 비트 데이터 워드로부터의 데이터 전이가 아닌, 시작 비트의 0에서 1로의 전이를 감지하는 수신기에 의해 이루어진다. 수신기는 또한기준 신호, 즉 SYNC에 대하여 동기화 및 고정되는 클럭 신호를 생성하며, 각각의 개별 데이터 비트 타임 위치에 대한 클럭 전이를 제공하여 이러한 데이터 비트들이 제대로 수신될 수 있도록 한다.
도 2는 데이터를 수신하는 시스템의 흐름도를 도시한다. 시스템이 고정되지 않은 경우(12), 직렬화기는 SYNC 신호를 역직렬화기 수신기에 송신한다(14). 수신기는 SYNC 신호에 고정되고, 이러한 LOCK 상태를 송신기(도 1의 16)에 전달한다. 이제 시스템은 고정되고 0에서 1로의 시작 비트를 대기한다(18). 시작 비트가 도착하면 데이터 워드의 다음 비트들이 역직렬화(20) 및 저장된다. 수신기는 종료 비트가 도달(22)할 때까지 데이터 워드 비트들을 계속 역직렬화한다. 이 실시예에서 수신기는 10개의 데이터 비트들이 수신될 것을 인지하고 있도록 프로그래밍된다. 그러나, 다른 시스템들에서는 수신기 및 송신기가 다양한 데이터 비트 폭들을 전송할 수 있도록 프리앰블(preamble) 및 이러한 그 밖의 정보가 시스템들 사이에서 전달될 수 있다. 정지 비트가 발생하는 경우, 시스템은 다시 시작 비트(18)를 찾는다. 그러나, 시스템이 고정 해제(unlock)되는 경우(12), 송신기와 수신기 사이의 동기화를 재설정하도록 SYNC 신호가 재송신된다. 소정 기간동안 데이터 워드가 송신되지 않는 경우 시스템은 고정 해제되거나 비동기화될 수 있다.
도 3은 동기화 패턴을 도시한다. 여기서 SYNC 패턴은 6개의 1 및 그에 뒤따르는 6개의 0(32)으로 구성된다. 수신기가 고정된 경우, DATA IN 시작 비트(34)가 수신되고 역직렬화기 수신기는 10개의 데이터 비트들(36)에서 클러킹(clock)을 하고 0 정지 비트(38)를 검출한다. 여기서 마지막 데이터 비트가 1인 경우에는 정지비트에서 1에서 0으로의 전이가 이루어지지만, 마지막 데이터 비트가 0인 경우에는 전이가 존재하지 않으며, STOP 비트 타임 - 12번째 비트 타임 위치 - 동안 단지 0 레벨이 유지된다. 바람직한 실시예에서 SYNC는 약 40 내지 약 60 ㎒, 또는 데이터 비트 속도보다 한 차수 크기만큼 낮은 주파수로 대칭 구형파를 형성한다. 그러나, 다른 주파수들이 사용될 수 있다.
도 4는 무작위 데이터 전이 에지들(데이터 내용이 임의의 가능한 이진 조합일 수 있으므로 무작위임)을 무시하도록 설계 및 구축된 3상 위상 검출기(three-state phase detector)의 개략도이다. 이들 데이터 비트 에지들은 종래 기술의 회로에서 문제를 일으킬 수 있다. VCO는 M개의 위상을 갖는 출력 신호들의 집합을 제공한다. 즉, M개의 출력들 각각은 서로에 대하여 위상 편이된다. 이러한 바람직한 실시예에서, M은 워드 내의 데이터 및 프레이밍 비트들의 수와 같다. 따라서 상기 예에 있어서 M은 12 비트이며, 12개의 위상 편이된 출력들이 VCO에 의해 제공된다. 하나의 출력이 0의 위상에 있으며, 나머지 11개의 출력 각각은 30도씩 지연된다. 이들 12개의 위상 출력들 각각은 12 비트의 데이터 및 프레이밍 비트들 중 하나를 역직렬화기에 클러킹하는데 사용된다. 제어 회로는 VCO로부터의 특정한 위상 편이 출력들 및 위상 검출기로부터의 LOCK 신호를 받아들여 위상 검출기 및 VCO가 데이터 비트 에지들에 응답하는 것을 방지해 주는 RESET 신호를 논리적으로 형성하도록 설계된다.
계속 도 4를 참조하면, LOCK이 참(true)인 경우, 수신기는 SYNC 신호에 고정된다. 이러한 경우 VCO IN 및 DATA IN 신호의 상승 에지는 서로에 대하여 위상 고정된다. PD, 전하 펌프, 필터 및 VCO의 조합은 위상 고정 루프를 형성한다. 위상 1 및 위상 M/2-1 신호들이 선택되어 RESET 신호를 형성하며, 이는 참일 경우 VCO 출력들이 변경되어 데이터 신호들에 대하여 고정되는 것을 방지해 준다.
상기 예에서, 10개의 데이터 비트들과 시작 및 종료 비트가 사용되므로 M은 12가 된다. 이 경우 M/2-1은 12/2-1, 즉 VCO 위상 5 및 VCO 위상 1이 제어 회로에 입력되고, 여기서 이들 신호가 OR이 되어 RESET 신호가 출력된다. 앞서 언급한 바처럼, 논리적으로 참인 RESET 신호는 VCO가 변경됨으로써 데이터 비트 신호들에 잘못 고정되는 것을 방지하여 준다. 그러나, 제어 회로에 대한 위상 입력들은 RESET이 윈도우라 불리는 짧은 시간동안 거짓(false)이 되게끔 하며, 위상 고정 루프가 비트 스트림의 시작 에지들을 VCO의 위상 0 출력에 고정시키도록 한다. 위상 검출기, 전하 펌프, 필터 및 VCO는 본 기술 분야에 잘 알려진 회로 모듈들이다. LOCK 신호가 거짓인 경우, RESET 신호는 거짓으로 유지되고 사용되지 않는다. 이러한 경우 송신기는 거짓인 LOCK 신호를 판독하고, SYNC 및 위상 0 신호들이 고정될 때까지 SYNC 신호를 보낸다. 이 예에서, SYNC 신호는 대칭 구형파이며(도 3 참조), 12 비트 타임과 같은 주기를 갖는다. 송신기는 LOCK 신호가 참일 경우에만 데이터를 송신한다.
계속 도 4를 참조하면, 고정시에 다른 VCO 출력 위상들은 신호들을 제공하는데, 이 신호들로부터의 개별 데이터 비트들은 레지스터들에 클러킹될 수 있다(도시되지 않음). 송신되는 M 비트들은 VCO로부터의 위상 출력들의 수와 일치한다.
도 5는 12개의 데이터 및 프레이밍 비트 워드에 대한 도 4의 회로에서 볼 수있는 신호들의 관계를 나타내는 일반적인 신호 차트이다. 여기서 RESET 펄스(56)는 PHASE 1 또는 PHASE 5 (M/2-1)가 참{하이(high)}인 경우에 참(하이)이다. 이 시간 동안, VCO 위상 편이 출력들은 바뀌지 않는다. 이러한 특정 실시예에서, PHASE 1은 30도 지연된 것이고, PHASE 5는 150도 지연된 것이다. 여기서 RESET은 DATA IN이 정지 비트(61) 동안 및 제1 또는 시작 비트(63) 동안 로우(low)일 경우에만 로우(58)임에 주의하자. 오직 이 기간 동안에만 PLL(PD에서 VCO로의 피드백 루프)이 고정될 수 있다. 고정은 정지/시작 비트에 대해서만 활성화된다. LOCK이 없는 경우, 송신기는 LOCK이 없음을 판독하고, SYNC 신호들을 위상 검출기에 송신함으로써 응답한다. 시스템은 그 후 SYNC 신호에 대하여 고정되고 데이터 워드를 수신할 준비를 갖춘다. 프레임 정지 비트 및 시작 에지만이 VCO에 도달할 수 있으며, 데이터 에지들은 그렇지 못하다.
도 6은 도 5를 더욱 상세하게 도시한 것이며, 12 비트의 예에 있어서 추가적인 VCO 출력들 및 전체 비트 수를 함께 나타내었다. 윈도우(58)는 VCO(1) 및 VCO(5)가 모두 로우인 경우에만 로우(거짓)으로 됨을 보여준다. 이 시점에서 PLL은 비트 스트림의 에지에 대하여 고정될 수 있다. 윈도우는 정지 비트/시작 에지 이전의 하나의 위상 또는 비트 타임(65)으로부터 시작 에지 이후의 하나의 비트 타임(63)까지 열린다. 오직 이 윈도우 동안 위상 비교기들로부터의 UP/DOWN 신호들이 전하 펌프 및 필터를 통해 VCO에 영향을 줄 수 있으며, 앞서 언급한 바처럼, 오직 이 시간 동안 PLL은 VCO 위상 0 상승 에지를 DATA IN 상승 에지에 대하여 고정시킬 수 있다.
본 발명 및 이의 변형예를 구현하기 위한 특정한 전자 회로가 본 기술 분야에 있어서 알려져 있으며, 여기에는 위상 비교기, 전하 펌프, 필터, 복수의 위상 편이 출력을 갖는 VCO 및 논리 제어 회로가 포함된다. 이러한 예는 전자 문서, 여러 공급자로부터의 데이터 카탈로그 및 종래 미국 특허들로부터 찾아볼 수 있다.
물론, 데이터가 송신되지 않을 때에 고정을 유지하기 위해 송신기가 SYNC 펄스들을 무작위로 송신하는 경우를 포함하는 다른 실시예들도 본 발명과 함께 유용하게 사용될 수 있다.

Claims (16)

  1. 데이터 및 프레이밍 비트들(framing bits)을 포함하는 M개 비트들의 직렬 비트 스트림 워드에 대한 역직렬화 타이밍 신호들을 생성하기 위한 시스템으로서,
    M개의 출력들을 갖는 전압 제어 발진기 - 상기 출력들은 약 M개 비트들의 주기에 걸쳐 위상이 서로에 대하여 동등하게 오프셋되어 있고, 연속한 각각의 위상은 상기 비트 스트림 내의 대응 연속 비트들에 대략 일치함 - 와,
    상기 직렬 비트 스트림 워드 및 상기 전압 제어 발진기로부터의 위상 출력을 수신하도록 구성되고, 상기 직렬 비트 스트림 워드를 상기 전압 제어 발진기 위상 출력과 비교하는 위상 검출기와,
    상기 위상 검출기로부터의 제어 신호 출력 - 상기 제어 신호는 상기 전압 제어 발진기 위상 출력이 더 빨리 또는 더 느리게 진행되어야 하는지를 나타내고, 상기 전압 제어 발진기 출력은 상기 제어 신호에 응답하여 상기 직렬 비트 스트림 워드에 위상 고정됨 - 과,
    상기 위상 검출기로의 리셋 신호 입력 - 상기 리셋 신호가 참인 경우 상기 제어 신호가 디스에이블(disable)되고, 상기 리셋 신호가 거짓인 경우 상기 제어 신호가 인에이블(enable)됨 - 과,
    전압 제어 발진기 위상 출력들의 조합을 수신하고 이로부터 상기 리셋 신호를 논리적으로 형성하는 회로 - 상기 리셋 신호는 상기 M개 비트들의 마지막에 대하여 상기 M개 비트들의 두 번째 비트가 시작될 때까지 거짓이며, 이에 의해 상기제어 신호가 활성인 타임 윈도우를 정의함 -
    를 포함하는 시스템.
  2. 제1항에 있어서,
    상기 위상 검출기에 의해 생성되어 상기 제어 회로 및 데이터 송신기 시스템에 입력되는 고정(LOCK) 신호를 더 포함하고,
    상기 고정 신호는 상기 위상 검출기가 전압 제어 위상 신호를 상기 비트 스트림 신호에 대하여 위상 고정시킨 경우에 참이며, 상기 고정 신호가 거짓인 경우에는 상기 전압 제어 위상 신호가 상기 비트 스트림 신호에 고정되지 않았음을 나타내는 시스템.
  3. 제2항에 있어서,
    거짓인 고정 신호에 응답하여 비트 스트림 SYNC 워드를 정의하고 이를 상기 위상 검출기에 송신하기 위한 수단을 더 포함하는 시스템.
  4. 제3항에 있어서,
    상기 SYNC 워드는 M 비트와 대략 같은 주기를 갖는, 실질적으로 대칭인 구형파 신호를 포함하는 시스템.
  5. 제3항에 있어서,
    상기 프레이밍 비트들 동안에만 상기 고정 신호가 참이도록 구동시키기 위한 수단을 더 포함하는 시스템.
  6. 제1항에 있어서,
    상기 M개의 비트들은 복수의 데이터 비트들을 프레이밍하는 적어도 하나의 시작 비트 및 하나의 정지 비트를 포함하는 시스템.
  7. 제1항에 있어서,
    상기 제어 신호는 업(UP) 신호 및 다운(DOWN) 신호를 포함하는 시스템.
  8. 제1항에 있어서,
    전하 펌프 및 필터를 더 포함하고,
    상기 제어 신호는 상기 위상 검출기로부터 상기 전하 펌프로, 그 다음 상기 필터로, 그 다음 상기 전압 제어 발진기로 진행하는 시스템.
  9. 데이터 및 프레이밍 비트들(framing bits)을 포함하는 M개 비트들의 직렬 비트 스트림 워드에 대한 역직렬화 타이밍 신호들을 생성하기 위한 방법으로서,
    M개의 출력들을 출력하는 전압 제어 발진기를 제공하는 단계 - 상기 출력들은 약 M개 비트들의 주기에 걸쳐 위상이 서로에 대하여 동등하게 오프셋되어 있고, 연속한 각각의 위상은 상기 비트 스트림 내의 대응 연속 비트들에 대략 일치함 -와,
    상기 직렬 비트 스트림 워드와 위상 출력을 위상 비교하는 단계와,
    상기 위상 비교로부터 제어 신호 출력을 생성하는 단계 - 상기 제어 신호는 상기 전압 제어 발진기 위상 출력이 더 빨리 또는 더 느리게 진행되어야 하는지를 나타내고, 상기 전압 제어 발진기 출력은 상기 제어 신호에 응답하여 상기 직렬 비트 스트림 워드에 위상 고정됨 - 와,
    상기 제어 신호가 인에이블되는 동안 타임 윈도우를 여는 단계 - 상기 제어 신호가 디스에이블되는 경우, 상기 발진기 출력은 상기 제어 신호에 응답하지 않음 - 와,
    위상 출력들을 조합하고 이로부터 상기 타임 윈도우를 논리적으로 형성하는 단계 - 상기 타임 윈도우는 상기 M개 비트들의 마지막에 대하여 상기 직렬 비트 워드의 상기 M개 비트들의 두 번째 비트가 시작될 때까지 열림 -
    를 포함하는 방법.
  10. 제9항에 있어서,
    상기 위상 검출 단계로부터 고정(LOCK) 신호를 생성하는 단계와,
    상기 고정 신호를 데이터 송신기 시스템에 송신하는 단계 - 상기 고정 신호는 상기 위상 검출기가 전압 제어 위상 신호를 상기 비트 스트림 신호에 대하여 위상 고정시킨 경우에 참이며, 상기 고정 신호가 거짓인 경우에는 상기 전압 제어 위상 신호가 상기 비트 스트림 신호에 고정되지 않았음을 나타냄 -
    을 더 포함하는 방법.
  11. 제10항에 있어서,
    거짓인 고정 신호에 응답하여 비트 스트림 동기화 SYNC 워드를 정의하고 이를 상기 위상 검출기에 송신하는 단계를 더 포함하는 방법.
  12. 제11항에 있어서,
    상기 SYNC 워드를 정의하는 상기 단계는 M 비트와 대략 같은 주기를 갖는, 실질적으로 대칭인 구형파 신호를 형성하는 단계를 포함하는 방법.
  13. 제11항에 있어서,
    상기 프레이밍 비트들 동안에만 상기 고정 신호가 참이도록 구동시키는 단계를 더 포함하는 방법.
  14. 제9항에 있어서,
    상기 M개의 비트들은 복수의 데이터 비트들을 프레이밍하는 적어도 하나의 시작 비트 및 하나의 정지 비트를 포함하는 방법.
  15. 제9항에 있어서,
    상기 제어 단계는 업(UP) 신호 및 다운(DOWN) 신호를 형성하는 단계를 포함하는 방법.
  16. 제9항에 있어서,
    상기 제어 신호를 생성하는 상기 단계는 전하 펌프 및 필터를 형성하는 단계를 포함하고,
    상기 제어 신호는 상기 위상 검출기로부터 상기 전하 펌프로, 그 다음 상기 필터로, 그 다음 상기 전압 제어 발진기로 진행하는 방법.
KR1020047016111A 2002-04-11 2003-04-11 역직렬화 타이밍 신호들을 생성하기 위한 시스템 및 방법 KR100998773B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37184702P 2002-04-11 2002-04-11
US60/371,847 2002-04-11
PCT/US2003/011047 WO2003088489A2 (en) 2002-04-11 2003-04-11 Pll for clock recovery with initialization sequence

Publications (2)

Publication Number Publication Date
KR20050008678A true KR20050008678A (ko) 2005-01-21
KR100998773B1 KR100998773B1 (ko) 2010-12-06

Family

ID=29250749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047016111A KR100998773B1 (ko) 2002-04-11 2003-04-11 역직렬화 타이밍 신호들을 생성하기 위한 시스템 및 방법

Country Status (7)

Country Link
US (1) US6794945B2 (ko)
KR (1) KR100998773B1 (ko)
CN (1) CN1324835C (ko)
AU (1) AU2003234711A1 (ko)
DE (1) DE10392531T5 (ko)
TW (1) TWI279114B (ko)
WO (1) WO2003088489A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046651B1 (ko) * 2010-04-30 2011-07-05 전자부품연구원 고정시간을 최소화하기 위한 클록 데이터 복원장치
US10848607B2 (en) 2014-12-18 2020-11-24 Finewell Co., Ltd. Cycling hearing device and bicycle system

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519246B1 (ko) * 2003-08-13 2005-10-06 삼성전자주식회사 1 개의 극점을 가지는 클럭 발생기
KR100613305B1 (ko) 2004-05-13 2006-08-17 오티스엘리베이터 유한회사 1비트 직렬 통신용 동기코드 선별 방법 및 장치
US7656987B2 (en) * 2004-12-29 2010-02-02 Stmicroelectronics Pvt. Ltd. Phase generator for introducing phase shift in a signal
US7733138B2 (en) * 2005-09-14 2010-06-08 Silicon Laboratories, Inc. False lock detection mechanism for use in a delay locked loop circuit
KR100866603B1 (ko) * 2007-01-03 2008-11-03 삼성전자주식회사 디시리얼라이징과 시리얼라이징을 수행하는 데이터 처리 방법 및 데이터 처리 장치
JP5213264B2 (ja) * 2009-06-24 2013-06-19 株式会社アドバンテスト Ｐｌｌ回路
TWI429199B (zh) 2010-06-22 2014-03-01 Phison Electronics Corp 產生參考時脈訊號的方法及資料收發系統
CN102315849B (zh) * 2010-07-01 2014-05-14 群联电子股份有限公司 产生参考时钟信号的方法及数据收发***
CN108604979B (zh) * 2016-02-02 2021-05-18 马维尔亚洲私人有限公司 用于网络同步的方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371975A (en) * 1981-02-25 1983-02-01 Rockwell International Corporation Sampling NRZ data phase detector
JP2710557B2 (ja) * 1994-04-26 1998-02-10 静岡日本電気株式会社 無線選択呼出受信機の時刻補正方式
US5714904A (en) * 1994-06-06 1998-02-03 Sun Microsystems, Inc. High speed serial link for fully duplexed data communication
IT1281028B1 (it) * 1995-11-13 1998-02-11 Cselt Centro Studi Lab Telecom Circuito serializzatore-parallelizzatore per segnali numerici ad alta velocita'
US6072344A (en) * 1998-01-28 2000-06-06 Lucent Technologies Inc. Phase-locked loop (PLL) circuit containing a phase detector for achieving byte alignment
US6177843B1 (en) * 1999-05-26 2001-01-23 Cypress Semiconductor Corp. Oscillator circuit controlled by programmable logic

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046651B1 (ko) * 2010-04-30 2011-07-05 전자부품연구원 고정시간을 최소화하기 위한 클록 데이터 복원장치
US10848607B2 (en) 2014-12-18 2020-11-24 Finewell Co., Ltd. Cycling hearing device and bicycle system

Also Published As

Publication number Publication date
AU2003234711A8 (en) 2003-10-27
KR100998773B1 (ko) 2010-12-06
CN1324835C (zh) 2007-07-04
CN1647161A (zh) 2005-07-27
US20030193374A1 (en) 2003-10-16
TWI279114B (en) 2007-04-11
DE10392531T5 (de) 2005-09-01
WO2003088489A2 (en) 2003-10-23
TW200306733A (en) 2003-11-16
US6794945B2 (en) 2004-09-21
WO2003088489A3 (en) 2004-04-01
AU2003234711A1 (en) 2003-10-27

Similar Documents

Publication Publication Date Title
KR100913400B1 (ko) 직렬 송수신 장치 및 그 통신 방법
US4821297A (en) Digital phase locked loop clock recovery scheme
US7684531B2 (en) Data recovery method and data recovery circuit
US6374361B1 (en) Skew-insensitive low voltage differential receiver
KR101169210B1 (ko) 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
EP0755135A2 (en) Apparatus and method for recovering a clock signal
US6008746A (en) Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like
EP2211524B1 (en) Transmitter apparatus, receiver apparatus and communication system
CN1823473B (zh) 用于延迟锁定环的启动电路
US8036333B2 (en) Clock and data recovery circuit and method of recovering clocks and data
JPH04320109A (ja) データエツジ遷移位相判別回路
KR100998773B1 (ko) 역직렬화 타이밍 신호들을 생성하기 위한 시스템 및 방법
EP0500263A2 (en) Method for synchronising a receiver's data clock
US6670853B2 (en) Data recovery circuit and method thereof
KR101438478B1 (ko) 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치의 데이터 수신방법
US7194057B2 (en) System and method of oversampling high speed clock/data recovery
US6747518B1 (en) CDR lock detector with hysteresis
KR100715701B1 (ko) 4배속 오버 샘플링 방식 위상 검출기를 사용하는클럭/데이터 복원 회로 및 그 제어 방법
EP0666662A1 (en) Serial data clock receiver circuit and method therefor
US7023944B2 (en) Method and circuit for glitch-free changing of clocks having different phases
US7961832B2 (en) All-digital symbol clock recovery loop for synchronous coherent receiver systems
US5459753A (en) Method and apparatus for pattern independent phase detection and timing recovery
JP4335101B2 (ja) シリアル信号送信装置、シリアル信号受信装置、シリアル伝送装置、シリアル伝送方法
US5148450A (en) Digital phase-locked loop
KR100290732B1 (ko) 동기식 직렬 데이타통신 시스템의 클럭 복원방법과 클럭복원회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 9