KR20050007821A - 적응적 가변 대역폭을 갖는 위상 동기 루프 회로 - Google Patents

적응적 가변 대역폭을 갖는 위상 동기 루프 회로 Download PDF

Info

Publication number
KR20050007821A
KR20050007821A KR1020030047421A KR20030047421A KR20050007821A KR 20050007821 A KR20050007821 A KR 20050007821A KR 1020030047421 A KR1020030047421 A KR 1020030047421A KR 20030047421 A KR20030047421 A KR 20030047421A KR 20050007821 A KR20050007821 A KR 20050007821A
Authority
KR
South Korea
Prior art keywords
signal
lock
frequency
phase
charge pump
Prior art date
Application number
KR1020030047421A
Other languages
English (en)
Inventor
김재환
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020030047421A priority Critical patent/KR20050007821A/ko
Publication of KR20050007821A publication Critical patent/KR20050007821A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상 동기 루프 회로에 관한 것으로서, 특히 락(Lock) 시간의 단축과 함께 노이즈를 개선하기 위하여 PLL 루프 대역폭을 적응적으로 가변시키는 적응적 가변 대역폭을 갖는 위상 동기 루프 회로에 관한 것이다.
본 발명에 의한 적응적 가변 대역폭을 갖는 위상 동기 루프 회로는 위상 동기 루프 회로에 있어서, 기준 신호와 주파수 분주기에서 출력되는 피드백 신호를 입력하여, 상기 기준 신호와 피드백 신호의 위상 차를 비교하여, 위상 차에 상응하는 업/다운 신호를 생성시키는 위상/주파수 검출기, 상기 업/다운 신호의 펄스 폭 및 펄스 발생 시간 간격을 분석하여 락/언락 상태 판정신호를 생성시키는 락 검출기, 상기 락/언락 상태 판정신호에 따라서 결정된 전하 펌프 이득 값을 적용하여 상기 업/다운 신호에 따라서 소정의 기준 전류 레벨을 중심으로 충전 또는 방전시키는 전하 펌프 회로, 상기 전하 펌프 회로로부터 출력되는 신호를 입력하여, 상기 락/언락 상태 판정신호에 따라서 결정된 주파수 특성으로 입력 신호를 필터링하는 루프 필터, 상기 루프 필터에서 출력되는 신호의 전압에 따라서 발진 주파수를 가변하여 출력시키는 전압 제어 발진기 및 상기 전압 제어 발진기에서 출력되는 신호의 주파수를 소정의 상수 값으로 분주하고, 분주된 피드백 신호를 상기 위상/주파수 검출기로 출력시키는 주파수 분주기를 포함함을 특징으로 한다.

Description

적응적 가변 대역폭을 갖는 위상 동기 루프 회로{Phase locked loop circuit having adaptive variable bandwidth}
본 발명은 위상 동기 루프 회로에 관한 것으로서, 특히 락(Lock) 시간의 단축과 함께 노이즈를 개선하기 위하여 PLL 루프 대역폭을 적응적으로 가변시키는 적응적 가변 대역폭을 갖는 위상 동기 루프 회로에 관한 것이다.
위상 동기 루프(PLL; Phase Locked Loop) 회로는 입력 신호와 출력 신호의 위상 차를 검출하고, 이것에 비례한 전압에 의하여 출력 신호 발생기의 위상을 제어하여 출력 신호의 위상과 입력 신호의 위상을 같도록 하는 동작하는 장치로서, 각 무선 송, 수신기의 주파수 발진원으로 주로 사용된다.
일반적인 위상 동기 루프에 관련된 기술로는 대한민국 공개특허공보 2002-0042032, 대한민국 공개특허공보 2002-0090753 및 대한민국 공개특허공보 2002-0022918 등이 공지되어 있다.
대한민국 공개특허공보 2002-0042032에는 위상 동기 루프 회로 중에서 고정적인 펌프 이득을 갖는 전하 펌프 회로 관련 기술이 기재되어 있으며, 대한민국 공개특허공보 2002-0090753에는 위상 동기 루프 회로 중에서 위상/주파수 검출 회로 관련 기술이 기재되어 있으며, 대한민국 공개특허공보 2002-0022918에는 위상 동기 루프 회로 중에서 락 검출 기술이 기재되어 있다.
도 1은 일반적인 위상 동기 루프 회로의 구성을 나타낸 것으로서, 기준 신호(fr)의 위상과 피드백 신호(fv)의 위상을 비교하여 그 위상 차를 출력하며, 그 값이 0이 될 때까지 동작을 반복하여 실행하는 위상/주파수 검출기(110), 위상/주파수 검출기(110)로부터 위상 차, 즉 업(UP) 또는 다운(DN) 출력을 받아 충/방전 전류를 스위칭 제어하는 전하 펌프 회로(120), 전하 펌프 회로(120)에서 출력되는신호의 주파수 대역 중에서 필요한 특정 대역만을 통과시키는 루프 필터(130), 루프 필터(130)로부터 입력되는 신호의 전압에 따라서 발진 주파수를 가변시키는 전압 제어 발진기(140), 전압 제어 발진기(140)의 출력 신호의 주파수를 1/N으로 분주하여 위상/주파수 검출기(110)로 피드백시키는 주파수 분주기(150)로 구성되어져 있다.
종래의 기술에 의한 위상 동기 루프 회로는 설계 과정에서 사용하고자 하는 주파수와 주파수 대역이 결정되면, 도 2에 도시된 바와 같이, PLL 루프 대역 폭이 일정한 값(B0)으로 고정되어 진다.
그런데, PLL 루프 대역 폭은 락(Lock) 천이 시간 및 노이즈 성능에 영향을 준다. 즉, PLL 루프 대역 폭을 비교적 좁게 결정하면, 노이즈 성능은 향상되나 안정된 동기 상태로 천이 되는 락 천이 시간이 길어지게 되는 단점이 있다. 반면에, PLL 루프 대역 폭을 비교적 넓게 결정하면, 락 천이 시간이 단축되나 노이즈 영향을 많이 받게 되는 단점이 있다.
따라서, 종래의 기술에 의한 PLL 설계 방법은 PLL 루프 대역 폭이 고정적으로 설계되어 락 천이 시간과 노이즈 성능을 함께 개선시킬 수 없는 문제점이 있었다.
본 발명이 이루고자하는 기술적 과제는 상술한 문제점을 해결하기 위하여 PLL의 락 천이 구간과 락 안정 구간별로 PLL 루프 대역 폭을 상이하게 제어하여 적응적 가변 대역폭을 갖는 위상 동기 루프 회로를 제공하는데 있다.
도 1은 일반적인 위상 동기 루프 회로의 구성도이다.
도 2는 종래의 기술에 의한 위상 동기 루프 회로의 루프 대역 특성을 도시한 것이다.
도 3은 본 발명에 의한 적응적 가변 대역폭을 갖는 위상 동기 루프 회로의 구성도이다.
도 4(a)∼(e)는 본 발명에 적용되는 주요 신호의 타이밍 도이다.
도 5는 도 3의 전하 펌프 회로의 상세 블록도이다.
도 6은 도 3의 전하 펌프 회로에서 출력되는 전류 신호를 도시한 것이다.
도 7은 도 3의 루프 필터의 상세 회로도이다.
도 8은 본 발명에 의한 적응적 가변 대역폭을 갖는 위상 동기 루프 회로의 루프 대역 특성을 도시한 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명에 의한 적응적 가변 대역폭을 갖는 위상 동기 루프 회로는 위상 동기 루프 회로에 있어서, 기준 신호와 주파수 분주기에서 출력되는 피드백 신호를 입력하여, 상기 기준 신호와 피드백 신호의 위상 차를 비교하여, 위상 차에 상응하는 업/다운 신호를 생성시키는 위상/주파수 검출기, 상기 업/다운 신호의 펄스 폭 및 펄스 발생 시간 간격을 분석하여 락/언락 상태 판정신호를 생성시키는 락 검출기, 상기 락/언락 상태 판정신호에 따라서 결정된 전하 펌프 이득 값을 적용하여 상기 업/다운 신호에 따라서 소정의 기준 전류 레벨을 중심으로 충전 또는 방전시키는 전하 펌프 회로, 상기 전하 펌프 회로로부터 출력되는 신호를 입력하여, 상기 락/언락 상태 판정신호에 따라서 결정된 주파수 특성으로 입력 신호를 필터링하는 루프 필터, 상기 루프 필터에서 출력되는 신호의 전압에 따라서 발진 주파수를 가변하여 출력시키는 전압 제어 발진기 및 상기 전압 제어 발진기에서 출력되는 신호의 주파수를 소정의 상수 값으로 분주하고, 분주된 피드백 신호를 상기 위상/주파수 검출기로 출력시키는 주파수 분주기를 포함함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
도 3에 도시된 바와 같이, 본 발명에 의한 적응적 가변 대역폭을 갖는 위상 동기 루프 회로는 위상/주파수 검출기(310), 전하 펌프 회로(320), 루프 필터(330), 전압 제어 발진기(340), 주파수 분주기(350) 및 락 검출기(360)를 포함한다.
위상/주파수 검출기(310)는 복수의 논리 회로 소자들로 구성되어, 기준 신호(fr)의 위상과 피드백 신호(fv)의 위상을 비교하여 그 위상 차를 출력한다.
기준 신호(fr) 및 피드백 신호(fv)가 각각 4(a) 및 (b)와 같은 타이밍으로 위상/주파수 검출기(310)에 입력된다고 가정하자.
그러면, 위상/주파수 검출기(310)는 기준 신호가 피드백 신호에 비하여 위상이 빠른 경우에는 위상 차가 발생되는 구간동안에 도 4(c)와 같이 업(UP) 펄스를 발생시킨다. 반면에, 기준 신호가 피드백 신호에 비하여 위상이 느린 경우에는 위상 차가 발생되는 구간동안에 도 4(d)와 같은 다운(DN) 펄스를 발생시킨다.
락 검출기(360)는 위상/주파수 검출기(310)에서 출력되는 위상 차 신호에 해당되는 업/다운 펄스를 입력하여, 락(LOCK) 상태에 있는지 아니면 언락(UNLOCK) 상태에 있는지를 판정한다. 업 또는 다운 펄스의 폭과 발생시간 간격을 검출하여 락 상태 여부를 판정하도록 설계하는 것이 효과적이다. 즉, N 회수의 사이클 이상 동안에 M nsec미만의 업 또는 다운 펄스가 발생되거나 또는 업/다운 펄스가 발생되지 않는 경우에 락 상태로 판정한다. 여기에서, N 값 및 M 값은 위상 동기 루프 회로가 적용되는 시스템에서 요구하는 정밀도를 감안하여 결정한다. 본 발명의 일 실시 예에서는 N=3, M=15nsec로 결정하였다. 락/언락 상태 판정 신호(LD)를 도 4(e)에 도시하였다.
전하 펌프 회로(320)는 락/언락 상태 판정신호(LD)의 논리 값에 따라서 결정된 전하 펌프 이득 값을 적용하고, 위상 차 신호(업/다운 펄스)에 근거하여 기준 전류 레벨을 중심으로 충전 또는 방전시켜 루프 필터(330)로 출력시킨다.
전하 펌프 회로(320)의 세부 블록도를 도 5에 도시하였다.
기준 전류 공급부(320-1)는 전압 제어 발진기(340)의 발진 신호의 주파수 및 위상을 제어하기 위한 기준 전압을 생성시키기 위한 기준 전류(Ico)를 공급하는 회로 블록이다.
전하 펌프 이득 결정부(320-3)는 업/다운 펄스가 발생되는 구간에서 충전 또는 방전 전압의 레벨에 관계되는 전하 펌프 이득(Kφ)을 결정하는 회로 블록이다. 즉, 락/언락 상태 판정신호(LD)의 논리 값이 하이(HIGH) 값을 갖는 락 상태로 천이된 경우에는 업/다운 펄스 발생 구간에서 제1이득 값으로 전하 펌프 이득 값을 결정하고, 락/언락 상태 판정신호(LD)의 논리 값이 로우(LOW) 값을 갖는 언락(UNLOCK) 상태에 있는 경우에는 업/다운 펄스 발생 구간에서 제1이득값보다 큰 이득을 갖는 제2이득 값으로 전하 펌프 이득 값을 결정한다.
충방전 스위칭부(320-2)는 기준 전류 공급부(320-1)에서 생성된 기준 전류(Ico)와 전하 펌프 이득 결정부(320-3)에서 결정된 전하 펌프 이득 값을 입력하여, 위상/주파수 검출기(310)로부터 출력되는 업(UP) 펄스 또는 다운 펄스(DN)에 따라서 기준 전류(Ico)를 중심으로 결정된 전하 펌프 이득 값에 상응하는 레벨만큼 충전 또는 방전 스위칭시킨다.
즉, 전하 펌프 회로(320)에서 출력되는 신호를 도 6을 참조하여 설명하면 다음과 같다.
T1 구간에서 업(UP) 펄스가 발생되고, T2 구간에서 다운(DN) 펄스가 발생되므로, T1 및 T2 구간 이외의 구간에서 전하 펌프 회로(320)는 기준 전류(Ico)를 출력한다.
그리고, T1 및 T2 구간에서는 기준 전류(Ico)를 중심으로 전하 펌프 이득 결정부(320-3)에서 결정된 전하 펌프 이득 값에 상응하는 레벨만큼 충전 또는 방전시킨다.
만일, 락/언락 상태 판정신호(LD)의 논리 값이 하이(HIGH) 값을 갖는 락 상태에 있는 경우에는 T1 및 T2 구간에서 제1이득값에 상응하는 a레벨만큼 기준 전류(Ico)를 중심으로 충전 또는 방전시키고, 락/언락 상태 판정신호(LD)의 논리 값이 로우(LOW) 값을 갖는 언락(UNLOCK) 상태에 있는 경우에는 T1 및 T2 구간에서 제2이득값에 상응하는 b레벨만큼 기준 전류(Ico)를 중심으로 충전 또는 방전시킨다.
위의, 전하 펌프 이득(Kφ) 값은 위상 동기 루프 회로의 루프 대역폭에 비례하는 특성이 있다. 따라서, 언락 상태에 있는 경우에는 락 상태에 있는 경우에 비하여 위상 동기 루프 회로의 루프 대역폭이 증가됨을 알 수 있다.
루프 필터(330)는 전하 펌프 회로(320)의 출력신호를 입력하여, 원하는 대역의 신호만을 필터링하여 전압 제어 발진기(340)로 출력시키는 회로 블록이다.
도 7에 도시된 바와 같이, 루프 필터(330)는 일 실시 예로서 복수의 커패시터(C1∼C4), 복수의 저항(R1∼R3) 및 스위치(S1,S2)로 구성된다.
커패시터 C1 및 C2는 각각 상이한 용량으로 설계되고, 또한 저항 R1 및 R2도상이한 값으로 설계된다. 이는 루프 필터(330)를 구성하는 회로 소자인 저항 및 커패시터 값을 스위칭 가변시켜 주파수 대역을 변화시키기 위함이다.
즉, 락 상태(LD; HIGH)에 있는 경우에는 스위치(S1, S2)에서 저항 및 커패시터 값을 스위칭하여 주파수 대역을 최소화시키고, 언락 상태(LD; LOW)에 있는 경우에는 스위치(S1, S2)에서 저항 및 커패시터 값을 스위칭하여 주파수 대역을 최대화시킨다.
전압 제어 발진기(340)는 루프 필터(330)로부터 입력되는 신호의 전압에 따라서 발진 주파수를 가변시켜 출력한다.
그리고, 전압 제어 발진기(340)에서 출력되는 신호(fvco)는 주파수 분주기(350)에서 주파수를 1/N으로 분주하여 위상/주파수 검출기(310)로 피드백시킨다.
따라서, 본 발명에 따르면 락 검출기(360)에서 검출된 락/언락 상태에 따라서 위상 동기 루프 회로의 전하 펌프 회로(320)의 전하 펌프 이득 및 루프 필터(330)의 주파수 특성을 가변시키도록 제어할 수 있게 되었다.
즉, 위상 동기 루프 회로가 언락 상태에 있는 경우 즉, 초기 동기되지 않은 구간 또는 주파수 천이 구간에서는 도 8에 도시된 바와 같이 루프 대역폭을 B2로 최대한 넓혀 락 시간을 최소화시킬 수 있게 된다.
또한, 위상 동기 루프 회로가 락 상태에 있는 경우 즉, 동기 안정 상태에 있는 구간에는 도 8에 도시된 바와 같이 루프 대역폭을 B1로 최소화하여 노이즈 영향을 최소화시킬 수 있게 된다.
첨부된 도면에 도시되어 설명된 특정의 실시 예들은 단지 본 발명의 예로서 이해되어 지고, 본 발명의 범위를 한정하는 것이 아니며, 본 발명이 속하는 기술 분야에서 본 발명에 기술된 기술적 사상의 범위에서도 다양한 다른 변경이 발생될 수 있으므로, 본 발명은 보여지거나 기술된 특정의 구성 및 배열로 제한되지 않는 것은 자명하다.
상술한 바와 같이, 본 발명에 의하면 위상 동기 루프 회로의 루프 주파수 대역을 락/언락 상태에 따라서 가변시키도록 제어함으로써, 락 시간을 단축시키면서 동시에 노이즈 영향을 최소화시킬 수 있는 효과가 발생된다.

Claims (5)

  1. 위상 동기 루프 회로에 있어서,
    기준 신호와 주파수 분주기에서 출력되는 피드백 신호를 입력하여, 상기 기준 신호와 피드백 신호의 위상 차를 비교하여, 위상 차에 상응하는 업/다운 신호를 생성시키는 위상/주파수 검출기;
    상기 업/다운 신호의 펄스 폭 및 펄스 발생 시간 간격을 분석하여 락/언락 상태 판정신호를 생성시키는 락 검출기;
    상기 락/언락 상태 판정신호에 따라서 결정된 전하 펌프 이득 값을 적용하여 상기 업/다운 신호에 따라서 소정의 기준 전류 레벨을 중심으로 충전 또는 방전시키는 전하 펌프 회로;
    상기 전하 펌프 회로로부터 출력되는 신호를 입력하여, 상기 락/언락 상태 판정신호에 따라서 결정된 주파수 특성으로 입력 신호를 필터링하는 루프 필터;
    상기 루프 필터에서 출력되는 신호의 전압에 따라서 발진 주파수를 가변하여 출력시키는 전압 제어 발진기; 및
    상기 전압 제어 발진기에서 출력되는 신호의 주파수를 소정의 상수 값으로 분주하고, 분주된 피드백 신호를 상기 위상/주파수 검출기로 출력시키는 주파수 분주기를 포함함을 특징으로 하는 위상 동기 루프 회로.
  2. 제1항에 있어서, 상기 락 검출기는 소정의 사이클동안 연속하여 상기 업/다운 신호의 펄스 폭이 소정의 임계값 미만인 경우에 락 상태 판정신호를 생성시키고, 그 외에는 언락 상태 판정신호를 생성시킴을 특징으로 하는 적응적 가변 대역폭을 갖는 위상 동기 루프 회로.
  3. 제1항에 있어서, 상기 전하 펌프 회로는
    상기 전압 제어 발진기의 발진 신호의 주파수 및 위상을 제어하기 위한 기준 전압을 생성시키기 위한 기준 전류를 공급하는 기준 전류 공급부;
    상기 락 검출기로부터 락 상태 판정신호가 인가되는 경우에는 제1이득 값으로 전하 펌프 이득 값을 결정하고, 언락 상태 판정신호가 인가되는 경우에는 제1이득 값보다 큰 이득을 갖는 제2이득 값으로 전하 펌프 이득 값을 결정하는 전하 펌프 이득 결정부; 및
    상기 기준 전류를 입력하여, 상기 업/다운 신호가 발생되는 구간에서 상기 기준 전류를 중심으로 상기 전하 펌프 이득 결정부에서 결정된 전하 펌프 이득 값에 상응하는 레벨만큼 충전 또는 방전시키는 충방전 스위칭부를 포함함을 특징으로 하는 적응적 가변 대역폭을 갖는 위상 동기 루프 회로.
  4. 제1항에 있어서, 상기 루프 필터는 락 상태 판정신호가 인가되는 경우에는 주파수 특성을 제1대역폭으로 결정하고, 언락 상태 판정신호가 인가되는 경우에는 주파수 특성을 상기 제1대역폭보다 넓은 제2대역폭으로 결정함을 특징으로 하는 적응적 가변 대역폭을 갖는 위상 동기 루프 회로.
  5. 제1항에 있어서, 상기 루프 필터는 입력되는 락/언락 상태 판정신호에 따라서 필터를 구성하는 저항 및 커패시터 소자들을 스위칭하여 주파수 특성을 가변시킴을 특징으로 하는 적응적 가변 대역폭을 갖는 위상 동기 루프 회로.
KR1020030047421A 2003-07-11 2003-07-11 적응적 가변 대역폭을 갖는 위상 동기 루프 회로 KR20050007821A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030047421A KR20050007821A (ko) 2003-07-11 2003-07-11 적응적 가변 대역폭을 갖는 위상 동기 루프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030047421A KR20050007821A (ko) 2003-07-11 2003-07-11 적응적 가변 대역폭을 갖는 위상 동기 루프 회로

Publications (1)

Publication Number Publication Date
KR20050007821A true KR20050007821A (ko) 2005-01-21

Family

ID=37221144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030047421A KR20050007821A (ko) 2003-07-11 2003-07-11 적응적 가변 대역폭을 갖는 위상 동기 루프 회로

Country Status (1)

Country Link
KR (1) KR20050007821A (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707230B1 (ko) * 2005-04-06 2007-04-13 재단법인서울대학교산학협력재단 Ｃｄｒ 회로 및 ｐｌｌ 회로
KR100736407B1 (ko) * 2006-01-17 2007-07-09 삼성전자주식회사 락 타임과 주파수 에러를 감소시킬 수 있는 시그마-델타 프랙셔널-ｎ 위상동기루프
KR100899569B1 (ko) * 2007-12-28 2009-05-27 주식회사 하이닉스반도체 저역통과필터 및 락 디텍터 회로
US7928785B2 (en) 2007-11-07 2011-04-19 Samsung Electronics Co., Ltd. Loop filter, phase-locked loop, and method of operating the loop filter
CN103001629A (zh) * 2011-09-08 2013-03-27 上海华虹Nec电子有限公司 自适应可变带宽锁相环
KR101337268B1 (ko) * 2012-06-12 2013-12-05 고려대학교 산학협력단 클록 데이터 복원 회로
CN110601694A (zh) * 2019-08-27 2019-12-20 西安电子科技大学 一种锁相环
CN114614814A (zh) * 2022-03-18 2022-06-10 中国科学技术大学 一种改善相位噪声的电荷泵锁相环电路
KR20230008487A (ko) * 2021-07-07 2023-01-16 금오공과대학교 산학협력단 위상 고정 루프를 위한 전하 펌프 보정 회로

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707230B1 (ko) * 2005-04-06 2007-04-13 재단법인서울대학교산학협력재단 Ｃｄｒ 회로 및 ｐｌｌ 회로
KR100736407B1 (ko) * 2006-01-17 2007-07-09 삼성전자주식회사 락 타임과 주파수 에러를 감소시킬 수 있는 시그마-델타 프랙셔널-ｎ 위상동기루프
US7928785B2 (en) 2007-11-07 2011-04-19 Samsung Electronics Co., Ltd. Loop filter, phase-locked loop, and method of operating the loop filter
KR100899569B1 (ko) * 2007-12-28 2009-05-27 주식회사 하이닉스반도체 저역통과필터 및 락 디텍터 회로
US7876148B2 (en) 2007-12-28 2011-01-25 Hynix Semiconductor Inc. Low pass filter and lock detector circuit
CN103001629A (zh) * 2011-09-08 2013-03-27 上海华虹Nec电子有限公司 自适应可变带宽锁相环
CN103001629B (zh) * 2011-09-08 2015-10-14 上海华虹宏力半导体制造有限公司 自适应可变带宽锁相环
KR101337268B1 (ko) * 2012-06-12 2013-12-05 고려대학교 산학협력단 클록 데이터 복원 회로
CN110601694A (zh) * 2019-08-27 2019-12-20 西安电子科技大学 一种锁相环
CN110601694B (zh) * 2019-08-27 2021-10-08 西安电子科技大学 一种锁相环
KR20230008487A (ko) * 2021-07-07 2023-01-16 금오공과대학교 산학협력단 위상 고정 루프를 위한 전하 펌프 보정 회로
CN114614814A (zh) * 2022-03-18 2022-06-10 中国科学技术大学 一种改善相位噪声的电荷泵锁相环电路

Similar Documents

Publication Publication Date Title
US6704381B1 (en) Frequency acquisition rate control in phase lock loop circuits
EP0910170B1 (en) Self-calibrating phase-lock loop
KR100361855B1 (ko) 주파수합성기
US5955928A (en) Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point
KR101012510B1 (ko) 자동적인 주파수 동조를 구비한 위상 고정 루프
US8437441B2 (en) Phase locked loop capable of fast locking
US20100127739A1 (en) Spread spectrum control pll circuit and its start-up method
US7019569B2 (en) Method of implementing multi-transfer curve phase lock loop
US20100214031A1 (en) Spectrum spread clock generation device
US7046093B1 (en) Dynamic phase-locked loop circuits and methods of operation thereof
KR100224577B1 (ko) 위상동기루프의 록 검출장치
US7696831B2 (en) Phase locked loop and method for controlling the same
KR100235075B1 (ko) 초저이득 전압 제어 발진기
KR100880422B1 (ko) 분수 보상방법을 갖는 분수분주 주파수 합성기
US7023283B2 (en) Wide lock range phase locked loop and method of operation
US7692497B2 (en) PLLS covering wide operating frequency ranges
KR20050007821A (ko) 적응적 가변 대역폭을 갖는 위상 동기 루프 회로
US6169457B1 (en) Frequency synthesizer with a switched capacitor compensation circuit
KR100255530B1 (ko) 동기 상태 검출 기능을 가지는 위상 동기 루프 회로
KR100370243B1 (ko) 고속 주파수 락 제어회로를 구비하는 위상동기 루프 회로및 이의 주파수 락 시간 감소방법
CN111756369A (zh) 带共享的单位增益缓冲的充电泵和有源环路滤波器
KR100254514B1 (ko) 위상동기루프의 차지펌프 회로
KR102316443B1 (ko) 지연 잠금 루프의 지연 범위를 제어하는 지연 잠금 회로 및 방법
JP7472561B2 (ja) 発振回路
JP7120155B2 (ja) 異常検出装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application