KR20050001104A - 반도체소자 제조 방법 - Google Patents
반도체소자 제조 방법 Download PDFInfo
- Publication number
- KR20050001104A KR20050001104A KR1020030042668A KR20030042668A KR20050001104A KR 20050001104 A KR20050001104 A KR 20050001104A KR 1020030042668 A KR1020030042668 A KR 1020030042668A KR 20030042668 A KR20030042668 A KR 20030042668A KR 20050001104 A KR20050001104 A KR 20050001104A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- hard mask
- metal
- polysilicon
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000002184 metal Substances 0.000 claims abstract description 100
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 86
- 229920005591 polysilicon Polymers 0.000 claims abstract description 86
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 53
- 239000010408 film Substances 0.000 claims description 202
- 238000005530 etching Methods 0.000 claims description 81
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 25
- 239000007789 gas Substances 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 7
- 239000000460 chlorine Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 229910010037 TiAlN Inorganic materials 0.000 claims description 4
- 229910008482 TiSiN Inorganic materials 0.000 claims description 4
- 229910008486 TiSix Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 230000003667 anti-reflective effect Effects 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 229910000510 noble metal Inorganic materials 0.000 claims description 2
- 150000001804 chlorine Chemical class 0.000 claims 1
- 125000001153 fluoro group Chemical class F* 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000004626 scanning electron microscopy Methods 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- -1 CxFy) is used Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 206010010071 Coma Diseases 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 하드마스크의 식각선택비 부족으로 인한 패턴의 변형을 최소화할 수 있는 반도체소자 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 피식각층 상에 하드마스크용 폴리실리콘막을 형성하는 단계; 상기 하드마스크용 폴리실리콘막 상에 하드마스크용 금속막을 형성하는 단계; 상기 하드마스크용 금속막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 금속막을 선택적으로 식각하여 금속 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 금속 하드마스크를 식각마스크로 상기 하드마스크용 폴리실리콘막을 식각하여 폴리실리콘 하드마스크를 형성함과 동시에 상기 하드마스크용 폴리실리콘막에 대한 상기 금속 하드마스크의 식각선택비를 높이기 위해 상기 금속 하드마스크의 주변을 산화시키는 단계; 상기 금속 하드마스크 및 상기 폴리실리콘 하드마스크를 식각마스크로 상기 피식각층을 식각하여 소정의 패턴을 형성하는 단계-이 과정에서 상기 금속 하드마스크는 대부분 제거됨; 및 잔류하는 상기 금속 하드마스크와 상기 폴리실리콘 하드마스크를 제거하는 단계를 포함하는 반도체소자 제조방법을 제공한다.
Description
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 반도체소자의 패턴 형성방법에 관한 것으로, 더욱 상세하게는 금속 계열의 물질막과 폴리실리콘막이 적층된 2중 하드마스크 구조를 이용한 반도체소자의 패턴 형성 방법에 관한 것이다.
0.1㎛ 이하의 선폭을 갖는 반도체소자 집적 기술에서 포토레지스트(Photoresist)의 두께가 얇아질 뿐만아니라 포토레지스트의 식각내성도 취약해져, 얇은 포토레지스트 또는 포토레지스트에 단일 하드마스크 만을 갖는 것으로는 작은 폭을 가지면서도 높은 식각 타겟을 갖는 패턴 형성시 예컨대, 캐패시터 산화막(희생산화막)의 식각시, 원하는 패턴을 구현하는 것이 어렵게 되었다.
캐패시터 형성용 희생산화막 식각시, 초기에는 포토레지스트 만을 식각마스크로 사용하였으나, 0.13㎛ 이하의 소자 제조시에는 포토레지스트 식각마스크 만으로는 캐패시터 희생산화막을 식각하기가 어여워 산화막에 대한 식각선택비가 높은 폴리실리콘막을 하드마스크로 채용하였다.
그러나, 90nm 이하의 반도체소자 제조시에는 포토레지스트 + 폴리실리콘 하드마스크를 식각마스크로 사용하더라도 높은 희생산화막을 식각하기에는 식각 마진이 충분히 확보되지 않는다.
아울러, 70nm 이하의 반도체소자의 경우에는 얇은 포토레지스트에 대한 식각 공정 개발 뿐만아니라 패턴 변형(Pattern deformation)을 추가적으로 극복해야만 한다.
도 1은 종래기술에 따른 포토레지스트와 폴리실리콘 하드마스크를 이용하여 희생산화막을 식각한 후의 식각 단면을 도시한 SEM(Scanning Electron Microscopy) 사진이다.
도 1을 참조하면, 0.1㎛ 급 기술에서 피치(W, Pitch)가 0.2㎛이고 그 높이가 1.5㎛(15000Å)인 캐패시터 희생산화막(SO) 패턴을 형성하였는 바, 식각 과정에서 희생산화막(SO)의 상단부가 무너져 원하는 희생산화막의 높이 'a' 보다 낮은 'b'를 가짐을 알 수 있다.
얇은 포토레지스트(Thin Photoresist)를 이용하는 공정의 경우 식각선택비 부족 및 포토레지스트 두께 마진 부족으로 인해 'a'와 같은 상부의 손실(Top loss)이 발생할 수 있다.
따라서, 전술한 캐패시터 형성용 희생산화막 뿐만이 아닌 각종 도전패턴이나 SAC(Self Align Contact) 패턴 등 모든 패턴 형성 공정시 포토레지스트와 폴리실리콘 하드마스크의 낮은 식각선택비에 따른 패턴의 변형과 불량 발생을 억제하는 것이 시급한 과제이다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 하드마스크의 식각선택비 부족으로 인한 패턴의 변형을 최소화할 수 있는 반도체소자 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 포토레지스트와 폴리실리콘 하드마스크를 이용하여 희생산화막을 식각한 후의 식각 단면을 도시한 SEM 사진.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체소자 제조 공정을 도시한 단면도.
도 3은 본 발명의 제조 공정시 각각의 막 두께를 도시한 단면도.
도 4는 도 3을 이용하여 식각 공정을 진행한 경우 각 단계에 해당하는 공정 단면을 도시한 SEM 사진.
* 도면의 주요 부분에 대한 부호의 설명
20 : 기판 21a: 식각방지막
22a : 희생산화막 23a : 하드마스크용 폴리실리콘막
24a : 하드마스크용 금속막 25 : 포토레지스트 패턴
27 : 반사방지층
상기와 같은 문제점을 해결하기 위해 본 발명은, 피식각층 상에 하드마스크용 폴리실리콘막을 형성하는 단계; 상기 하드마스크용 폴리실리콘막 상에 하드마스크용 금속막을 형성하는 단계; 상기 하드마스크용 금속막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 금속막을 선택적으로 식각하여 금속 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 금속 하드마스크를 식각마스크로 상기 하드마스크용 폴리실리콘막을 식각하여 폴리실리콘 하드마스크를 형성함과 동시에 상기 하드마스크용 폴리실리콘막에 대한 상기 금속 하드마스크의 식각선택비를 높이기 위해 상기 금속 하드마스크의 주변을 산화시키는 단계; 상기 금속 하드마스크 및 상기 폴리실리콘 하드마스크를 식각마스크로 상기 피식각층을 식각하여 소정의 패턴을 형성하는 단계-이 과정에서 상기 금속 하드마스크는 대부분 제거됨; 및 잔류하는 상기 금속 하드마스크와 상기 폴리실리콘 하드마스크를 제거하는 단계를 포함하는 반도체소자 제조방법을 제공한다.
또한, 상기와 같은 문제점을 해결하기 위해 본 발명은, 피식각층 상에 하드마스크용 폴리실리콘막을 형성하는 단계; 상기 하드마스크용 폴리실리콘막 상에 하드마스크용 금속막을 형성하는 단계; 상기 하드마스크용 금속막 상에 반사방지층을 형성하는 단계; 상기 반사방지층 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 반사방지층과 상기 하드마스크용 금속막을 선택적으로 식각하여 금속 하드마스크를 형성하는 단계; 상기 포토레지스트 및 상기 반사방지층을 제거하는 단계; 상기 금속 하드마스크를 식각마스크로 상기 하드마스크용 폴리실리콘막을 식각하여 폴리실리콘 하드마스크를 형성함과 동시에 상기 하드마스크용 폴리실리콘막에 대한 상기 금속 하드마스크의 식각선택비를 높이기 위해 상기 금속 하드마스크의 주변을 산화시키는 단계; 상기 금속 하드마스크 및 상기 폴리실리콘 하드마스크를 식각마스크로 상기 피식각층을 식각하여 소정의 패턴을 형성하는 단계-이 과정에서 상기 금속 하드마스크는 대부분 제거됨; 및 잔류하는 상기 금속 하드마스크와 상기 폴리실리콘 하드마스크를 제거하는 단계를 포함하는 반도체소자 제조방법을 제공한다.
또한, 상기와 같은 문제점을 해결하기 위해 본 발명은, 산화막 상에 하드마스크용 폴리실리콘막을 형성하는 단계; 상기 하드마스크용 폴리실리콘막 상에 하드마스크용 TiN막을 형성하는 단계; 상기 하드마스크용 TiN막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 TiN막을 선택적으로 식각하여 TiN 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 TiN 하드마스크를 식각마스크로 상기 하드마스크용 폴리실리콘막을 식각하여 폴리실리콘 하드마스크를 형성함과 동시에 상기 하드마스크용 폴리실리콘막에 대한 상기 TiN 하드마스크의 식각선택비를 높이기 위해 상기 TiN 하드마스크의 주변을 산화시키는 단계; 상기 TiN 하드마스크 및 상기 폴리실리콘 하드마스크를 식각마스크로 상기 산화막을 식각하여 캐패시터 형성용 희생산화막 패턴을 형성하는 단계-이 과정에서 상기 TiN 하드마스크는 대부분 제거됨; 및 잔류하는 상기 금속 하드마스크와 상기 폴리실리콘 하드마스크를 제거하는 단계를포함하는 반도체소자 제조방법을 제공한다.
바람직하게, 본 발명의 상기 소정의 패턴은 음각 또는 양각의 패턴을 포함한다. 또한, 상기 피식각층은 절연막이며, 상기 소정의 패턴은 콘택홀 패턴을 포함하며, 상기 피식각층은 전도층이며, 상기 소정의 패턴은 비트라인, 워드라인 또는 금속배선 중 어느 하나를 포함한다.
본 발명은, 폴리실리콘막에 비해 산소(O2)를 포함하는 가스에 대해서 포토레지스트에 대해 높은 식각선택비를 갖는 TiN막, 텅스텐(W)막, 티타늄(Ti)막 또는 백금(Pt)막 등의 금속막 또는 이들의 산화막 등을 사용한 하드마스크를 폴리실리콘 하드마스크 상부에 적층 구조로 사용하여, 폴리실리콘 하드마스크와 포토레지스트의 낮은 식각선택비로 인한 하드마스크의 손실로 인한 사진식각 기술에서의 패턴 변형을 방지하고자 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체소자 제조 공정을 도시한 단면도로서, 이를 참조하여 상세히 설명한다.
후술하는 본 발명의 일실시예에서는 반도체소자의 스페이스 패턴(Space pattern) 예컨대, 캐패시터 형성용 희생산화막 패턴 형성 공정을 그 일예로 하여 설명하는 바, 이외에도 금속배선 콘택과 비트라인 또는 캐패시터의 스토리지 노드 콘택을 위한 소스/드레인 접합 등의 기판 내의 불순물 접합층과의 콘택 및 콘택 패드 형성을 위한 공정 등의 콘택홀 패턴 형성 공정에도 적용이 가능하다.
또한, 본 발명의 일실시예는 피식각층을 절연막으로 하는 공정인 소자분리(Isolation)를 위한 트렌치(Trench) 형성 공정이나, 피식각층을 전도층으로 하는 공정 예컨대, 박막트랜지스터(Thin film transistor)의 채널 형성 부분을 오픈시키기 위한 폴리실리콘을 식각하는 공정 등에도 적용이 가능하다. 즉, 본 발명의 다른 실시예에서는 음각 패턴을 형성하는 공정으로의 적용을 나타낸다고 할 수 있다.
먼저, 도 2a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(20) 상에 식각 공정에서의 하부 구조의 어택을 방지하기 위한 식각방지막(21a)을 질화막 계열의 물질막을 이용하여 형성한다.
이어서, 피식각층으로 불순물이 도핑되거나(Doped) 또는 불순물이 도핑되지 않은(Undoped) 희생산화막(22a)을 증착한 다음, 희생산화막(22a) 상에 희생산화막(22a)과의 식각선택비를 갖어 하드마스크 재료로 사용되는 하드마스크용 폴리실리콘막(23a)을 형성한다.
여기서, 피식각층으로 희생산화막(22a), 즉 산화막 계열의 물질막이라 한정하였으나, 피식각층은 SiO2등의 산화막 이외에 저유전율막과 같이 이와 유사한 절연 특성을 갖는 박막을 사용할 수 있다.
이어서, 도 2b에 도시된 바와 같이 하드마스크용 폴리실리콘막(23a)의 식각 손실에 따른 패턴 변형을 방지하기 위해 그 상부에 하드마스크용 금속막(24a)을 형성한다.
여기서, 하드마스크용 금속막(24a)은 Al막, W막, WSix막, WN막, Ti막, TiN막, TiSix막, TiAlN막, TiSiN막, Pt막, Ir막, IrO2막, Ru막, RuO2막, Ag막, Co막, Au막, TaN막, CrN막, CoN막, MoN막, MoSix막, Al2O3막, AlN막, PtSix막 및 CrSix막으로 이루어진 그룹으로부터 선택된 적어도 어느 하나를 포함하는 박막을 이용한다.
이 때 하드마스크용 금속막(24a)은 후속 피식각층인 희생산화막(22a) 식각시 사용되는 산소 가스에 의해 그 주변이 산화되어 하드마스크용 폴리실리콘막(23a)에 비해 식각선택비가 월등히 향상되므로, 하드마스크용 폴리실리콘막(23a)의 두께를 1000Å ∼ 10000Å 정도로 할 경우, 하드마스크용 금속막(24a)은 100Å ∼ 1000Å의 두께로 상대적으로 매우 얇게 형성해도 무방하다.
또한, 기판(20)은 그 내부에 절연구조와 도전구조를 모두 포함하는 것으로, 본 발명의 콘택홀이 금속배선 형성 또는 금속배선간의 콘택을 위한 것이라면, 금속배선 또는 도전구조를 그 상부에 포함하고 있으며, 비트라인 또는 스토리지노드 또는 콘택 패드 등과의 콘택을 위한 것이라면 소스/드레인 접합 등의 불순물 접합층을 그 내부에 포함하거나, 폴리실리콘 등의 플러그를 포함하고 있다.
하드마스크용 금속막(24a) 상에 패턴 형성을 위한 노광시 하부 즉, 하드마스크용 금속막(24a)의 광반사도가 높음에 따라 난반사가 이루어져 원하지도 않는 패턴이 형성되는 것을 방지하며, 하드마스크용 금속막(24a)과 후속 포토레지스트의 접착력을 향상시킬 목적으로 반사방지층(도시하지 않음)을 형성하나, 본 실시예에서는 생략한다.
여기서, 반사방지층은 포토레지스트와 그 식각 특성이 유사한 유기계열의 물질을 이용하는 것이 바람직하다.
이어서, 하드마스크용 금속막(24a) 상에 F2노광원용 또는 ArF 노광원용의 포토레지스트 예를 들어, ArF 노광원용 포토레지스트인 COMA 또는 아크릴레이드를 스핀 코팅 등의 방법을 통해 적절한 두께로 도포한 다음, F2노광원 또는 ArF 노광원과 캐패시터 하부전극의 폭을 정의하기 위한 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정에 의해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(25)을 형성한다.
계속해서, 포토레지스트 패턴(25)을 식각 마스크로 한 선택적 식각 공정을 통해 하드마스크용 금속막(24a)을 식각하여 금속 하드마스크(24b)를 형성한다.
이하, 전술한 하드마스크용 금속막(24a) 식각 공정을 구체적으로 살펴본다.
하드마스크용 금속막(24a)이 W막, WSix막 또는 WN막과 같이 텅스텐(W)을 포함하는 경우, SF6/N2의 혼합 가스를 사용한 플라즈마를 이용하며, 이 때 SF6/N2의 혼합비율이 0.10 ∼ 0.60인 것을 사용하는 것이 바람직하다.
하드마스크용 금속막(24a)이 폴리실리콘막 또는 Ti막, TiN막, TiSix막, TiAlN막 또는 TiSiN막과 같이 티타늄(Ti)을 포함하는 박막인 경우, 염소 계열의 가스 특히, Cl2를 주식각가스로 하며, 이 때 식각 프로파일의 제어를 위해 산소(O2) 또는 CF 가스를 첨가하여 사용한다.
하드마스크용 금속막(24a)이 Pt, Ir, Ru 등의 귀금속 또는 이들의 산화물을 포함하는 박막인 경우, 염소 계열 또는 불소 계열의 가스를 사용한 플라즈마를 이용하며, 이 때 포토레지스트 패턴(25)의 변형을 방지하기 위해 500W 이하의 낮은 바이어스 파워와 60℃ 이하의 낮은 캐소드 온도 유지가 필요하다.
이어서, 포토레지스트 스트립(Photoresist strip) 공정을 실시하여 포토레지스트 패턴(25)과 반사방지층을 제거한다.
다음으로, 도 2d에 도시된 바와 같이, 금속 하드마스크(24b)를 식각마스크로 하드마스크용 폴리실리콘막(23a)을 식각하여 폴리실리콘 하드마스크(23b)를 형성다.
이 때, HBr, 염소계 가스 또는 불소계 가스(SF6, CxFy)를 사용하며, 여기에 산소를 첨가하여 사용한다. 첨가된 산소 가스에 의해 금속 하드마스크(24b)의 표면이 도면부호 '24c'와 같이 산화되며, 이러한 하드마스크(24b)의 표면 산화에 의해 금속 하드마스크(24b)의 식각율이 감소하게 된다. 따라서, 하드마스크용 폴리실리콘막(23a)에 대한 식각선택비가 증가하여 얇은 두께의 금속 하드마스크(24b)로도 두꺼운 폴리실리콘막(23a)을 패터닝할 수 있게 된다.
예컨대, TiN막을 하드마스크용 금속막(24a)로 사용하였을 경우, HBr/O2또는 Cl2/O2의 혼합 가스를 사용한다.
다음으로, 도 2e에 도시된 바와 같이, 금속 하드마스크(24b) 및 폴리실리콘 하드마스크(23b)를 식각마스크로 희생산화막(22a)를 선택적으로 식각하여 식각방지막(21a)을 노출시키는 오픈부(26)를 형성하는 바, 캐패시터 형성용 희생산화막(22b) 패턴이 형성된다.
이 때, 금속 하드마스크(24b)는 거의 대부분 제거된다.
따라서, 금속 하드마스크(24b)로 인해 폴리실리콘 하드마스크(23b)의 손실을 방지할 수 있으므로 폴리실리콘 하드마스크(23b)의 손실로 인한 희생 산화막(22b) 패턴의 상부에서의 무너지는 형상을 방지할 수 있다.
이어서, 도 2f에 도시된 바와 같이, 식각방지막(21b)을 선택적으로 제거한 다음, 폴리실리콘 하드마스크(23b)을 제거함으로써, 캐패시터 형성용 희생산화막(22b) 형성 공정이 완료된다.
전술한 피식각층 즉, 희생산화막(22b)의 식각 조건을 보다 구체적으로 살펴 본다.
산화막 계열의 식각시 통상적으로 사용되는 CF4, CHF3, CH2F2, C4F6, C4F8, C3F8또는 C5F8등을 CF계열(Fluorocarbon)의 가스를 사용하며, 이 때 MERIE(MagneticEnhancement Reactive Ion Etching) 방식의 에쳐(Etcher)에서 상기 CF가스의 플로우율을 20SCCM ∼ 100SCCM으로 하고 1000W ∼ 2500W 정도의 파워를 사용한다.
이 때, 에쳐 내의 압력을 25mTorr ∼ 70mTorr로 유지하고, 캐소드(Cathode) 온도를 -20℃ ∼ +60℃ 정도로 유지하며, 식각 프로파일을 제어할 수 있도록 상기 CF 가스의 65% ∼ 80%의 플로우율로 산소 가스를 더 첨가할 수 있다.
도 3은 본 발명의 제조 공정시 각각의 막 두께를 도시한 단면도이다.
도 3을 참조하면, 기판(20) 상에 약 600Å의 질화막으로 이루어진 식각방지막(21a)이 형성되어 있고, 그 상부에 약 22000Å 정도의 캐패시터 형성용 희생산화막(22a)이 형성되어 있으며, 그 상부에 약 4000Å 정도의 하드마스크용 폴리실리콘막(23a)이 형서되어 있고, 그 상부에는 약 200Å 정도의 두께인 TiN막으로 이루어진 하드마스크용 금속막(24a)이 형성되어 있으며, 그 상부에 약 390Å의 유기 계열의 반사방지층(27)과 약 3500Å 정도의 포토레지스트 패턴(3500)이 형성되어 있다.
도 3에서 확인할 수 있 듯, 필요한 셀 정전용량을 확보하기 위해 상당히 두꺼운 희생산화막(22a)이 요구되고, 이를 식각하기에는 폴리실리콘막(23a)의 식각선택비의 한계가 있으나, 본 발명에서와 같이 상대적으로 얇은 하드마스크용 금속막(24a)을 사용하여 폴리실리콘막(23a)에 대한 식각선택비를 확보할 수 있게 된다.
도 4는 도 3을 이용하여 식각 공정을 진행한 경우 각 단계에 해당하는 공정 단면을 도시한 SEM 사진이다.
도 4의 (a)에서는 식각전의 4000Å의 폴리실리콘막(23a)과 200Å의 하드마스크용 금속막(24a)이 적층된 단면을 나타내고 있으며, 도 4의 (b)에서는 금속 하드마스크(24b)를 이용하여 폴리실리콘 하드마스크(23a)를 식각하여 폴리실리콘 하드마스크(23b)를 형성한 단면을 나타내고 있다.
도 4의 (b)에서는 폴리실리콘 하드마스크(23b) 형성시 금속 하드마스크(24b)의 일부가 식각되고 약 100Å 정도가 남아 있음을 확인할 수 있다.
도 4의 (c)에서는 희생산화막(22b)이 식각되고 이 때, 그 상부에 폴리실리콘 하드마스크(23b)가 약 500Å 정도의 두께로 남아 있으며, 희생산화막(22b) 상부에서의 패턴이 무너지는 현상은 발생하지 않았음을 확인할 수 있다.
상기한 바와 같이 이루어지는 본 발명은, 다수의 하드마스크용 금속막 예컨대, 텅스텐막 또는 텅스텐질화막을 하드마스크용 폴리실리콘막과 적층 구조인 2중의 하드마스크 구조로 사용함으로써, 폴리실리콘 하드마스크와 포토레지스트 사이의 낮은 식각선택비에 의한 포토레지스트의 국부적인 손실을 방지할 수 있어, 이로인한 폴리실리콘 하드마스크의 손실과 패턴 변형을 방지할 수 있다.
또한, 얇은 두께의 금속 하드마스크를 적용하여 포토레지스트의 식각마스크로의 사용에 대한 부담을 줄이면서 패턴 형성을 할 수 있도록 함으로써, 포토레지스트의 변형을 방지할 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 본 발명의 반도체소자 패턴 형성 공정은 전술한 캐패시터 희생산화막 식각 공정 뿐만이 아닌 일반적인 콘택홀(스토리지노드용 콘택홀, 비트라인 콘택홀, 금속배선용 비아홀) 등의 다양한 음각 패턴 형성에도 응용이 가능하다.
이울러, 게이트전극 패턴, 비트라인 또는 금속배선 형성 등 다양한 양각의 패턴 형성 공정에도 응용이 가능하다.
전술한 본 발명은, 사진식각 공정에 따른 포토레지스트 패턴의 변형과 손실을 방지할 수 있으며, 또한 하드마스크의 손실을 최소화함으로써, 궁극적으로 반도체 소자의 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.
Claims (16)
- 피식각층 상에 하드마스크용 폴리실리콘막을 형성하는 단계;상기 하드마스크용 폴리실리콘막 상에 하드마스크용 금속막을 형성하는 단계;상기 하드마스크용 금속막 상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 금속막을 선택적으로 식각하여 금속 하드마스크를 형성하는 단계;상기 포토레지스트 패턴을 제거하는 단계;상기 금속 하드마스크를 식각마스크로 상기 하드마스크용 폴리실리콘막을 식각하여 폴리실리콘 하드마스크를 형성함과 동시에 상기 하드마스크용 폴리실리콘막에 대한 상기 금속 하드마스크의 식각선택비를 높이기 위해 상기 금속 하드마스크의 주변을 산화시키는 단계;상기 금속 하드마스크 및 상기 폴리실리콘 하드마스크를 식각마스크로 상기 피식각층을 식각하여 소정의 패턴을 형성하는 단계-이 과정에서 상기 금속 하드마스크는 대부분 제거됨; 및잔류하는 상기 금속 하드마스크와 상기 폴리실리콘 하드마스크를 제거하는 단계를 포함하는 반도체소자 제조방법.
- 제 1 항에 있어서,상기 소정의 패턴은 음각 또는 양각 패턴을 포함하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 1 항에 있어서,상기 피식각층은 절연막이며, 상기 소정의 패턴은 콘택홀 패턴을 포함하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 1 항에 있어서,상기 피식각층은 전도층이며, 상기 소정의 패턴은 비트라인, 워드라인 또는 금속배선 중 어느 하나를 포함하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 1 항에 있어서,상기 하드마스크용 금속막은,Al막, W막, WSix(x는 1 내지 2)막, WN막, Ti막, TiN막, TiSix(x는 1 내지 2)막, TiAlN막, TiSiN막, Pt막, Ir막, IrO2막, Ru막, RuO2막, Ag막, Co막, TaN막, CrN막, CoN막, MoN막, MoSix(x는 1 내지 2)막, Al2O3막, AlN막, PtSix(x는 1 내지 2)막 및 CrSix(x는 1 내지 2)막으로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 박막을 포함하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 5 항에 있어서,상기 하드마스크용 금속막을 식각하는 단계에서,상기 하드마스크용 금속막이 W을 포함하는 경우 SF6/N2의 혼합 플라즈마를 이용하되, SF6/N2를 0.10 내지 0.60의 비율로 하여 사용하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 5 항에 있어서,상기 하드마스크용 금속막을 식각하는 단계에서,상기 하드마스크용 금속막이 폴리실리콘 또는 Ti를 포함하는 경우 염소계열의 가스를 주식각가스로 하되, 식각 프로파일 제어를 위해 산소 또는 CF 가스를 첨가하여 사용하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 5 항에 있어서,상기 하드마스크용 금속막을 식각하는 단계에서,상기 하드마스크용 금속막이 Pt, Ir 또는 Ru 중 어느 하느를 포함하는 귀금속 또는 이들의 산화물을 포함하는 경우 염소계열 또는 불소계열의 플라즈마를 사용하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 1 항에 있어서,상기 하드마스크용 금속막을 100Å 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 1 항에 있어서,상기 하드마스크용 절연막을 1000Å 내지 10000Å의 두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 1 항에 있어서,상기 하드마스크용 폴리실리콘막을 식각하는 단계에서, Cl2/O2또는 HBr/O2가스를 사용하는 것을 특징으로 하는 반도체소자 제조방법.
- 피식각층 상에 하드마스크용 폴리실리콘막을 형성하는 단계;상기 하드마스크용 폴리실리콘막 상에 하드마스크용 금속막을 형성하는 단계;상기 하드마스크용 금속막 상에 반사방지층을 형성하는 단계;상기 반사방지층 상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 상기 반사방지층과 상기 하드마스크용 금속막을 선택적으로 식각하여 금속 하드마스크를 형성하는 단계;상기 포토레지스트 및 상기 반사방지층을 제거하는 단계;상기 금속 하드마스크를 식각마스크로 상기 하드마스크용 폴리실리콘막을 식각하여 폴리실리콘 하드마스크를 형성함과 동시에 상기 하드마스크용 폴리실리콘막에 대한 상기 금속 하드마스크의 식각선택비를 높이기 위해 상기 금속 하드마스크의 주변을 산화시키는 단계;상기 금속 하드마스크 및 상기 폴리실리콘 하드마스크를 식각마스크로 상기 피식각층을 식각하여 소정의 패턴을 형성하는 단계-이 과정에서 상기 금속 하드마스크는 대부분 제거됨; 및잔류하는 상기 금속 하드마스크와 상기 폴리실리콘 하드마스크를 제거하는 단계를 포함하는 반도체소자 제조방법.
- 제 12 항에 있어서,상기 하드마스크용 금속막은,Al막, W막, WSix(x는 1 내지 2)막, WN막, Ti막, TiN막, TiSix(x는 1 내지 2)막, TiAlN막, TiSiN막, Pt막, Ir막, IrO2막, Ru막, RuO2막, Ag막, Co막, Au막, TaN막, CrN막, CoN막, MoN막, MoSix(x는 1 내지 2)막, Al2O3막, AlN막, PtSix(x는 1 내지 2)막 및 CrSix(x는 1 내지 2)막으로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 박막을 포함하는 것을 특징으로 하는 반도체소자 제조방법.
- 제 12 항에 있어서,상기 반사방지층은 유기 계열인 것을 특징으로 하는 반도체소자 제조방법.
- 산화막 상에 하드마스크용 폴리실리콘막을 형성하는 단계;상기 하드마스크용 폴리실리콘막 상에 하드마스크용 TiN막을 형성하는 단계;상기 하드마스크용 TiN막 상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 TiN막을 선택적으로 식각하여 TiN 하드마스크를 형성하는 단계;상기 포토레지스트 패턴을 제거하는 단계;상기 TiN 하드마스크를 식각마스크로 상기 하드마스크용 폴리실리콘막을 식각하여 폴리실리콘 하드마스크를 형성함과 동시에 상기 하드마스크용 폴리실리콘막에 대한 상기 TiN 하드마스크의 식각선택비를 높이기 위해 상기 TiN 하드마스크의 주변을 산화시키는 단계;상기 TiN 하드마스크 및 상기 폴리실리콘 하드마스크를 식각마스크로 상기 산화막을 식각하여 캐패시터 형성용 희생산화막 패턴을 형성하는 단계-이 과정에서 상기 TiN 하드마스크는 대부분 제거됨; 및잔류하는 상기 금속 하드마스크와 상기 폴리실리콘 하드마스크를 제거하는 단계를 포함하는 반도체소자 제조방법.
- 제 15 항에 있어서,상기 하드마스크용 폴리실리콘막과 상기 하드마스크용 금속막 사이에 반사방지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030042668A KR20050001104A (ko) | 2003-06-27 | 2003-06-27 | 반도체소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030042668A KR20050001104A (ko) | 2003-06-27 | 2003-06-27 | 반도체소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050001104A true KR20050001104A (ko) | 2005-01-06 |
Family
ID=37216957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030042668A KR20050001104A (ko) | 2003-06-27 | 2003-06-27 | 반도체소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050001104A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934981B1 (ko) * | 2007-06-11 | 2010-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| US20110155692A1 (en) * | 2009-12-30 | 2011-06-30 | Tzong-Liang Yau | Method of forming patterns |
| US9159912B2 (en) | 2013-07-25 | 2015-10-13 | SK Hynix Inc. | Electronic device comprising semiconductor memory using metal electrode and metal compound layer surrounding sidewall of the metal electrode |
| WO2024082322A1 (zh) * | 2022-10-21 | 2024-04-25 | 中国科学院微电子研究所 | 集成电路制造用的硬掩膜结构以及集成电路器件制造方法 |
-
2003
- 2003-06-27 KR KR1020030042668A patent/KR20050001104A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934981B1 (ko) * | 2007-06-11 | 2010-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| US20110155692A1 (en) * | 2009-12-30 | 2011-06-30 | Tzong-Liang Yau | Method of forming patterns |
| US9159912B2 (en) | 2013-07-25 | 2015-10-13 | SK Hynix Inc. | Electronic device comprising semiconductor memory using metal electrode and metal compound layer surrounding sidewall of the metal electrode |
| US9799827B2 (en) | 2013-07-25 | 2017-10-24 | SK Hynix Inc. | Method of manufacturing an electronic device including a semiconductor memory having a metal electrode and a metal compound layer surrounding sidewall of the metal electrode |
| WO2024082322A1 (zh) * | 2022-10-21 | 2024-04-25 | 中国科学院微电子研究所 | 集成电路制造用的硬掩膜结构以及集成电路器件制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446049B2 (en) | Method for fabricating semiconductor device using amorphous carbon layer as sacrificial hard mask | |
| US7482279B2 (en) | Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask | |
| US7037850B2 (en) | Method for fabricating semiconductor device with fine patterns | |
| US7018930B2 (en) | Method for fabricating semiconductor device | |
| KR20080086686A (ko) | 반도체 소자의 제조방법 | |
| US7442648B2 (en) | Method for fabricating semiconductor device using tungsten as sacrificial hard mask | |
| KR20080060376A (ko) | 반도체 소자의 제조방법 | |
| KR20050063851A (ko) | 반도체소자 제조 방법 | |
| KR100551071B1 (ko) | 반도체소자 제조방법 | |
| KR20050001104A (ko) | 반도체소자 제조 방법 | |
| KR100792409B1 (ko) | 텅스텐막을 희생 하드마스크로 이용하는 반도체소자 제조방법 | |
| KR100495909B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 | |
| KR20040059982A (ko) | 반도체소자의 전도 패턴 형성 방법 | |
| US6716760B2 (en) | Method for forming a gate of a high integration semiconductor device including forming an etching prevention or etch stop layer and anti-reflection layer | |
| KR100312972B1 (ko) | 반도체소자의 게이트 패턴 형성방법 | |
| KR100303997B1 (ko) | 금속 게이트전극 형성방법 | |
| KR100333543B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR20070096600A (ko) | 반도체 소자의 제조방법 | |
| KR100910865B1 (ko) | 반도체소자 제조방법 | |
| KR20050116314A (ko) | 반도체소자의 깊은 콘택홀 형성 방법 | |
| KR100390815B1 (ko) | 게이트전극 형성 방법 | |
| KR20030001084A (ko) | 반도체소자의 패턴 형성 방법 | |
| KR100301427B1 (ko) | 하드마스크를 갖는 반도체소자의 식각방법 | |
| KR20040057532A (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 불화아르곤노광원을 이용한 반도체소자 제조방법 | |
| KR100665902B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |