KR200441688Y1 - Opto-Isolation Card - Google Patents

Opto-Isolation Card Download PDF

Info

Publication number
KR200441688Y1
KR200441688Y1 KR2020080010427U KR20080010427U KR200441688Y1 KR 200441688 Y1 KR200441688 Y1 KR 200441688Y1 KR 2020080010427 U KR2020080010427 U KR 2020080010427U KR 20080010427 U KR20080010427 U KR 20080010427U KR 200441688 Y1 KR200441688 Y1 KR 200441688Y1
Authority
KR
South Korea
Prior art keywords
pattern
resistor
diac
isolation card
card
Prior art date
Application number
KR2020080010427U
Other languages
Korean (ko)
Inventor
최성규
조계연
Original Assignee
주식회사 리얼게인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 리얼게인 filed Critical 주식회사 리얼게인
Priority to KR2020080010427U priority Critical patent/KR200441688Y1/en
Application granted granted Critical
Publication of KR200441688Y1 publication Critical patent/KR200441688Y1/en

Links

Images

Classifications

    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21C—NUCLEAR REACTORS
    • G21C7/00—Control of nuclear reaction
    • G21C7/36—Control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08108—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in thyristor switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y02E30/30—Nuclear fission reactors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

본 고안은 원전용 광격리 카드(Opto-Isolation Card)에 관한 것이다. 본 고안은, 기존 광격리 카드에서 발생되던 오작동과 수명 단축의 문제점을 해결하기 위한 것으로서, 본 고안의 고안자는, 기존 광격리 카드의 저전압 트리거 회로(12) 내에 있는 저항(15)에서 발생된 열이 DIAC(15) 등에 영향을 미친 결과, 이러한 문제점이 발생됨을 밝혀내었다. 본 고안의 특징은 광 격리 카드를 구성하는 저전압 트리거 회로(12) 내의 저항(15)과 DIAC(15) 사이를 물리적으로 떨어뜨리며, 상기 저항(15)의 종류를 탄소형에서 권선형으로 변경하는 데 있다. 또한, 상기한 특징에 더하여 상기 저항(15)의 저항값을 7㏀으로 변경하거나, 전력 신호에 대한 패턴의 두께를 로직 신호에 대한 패턴의 두께 보다 2배 넓은 것으로 한다. 또한, 상기한 특징에 더하여, 패턴과 패드 사이에 티어 드롭(Tear Drop)을 구성한다.The present invention relates to a nuclear power isolation card (Opto-Isolation Card). The present invention is to solve the problems of malfunction and shorten the life of the conventional optical isolation card, the inventors of the present invention, the heat generated from the resistor 15 in the low voltage trigger circuit 12 of the conventional optical isolation card DIAC As a result of the influence of (15) and the like, it was found that such a problem occurred. A feature of the present invention is to physically separate between the resistor 15 and the DIAC 15 in the low voltage trigger circuit 12 constituting the optical isolation card, and to change the type of the resistor 15 from carbon type to winding type. There is. In addition to the above-described features, the resistance value of the resistor 15 is changed to 7 kHz, or the thickness of the pattern for the power signal is twice as wide as the thickness of the pattern for the logic signal. In addition to the above features, a tear drop is formed between the pattern and the pad.

광격리 카드, PCB, 패턴, 저항, DIAC, IC, 발열, 절연파괴, 노이즈 Isolation Card, PCB, Pattern, Resistance, DIAC, IC, Heat, Breakdown, Noise

Description

광격리 카드{Opto-Isolation Card}Optical isolation card {Opto-Isolation Card}

본 고안은 원전용 광격리 카드(Opto-Isolation Card)에 관한 것이다.The present invention relates to a nuclear power isolation card (Opto-Isolation Card).

원자력 발전소에서 제어봉은 원자력 발전소의 출력을 제어하는 탄소봉으로서, 중성자를 흡수하는 성질을 가지고 있으며, 제어봉을 하락시키면 출력이 감소하고 제어봉을 상승시키면 출력이 증가한다. 제어봉 코일은 제어봉을 상승시키거나 하락시키는 동작을 실시하는 데 이용되는 코일이며, 광격리 카드는 상기 제어봉 코일에 공급되는 3상 전원을 제어하는 메인 SCR에 대하여 트리거링 신호를 제공하는 핵심적인 카드이다. 본 고안은 이러한 원전용 광격리 카드에서 발생되던 문제점들을 해결할 수 있는 기술에 관한 것이다.In the nuclear power plant, the control rod is a carbon rod that controls the output of the nuclear power plant. It has a property of absorbing neutrons. The control rod coil is a coil used to perform an operation of raising or lowering the control rod, and the optical isolation card is a key card that provides a triggering signal to the main SCR controlling the three-phase power supplied to the control rod coil. The present invention relates to a technology that can solve the problems caused in such a photonic isolation card.

도 1은 파워 스위치 어셈블리(100)에서의 전기적 회로를 도시한 도면이며, 도 2는 기존 원자력 발전용 광격리 카드의 일부 영역을 촬영한 실제 사진이다.1 is a view showing an electrical circuit in the power switch assembly 100, Figure 2 is a real picture of a portion of the conventional photoelectric isolation card for nuclear power generation.

도 1에 도시된 파워 스위치 어셈블리(PSA: Power Switch Assembly)(100)에는 서로 다른 위상을 가지는 3상 전압이 상선(81,82,83) 및 중성선(84) 사이에 걸쳐서 입력된다. 상기한 3상 전압은 메인 SCR(51, 52, 53)를 거쳐서 제어봉 코일(40)에 인가되며, 메인 SCR(51,52,53)의 스위칭에 의해 상기 3상 전압은 제어봉 코일(40)에 인가된다.In the power switch assembly (PSA) 100 illustrated in FIG. 1, three-phase voltages having different phases are input between the phase lines 81, 82, 83, and the neutral line 84. The three-phase voltage is applied to the control rod coil 40 via the main SCRs 51, 52, 53, and the three-phase voltage is applied to the control rod coil 40 by switching of the main SCRs 51, 52, 53. Is approved.

한편, 메인 SCR(51,52,53)의 트리거링 신호는 광격리카드의 각 서브부(10,20,30)에 의해 공급된다. 도 1에서는 3개의 메인 SCR(51),메인 SCR(52) 및 메인 SCR(53)에 대하여 광격리카드 서브부(10), 광격리카드 서브부(20) 및 광격리카드 서브부(30)가 각각 트리거링 신호를 공급하고 있으며, 도 1에서는 광격리 카드 서브부(10)에 대해서만 그 내부 구성을 상세히 도시하고 있으나, 나머지 광격리카드 서브부(20) 및 광격리카드 서브부(30)의 구성도 광격리카드 서브부(10)의 구성과 동일하다. 상기한 광격리카드 서브부(10), 광격리카드 서브부(20) 및 광격리카드 서브부(30)는 모두 한 장의 광격리카드에 배치될 수 있다.On the other hand, the triggering signals of the main SCRs 51, 52, 53 are supplied by the respective sub-parts 10, 20, 30 of the optical isolation card. In FIG. 1, the optical isolation card subunit 10, the optical isolation card subunit 20, and the optical isolation card subunit 30 are triggered on the three main SCRs 51, the main SCR 52, and the main SCR 53. Although the signal is supplied, the internal configuration of only the optical isolation card sub-section 10 is shown in detail in FIG. 1, but the configuration of the remaining optical isolation card sub-section 20 and the optical isolation card sub-section 30 is also shown. It is the same as the structure of (10). The optically isolated card sub unit 10, the optically isolated card sub unit 20, and the optically isolated card sub unit 30 may all be arranged in one optically isolated card.

상기 광격리카드 서브부(10,20,30)는 제 1 포토 커플러(11) 및 저전압 트리거 방지회로(12)를 포함하여 구성된다. 제 1 포토 커플러(11)는 다시 제 1 LED(11A)와 포토 SCR(11B)로 구성되고, 상기 제 1 LED(11A)는 로직 입력 신호가 입력되는 로직 입력단(90)과 그 일단이 연결되며, 상기 로직 입력 신호를 전기-광 변환한다. 상기 포토 SCR(11B)은 상기 제 1 LED(11A)로부터의 광 신호를 전기 신호로 변환한다. 그리고 저전압 트리거 방지회로(12)는 제 2 포토 커플러(13), DIAC(14), 저항(15) 및 다이오드(16)로 구성되며, 상기 제 2 포토 커플러(13)는 상기 제 1 LED(11A)의 타 단과 연결되는 포토 트랜지스터(13B)와, 3상 전압 중 하나의 전압과 그 일단이 연결되는 제 2 LED(13A)로 구성된다. 또한, 상기 DIAC(14)은 상기 제 2 LED(13A)의 타단과 그 일단이 연결되며, 상기 저항(15)은 상기 DIAC(14)의 타단과 그 일단이 연결된다.The optical isolation card sub units 10, 20, and 30 include a first photo coupler 11 and a low voltage trigger prevention circuit 12. The first photo coupler 11 is composed of a first LED 11A and a photo SCR 11B, and the first LED 11A is connected to one end of the logic input terminal 90 to which a logic input signal is input. And converts the logic input signal into an electro-optical conversion. The photo SCR 11B converts the optical signal from the first LED 11A into an electrical signal. The low voltage trigger prevention circuit 12 includes a second photo coupler 13, a DIAC 14, a resistor 15, and a diode 16, and the second photo coupler 13 includes the first LED 11A. The photo transistor 13B is connected to the other end of the circuit), and the second LED 13A is connected to one of the three-phase voltages and one end thereof. In addition, the other end of the DIAC 14 is connected to one end of the second LED 13A, and the resistor 15 is connected to the other end of the DIAC 14 and one end thereof.

로직 입력단(90)에 입력되는 로직 입력 신호는 메인 SCR(51)의 트리거링 게이트를 제어하기 위한 것이다. 로직 입력단(90)의 로직 입력 신호는 0∼10V의 저전압 신호이며, 상기 포토 트랜지스터(13B)가 턴온되어 있는 경우 로직 입력 신호는 상기 LED(11A)의 양단에 걸리고, 로직 입력 신호는 상기 LED(11A)를 거쳐 포토 커플러(11)의 포토 SCR(11B)로 전달되어 포토 SCR(11B)을 스위칭하게 된다. 포토 커플러(11)는 상기 저전압과 고전압인 3상 전압을 전기적으로 완전 분리시키기 위한 것이다. 포토 SCR(11B)이 턴온되면, 그 하단의 1㏀ 저항의 양단에 전압이 유기되고 메인 SCR(51)의 트리거링 게이트 및 애노드의 사이가 순방향 바이어스되어 메인 SCR(51)이 턴온하게 된다.The logic input signal input to the logic input terminal 90 is for controlling the triggering gate of the main SCR 51. The logic input signal of the logic input terminal 90 is a low voltage signal of 0 to 10V. When the photo transistor 13B is turned on, the logic input signal is applied across the LED 11A, and the logic input signal is the LED ( The photo SCR 11B of the photo coupler 11 is transferred through 11A to switch the photo SCR 11B. The photo coupler 11 is for completely separating the low voltage and the high voltage three-phase voltage. When the photo SCR 11B is turned on, voltage is induced across the 1 kΩ resistor at the lower end thereof, and the main SCR 51 is turned on by forward biasing between the triggering gate of the main SCR 51 and the anode.

그리고 광격리 카드 서브부(10,20,30)는 저전압 트리거 방지회로(12)를 포함하고 있으며, 상기 저전압 트리거 방지회로(12)는 각 상전압의 값이 일정 전압 값 이하인 경우에는 상기 상전압이 제어봉 코일에 인가되지 않도록 하기 위한 것이다. 예를 들어, 상전압이 약 +32V 이하가 되는 경우에는 제어봉 코일(40)에 인가되지 않도록 할 수 있다. 저전압 트리거 방지회로(12)의 DIAC(14)는 그 양단의 전압 절대값이 약 30V 이상인 경우에만 동작하는 소자이며, 포토 커플러(13)의 LED(13A)와 다이오드(16) 등을 고려하면, 대략 +32V 이상의 상전압에서만 상기 LED(13A), DIAC(14) 및 다이오드(16)가 턴온될 수 있다. 따라서 상전압이 대략 +32V 이상의 전압에서만, 포토커플러(13)의 포토 트랜지스터(13B)가 턴온되고 로직 입력단(90) 의 로직 입력 신호가 포토 커플러(11)에 인가될 수 있다.The optical isolation card sub-units 10, 20, and 30 include a low voltage trigger prevention circuit 12. When the value of each phase voltage is equal to or less than a predetermined voltage value, the phase voltage is lowered. This is to prevent the control rod coil from being applied. For example, when the phase voltage is about + 32V or less, it can be prevented from being applied to the control rod coil 40. The DIAC 14 of the low voltage trigger prevention circuit 12 is an element that operates only when the absolute value of the voltage at both ends is about 30 V or more, and considering the LED 13A and the diode 16 of the photo coupler 13, The LED 13A, the DIAC 14, and the diode 16 may be turned on only at a phase voltage of approximately + 32V or more. Therefore, only when the phase voltage is approximately + 32V or more, the photo transistor 13B of the photocoupler 13 may be turned on and the logic input signal of the logic input terminal 90 may be applied to the photo coupler 11.

이상과 같은 구조를 가진 광격리 카드는 원자력 발전의 운용에 있어서 중요한 장치이지만, 전량 수입에 의존하고 있고 종종 원인을 알 수 없는 에러가 보고되고 있다.The photo-isolating card having the above structure is an important device in the operation of nuclear power generation, but it depends on the total amount of imports, and an error of unknown cause is often reported.

예를 들면, 제어봉의 인출 불능이 감지되어 해당 제어봉과 관련되는 광 격리카드를 교체하면, 정상 동작하는 경우가 있었다. 이 경우 문제를 발생시킨 광 격리 카드를 정밀하게 조사하여, 해당 광격리 카드를 구성하는 각 소자를 테스트하여도 모든 소자가 이상이 없는 경우가 많았다. 이는 일시적으로 오작동을 일으킨 경우일 것으로 추정된다.For example, when the inability to withdraw the control rod is detected and the optical isolating card associated with the control rod is replaced, there was a case of normal operation. In this case, even if the optical isolation card that caused the problem was precisely investigated and each device constituting the optical isolation card was tested, all of the devices were intact. It is assumed that this is a case of temporary malfunction.

또한, 해당 광격리 카드를 구성하는 각 소자를 테스트하였더니, DIAC(14)이 불량이었거나, 포토 SCR이 불량인 경우도 있었으며, DIAC(14) 소자의 브레이크오버 전압(BreakOver Voltage)이 규정된 전압 값보다 이상하게 낮아진 경우가 있었다. 또한, 3상 중 1상에 의해 공급되는 전압이 턴-오프(Turn-off) 되지 않고 오르내림(Fluctuation)이 발생되는 경우도 있었다.In addition, when each device constituting the optical isolation card was tested, the DIAC 14 was defective or the photo SCR was defective, and the breakover voltage of the DIAC 14 element was defined. There was a strangely lower case. Furthermore, in some cases, fluctuations occur without the voltage supplied by one of the three phases being turned off.

한편, 광격리 카드 패턴의 절연파괴로 카드 패턴에서 스파크가 발생하거나 절연파괴로 패턴이 연소되어 광격리 카드가 오작동하거나 작동을 멈추는 경우도 있었다.On the other hand, there is a case in which a spark is generated in the card pattern due to the insulation breakdown of the photo-isolated card pattern or the pattern is burned due to the insulation breakdown, thereby causing the photo-isolated card to malfunction or stop working.

본 고안은 기존 광격리 카드의 상기한 문제점들을 개선하기 위하여 제안된 것이다.The present invention is proposed to improve the above problems of the conventional optical isolation card.

본 고안의 한 목적은 고장 발생을 현저히 줄일 수 있는 원전용 광격리 카드를 제공하기 위한 것이다.One object of the present invention is to provide a nuclear power isolation card that can significantly reduce the occurrence of failure.

또한, 본 고안의 다른 목적은 원인을 알 수 없는 일시적 고장이 생기지 않는 원전용 광격리 카드를 제공하기 위한 것이다.In addition, another object of the present invention is to provide a nuclear power isolating card for which a temporary failure of unknown cause does not occur.

또한, 본 고안의 다른 목적은 원전용 광격리 카드를 구성하는 DIAC, 포토 커플러, 포토 SCR, 포토 트랜지스터 등이 열화되거나 고장을 일으키지 않도록 하기 위한 것이다.In addition, another object of the present invention is to prevent deterioration or failure of DIAC, photo coupler, photo SCR, photo transistor, etc. constituting the optical isolation card for nuclear power.

또한, 본 고안의 다른 목적은 안정적이고 고장에 강한 광격리 카드를 제공하여 원자력 발전소의 제어봉 인출 불능 상황을 방지하기 위한 것이다.In addition, another object of the present invention is to provide a stable and fault-tolerant photo-isolating card to prevent the inability to withdraw the control rod of the nuclear power plant.

본 고안에 따른 광격리 카드는, PCB 기판; 상기 PCB 기판위에 배치되며 제어봉 코일(40)에 공급되는 3상 전압을 스위칭하는 메인 SCR(51,52,53); 상기 PCB 기판위에 배치되며 상기 메인 SCR(51,52,53)에 대하여 트리거 신호를 공급하는 서브부(10,20,30)를 포함하는 광격리 카드에 있어서, 상기 서브부(10,20,30)는, 로직 입력 신호가 입력되는 로직 입력단(90)과 그 일단이 연결되며 상기 로직 입력 신호 를 광 신호로 변환하는 제 1 LED(11A)와, 상기 제 1 LED(11A)로부터의 상기 광 신호를 전기 신호로 변환하는 포토 SCR(11B)로 구성되는 제 1 포토 커플러(11); 상기 제 1 LED(11A)의 타 단과 연결되는 포토 트랜지스터(13B)와 상기 3상 전압 중 하나의 전압과 그 일단이 연결되는 제 2 LED(13A)로 구성되는 제 2 포토 커플러(13), 상기 제 2 LED(13A)의 타단과 그 일단이 연결되는 DIAC(14), 상기 DIAC(14)의 타단과 그 일단이 연결되는 저항(15)을 포함하는 저전압 트리거 방지회로(12)를 포함하여 구성되며, 상기 서브부(10,20,30)를 구성하는 상기 제 1 포토 커플러(11) 및 상기 저전압 트리거 방지회로(12)를 구성하는 모든 소자들은 상기 PCB 기판의 영역 중에서 일부인 배치 영역(200) 내에 배치되되, 상기 저항(15)은 상기 배치 영역(200)의 일측 변에 접하여 배치되고, 상기 DIAC(14)은 상기 저항(15)이 배치되는 일측 변과 반대측에 있는 상기 배치 영역(200)의 타측 변에 접하도록 배치되며, 상기 저항(15)은 권선형(Wire-Wound Type) 저항인 것을 특징을 한다.An optical isolation card according to the present invention includes a PCB substrate; A main SCR (51, 52, 53) disposed on the PCB substrate and switching a three-phase voltage supplied to the control rod coil (40); In the optical isolation card comprising a sub portion (10, 20, 30) disposed on the PCB substrate for supplying a trigger signal to the main SCR (51, 52, 53), the sub portion (10, 20, 30) Is connected to a logic input terminal 90 to which a logic input signal is input, one end of which is connected to the first LED 11A for converting the logic input signal into an optical signal, and the optical signal from the first LED 11A. A first photo coupler 11 composed of a photo SCR 11B for converting into an electrical signal; A second photo coupler 13 including a photo transistor 13B connected to the other end of the first LED 11A, and a second LED 13A connected at one end thereof to one of the three-phase voltages; And a low voltage trigger prevention circuit 12 including a DIAC 14 connected to the other end of the second LED 13A and one end thereof, and a resistor 15 connected to the other end of the DIAC 14 and one end thereof. The first photo coupler 11 constituting the sub parts 10, 20, and 30 and all elements constituting the low voltage trigger prevention circuit 12 are part of an area of the PCB substrate. The resistor 15 is disposed in contact with one side of the placement area 200, and the DIAC 14 is disposed on the side opposite to the one side on which the resistor 15 is disposed. It is disposed to contact the other side of the, the resistor 15 is characterized in that the wire-type (Wire-Wound Type) resistance do.

본 고안의 일 양상에 따르면, 열에 민감한 DIAC 소자를 발열이 많은 저항소자와 이격 배치함으로써, 저항소자의 발열에 의한 DIAC 소자의 열화 및 수명 단축을 방지시킬 수 있는 효과가 있다.According to an aspect of the present invention, by arranging the heat-sensitive DIAC element spaced apart from the resistance element that generates a lot of heat, there is an effect that can prevent degradation and shorten the life of the DIAC element by the heat generation of the resistance element.

또한, 본 고안의 일 양상에 따르면, PCB 기판에 사용된 저항을 동일한 동작특성을 가지면서도 값이 큰 저항으로 변경하여 저항에 도통되는 전류를 줄임으로써, 저항의 내부 발열을 줄일 수 있는 효과가 있다.In addition, according to an aspect of the present invention, by changing the resistance used in the PCB substrate to a large value while having the same operating characteristics, thereby reducing the current conducted to the resistance, there is an effect that can reduce the internal heat generation of the resistance. .

또한, 본 고안의 일 양상에 따르면, 기존 탄소형 저항 소자 대신, 권선형 저항 소자로 변경함으로써, 저항의 내부 발열을 줄일 수 있는 효과가 있다.In addition, according to an aspect of the present invention, instead of the conventional carbon-type resistance element, by changing to the winding-type resistance element, there is an effect that can reduce the internal heat generation of the resistance.

또한, 본 고안의 일 양상에 따르면, 기존의 광격리 카드의 PCB 패턴을 최적화 설계를 통해 보완 변경함으로써 소자들 간에 발생할 수 있는 절연파괴 및 노이즈(Noise) 발생을 최대한 방지할 수 있는 효과가 있다.In addition, according to an aspect of the present invention, by changing the PCB pattern of the conventional optical isolation card through the optimization design, there is an effect that can prevent the occurrence of insulation breakdown and noise that can occur between the elements as possible.

또한, 본 고안의 일 양상에 따르면, 기존 광격리 카드에서 불규칙한 마이트 라우팅으로 인해 발생하던 노이즈 발생의 가능성을 최소화할 수 있는 효과가 있다.In addition, according to an aspect of the present invention, there is an effect that can minimize the possibility of noise generated due to irregular mite routing in the conventional optical isolation card.

또한, 본 고안의 일 양상에 따르면, 패턴과 패드 스택(Pad Stack) 사이에 티어 드롭(Tear-Drop)을 형성함으로써, 또는 단자대의 패턴 중앙에 티어 드롭을 형성함으로써, 전달되는 신호에 노이즈가 발생하지 않고 원활히 전달되도록 할 수 있는 효과가 있다.In addition, according to an aspect of the present invention, by forming a tear-drop between the pattern and the pad stack, or by forming a tier drop in the center of the pattern of the terminal block, noise is generated in the transmitted signal. There is an effect that can be delivered smoothly without.

본 고안의 고안자는 기존 광격리 카드의 고장 원인 분석에 많은 노력을 경주하였다. 가능한 원인으로 대두될 수 있는 많은 인자들을 분석하였다. (i) 기존 광격리 카드의 회로 해석, 회로 시뮬레이션 등을 통하여 기존 광격리 카드의 전기적 회로 자체에 문제점이 없는지를 분석하였으며, (ii) 패턴 레이아웃 분석, 부품 배치 분석, PCB를 구성하는 소재의 분석 등 PCB에 대한 문제점이 없는지를 분석하였고, (iii) 기존 광격리 카드를 구성하는 소자들, 즉, 포토커플러, 포토커플러를 구성하는 LED, 포토 SCR 및 포토 트랜지스터, 저항, 커패시터, 다이오드 및 DIAC 등 에 있어서 열화 및 고장 가능성에 대한 분석과 안정성에 대한 테스트를 진행하였으며, (iv) 열, 습도, 이물질 등, 광격리 카드가 처해 있는 환경적인 요인에 대하여 분석하였다.The inventors of the present invention have made great efforts to analyze the cause of the failure of the conventional optical isolation card. A number of factors that could have emerged as possible causes were analyzed. (i) The circuit analysis and circuit simulation of the existing optical isolation card were used to analyze whether the electrical circuit itself of the conventional optical isolation card had any problems, and (ii) the pattern layout analysis, component placement analysis, and analysis of the materials constituting the PCB. (Iii) deterioration in the elements constituting the conventional optical isolation card, ie, photocoupler, LED constituting the photocoupler, photo SCR and photo transistor, resistor, capacitor, diode and DIAC, etc. And the analysis of the possibility of failure and the test of stability were conducted. (Iv) The environmental factors such as heat, humidity, foreign matters, etc. were analyzed.

이러한 분석 및 테스트를 통하여 본 고안의 고안자는 상기한 요인들 중에서 환경적인 요인, 그 중에서 열이 기존 광격리 카드에서의 문제점을 발생시키는 가장 중요한 요인임을 찾아낼 수 있었다. 그리고 광격리 카드를 구성하는 소자들 중, 반도체로 된 소자(DIAC, 포토커플러, 포토커플러를 구성하는 LED, 포토 SCR 및 포토 트랜지스터, 다이오드), 그 중에서도 DIAC(14)에 가해지는 열적 스트레스가 광격리 카드의 주요 고장 원인임을 상기 분석 및 테스트 과정의 결과로 얻을 수 있었다. DIAC 및 기타 반도체 소자에 가해지는 열적 스트레스가 상기 소자들의 일시적 오작동과 수명 단축을 불러오는 주요 원인이었다. 이러한 오작동과 수명 단축은 열적 스트레스가 누적되어 발생되는 것으로 추정된다.Through the analysis and test, the inventor of the present invention was able to find out that environmental factors among the above factors, among which heat is the most important factor causing problems in the conventional optical isolation card. Among the elements constituting the optical isolation card, semiconductor components (DIAC, photocoupler, LED constituting the photocoupler, photo SCR and photo transistor, diode), and among them, thermal stress applied to the DIAC 14 It was obtained as a result of the above analysis and testing process that the major cause of failure. Thermal stresses on DIAC and other semiconductor devices have been a major cause of temporary malfunction and shortened lifespan of these devices. These malfunctions and shortened lifespan are estimated to be caused by the accumulation of thermal stress.

그리고 일반적인 전자회로 기판에서는 CPU 등의 반도체 소자가, 스스로 발생하는 열에 의하여 자신이 손상되는 상황이 통상적인 데 반하여, 본 고안이 관계하는 기존의 광격리 카드에서는 DIAC 및 기타 반도체 소자의 오작동 및 수명 단축을 불러오는 열 발생의 소스는, DIAC 및 기타 반도체 소자 자신이 아니라, 저전압 트리거 방지회로(12)의 저항(15)임을 찾아내었다. 저전압 트리거 방지회로(12)의 저항(15)이 다른 반도체 소자에 열적 스트레스를 누적하고 있다는 사실을 분석 및 테스트를 통하여 도출한 것이다.In general, in a general electronic circuit board, a semiconductor device such as a CPU is damaged by itself due to heat generated by itself, whereas in a conventional optical isolation card to which the present invention is concerned, malfunction and shorten the life of DIAC and other semiconductor devices are reduced. It was found that the source of the heat generation to be called is the resistor 15 of the low voltage trigger prevention circuit 12, not the DIAC and other semiconductor elements themselves. The resistance 15 of the low voltage trigger prevention circuit 12 accumulates thermal stress in other semiconductor devices through analysis and testing.

본 고안의 특징은 기존 광격리 카드가 일시적인 오작동 및 고장을 일으키는 정확한 원인을 찾은 것에 있다. 이러한 원인 분석에 기초하여 본 고안은 기존 광격리 카드의 개선 방향을 정확히 설정할 수 있었다.A feature of the present invention lies in finding the exact cause of the conventional optical isolation card that causes temporary malfunction and failure. Based on the cause analysis, the present invention could accurately set the improvement direction of the conventional optical isolation card.

도 3은 도 1에 도시된 기존 광격리 카드 서브부(10,20,30)에 속하는 소자들을 배치한 배치도이다.FIG. 3 is a layout view of elements included in the existing optically isolated card sub units 10, 20, and 30 illustrated in FIG. 1.

엄밀히 말해서, 도 3에 도시된 소자들의 배치는 도 1에 도시된 기존 광격리 카드 서브부(10,20,30)의 회로도에 몇 가지 소자들을 더 배치한 점에 있어서 약간 상이하긴 하나, 본 고안의 실시와는 직접 관련이 없으므로 생략한다.Strictly speaking, the arrangement of the elements shown in FIG. 3 is slightly different in that some elements are further placed in the circuit diagram of the existing optically isolated card sub-parts 10, 20, 30 shown in FIG. It is omitted because it is not directly related to the implementation.

기존 광격리 카드 서브부(10,20,30)는, 하나의 메인 SCR(51,52,53)에 대하여 그 트리거링 신호를 공급하기 위한 회로 블럭으로서, PCB 기판의 배치 영역(200) 내에 필요한 소자가 배치된다. 광격리 카드 서브부(10,20,30)는 광격리 카드의 전체 영역에서 일부 영역을 점유한다. 저항(15)은 도 3에서 배치영역(200)의 좌측변에 배치되어 있고, DIAC(14)은 상기 저항(15)과 인접하여 배치되어 있다. 도 1의 회로도를 보면, 저저압 트리거 방지 회로(12)에 속하는 저항(15)과 DIAC(14)은 전기적으로 연결된다. 저항(15)의 일단과 DIAC(14)의 일단이 전기적으로 동일 노드를 구성하여 연결되는 것이므로, 인접하여 배치되는 것이 자연스러웠다고 할 것이다. 그리고 포토 커플러(11,13)는 DIAC(16)의 측면으로 각각 배치되어 있었다.Existing optical isolation card sub units 10, 20, and 30 are circuit blocks for supplying the triggering signal to one main SCR 51, 52, and 53. Is placed. The optically isolated card sub-parts 10, 20, and 30 occupy a portion of the entire area of the optically isolated card. The resistor 15 is disposed on the left side of the placement area 200 in FIG. 3, and the DIAC 14 is disposed adjacent to the resistor 15. Referring to the circuit diagram of FIG. 1, the resistor 15 belonging to the low low voltage trigger prevention circuit 12 and the DIAC 14 are electrically connected. Since one end of the resistor 15 and one end of the DIAC 14 are electrically connected to form the same node, it will be said that it is natural to be disposed adjacently. And photo couplers 11 and 13 were arrange | positioned at the side of DIAC 16, respectively.

도 4는 본 고안의 일 실시예에 따라 광격리 카드의 서브부(10,20,30)에 속하는 소자들을 배치한 배치도이다.4 is a layout view of arrangement of elements belonging to the sub-parts 10, 20, and 30 of the optical isolation card according to one embodiment of the present invention.

도 4를 참조하면 광격리 카드의 서브부(10,20,30)를 구성하는 각 소자들은 배치영역(200) 내에 배치된다. 저전압 트리거 방지회로(12)의 저항(15)은 기존 광 격리 카드와 마찬가지로 배치영역(200)의 좌측 변에 동일하게 배치된다. 그러나, 저전압 트리거 방지회로(12)의 DIAC(14)은 그 소자의 일단이 배치 영역(200)의 우측 변에 인접하도록 이동 배치되었다. 그리고 저항(15)과 DIAC(14)의 사이에는 광격리 카드의 서브부를 구성하는 다른 소자들이 배치되어 있음을 알 수 있다. 그리고 저항(15)과 DIAC(14)은 전기적으로 연결되어야 하므로, 배치 영역(300) 내에는 그 길이가 긴 배선(18)이 배치되고 배선(18)에 의해 저항(15)의 일단과 DIAC(14)의 일단이 연결된다. {나머지 배선에 대한 도시는 생략하였다.} DIAC(14)은 배치 영역(200)의 우측 변과 접하도록 배치하되, 가로로 배치하는 방법과 세로로 배치하는 방법을 생각할 수 있으나, 본 실시예에서는 가로로 배치토록 한다. 세로로 배치하여도 무방하나, 냉각 장치의 송풍방향이 도면상 상하 방향인 점을 고려하여, 냉각 효율을 높이기 위해 DIAC(14)은 가로로 배치하는 것으로 하였다. 아울러, 포토 커플러(11,13)도 저항과 떨어뜨리기 위하여 배치 영역(200)의 우측변과 접하도록 이동 배치한다.Referring to FIG. 4, elements of the sub-parts 10, 20, 30 of the optical isolation card are disposed in the placement area 200. The resistor 15 of the low voltage trigger prevention circuit 12 is disposed on the left side of the placement area 200 in the same manner as the conventional optical isolation card. However, the DIAC 14 of the low voltage trigger prevention circuit 12 is moved and disposed so that one end of the element is adjacent to the right side of the placement area 200. It can be seen that other elements constituting the sub-section of the light isolation card are disposed between the resistor 15 and the DIAC 14. Since the resistor 15 and the DIAC 14 need to be electrically connected to each other, a long wire 18 is disposed in the placement area 300, and one end of the resistor 15 and the DIAC ( One end of 14) is connected. {The illustration of the remaining wiring is omitted.} The DIAC 14 is arranged to be in contact with the right side of the placement area 200, but a horizontal arrangement and a vertical arrangement may be considered. Place it horizontally. Although it may arrange | position vertically, considering that the blowing direction of a cooling apparatus is an up-down direction in drawing, DIAC 14 shall be arrange | positioned horizontally in order to improve cooling efficiency. In addition, the photo couplers 11 and 13 are also disposed to be in contact with the right side of the placement area 200 so as to be separated from the resistance.

한편, 본 고안의 일 실시예에서는 기존 광격리 카드에서 사용되는 저항(15)의 종류를 변경하였다. Meanwhile, in one embodiment of the present invention, the type of the resistor 15 used in the conventional optical isolation card is changed.

기존 광격리 카드의 저전압 트리거 방지회로(12)에서 사용되는 저항(15)은 탄소형(Carbon Type) 저항을 사용하였다. 본 고안의 고안자는 여러 종류의 저항에 대하여 발열 실험을 진행한 결과 탄소형 저항 보다는 권선형(Wire-Wound Type) 저항의 발열이 상대적으로 적음을 확인하였다. 신뢰성을 높이기 위해 열화상 카메라를 이용하여 탄소형 저항과 권선형 저항에 동일한 전압을 인가하여 온도를 각각 측 정하였다.The resistor 15 used in the low voltage trigger prevention circuit 12 of the conventional optical isolation card used a carbon type resistor. The inventors of the present invention have conducted heat generation experiments on various types of resistors and found that the heat generation of the wire-type resistors is relatively less than that of the carbon-type resistors. In order to improve the reliability, the temperature was measured by applying the same voltage to the carbon-type resistor and the winding-type resistor using a thermal imaging camera.

도 5는 저전압 트리거 방지회로(12)에 사용되는 저항(15)의 종류별 실험 상황을 촬영한 사진이다.FIG. 5 is a photograph showing an experimental situation of each type of resistor 15 used in the low voltage trigger prevention circuit 12.

탄소형 저항인 6㏀ 저항 1개(가장 왼쪽)와, 권선형 저항인 4개의 저항에 대하여 실험을 진행하였으며, 권선형 저항은 왼쪽 부터 6㏀ 및 7㏀ 저항 2개를 제조사(DALE사 및 Sfernice사)별로 각각 실험하였다.Experiments were carried out with one 6 ㏀ resistor (leftmost), a carbon-type resistor, and four resistors with wire-wound resistors. The wire-type resistors are manufactured from two manufacturers, DALE and Sfernice, from the left. G) Each experiment was performed.

도 6은 도 5의 실험 상황을 열화상 카메라로 촬영한 사진이다. 6 is a photograph taken with a thermal imaging camera of the experimental situation of FIG. 5.

실험 결과, 종래 탄소형의 6㏀ 저항(가장 왼쪽)은 저항 전체가 붉은 색으로 표시되어 있고 내부 발열 온도가 110.0℃로 측정되었다. 반면에, 권선형의 6㏀ DALE사 저항(좌측에서 2번째)은 내부 발열 온도가 82.0℃로 측정되었고, 권선형의 6㏀ Sfernice사 저항(좌측에서 4번째)은 내부 발열 온도가 89.1℃로 측정되었다. 그리고, 권선형의 7㏀ DALE사 저항(좌측에서 3번째)은 내부 발열 온도가 75.0℃로 측정되었고, 권선형의 7㏀ Sfernice사 저항(좌측에서 5번째)은 내부 발열 온도가 80.9℃로 측정되었다. Sfernice사의 저항을 기준으로 살펴보면, 기존 광격리 카드의 6㏀ 탄소형 저항에 비하여, 6㏀ 권선형 저항은 약 20℃ 정도 발열이 감소하였고, 7㏀ 권선형 저항의 경우 약 30℃ 정도 발열이 감소하였다. {광격리 카드에서 저항(15)은 전류 제한용으로 사용되는 것이며, 기존 광격리 카드에서는 저항값이 6㏀인 저항을 사용하였으나, 본 고안의 일 실시예에서는 7㏀ 저항을 사용하여도 회로의 동작상 문제가 없음을 확인하여 7㏀ 저항을 사용하였다.}As a result of the experiment, the 6 ㏀ resistance (leftmost) of the conventional carbon type was indicated in red in its entirety, and the internal heating temperature was measured to be 110.0 ° C. On the other hand, the wire-wound 6LE DALE yarn resistance (second from left) measured the internal heating temperature at 82.0 ° C, and the wire-wound 6㏀ Sfernice resistor (4th from the left) had internal heating temperature of 89.1 ° C. Was measured. In addition, the 7Ω DALE resistance of the winding type (third from the left) measured the internal heating temperature at 75.0 ° C, and the 7Ω Sfernice resistance of the winding type (the fifth from the left) measured the internal heating temperature at 80.9 ° C. It became. Based on the resistance of Sfernice, compared with the 6 ㏀ carbon type resistor of the conventional photo-isolating card, the 6 ㏀ winding type heat generation decreased by about 20 ° C, and the 7 ㏀ winding type heat generation decreased by about 30 ° C. . {The resistor 15 in the optical isolation card is used for current limiting. In the conventional optical isolation card, the resistance value of 6 kΩ is used. However, in one embodiment of the present invention, even when the 7 k resistor is used, there is a problem in the circuit operation. It was confirmed that there was no 7㏀ resistor was used.}

한편, 도 7은 부하 시뮬레이터(Load Simulator) 내부에 광 격리카드를 설치 하였을 때 측정한 온도를 나타낸 도면이다. 도 7a는 기존의 광 격리카드 주변 온도를 측정한 결과이고, 도 7b는 본 고안의 일 실시예에 따라 권선형 7㏀ 저항(Sfernice사)을 사용한 경우 광 격리카드 주변 온도를 측정한 결과이다.On the other hand, Figure 7 is a view showing the temperature measured when the optical isolation card is installed in the load simulator (Load Simulator). Figure 7a is a result of measuring the ambient temperature of the conventional optical isolator, Figure 7b is a result of measuring the ambient temperature of the optical isolator when the wire-type 7 ohm resistor (Sfernice) according to an embodiment of the present invention.

열전대 온도계를 이용한 광 격리 카드의 간접적 온도측정 결과, 기존의 광 격리카드 주변 온도는 63.2℃로 측정되었고(도 7a 참조), 본 고안의 7㏀ 권선형 저항을 사용한 광 격리카드 주변 온도는 35.9℃로 측정되었다(도 7b 참조). 따라서, 기존의 광 격리카드에 비해 본 고안의 7㏀ 권선형 저항을 사용한 광 격리카드의 온도가 약 27℃도 정도 감소한 것으로 측정되었다. 파워 스위치 어셈블리(100) 내부에는 4개의 광 격리카드가 사용되며 한 장의 카드에 저항이 12개가 사용되으로, 파워 스위치 어셈블리(100) 내부에는 총 48개의 저항에서 열이 방출된다. 따라서 각 저항에서의 발열 온도가 감소하면 파워 스위치 어셈블리의 온도가 전체적으로 감소하여 내부에 사용된 모든 소자에 열 스트레스가 감소될 수 있다.As a result of indirect temperature measurement of the optical isolation card using a thermocouple thermometer, the ambient temperature of the conventional optical isolation card was measured at 63.2 ° C (see FIG. 7A), and the ambient temperature of the optical isolation card using the 7 ㏀ winding resistance of the present invention was 35.9 ° C. Was measured (see FIG. 7B). Therefore, the temperature of the optical isolation card using the 7 ㏀ winding type resistance of the present invention was reduced by about 27 ° C. as compared to the conventional optical isolation card. Four optical isolation cards are used in the power switch assembly 100, and 12 resistors are used in one card. Heat is emitted from a total of 48 resistors in the power switch assembly 100. Therefore, as the heating temperature at each resistor decreases, the temperature of the power switch assembly may be reduced as a whole, thereby reducing thermal stress on all devices used therein.

본 고안의 다른 일 실시예에 대하여 설명한다. 기존 광격리 카드의 PCB에 대하여 본 고안의 일 실시예에서는 패턴 최적화 설계를 통해, 소자들 간에 발생할 수 있는 절연파괴 및 노이즈(Noise) 발생을 최대한 방지하도록 한다. 본 고안의 일 실시예에서는 PCB 패턴을 아래 표 1과 같이 변경하였다.Another embodiment of the present invention will be described. With respect to the PCB of the conventional optical isolation card in one embodiment of the present invention through the pattern optimization design, to prevent the occurrence of insulation breakdown and noise that can occur between the elements as possible. In an embodiment of the present invention, the PCB pattern was changed as shown in Table 1 below.

Figure 112008056197853-utm00001
Figure 112008056197853-utm00001

상기 표 1에서와 같이, 본 고안의 일 실시예에 따른 광 격리카드에서는 패턴의 높이를 기존의 70㎛에서 140㎛로 높였다. 그리고, 상기 패턴 간의 간격은 전력 신호의 경우 기존의 1.0㎜에서 1.2㎜로 변경하였고, 로직 신호의 경우 기존의 0.5㎜에서 0.9㎜로 변경하였다. 또한, 패턴의 두께(이는 PCB를 위에서 보았을 때 패턴의 폭을 말한다)는 전력 신호의 경우 기존의 0.85㎜에서 0.9㎜로 약간 넓혔지만, 로직 신호는 기존의 0.85㎜에서 0.45㎜로 절반 정도 줄였다. 전력 신호인 경우 패턴의 두께는 로직 신호인 경우 패턴의 두께보다 2배 정도 넓다.As shown in Table 1, in the optical isolation card according to an embodiment of the present invention, the height of the pattern is increased from the existing 70㎛ to 140㎛. The interval between the patterns was changed from the existing 1.0 mm to 1.2 mm in the case of the power signal, and changed from the existing 0.5 mm to 0.9 mm in the case of the logic signal. In addition, the thickness of the pattern (which refers to the width of the pattern when viewed from above the PCB) slightly increased from 0.85 mm to 0.9 mm for the power signal, while the logic signal was reduced by half from 0.45 mm to 0.85 mm. In the case of power signals, the thickness of the pattern is about twice as wide as the thickness of logic patterns.

기존에는 전력 신호와 로직 신호의 패턴 두께가 동일하였지만, 본 고안의 일 일시예에서는 전력 신호와 로직 신호의 패턴 두께를 다르게 구성하였다. 그리고, 상기 패턴의 높이와 두께의 변경에 의해 패턴 간의 간격도 기존에 비해 넓힘으로써 절연파괴 및 노이즈 발생을 최대한 방지할 수 있도록 하였다.Previously, the pattern thicknesses of the power signal and the logic signal were the same, but in one exemplary embodiment of the present invention, the pattern thicknesses of the power signal and the logic signal were configured differently. In addition, by changing the height and thickness of the pattern, the gap between the patterns is also wider than before, so that breakdown of insulation and noise can be prevented as much as possible.

상기 표 1과 같이 패턴 간의 이격거리를 더욱 넓혀서 전기적인 안전을 향상시켰다. 즉, 이물질의 낙하로 인한 패턴 간의 절연파괴를 줄이도록 설계하였다.As shown in Table 1, to further increase the separation distance between the patterns to improve the electrical safety. That is, it is designed to reduce the insulation breakdown between the patterns caused by the falling of foreign matter.

본 고안의 또 다른 실시예에 대하여 설명한다. 전력 및 로직 신호의 패턴에서는 패턴의 라우팅에 의하여 노이즈가 발생할 수 있다. 특히 아날로그 신호의 경우 패턴 노이즈에 민감하게 반응한다. 기존 광격리 카드에서는 불규칙한 마이터 라우팅(Miter Routing)으로 인해 패턴 사이의 간격이 좁아지는 현상이 발생되었다.Another embodiment of the present invention will be described. In the patterns of the power and logic signals, noise may be generated by the routing of the patterns. In particular, analog signals are sensitive to pattern noise. In conventional optical isolation cards, the gap between patterns is narrowed due to irregular miter routing.

도 8a는 기존 광격리 카드에서 PCB의 패턴을 촬영한 사진이다. 불규칙한 마이터 라우팅으로 인해 패턴 간격의 감소가 발생되었을 알 수 있다. Figure 8a is a photograph of the pattern of the PCB in the conventional optical isolation card. It can be seen that the pattern spacing was caused by irregular miter routing.

도 8b는 본 고안의 일 실시예에 따라 마이터 라우팅을 실시한 PCB의 패턴을 촬영한 사진이다. 본 고안의 일 실시예에서는, 패턴 간의 간격에 대한 전체 기준에 따라 마이터 라우팅의 규칙을 설정하고, 이러한 규칙에 따라서 마이터 라우팅을 실시하였다. 도 8b에서 동그라미로 표시된 부분은, 설정된 일정한 규칙에 따라 마이터 라우팅된 예를 표시한 것이다. 본 고안의 일 실시예에 따르면, 광격리 카드의 각 서브부(10,20,30) 사이뿐만 아니라 각 서브부(10,20,30)의 내에서도 설정된 일정한 규칙에 따라서 마이터 라우팅을 실시한다.8B is a photograph of a pattern of a PCB subjected to miter routing according to an embodiment of the present invention. In an embodiment of the present invention, the rules of miter routing are set according to the overall criteria for the interval between patterns, and the miter routing is performed according to these rules. In FIG. 8B, a circled portion shows an example of miter routing according to a predetermined rule. According to one embodiment of the present invention, miter routing is performed according to a predetermined rule set not only between each sub-parts 10, 20, 30 of the optical isolation card but also within each sub-parts 10, 20, 30.

도 9는 본 고안의 일 실시예에 따라 광격리 카드의 각 서브부(10,20,30) 내에서 티어 드롭(Tear Drop)을 생성한 것을 촬영한 사진이다.FIG. 9 is a photograph of generating a tear drop in each of the sub-parts 10, 20, and 30 of the optical isolation card according to the embodiment of the present invention.

본 고안의 일 실시예에 따르면, 광격리 카드를 구성하는 각 서브부(10,20,30)의 내에서도 패턴과 패드 사이에 티어 드롭(Tear Drop)을 구성한다. 이로 인해 전달되는 신호에 노이즈가 발생되지 않고 원활히 각각의 소자로 전달될 수 있다. 기존의 광격리 카드에서는 서브부(10,20,30)의 내부에 티어 드롭이 생성되어 있지 않았으나, 본 고안의 일 실시예에서는 내부에도 티어드롭을 생성하여 노이즈가 발생되지 않도록 하였다.According to an embodiment of the present invention, a tear drop is formed between the pattern and the pad in each of the sub-parts 10, 20, and 30 constituting the optical isolation card. As a result, noise may not be generated in the transmitted signal, and thus may be smoothly transmitted to each device. In the conventional optical isolation card, a tier drop is not generated inside the sub units 10, 20, and 30, but in one embodiment of the present invention, a tier drop is also generated inside so that noise is not generated.

도 10a는 기존 광격리 카드에서 단자대의 티어 드롭을 촬영한 사진이며, 도10b는 본 고안의 일 실시예에 따라 단자대의 티어 드롭을 촬영한 사진이다.FIG. 10A is a photograph of a tier drop of a terminal block in a conventional optical isolation card, and FIG. 10B is a photograph of a tier drop of a terminal block according to an embodiment of the present invention.

기존의 광격리 카드에서는 단자대에 티어 드롭이 생성되어 있었으나, 각각의 패턴 중앙에 연결되도록 되어 있지는 않아 노이즈 발생의 우려가 있었다. 그러나, 본 고안의 일 실시예에 따르면, 단자대의 티어 드롭이 정확히 폭방향의 중앙에 오드록 변경하였다. 따라서 단자대에서 노이즈 발생의 가능성을 감소시켰다.In the conventional optical isolation card, a tier drop was generated in the terminal block, but there was a fear of noise generation because it was not connected to the center of each pattern. However, according to one embodiment of the present invention, the tier drop of the terminal block is changed to the exact aodlock in the center of the width direction. This reduces the possibility of noise generation at the terminal block.

이상에서 설명한 본 고안의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 고안이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 고안의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 실용신안등록청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed to solve the technical problem, and those skilled in the art to which the present invention belongs, various modifications, changes, additions, etc. within the spirit and scope of the present invention It will be possible to, and such modifications and changes should be considered to be within the scope of the following utility model registration claims.

도 1은 파워 스위치 어셈블리(100)에서의 전기적 회로도를 도시한 도면이다.1 illustrates an electrical circuit diagram of a power switch assembly 100.

도 2는 기존 원자력 발전용 광격리 카드의 일부 영역을 촬영한 사진이다.2 is a photograph of a portion of the conventional nuclear power isolating card for power generation.

도 3은 도 1에 도시된 기존 광격리 카드의 서브부(10,20,30)에 속하는 소자들을 배치한 배치도이다.FIG. 3 is a layout view of elements belonging to the sub-parts 10, 20, and 30 of the conventional optical isolation card shown in FIG.

도 4는 본 고안의 일 실시예에 따라 광격리 카드의 서브부(10,20,30)에 속하는 소자들을 배치한 배치도이다.4 is a layout view of arrangement of elements belonging to the sub-parts 10, 20, and 30 of the optical isolation card according to one embodiment of the present invention.

도 5는 저전압 트리거 방지회로(12)에 사용되는 저항(15)의 종류별 실험 상황을 촬영한 사진이다.FIG. 5 is a photograph showing an experimental situation of each type of resistor 15 used in the low voltage trigger prevention circuit 12.

도 6은 도 5의 실험 상황을 열화상 카메라로 촬영한 사진이다.6 is a photograph taken with a thermal imaging camera of the experimental situation of FIG. 5.

도 7은 부하 시뮬레이터(Load Simulator) 내부에 광 격리카드를 설치하였을 때 측정한 온도를 나타낸 도면이다.FIG. 7 is a diagram illustrating a temperature measured when an optical isolation card is installed in a load simulator.

도 8a는 기존 광격리 카드에서 PCB의 패턴을 촬영한 사진이다.Figure 8a is a photograph of the pattern of the PCB in the conventional optical isolation card.

도 8b는 본 고안의 일 실시예에 따라 마이터 라우팅을 실시한 PCB의 패턴을 촬영한 사진이다.8B is a photograph of a pattern of a PCB subjected to miter routing according to an embodiment of the present invention.

도 9는 본 고안의 일 실시예에 따라 광격리 카드의 각 서브부(10,20,30) 내에서 티어 드롭을 생성한 것을 촬영한 사진이다.FIG. 9 is a photograph of generating a tear drop in each of the sub-units 10, 20, and 30 of the optical isolation card according to the embodiment of the present invention.

도 10a는 기존 광격리 카드에서 단자대의 티어 드롭을 촬영한 사진이다.10A is a photograph of a tier drop of a terminal block of an existing optical isolation card.

도10b는 본 고안의 일 실시예에 따라 단자대의 티어 드롭을 촬영한 사진이다.10B is a photograph of a teardrop of a terminal block according to an embodiment of the present invention.

Claims (7)

PCB 기판; 상기 PCB 기판위에 배치되며 제어봉 코일(40)에 공급되는 3상 전압을 스위칭하는 메인 SCR(51,52,53); 상기 PCB 기판위에 배치되며 상기 메인 SCR(51,52,53)에 대하여 트리거 신호를 공급하는 서브부(10,20,30)를 포함하는 광격리 카드에 있어서,PCB substrate; A main SCR (51, 52, 53) disposed on the PCB substrate and switching a three-phase voltage supplied to the control rod coil (40); An optical isolating card disposed on the PCB substrate and including sub-parts 10, 20 and 30 for supplying a trigger signal to the main SCRs 51, 52 and 53, 상기 서브부(10,20,30)는,The sub portion 10, 20, 30, 로직 입력 신호가 입력되는 로직 입력단(90)과 그 일단이 연결되며 상기 로직 입력 신호를 광 신호로 변환하는 제 1 LED(11A)와, 상기 제 1 LED(11A)로부터의 상기 광 신호를 전기 신호로 변환하는 포토 SCR(11B)로 구성되는 제 1 포토 커플러(11);A logic input terminal 90 to which a logic input signal is input and one end thereof are connected, and the first LED 11A converts the logic input signal into an optical signal, and the optical signal from the first LED 11A is an electrical signal. A first photo coupler 11 composed of a photo SCR 11B for converting into a second field; 상기 제 1 LED(11A)의 타 단과 연결되는 포토 트랜지스터(13B)와 상기 3상 전압 중 하나의 전압과 그 일단이 연결되는 제 2 LED(13A)로 구성되는 제 2 포토 커플러(13), 상기 제 2 LED(13A)의 타단과 그 일단이 연결되는 DIAC(14), 상기 DIAC(14)의 타단과 그 일단이 연결되는 저항(15)을 포함하는 저전압 트리거 방지회로(12)를 포함하여 구성되며,A second photo coupler 13 including a photo transistor 13B connected to the other end of the first LED 11A, and a second LED 13A connected at one end thereof to one of the three-phase voltages; And a low voltage trigger prevention circuit 12 including a DIAC 14 connected to the other end of the second LED 13A and one end thereof, and a resistor 15 connected to the other end of the DIAC 14 and one end thereof. , 상기 서브부(10,20,30)를 구성하는 상기 제 1 포토 커플러(11) 및 상기 저전압 트리거 방지회로(12)를 구성하는 모든 소자들은 상기 PCB 기판의 영역 중에서 일부인 배치 영역(200) 내에 배치되되,All the elements constituting the first photo coupler 11 and the low voltage trigger prevention circuit 12 constituting the sub parts 10, 20, and 30 are disposed in the placement area 200 which is a part of the area of the PCB substrate. But 상기 저항(15)은 상기 배치 영역(200)의 일측 변에 접하여 배치되고, 상기 DIAC(14)은 상기 저항(15)이 배치되는 일측 변과 반대측에 있는 상기 배치 영역(200)의 타측 변에 접하도록 배치되며,The resistor 15 is disposed in contact with one side of the placement area 200, and the DIAC 14 is located at the other side of the placement area 200 on the side opposite to one side on which the resistor 15 is disposed. Are placed in contact with each other, 상기 저항(15)은 권선형(Wire-Wound Type) 저항인 것을 특징을 하는 광격리 카드.The resistor (15) is a light-isolating card, characterized in that the wire (Wire-Wound Type) resistance. 청구항 1에 있어서,The method according to claim 1, 상기 제 1 포토 커플러(11) 및 상기 제 2 포토 커플러(13)는 상기 배치 영역(200)의 상기 타측 변에 접하도록 배치되는 것을 특징을 하는 광격리 카드.And the first photo coupler (11) and the second photo coupler (13) are arranged to be in contact with the other side of the placement area (200). 청구항 1에 있어서,The method according to claim 1, 상기 저항(15)은 7㏀의 저항값을 가지는 것을 특징으로 하는 광격리 카드.And the resistor (15) has a resistance value of 7 kΩ. 청구항 1에 있어서,The method according to claim 1, 상기 제 1 포토 커플러(11), 제 2 포토 커플러(13), DIAC(14) 및 저항(15)을 전기적으로 연결하기 위하여, 상기 PCB 기판 위에 형성되는 패턴 및 패드를 더 포함하며,Further comprising a pattern and a pad formed on the PCB substrate to electrically connect the first photo coupler 11, the second photo coupler 13, the DIAC 14 and the resistor 15, 상기 3상 전압에 대한 상기 패턴의 두께(상기 PCB 기판을 위에서 보았을 때 상기 패턴의 폭을 말한다)는 로직 신호에 대한 상기 패턴의 두께 보다 2배 넓은 것을 특징으로 하는 광격리 카드.And the thickness of the pattern (which refers to the width of the pattern when the PCB substrate is viewed from above) with respect to the three-phase voltage is twice as wide as the thickness of the pattern with respect to a logic signal. 청구항 4에 있어서,The method according to claim 4, 상기 패턴에 대한 마이터 라우팅(Miter Routing)은, 패턴의 간격에 대한 전체 기준에 따라 미리 설정된 일정한 규칙에 의해 실시되는 것을 특징으로 하는 광격리 카드.Miter routing for the pattern is performed according to a predetermined rule set in advance according to the overall criteria for the interval of the pattern. 청구항 4에 있어서,The method according to claim 4, 상기 패턴과 상기 패드 사이에 티어 드롭(Tear Drop)을 구성하는 것을 특징으로 하는 광격리 카드.An isolating card comprising a tear drop between the pattern and the pad. 청구항 4에 있어서,The method according to claim 4, 상기 PCB 기판은 외부와의 연결을 위한 단자대를 더 포함하며,The PCB board further includes a terminal block for connecting to the outside, 상기 패턴과 상기 단자대 사이에 구성되는 티어 드롭(Tear Drop)은 상기 단자대의 폭 방향에서 정 중앙에 오도록 구성된 것을 특징으로 하는 광격리 카드.A tear drop configured between the pattern and the terminal block is a light isolation card, characterized in that configured to be centered in the width direction of the terminal block.
KR2020080010427U 2008-08-05 2008-08-05 Opto-Isolation Card KR200441688Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020080010427U KR200441688Y1 (en) 2008-08-05 2008-08-05 Opto-Isolation Card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020080010427U KR200441688Y1 (en) 2008-08-05 2008-08-05 Opto-Isolation Card

Publications (1)

Publication Number Publication Date
KR200441688Y1 true KR200441688Y1 (en) 2008-09-02

Family

ID=41646251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020080010427U KR200441688Y1 (en) 2008-08-05 2008-08-05 Opto-Isolation Card

Country Status (1)

Country Link
KR (1) KR200441688Y1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200002003U (en) 2019-03-05 2020-09-15 주식회사 리얼게인 Opto-isolation card for cedmcs in nuclear power plant

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200002003U (en) 2019-03-05 2020-09-15 주식회사 리얼게인 Opto-isolation card for cedmcs in nuclear power plant
KR200492334Y1 (en) * 2019-03-05 2020-09-18 주식회사 리얼게인 Opto-isolation card for cedmcs in nuclear power plant

Similar Documents

Publication Publication Date Title
US4964160A (en) Protector device
CN105305387B (en) The device and method of monitoring and switching load circuit
JP2012039861A (en) Energy supply device
CN110088864A (en) Low-voltage protective switch device
CN101430361A (en) Test device
KR200441688Y1 (en) Opto-Isolation Card
US20050275552A1 (en) Apparatus and method for PCB smoke and burn detection and prevention
CN101311740A (en) Electronic assembly test system
EP1573917B1 (en) Semiconductor circuit arrangement for controlling a high voltage or a high intensity current
JP5697693B2 (en) Circuit for detecting the position of a contactor in a turbine engine
US6850083B2 (en) Burn in board having a remote current sensor
JP5370250B2 (en) Manufacturing method of semiconductor device
CN217443457U (en) SG2803J driver array smelts board always
JP2000012634A (en) Method for supplying semiconductor device to substrate for burn-in test
KR101490632B1 (en) Apparatus for monitoring thermoelectric power generation system and Method for the same
Riedel et al. Current capability of press-fit contacts of IGBT modules
KR100847272B1 (en) Burn-in Board
Huesgen et al. Experimental investigation of PCB embedded 1200 V IGBT/diode power pre-package under high-humidity high-temperature reverse voltage bias
JP5811803B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN216770889U (en) Anti-interference switching board for MEMS sensor
JP7422300B2 (en) Power device monitoring system and monitoring method
KR100890963B1 (en) Burn-in Board
RU2596026C2 (en) System of linear drive with means for detection of fire
KR101454924B1 (en) PCB sample for evaluating quality
CN117590075A (en) Contact impedance testing method and system, contact testing method and testing jig

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20120725

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130820

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160819

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 10

EXPY Expiration of term