KR20040085415A - Thin film transistor array panel - Google Patents

Abstract

PURPOSE: A thin film transistor display panel is provided to minimize texture by forming organic protrusions to form data wiring, and improve response speed. CONSTITUTION: Gate wiring includes gate lines and gate electrodes(123) formed on an insulation substrate(110). A gate insulation film(140) is formed to cover the gate lines and the gate electrodes. Semiconductor layers(151,154) are formed on the gate insulation film. Ohmic contact layers(161,163,165) are formed on the semiconductor layers except a predetermined area. Data wiring includes data lines(171) partially overlapped with the ohmic contact layers and crossing the gate lines for defining a pixel area, and source and drain electrodes(173,175). A passivation film(180) is formed on the data wiring, having a contact hole(181b) exposing the drain electrode. Protrusions(280) are formed at parts corresponding to the data wiring on the passivation film, and are formed of an organic material. The protrusions make liquid crystal have linear inclination, and reduce a lateral field by reducing parasitic capacitance due to the data wiring. A pixel electrode(190) is formed on the passivation film corresponding to the pixel area, and is connected with the drain electrode through the contact hole.

Description

박막 트랜지스터 표시판{Thin film transistor array panel}Thin film transistor array panel

본 발명은 박막 트랜지스터 표시판에 관한 것이다.The present invention relates to a thin film transistor array panel.

액정 표시 장치는 일반적으로 공통 전극과 색 필터(color filter) 등이 형성되어 있는 색필터 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 박막 트랜지스터 표시판에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material into a color filter display panel on which a common electrode and a color filter are formed, and a thin film transistor array panel on which a thin film transistor and a pixel electrode are formed. By applying different potentials to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is an apparatus that represents the image.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 표시판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 연구되고 있다.However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. In order to overcome these disadvantages, various methods for widening the viewing angle have been developed. Among them, liquid crystal molecules are oriented vertically with respect to the upper and lower display panels, and a method of forming a constant incision pattern or forming protrusions on the pixel electrode and the common electrode that is opposite thereto. This is being studied.

그런데 돌기나 절개 패턴을 형성하는 방법에서는 돌기나 절개 패턴 부분으로 인하여 개구율이 떨어진다. 이를 보완하기 위하여 화소 전극을 최대한 넓게 형성하는 초고개구율 구조를 고안하였으나, 이러한 초고개구율 구조는 인접한 화소 전극 사이의 거리가 매우 가까워서 화소 전극 사이에 형성되는 측방향 전기장(lateral field)이 강하게 형성된다. 따라서 화소 전극 가장자리에 위치하는 액정들이 이 측방향 전기장에 영향을 받아 배향이 흐트러지고, 이로 인하여 텍스쳐나 빛샘이 발생하게 된다.However, in the method of forming the protrusions or the incision pattern, the opening ratio is lowered due to the protrusions or the incision pattern portion. In order to compensate for this, an ultra-high-aperture structure that forms the pixel electrode as wide as possible has been devised. However, since the distance between adjacent pixel electrodes is very close, a lateral field formed between the pixel electrodes is strongly formed. Accordingly, the liquid crystals positioned at the edges of the pixel electrodes are affected by the lateral electric field, and thus the alignment is disturbed, resulting in texture or light leakage.

상기한 문제점을 해결하기 위한 본 발명은 빠른 응답 속도 및 텍스쳐를 최소화할 수 있는 박막 트랜지스터 표시판을 제공하기 위한 것이다.The present invention for solving the above problems is to provide a thin film transistor array panel that can minimize the fast response speed and texture.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,1 is a layout view of a thin film transistor array panel for a liquid crystal display according to a first exemplary embodiment of the present invention.

도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 공통 전극 표시판의 배치도이고,2 is a layout view of a common electrode display panel of the liquid crystal display according to the first exemplary embodiment of the present invention.

도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고,3 is a layout view of a liquid crystal display according to a first exemplary embodiment of the present invention;

도 4는 도 3의 III-III'선에 대한 단면도이고,4 is a cross-sectional view taken along line III-III ′ of FIG. 3,

도 5는 도 4의 V-V'선 및 V'-V''선에 대한 단면도이고,5 is a cross-sectional view taken along line V-V 'and line V'-V' 'of FIG. 4;

도 6a 및 도 6b는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 단면도이고,6A and 6B are cross-sectional views in an intermediate step of manufacturing a thin film transistor array panel for a liquid crystal display device according to a first embodiment of the present invention.

도 7a 및 도 7b는 도 6a 및 도 6b의 다음 단계에서의 단면도이고,7A and 7B are cross-sectional views at the next stage of FIGS. 6A and 6B,

도 8a 및 도 8b는 도 7a 및 도 7b의 다음 단계에서의 단면도이고,8A and 8B are cross-sectional views at the next stage of FIGS. 7A and 7B,

도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고,9 is a layout view of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 10은 도 9의 X-X'선에 대한 단면도이고,10 is a cross-sectional view taken along line X-X 'of FIG. 9;

도 11은 도 9의 XI-XI'선 및 XI'-XI''선에 대한 단면도이고,FIG. 11 is a cross-sectional view taken along lines XI-XI ′ and XI′-XI ″ of FIG. 9;

도 12a 및 도 12b는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 단면도이고,12A and 12B are cross-sectional views in an intermediate step of manufacturing a thin film transistor array panel for a liquid crystal display according to a second exemplary embodiment of the present invention.

도 13a 및 도 13b는 도 12a 및 도 12b의 다음 단계에서의 단면도이고,13A and 13B are cross-sectional views at the next stage of FIGS. 12A and 12B,

도 14a 및 도 14b는 도 13a 및 도 13b의 다음 단계에서의 단면도이고,14A and 14B are cross-sectional views at the next stage of FIGS. 13A and 13B,

도 15a 및 도 15b는 도 14a 및 도 14b의 다음 단계에서의 단면도이고,15A and 15B are cross-sectional views at the next stage of FIGS. 14A and 14B,

도 16은 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고,16 is a layout view of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 17는 도 16의 XVII-XVII'선에 대한 단면도이고,17 is a cross-sectional view taken along line XVII-XVII ′ of FIG. 16,

도 18은 도 16의 XVIII-XVIII'선 및 XVIII'-XVIII''선에 대한 단면도이고,FIG. 18 is a cross sectional view taken along lines XVIII-XVIII ′ and XVIII′-XVIII ″ of FIG. 16;

도 19는 본 발명의 제4 실시예에 따른 액정 표시 장치의 배치도이고,19 is a layout view of a liquid crystal display according to a fourth exemplary embodiment of the present invention.

도 20은 도 19의 XX-XX'선에 대한 단면도이고,20 is a cross-sectional view taken along line XX-XX 'of FIG. 19.

도 21은 도 19의 XXI-XXI'선 및 XXI'-XXI''선에 대한 단면도이고,FIG. 21 is a cross-sectional view taken along lines XXI-XXI ′ and XXI′-XXI ″ of FIG. 19;

도 22와 도 23은 본 발명의 제5 실시예에 따른 액정 표시 장치의 단면도이고,22 and 23 are cross-sectional views of a liquid crystal display according to a fifth exemplary embodiment of the present invention.

도 24와 도 25은 본 발명의 제6 실시예에 따른 액정 표시 장치의 단면도이고,24 and 25 are cross-sectional views of a liquid crystal display according to a sixth exemplary embodiment of the present invention.

도 26와 도 27는 본 발명의 제7 실시예에 따른 액정 표시 장치의 단면도이고,26 and 27 are cross-sectional views of a liquid crystal display according to a seventh exemplary embodiment of the present invention.

도 28과 도 29은 본 발명의 제8 실시예에 따른 액정 표시 장치의 단면도이고,28 and 29 are cross-sectional views of a liquid crystal display according to an eighth exemplary embodiment of the present invention.

도 30은 본 발명의 제9 실시예에 따른 액정 표시 장치의 배치도이고,30 is a layout view of a liquid crystal display according to a ninth embodiment of the present invention;

도 31은 본 발명의 제10 실시예에 따른 액정 표시 장치의 배치도이다.31 is a layout view of a liquid crystal display according to a tenth exemplary embodiment of the present invention.

※도면의 주요 부분에 대한 부호 설명※※ Code explanation about main part of drawing ※

110, 210 : 절연 기판 140 : 게이트 절연막110, 210: insulating substrate 140: gate insulating film

121, 123, 125 : 게이트 배선 171, 173, 175, 179 : 데이터 배선121, 123, 125: gate wiring 171, 173, 175, 179: data wiring

131, 133 : 유지 전극 배선 180 : 보호막131 and 133: sustain electrode wiring 180: protective film

190 : 화소 전극 220 : 블랙 매트릭스190 pixel electrode 220 black matrix

230R, 230G, 230B : 색필터 270 : 공통 전극230R, 230G, 230B: Color filter 270: Common electrode

280 : 돌기280: protrusion

상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선 및 게이트 전극을 포함하는 게이트 배선, 게이트선 및 게이트 전극을 덮도록 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층의 소정 영역을 제외하고 반도체층 위에 형성되어 있는 저항성 접촉층, 저항성 접촉층과 일부분이 중첩하여 형성되며 게이트선과 교차하여 화소 영역을 정의하는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선, 데이터 배선 위에 형성되며 드레인 전극을 노출하는 접촉구를 가지는 보호막, 보호막 위의 데이터 배선과 대응하는 위치에 형성되어 있으며 유기 물질로 이루어져 있는 돌기, 화소 영역과 대응하는 보호막 위에 형성되어 있으며 접촉구를 통해 드레인 전극과 연결되어 있는 화소 전극을 포함한다.A thin film transistor array panel according to the present invention for achieving the above object is an insulating substrate, a gate wiring including a gate line and a gate electrode formed on the insulating substrate, a gate insulating film formed to cover the gate line and the gate electrode, the gate A semiconductor layer formed on the insulating layer and a portion of the ohmic contact layer formed on the semiconductor layer except for a predetermined region of the semiconductor layer, and a portion of the ohmic contact layer overlapping the gate line, the data line and the source electrode defining the pixel region crossing the gate line. And a data line including a drain electrode, a passivation layer formed on the data line and having a contact hole for exposing the drain electrode, a protrusion formed at a position corresponding to the data line on the passivation layer and corresponding to a pixel region. It is formed on the protective film and the contact hole Through includes a pixel electrode connected to the drain electrode.

여기서 게이트선과 동일한 층에 형성되며 게이트선과 평행한 유지 전극선, 유지 전극선의 일부분이 확대 형성되어 드레인 전극과 중첩되어 있는 유지 전극을 더 포함할 수 있다.The storage electrode line formed on the same layer as the gate line and parallel to the gate line and a portion of the storage electrode line may be enlarged to further include a storage electrode overlapping the drain electrode.

또한, 돌기와 동일한 층에 형성되며 돌기보다 높게 형성되어 있는 컬럼 스페이서를 더 포함할 수 있다. 이때 화소 전극은 절개부를 가지며 유지 전극선은 절개부와 대응하고, 돌기는 절개부에 형성되어 있는 것이 바람직하다.In addition, the protrusion may further include a column spacer formed on the same layer as the protrusion and formed higher than the protrusion. In this case, the pixel electrode has a cutout, and the storage electrode line corresponds to the cutout, and the protrusion is preferably formed at the cutout.

그리고 데이터선은 굽은 부분과 직선 부분을 가지며 직선 부분은 게이트선과 교차하고, 굽은 부분은 화소 영역 내에 위치하는 것이 바람직하다.The data line preferably has a curved portion and a straight portion, the straight portion intersects the gate line, and the curved portion is located in the pixel area.

그리고 데이터선, 드레인 전극 및 소스 전극은 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있고, 저항성 접촉층은 반도체층의 소정 영역을 제외하고 동일한 평면 패턴으로 형성되어 있는 것이 바람직하다.The data line, the drain electrode, and the source electrode are preferably formed in the same plane pattern as the ohmic contact layer, and the ohmic contact layer is preferably formed in the same plane pattern except for a predetermined region of the semiconductor layer.

그리고 돌기는 데이터선의 폭보다 넓게 형성되어 있는 것이 바람직하다.The projection is preferably formed wider than the width of the data line.

상기한 목적을 달성하기 위한 본 발명에 따른 다른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선 및 게이트 전극을 포함하는 게이트 배선, 게이트선 및 게이트 전극을 덮도록 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층의 소정 영역을 제외하고 반도체층 위에 형성되어 있는 저항성 접촉층, 저항성 접촉층과 일부분이 중첩하여 형성되며 게이트선과 교차하여 화소 영역을 정의하는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선, 데이터선, 소스 전극 및 드레인 전극 위에 형성되어 있는 제1 보호막, 제1 보호막 위에 형성되어 있는 적, 녹, 청색 색필터, 색필터 위에 형성되어 있는 제2 보호막, 제2 보호막 위에 형성되어 있는 돌기, 드레인 전극을 노출하는 접촉구를 통해 드레인 전극과 연결되어 있는 화소 전극을 포함한다.Another thin film transistor array panel according to the present invention for achieving the above object is an insulating substrate, a gate wiring including a gate line and a gate electrode formed on the insulating substrate, a gate insulating film formed to cover the gate line and the gate electrode, A semiconductor layer formed on the gate insulating layer, a resistive contact layer formed on the semiconductor layer except for a predetermined region of the semiconductor layer, and a portion of the resistive contact layer formed to overlap each other, and a data line and a source crossing the gate line to define the pixel region. A first passivation layer formed on the data line including the electrode and the drain electrode, a data line, a source electrode and a drain electrode, a red, green, blue color filter formed on the first passivation layer, and a second passivation layer formed on the color filter , A contact hole exposing the protrusion and the drain electrode formed on the second protective film Through includes a pixel electrode connected to the drain electrode.

그리고 게이트선과 동일한 층에 형성되며 게이트선과 평행한 유지 전극선, 유지 전극선의 일부분이 확대 형성되어 드레인 전극과 중첩되어 있는 유지 전극을 더 포함하는 것이 바람직하다.The semiconductor device may further include a storage electrode line formed on the same layer as the gate line and parallel to the gate line, and a portion of the storage electrode line enlarged to overlap the drain electrode.

또한, 돌기와 동일한 층에 형성되며 돌기보다 높게 형성되어 있는 컬럼 스페이서를 더 포함하는 것이 바람직하다.In addition, it is preferable to further include a column spacer formed on the same layer as the projection and formed higher than the projection.

또한, 화소 전극은 절개부를 가지며 전극선은 절개부와 대응하고, 돌기는 절개부에 형성되어 있는 것이 바람직하다.In addition, it is preferable that the pixel electrode has a cutout, the electrode line corresponds to the cutout, and the projection is formed at the cutout.

그리고 데이터선은 굽은 부분과 직선 부분을 가지며 직선 부분은 게이트선과 교차하고, 굽은 부분은 화소 영역 내에 위치하는 것이 바람직하다.The data line preferably has a curved portion and a straight portion, the straight portion intersects the gate line, and the curved portion is located in the pixel area.

그리고 데이터선, 드레인 전극 및 소스 전극은 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있고, 저항성 접촉층은 반도체층의 소정 영역을 제외하고 동일한 평면 패턴으로 형성되어 있는 것이 바람직하다.The data line, the drain electrode, and the source electrode are preferably formed in the same plane pattern as the ohmic contact layer, and the ohmic contact layer is preferably formed in the same plane pattern except for a predetermined region of the semiconductor layer.

또한, 돌기는 데이터선의 폭보다 넓게 형성되어 있는 것이 바람직하다.Further, the projection is preferably formed wider than the width of the data line.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 설명한다.Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 색필터 표시판의 배치도이고, 도 3 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 도 4는 도 3의 IV-IV'선에 대한 단면도이고, 도 5는 도 3의 V-V'선 및 V'-V''선에 대한 단면도이다.1 is a layout view of a thin film transistor array panel for a liquid crystal display according to a first embodiment of the present invention, FIG. 2 is a layout view of a color filter panel of a liquid crystal display according to a first embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along line IV-IV 'of FIG. 3, and FIG. 5 is taken along lines V-V ′ and V′-V ″ of FIG. 3. This is a cross section.

본 발명의 제1 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판과 이와 마주보고 있는 색필터 표시판 및 이들 두 표시판 사이에 주입되어 있고 그에 포함되어 있는 액정 분자의 장축이 이들 표시판에 대하여 수직으로 배향되어 있는 액정층(3)으로 이루어진다.In the liquid crystal display according to the first exemplary embodiment of the present invention, the thin film transistor array panel, the color filter panel facing each other, and the two liquid crystal display panels are injected between the two display panels, and the long axis of the liquid crystal molecules included therein is oriented perpendicular to the display panel. Consisting of a liquid crystal layer (3).

먼저, 도 1, 도 4 및 도 5를 참고로 하여 박막 트랜지스터 표시판에 대하여 좀 더 상세히 설명한다.First, the thin film transistor array panel will be described in more detail with reference to FIGS. 1, 4, and 5.

절연 기판(110) 위에 가로 방향으로 게이트선(121)이 형성되어 있고, 게이트선(121)에 돌기의 형태로 게이트 전극(123)이 연결되어 있다. 게이트선(121)의 한쪽 끝부분(125)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.The gate line 121 is formed in the horizontal direction on the insulating substrate 110, and the gate electrode 123 is connected to the gate line 121 in the form of a protrusion. One end 125 of the gate line 121 is extended in width for connection with an external circuit.

또 절연 기판(110) 위에는 유지 전극선(131)과 유지 전극(133)이 형성되어 있다. 유지 전극선(131)은 가로 방향으로 뻗어 있고 유지 전극(133)은 정사각형 또는 직사각형을 유지 전극선(131)에 대하여 45도 기울여 놓은 형태로 유지 전극선(131)에 연결되어 있다.The storage electrode line 131 and the storage electrode 133 are formed on the insulating substrate 110. The storage electrode line 131 extends in the horizontal direction and the storage electrode 133 is connected to the storage electrode line 131 in a form in which a square or a rectangle is inclined at 45 degrees with respect to the storage electrode line 131.

게이트 배선(121, 123, 125) 및 유지 전극 배선(131, 133)은 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층(211, 231, 251, 311, 331)과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층(212, 232, 252, 312, 332)의 이중층으로 형성되어 있다. 이들 게이트 배선(121, 123, 125) 및 유지 전극 배선(131, 133)은 필요에 따라서는 단일층으로 형성하거나 또는 3중층 이상으로 형성할 수도 있다.The gate wirings 121, 123, 125 and the sustain electrode wirings 131, 133 are formed of a first layer 211, 231, 251, 311, and 331 made of Cr or Mo alloy having excellent physicochemical properties, and have a small resistance. It is formed of a double layer of second layers 212, 232, 252, 312, 332 made of Al or Ag alloy or the like. These gate wirings 121, 123, 125 and sustain electrode wirings 131, 133 may be formed in a single layer or triple layers or more as needed.

게이트 배선(121, 123, 125) 및 유지 전극 배선(131, 133)의 위에는 게이트 절연막(140)이 형성되어 있다.The gate insulating layer 140 is formed on the gate wirings 121, 123, and 125 and the storage electrode wirings 131 and 133.

게이트 절연막(140) 위에는 비정질 규소 등의 반도체로 이루어진 반도체층(151, 154)이 형성되어 있다. 반도체층(151, 154)은 박막 트랜지스터의 채널을 형성하는 채널부 반도체층(154)과 데이터선(171) 아래에 위치하는 데이터선부 반도체층(151)을 포함한다.Semiconductor layers 151 and 154 made of a semiconductor such as amorphous silicon are formed on the gate insulating layer 140. The semiconductor layers 151 and 154 include a channel part semiconductor layer 154 forming a channel of the thin film transistor and a data line part semiconductor layer 151 positioned under the data line 171.

반도체층(151, 154)의 위에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(161, 163, 165)이 형성되어 있다. 저항성 접촉층(161, 163, 165)도 데이터선 아래에 위치하는 데이터선부 접촉층(161)과 소스 전극(173) 및 드레인 전극(175) 아래에 각각 위치하는 소스부 접촉층(163)과 드레인부 접촉층(165)으로 이루어져 있다.On the semiconductor layers 151 and 154, ohmic contacts 161, 163 and 165 made of a material such as n + hydrogenated amorphous silicon doped with silicide or n-type impurities at a high concentration are formed. The ohmic contacts 161, 163, and 165 also have a data line contact layer 161 positioned below the data line, a source contact layer 163 and a drain positioned below the source electrode 173 and the drain electrode 175, respectively. And a secondary contact layer 165.

저항성 접촉층(161, 163, 165) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173, 175, 179)이 형성되어 있다. 데이터 배선(171, 173, 175, 179)은 길게 뻗어 있으며 게이트선(121)과 교차하여 화소를 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)의 상부까지 연장되어 있는 소스 전극(173), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항성 접촉층(165) 상부에 형성되어 있는 드레인 전극(175)으로 이루어져 있다. 데이터선(171)의 한쪽 끝부분(179)은 외부 회로와 연결하기 위하여 폭이 확장되어 있다.Data lines 171, 173, 175, and 179 are formed on the ohmic contacts 161, 163, and 165 and the gate insulating layer 140. The data lines 171, 173, 175, and 179 extend long and cross the gate line 121 to branch the data line 171 and the data line 171 to define a pixel, and to the upper portion of the ohmic contact layer 163. An extended source electrode 173 and a drain electrode 175 separated from the source electrode 173 and formed on the ohmic contact layer 165 opposite to the source electrode 173 with respect to the gate electrode 123. have. One end 179 of the data line 171 is extended in width to connect to an external circuit.

여기서, 데이터선(171)은 화소의 길이를 주기로 하여 반복적으로 굽은 부분과 세로로 뻗은 부분이 나타나도록 형성되어 있다. 이 때, 데이터선(171)의 굽은 부분은 두 개의 직선 부분으로 이루어지며, 이들 두 개의 직선 부분 중 하나는 게이트선(121)에 대하여 45도를 이루고, 다른 한 부분은 게이트선(121)에 대하여 -45도를 이룬다. 데이터선(171)의 세로로 뻗은 부분에는 소스 전극(173)이 연결되어 있고, 이 부분이 게이트선(121) 및 유지 전극선(131)과 교차한다.Here, the data line 171 is formed such that the repeatedly bent portion and the vertically extending portion appear with a length of the pixel. At this time, the curved portion of the data line 171 consists of two straight portions, one of the two straight portions forms 45 degrees with respect to the gate line 121, and the other portion is formed on the gate line 121. To -45 degrees. The source electrode 173 is connected to a vertically extending portion of the data line 171, and the portion crosses the gate line 121 and the storage electrode line 131.

따라서, 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소 영역은 꺾인 띠 모양으로 형성된다.Therefore, the pixel region formed by the intersection of the gate line 121 and the data line 171 is formed in a band shape.

또, 드레인 전극(175)은 화소 전극(190)과 연결되는 부분이 직사각형 모양으로 넓게 확장되어서 유지 전극(133)과 중첩하고 있다. 이와 같이, 드레인 전극(175)은 유지 전극(133)과 게이트 절연막(140)만을 사이에 두고 중첩함으로써 유지 용량을 형성한다.In addition, the drain electrode 175 overlaps with the storage electrode 133 because the portion connected to the pixel electrode 190 extends in a rectangular shape. As such, the drain electrode 175 overlaps the storage electrode 133 with only the gate insulating layer 140 interposed therebetween to form the storage capacitor.

데이터 배선(171, 173, 175, 179) 위에는 유기 절연막으로 이루어진 보호막(180)이 형성되어 있다. 여기서 보호막(180)은 감광성 유기 물질을 노광 및 현상하여 형성한다. 필요에 따라서는 보호막(180)을 감광성이 없는 유기 물질을 도포하고 사진 식각 공정을 통하여 형성할 수도 있으나 감광성 유기 물질로 보호막(180)을 형성하는 것에 비하여 형성 공정이 복잡해진다.The passivation layer 180 made of an organic insulating layer is formed on the data lines 171, 173, 175, and 179. The passivation layer 180 is formed by exposing and developing the photosensitive organic material. If necessary, the passivation layer 180 may be formed by applying a photosensitive organic material and performing a photolithography process, but the forming process is more complicated than forming the passivation layer 180 using the photosensitive organic material.

보호막(180)에는 드레인 전극을 드러내는 접촉구(181b)와 데이터선의 폭이 확장되어 있는 끝부분(179)을 드러내는 접촉구(183b)가 형성되어 있다. 또, 게이트선의 폭이 확장되어 있는 끝부분(179)을 드러내는 접촉구(182b)는 보호막(180)과 함께 게이트 절연막(140)을 관통하여 형성되어 있다.In the passivation layer 180, a contact hole 181b exposing the drain electrode and a contact hole 183b exposing the end portion 179 of which the width of the data line is extended are formed. The contact hole 182b exposing the end portion 179 of which the width of the gate line is extended is formed through the gate insulating layer 140 together with the passivation layer 180.

이때, 이들 접촉구(181b, 182b, 183b)의 측벽(181a, 182a, 183a)은 기판 면에 대하여 30도에서 85도 사이의 완만한 경사를 가지거나, 계단형 프로파일(profile)을 가진다.At this time, the sidewalls 181a, 182a, and 183a of these contact holes 181b, 182b, and 183b have a gentle slope between 30 and 85 degrees with respect to the substrate surface, or have a stepped profile.

또, 이들 접촉구(181b, 182b, 183b)는 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.In addition, these contact holes (181b, 182b, 183b) may be formed in a variety of angles or circular shape, the area is not more than 2mm x 60㎛, preferably 0.5mm x 15㎛ or more.

그리고 데이터 배선(171, 173, 175)과 대응하는 보호막(180) 위에는돌기(280)가 형성되어 있다. 돌기(280)는 본 발명에 따른 박막 트랜지스터 표시판을 이용하여 액정 표시 장치를 형성할 때 주입되는 액정이 선경사를 가지도록 하여 구동시 액정의 응답 속도를 향상시킨다. 또한, 화소 전극(190)이 절개부(도시하지 않음)를 가지도록 형성되고 유지 전극 배선(131, 133)이 절개부와 대응하도록 형성될 경우 절개부에 돌기(280)가 더 형성될 수 있다.The protrusion 280 is formed on the passivation layer 180 corresponding to the data lines 171, 173, and 175. The protrusion 280 improves the response speed of the liquid crystal when the liquid crystal is injected to form a liquid crystal display when the liquid crystal display is formed using the thin film transistor array panel according to the present invention. In addition, when the pixel electrode 190 is formed to have a cutout (not shown) and the storage electrode wirings 131 and 133 are formed to correspond to the cutout, a protrusion 280 may be further formed in the cutout. .

이때 돌기(280)를 배선을 덮도록 형성하면 데이터 배선(171, 173, 175)에 의한 기생 용량을 감소시킬 수 있어 측면 필드(lateral field)를 감소시킬 수 있으므로 텍스쳐를 제거할 수 있다.In this case, if the protrusion 280 is formed to cover the wiring, the parasitic capacitance caused by the data wirings 171, 173, and 175 may be reduced, thereby reducing the lateral field, thereby removing the texture.

또한, 보호막(180) 위에는 접촉구(181b)를 통하여 드레인 전극(175)과 연결되어 있으며 화소 영역의 모양을 따라 꺾인 띠 모양으로 화소 전극(190)이 형성되어 있다. 이 때, 화소 전극(190)은 가장자리가 데이터선과 중첩할 정도로 넓게 형성되어 있어서 최대한의 개구율을 확보하고 있다.In addition, the pixel electrode 190 is formed on the passivation layer 180 through a contact hole 181b and is connected to the drain electrode 175 and has a band shape that is bent along the shape of the pixel region. At this time, the pixel electrode 190 is formed so wide that the edge overlaps the data line, thereby ensuring the maximum aperture ratio.

또 보호막(180) 위에는 접촉구(182b, 183b)를 통하여 게이트선의 끝부분(125)과 데이터선의 끝부분(179)과 각각 연결되어 있는 접촉 보조 부재(95, 97)가 형성되어 있다. 여기서, 화소 전극(190) 및 접촉 보조 부재(95, 97)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어져 있다.In addition, contact auxiliary members 95 and 97 are formed on the passivation layer 180 and are connected to the end portion 125 of the gate line and the end portion 179 of the data line through contact holes 182b and 183b, respectively. The pixel electrode 190 and the contact assistants 95 and 97 are made of indium tin oxide (ITO) or indium zinc oxide (IZO).

이제, 도 2, 도 4 및 도 5를 참고로 하여 색필터 표시판에 대하여 설명한다.Now, the color filter display panel will be described with reference to FIGS. 2, 4, and 5.

유리 등의 투명한 절연 물질로 이루어진 절연 기판(210)의 일면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청색의 색필터(230)가 형성되어 있고, 색필터(230) 위에는 유기 물질로 이루어진 오버코트막(250)이 형성되어 있다. 오버코트막(250)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있으며 절개부(271)를 가지는 공통 전극(270)이 형성되어 있다.A black matrix 220 and a red, green, and blue color filter 230 are formed on one surface of the insulating substrate 210 made of a transparent insulating material such as glass, and an organic layer is formed on the color filter 230. An overcoat layer 250 made of a material is formed. On the overcoat layer 250, a common electrode 270 made of a transparent conductive material such as ITO or IZO and having a cutout 271 is formed.

여기서 블랙 매트릭스(220)는 데이터선(171)의 굽은 부분에 대응하는 선형 부분과 데이터선(171)의 세로로 뻗은 부분 및 박막 트랜지스터 부분에 대응하는 삼각형 부분을 포함한다.The black matrix 220 includes a linear portion corresponding to the curved portion of the data line 171, a vertically extending portion of the data line 171, and a triangular portion corresponding to the thin film transistor portion.

색필터(230)는 블랙 매트릭스(220)에 의하여 구획되는 화소 열을 따라 세로로 길게 형성되어 있고 화소의 모양을 따라 주기적으로 구부러져 있다.The color filter 230 is formed vertically long along the pixel column defined by the black matrix 220, and is periodically bent along the shape of the pixel.

공통 전극(270)의 절개부(271) 역시 구부러져 있어서 굽은 화소 영역을 좌우로 양분하는 모양으로 형성되어 있다. 또, 절개부(271)의 양단은 한번 더 구부러져서 한쪽 끝은 게이트선(121)과 나란하고 다른 한쪽 끝은 데이터선(171)의 세로로 뻗은 부분과 나란하다.The cutout 271 of the common electrode 270 is also bent to form a shape that divides the curved pixel region from side to side. Both ends of the cutout 271 are bent once more so that one end is parallel to the gate line 121 and the other end is parallel to the vertically extending portion of the data line 171.

이상과 같은 구조의 박막 트랜지스터 표시판과 공통 전극 표시판을 결합하고 그 사이에 액정을 주입하여 액정층(3)을 형성하면 본 발명의 제1 실시예에 따른 액정 표시 장치의 기본 패널이 이루어진다.When the liquid crystal layer 3 is formed by combining the thin film transistor array panel and the common electrode display panel having the above structure and injecting liquid crystal therebetween, a basic panel of the liquid crystal display according to the first embodiment of the present invention is formed.

액정층(3)에 포함되어 있는 액정 분자는 화소 전극(190)과 공통 전극(270) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 하부 기판(110)과 상부 기판(210)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다. 박막 트랜지스터 기판(110)과 색필터 표시판 (210)은 화소 전극(190)이 색필터(230)와 대응하여 정확하게 중첩되도록 정렬된다. 이렇게 하면, 화소 영역은 절개부(271)에 의하여 복수의 도메인으로 분할된다. 이 때, 화소 영역은 절개부(271)에 의하여 좌우로 양분되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4개의 도메인으로 분할된다.The liquid crystal molecules included in the liquid crystal layer 3 have their directors perpendicular to the lower substrate 110 and the upper substrate 210 without an electric field applied between the pixel electrode 190 and the common electrode 270. Oriented so as to achieve negative dielectric anisotropy. The thin film transistor substrate 110 and the color filter display panel 210 are aligned such that the pixel electrode 190 accurately overlaps the color filter 230. In this way, the pixel region is divided into a plurality of domains by the cutout 271. At this time, the pixel region is divided into left and right sides by the cutout 271, but is divided into four domains in which the alignment directions of the liquid crystals are different from each other up and down with respect to the bent portion of the pixel.

액정 표시 장치는 이러한 기본 패널 양측에 편광판(도시하지 않음), 백라이트(도시하지 않음), 보상판(도시하지 않음) 등의 요소들을 배치하여 이루어진다. 이 때 편광판은 기본 패널 양측에 각각 하나씩 배치되며 그 투과축은 게이트선(121)에 대하여 나란하거나 수직을 이루도록 배치한다.The liquid crystal display is formed by disposing elements such as a polarizing plate (not shown), a backlight (not shown), and a compensation plate (not shown) on both sides of the base panel. In this case, one polarizer is disposed on each side of the base panel, and the transmission axis thereof is arranged to be parallel to or perpendicular to the gate line 121.

이상과 같은 구조로 액정 표시 장치를 형성하면 액정에 전계를 인가되었을 때 각 도메인 내의 액정이 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 그런데 이 방향은 데이터선(171)에 대하여 수직을 이루는 방향이므로 데이터선(171)을 사이에 두고 인접하는 두 화소 전극(190) 사이에서 형성되는 측방향 전계에 의하여 액정이 기울어지는 방향과 일치하는 것으로서 측방향 전계가 각 도메인의 액정 배향을 도와주게 된다.When the liquid crystal display device is formed as described above, when an electric field is applied to the liquid crystal, the liquid crystal in each domain is inclined in a direction perpendicular to the long side of the domain. However, since the direction is perpendicular to the data line 171, the direction coincides with the direction in which the liquid crystal is inclined by the lateral electric field formed between two adjacent pixel electrodes 190 with the data line 171 therebetween. As a result, the lateral electric field assists the liquid crystal alignment of each domain.

액정 표시 장치는 데이터선(171) 양측에 위치하는 화소 전극에 극성이 반대인 전압을 인가하는 점반전 구동, 열반전 구동, 2점 반전 구동 등의 반전 구동 방법을 일반적으로 사용하므로 측방향 전계는 거의 항상 발생하고 그 방향은 도메인의 액정 배향을 돕는 방향이 된다.Since the liquid crystal display generally uses inversion driving methods such as point inversion driving, thermal inversion driving, and two-point inversion driving, which apply voltages having opposite polarities to pixel electrodes positioned on both sides of the data line 171, the lateral electric field is Almost always occurs and the direction is the direction that helps the liquid crystal alignment of the domain.

또한, 편광판의 투과축을 게이트선(121)에 대하여 수직 또는 나란한 방향으로 배치하므로 편광판을 저렴하게 제조할 수 있으면서도 모든 도메인에서 액정의 배향 방향이 편광판의 투과축과 45도를 이루게 되어 빛샘이 최소화된다.In addition, since the transmission axis of the polarizing plate is disposed in the direction perpendicular to or parallel to the gate line 121, the polarizing plate can be manufactured inexpensively, but the alignment direction of the liquid crystal is 45 degrees with the transmission axis of the polarizing plate in all domains, thereby minimizing light leakage. .

다만, 데이터선(171)이 구부러지므로 배선의 길이가 증가하게 되는데, 데이터선(171)에서 굽은 부분이 50%를 차지할 경우 배선의 길이는 약 20% 증가하게 된다. 데이터선(171)의 길이가 증가할 경우 배선의 저항과 부하가 증가하게 되어 신호 왜곡이 증가하는 문제점이 있다. 그러나 초고개구율 구조에서는 데이터선(171)의 폭을 충분히 넓게 형성할 수 있고, 두꺼운 유기물 보호막(180)을 사용하므로 배선의 부하도 충분히 작아서 데이터선(171)의 길이 증가에 따른 신호 왜곡 문제는 무시할 수 있다.However, since the length of the wiring increases because the data line 171 is bent, the length of the wiring increases by about 20% when the bent portion of the data line 171 occupies 50%. When the length of the data line 171 increases, the resistance and the load of the wiring increase, thereby increasing the signal distortion. However, in the ultra-high opening ratio structure, the width of the data line 171 can be formed sufficiently wide, and since the thick organic protective film 180 is used, the load of the wiring is also small enough so that the signal distortion problem caused by the increase in the length of the data line 171 can be ignored. Can be.

이러한 구조의 액정 표시 장치에 있어서 박막 트랜지스터 표시판을 제조하는 방법에 대하여 설명한다.A method of manufacturing a thin film transistor array panel in a liquid crystal display device having such a structure will be described.

도 6a 및 도 6b는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 단면도이고, 도 7a 및 도 7b는 도 6a 및 도 6b의 다음 단계에서의 단면도이다.6A and 6B are cross-sectional views in an intermediate step of manufacturing a thin film transistor array panel for a liquid crystal display device according to a first embodiment of the present invention, and FIGS. 7A and 7B are cross-sectional views in a subsequent step of FIGS. 6A and 6B. .

먼저, 도 6a 및 도 6b에 도시한 바와 같이, Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(211, 231, 251, 311, 331)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(212, 232, 252, 312, 332)을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(110) 위에 게이트선(121, 125) 및 게이트 전극(123)을 포함하는 게이트 배선과 유지 전극선(131) 및 유지 전극(133)을 포함하는 유지 배선을 형성한다(제1 마스크).First, as shown in FIGS. 6A and 6B, the first metal layer 211, 231, 251, 311, 331 made of Cr or Mo alloy, etc., and the second metal layer 212 made of Al, Ag alloy, etc. having a small resistance, etc. , 232, 252, 312, and 332 are successively stacked by sputtering and dry or wet etching by a first photolithography process using a mask, and the gate lines 121 and 125 and the gate electrode 123 on the substrate 110. The gate wiring including the () and the storage wiring including the storage electrode line 131 and the storage electrode 133 are formed (first mask).

다음, 게이트 절연막(140), 수소화 비정질 규소층 및 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소층을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 도핑된 비정질 규소층과 비정질 규소층을 차례로 패터닝하여 채널부가 연결되어 있는 저항성 접촉층과 비정질 규소층(151, 154)을 형성한다(제2 마스크).Next, the gate insulating layer 140, the hydrogenated amorphous silicon layer, and the amorphous silicon layer doped with a high concentration of n-type impurities such as phosphorus (P) are respectively 1,500 kPa to 5,000 kPa, 500 kPa to 2,000 kPa using chemical vapor deposition. , The resistive contact layer and the amorphous silicon layer 151 and 154 having the channel portion connected by successively depositing a thickness of 300 300 to 600 Å and patterning the doped amorphous silicon layer and the amorphous silicon layer in a photolithography process using a mask. (Second mask).

이어, Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(711, 731, 751, 791)과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(712, 732, 752, 792) 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(171, 179), 소스 전극(173), 드레인 전극(175)을 포함하는 데이터 배선을 형성한다(제3 마스크).Subsequently, conductor layers such as the first metal layers 711, 731, 751, and 791 made of Cr or Mo alloys, and the second metal layers 712, 732, 752, and 792 made of Al or Ag alloys having low resistance are formed. Deposition to a thickness of 1,500 Å to 3,000 Å by a method such as sputtering, and then patterned by a photolithography process using a mask to form a data line including data lines 171, 179, source electrode 173, and drain electrode 175. To form (third mask).

이어, 소스 전극(173)과 드레인 전극(175)으로 가려지지 않은 저항성 접촉층을 식각하여 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)을 드러내고 양쪽으로 분리된 저항성 접촉층(163, 165)을 형성한다.Subsequently, the ohmic contact layer that is not covered by the source electrode 173 and the drain electrode 175 is etched to expose the semiconductor layer 154 between the source electrode 173 and the drain electrode 175, and the ohmic contact layer separated on both sides. (163, 165).

이어, 도 7a 및 도 7b에 도시한 바와 같이, 감광성 유기 절연 물질을 도포하여 보호막(180)을 형성하고, 슬릿 부분(501)을 가지는 광마스크(500)를 통하여 노광한다.Subsequently, as shown in FIGS. 7A and 7B, the photosensitive organic insulating material is coated to form the passivation layer 180, and is exposed through the photomask 500 having the slit portion 501.

이 때, 광마스크의 슬릿 부분(501)은 접촉구(181b, 182b, 183b)의 단차 문제를 완화시켜 주기 위하여 접촉구 측벽(181a, 182a, 183a)의 경사를 완만하게 하거나 계단형 프로파일을 가지도록 하기 위한 부분으로 접촉구의 측벽(181a, 182a,183a)이 될 부분에 대응하도록 배치한다.At this time, the slit portion 501 of the photomask smoothes the slope of the contact sidewalls 181a, 182a, 183a or has a stepped profile in order to alleviate the step problem of the contact holes 181b, 182b, and 183b. The sidewalls 181a, 182a, and 183a of the contact hole are disposed to correspond to the parts to be the parts to be used.

이와 같이 슬릿 부분(501)을 가지는 광마스크를 통하여 보호막(180)을 노광하면 도 7a 및 도 7b에 도시한 바와 같이, 보호막(180)의 접촉구(181b, 182b, 183b)가 될 부분은 모두 감광되고 접촉구의 측벽(181a, 182a, 183a)이 될 부분은 부분적으로 감광된다. 감광되었다 함은 빛에 의하여 폴리머가 분해된 것을 의미한다.As described above, when the passivation layer 180 is exposed through the photomask having the slit portion 501, as shown in FIGS. 7A and 7B, all portions of the passivation layer 180 to be the contact holes 181b, 182b, and 183b are all. The portion that is to be exposed and to be the side walls 181a, 182a, and 183a of the contact hole is partially exposed. Photosensitive means that the polymer is decomposed by light.

이어서, 보호막(180)을 현상하여 접촉구(181b, 182b, 183b)와 그 측벽(181a, 182a, 183a)을 형성한다(제4 마스크).Next, the protective film 180 is developed to form contact holes 181b, 182b, and 183b and sidewalls 181a, 182a, and 183a (fourth mask).

도 8a 및 도 8b에 도시한 바와 같이, 보호막(180) 위에 유기 물질을 도포하여 돌기용 유기막을 형성한다. 이후 돌기용 유기막을 마스크를 이용한 사진 식각 공정으로 패터닝하여 돌기(280)를 형성한다. 돌기(280)는 데이터 배선(171, 173, 175)과 대응하는 부분에 형성한다(제5 마스크).As shown in FIGS. 8A and 8B, an organic material is coated on the passivation layer 180 to form an organic layer for protrusions. Thereafter, the projection organic layer is patterned by a photolithography process using a mask to form the projection 280. The protrusion 280 is formed in a portion corresponding to the data lines 171, 173, and 175 (fifth mask).

다음, 도 4 및 도 5에 도시한 바와 같이, 접촉구(181b, 182b, 183b)를 통해 노출되어 있는 배선의 제2 금속층(252, 752, 792)을 식각하여 제거하고, ITO 또는 IZO를 400 Å 내지 500 Å 두께로 증착하고 사진 식각하여 화소 전극(190)과 접촉 보조 부재(95, 97)를 형성한다(제6 마스크).Next, as shown in FIGS. 4 and 5, the second metal layers 252, 752, and 792 of the wiring exposed through the contact holes 181b, 182b, and 183b are etched and removed, and the ITO or IZO is 400 removed. The substrate is deposited to have a thickness of about Å to about 500 Å and photo-etched to form the pixel electrode 190 and the contact auxiliary members 95 and 97 (a sixth mask).

이러한 방법은 6매의 마스크를 이용하는 제조 방법이지만, 5매 마스크를 이용해서도 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조할 수 있다. 이에 대하여 도 9 내지 도 14b를 참조하여 상세하게 설명한다.Such a method is a manufacturing method using six masks, but a thin film transistor array panel for a liquid crystal display device according to the present invention can also be manufactured using five masks. This will be described in detail with reference to FIGS. 9 to 14B.

도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고,9 is a layout view of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 10은 도 9의 X-X'선에 대한 단면도이고, 도 11은 도 9의 XI-XI'선 및 XI'-XI''선에 대한 단면도이다.FIG. 10 is a cross-sectional view taken along the line X-X 'of FIG. 9, and FIG. 11 is a cross-sectional view taken along the line XI-XI' and XI'-XI '' of FIG.

제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판은 5매 마스크 공정으로 제조한 것으로서 6매 마스크 공정으로 제조한 박막 트랜지스터 표시판에 비하여 다음과 같은 특징을 가진다.The thin film transistor array panel for a liquid crystal display according to the second exemplary embodiment is manufactured by a five-sheet mask process and has the following characteristics as compared with the thin film transistor array panel manufactured by a six-sheet mask process.

데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175)을 포함하는 데이터 배선 아래에 이와 실질적으로 동일한 패턴으로 접촉층(161, 163, 165, 169)이 형성되어 있고, 소스 전극(173)과 드레인 전극(175) 사이의 채널부가 연결되어 있는 것을 제외하고 비정질 규소층(151, 154, 159)도 데이터 배선과 실질적으로 동일한 패턴을 가진다.The contact layers 161, 163, 165, and 169 are formed under a data line including the data lines 171 and 179, the source electrode 173, and the drain electrode 175 in a substantially same pattern. The amorphous silicon layers 151, 154, and 159 also have substantially the same pattern as the data lines except that the channel portion between the 173 and the drain electrode 175 is connected.

그러면 이러한 구조적 특징을 가지는 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다.Next, a method of manufacturing a thin film transistor array panel having such structural features will be described.

도 12a 및 도 12b는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 단면도이고, 도 13a 및 도 13b는 도 12a 및 도 12b의 다음 단계에서의 단면도이고, 도 14a 및 도 14b는 도 13a 및 도 13b의 다음 단계에서의 단면도이다.12A and 12B are cross-sectional views at an intermediate stage of manufacturing a thin film transistor array panel for a liquid crystal display according to a second exemplary embodiment of the present invention, and FIGS. 13A and 13B are cross-sectional views at a next stage of FIGS. 12A and 12B. 14A and 14B are cross-sectional views at the next step of FIGS. 13A and 13B.

먼저, 도 12a 및 12b에 도시한 바와 같이, Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(211, 231, 251, 311, 331)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(212, 232, 252, 312, 332)을 스퍼터링 따위의 방법으로 연속 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(110) 위에 게이트선(121, 125) 및 게이트 전극(123)을 포함하는 게이트 배선과 유지 전극선(131) 및 유지 전극(133)을 포함하는 유지 배선을 형성한다 (제1 마스크).First, as shown in FIGS. 12A and 12B, the first metal layers 211, 231, 251, 311, and 331 made of Cr or Mo alloys, etc., and the second metal layers 212 made of Al or Ag alloys having a small resistance, etc. 232, 252, 312, and 332 are successively stacked by a method such as sputtering, and dry or wet etched by the first photolithography process using a mask, so that the gate lines 121, 125 and the gate electrode 123 are formed on the substrate 110. And a storage wiring including the gate wiring and the storage electrode line 131 and the storage electrode 133, respectively (first mask).

다음, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소층(150), n형 불순물이 고농도로 도핑된 비정질 규소로 이루어진 접촉층(160)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 Cr 또는 Mo 합금 등으로 이루어지는 제1 금속층(701)과 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2 금속층(702)을 스퍼터링 따위의 방법으로 연속 적층하고, 그 위에 감광막(PR)을 1㎛ 내지 2㎛의 두께로 도포한다.Next, the gate insulating layer 140 made of silicon nitride, the amorphous silicon layer 150, and the contact layer 160 made of amorphous silicon doped with a high concentration of n-type impurities were respectively used in a chemical vapor deposition method of 1,500 kPa to 5,000 kPa, Continuous deposition is carried out at a thickness of 500 kPa to 2,000 kPa, 300 kPa to 600 kPa, and then the first metal layer 701 made of Cr or Mo alloy or the like and the second metal layer 702 made of Al or Ag alloy having a small resistance are formed. It is continuously laminated by a method such as sputtering, and the photosensitive film PR is applied thereon with a thickness of 1 µm to 2 µm.

그 후, 마스크를 통하여 감광막(PR)을 노광하여, 도 11a 및 11b에 도시한 바와 같이, 두께 전체가 감광된 부분과 두께의 일부만 감광된 부분을 가지는 감광막 패턴(PR)을 형성한다.Thereafter, the photoresist film PR is exposed through a mask to form the photoresist pattern PR having a portion where the entire thickness is exposed and a portion where only a part of the thickness is exposed, as shown in FIGS. 11A and 11B.

이어서 감광막(PR)을 현상하면 박막 트랜지스터의 채널부, 즉 소스 전극(173)과 드레인 전극(175) 사이에 위치한 부분은 데이터 배선이 형성될 부분(데이터 배선부)에 위치한 부분보다 두께가 작게 되고, 기타 부분의 감광막은 모두 제거된다. 이 때, 채널부에 남아 있는 감광막의 두께와 데이터 배선부에 남아 있는 감광막의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 전자의 두께를 후자의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다 (제2 마스크).Subsequently, when the photoresist film PR is developed, the channel portion of the thin film transistor, that is, the portion located between the source electrode 173 and the drain electrode 175 has a smaller thickness than the portion located at the portion where the data wiring is to be formed (data wiring portion). All other parts of the photoresist are removed. At this time, the ratio of the thickness of the photoresist remaining on the channel portion to the thickness of the photoresist remaining on the data wiring portion should be different depending on the process conditions in the etching process, which will be described later. It is preferable to set it as it, for example, it is good that it is 4,000 Pa or less (2nd mask).

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 도 11a 및 도 11b에서와 같이 슬릿(slit)을 이용하거나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.As such, there may be various methods of varying the thickness of the photoresist layer according to the position. As shown in FIGS. 11A and 11B, a slit, a lattice-shaped pattern, or a translucent film are used.

이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.In this case, the line width of the pattern located between the slits, or the interval between the patterns, that is, the width of the slits, is preferably smaller than the resolution of the exposure apparatus used for exposure. A thin film having a thickness or a thin film may be used.

이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막을 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.When the light is irradiated to the photosensitive film through such a mask, the polymers are completely decomposed at the part directly exposed to the light, and the polymers are not completely decomposed because the amount of light is small at the part where the slit pattern or the translucent film is formed. In the area covered by, the polymer is hardly decomposed. Subsequently, when the photoresist film is developed, only a portion where the polymer molecules are not decomposed is left, and a thin photoresist film may be left at a portion where the light is not irradiated at a portion less irradiated with light. In this case, if the exposure time is extended, all molecules are decomposed, so it should not be so.

이러한 얇은 두께의 감광막은 리플로우가 가능한 물질로 이루어진 감광막을 도포하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크를 사용하여 노광한 다음, 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.This thin photoresist film is applied using a conventional mask that is coated with a photoresist film made of a reflowable material and divided into a part that can completely transmit light and a part that can't completely transmit light, and then develop and ripple. It can also be formed by letting a part of the photosensitive film flow to the part which does not remain by making it low.

이어, 감광막 패턴(PR) 및 그 하부의 막들, 즉 제1 및 제2 금속층(701, 702), 접촉층(160) 및 반도체층(150)에 대한 식각을 진행한다. 이때, 데이터 배선부에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부에는 반도체층만 남아 있어야 하며, 나머지 부분에는 위의 3개 층(150, 160, 701, 702)이 모두 제거되어 게이트 절연막(140)이 드러나야 한다.Subsequently, etching is performed on the photoresist pattern PR and the lower layers thereof, that is, the first and second metal layers 701 and 702, the contact layer 160, and the semiconductor layer 150. In this case, the data line and the layers under the data line remain in the data line part, only the semiconductor layer should remain in the channel part, and all three layers 150, 160, 701, and 702 are removed from the gate part. The insulating layer 140 should be exposed.

먼저, 노출되어 있는 제1 및 제2 금속층(701, 702)을 제거하여 그 하부의 중간층(160)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 제1 및 제2 금속층(701, 702)은 식각되고 감광막 패턴(PR)은 거의 식각되지 않는 조건 하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 금속층(701, 702)만을 식각하고 감광막 패턴(PR)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(PR)도 함께 식각되는 조건 하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 채널부 감광막의 두께를 두껍게 하여 이 과정에서 채널부 감광막이 제거되어 그 아래의 제2 금속층(702)이 드러나는 일이 생기지 않도록 한다.First, the exposed first and second metal layers 701 and 702 are removed to expose the lower intermediate layer 160. In this process, both a dry etching method and a wet etching method may be used. In this case, the first and second metal layers 701 and 702 may be etched and the photoresist pattern PR may be hardly etched. However, in the case of dry etching, it is difficult to find a condition in which only the metal layers 701 and 702 are etched and the photoresist pattern PR is not etched, so that the photoresist pattern PR may also be etched together. In this case, the thickness of the channel photoresist film is thicker than that of the wet etching so that the channel photoresist film is removed in this process so that the second metal layer 702 beneath it is not exposed.

이렇게 하면, 채널부 및 데이터 배선부의 제1 및 제2 금속층(701, 702)만이 남고 기타 부분의 제1 및 제2 금속층(701, 702)은 모두 제거되어 그 하부의 접촉층(160)이 드러난다.In this way, only the first and second metal layers 701 and 702 of the channel portion and the data wiring portion remain, and the first and second metal layers 701 and 702 of the other portions are all removed to expose the underlying contact layer 160. .

이어, 기타 부분의 노출된 접촉층(160) 및 그 하부의 비정질 규소층(150)을 채널부 감광막과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(PR)과 접촉층(160) 및 반도체층(150)(반도체층과 접촉층은 식각 선택성이거의 없음)이 동시에 식각되며 게이트 절연막(140)은 식각되지 않는 조건 하에서 행하여야 하며, 특히 감광막 패턴(PR)과 반도체층(150)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 식각율로 두 막을 식각할 수 있다. 감광막 패턴(PR)과 반도체층(150)에 대한 식각율이 동일한 경우 채널부 감광막의 두께는 반도체층(150)과 중간층(160)의 두께를 합한 것과 같거나 그보다 작아야 한다.Subsequently, the other portions of the exposed contact layer 160 and the lower portion of the amorphous silicon layer 150 are simultaneously removed by the dry etching method together with the channel portion photoresist. At this time, the etching is performed under the condition that the photoresist pattern PR, the contact layer 160 and the semiconductor layer 150 (the semiconductor layer and the contact layer have almost no etching selectivity) are simultaneously etched and the gate insulating layer 140 is not etched. In particular, the etching ratio of the photoresist pattern PR and the semiconductor layer 150 is preferably equal. For example, by using a mixed gas of SF6 and HCl or a mixed gas of SF6 and O2, the two films can be etched at almost the same etching rate. When the etch rates for the photoresist pattern PR and the semiconductor layer 150 are the same, the thickness of the channel portion photoresist should be equal to or smaller than the sum of the thicknesses of the semiconductor layer 150 and the intermediate layer 160.

이렇게 하면, 채널부의 감광막이 제거되어 제2 금속층(702)이 드러나고, 기타 부분의 접촉층(160) 및 반도체층(150)이 제거되어 그 하부의 게이트 절연막(140)이 드러난다. 한편, 데이터 배선부의 감광막 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체층 패턴(151, 154, 159)이 완성된다.In this way, the photoresist of the channel portion is removed to expose the second metal layer 702, and the contact layer 160 and the semiconductor layer 150 of the other portions are removed to expose the gate insulating layer 140 below. On the other hand, since the photoresist of the data wiring portion is also etched, the thickness becomes thin. In this step, the semiconductor layer patterns 151, 154, and 159 are completed.

이어 애싱(ashing)을 통하여 채널부(C)의 제2 금속층(702)의 표면에 남아 있는 감광막 찌꺼기를 제거한다.Subsequently, ashing of the photoresist film remaining on the surface of the second metal layer 702 of the channel part C is removed through ashing.

다음, 도 13a 및 13b에 도시한 바와 같이 채널부의 제1 및 제2 금속층(701, 702) 및 그 아래의 접촉층(160)을 식각하여 제거한다. 이 때, 식각은 제1 및 제2 금속층(701, 702)과 접촉층(160) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 제1 및 제2 금속층(701, 702)에 대해서는 습식 식각으로, 접촉층(160)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 제1 및 제2 금속층(701, 702)과 접촉층(160)의 식각 선택비가 큰 조건 하에서 식각을 행하는 것이 바람직하다. 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부에 남는 반도체 패턴(154)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 제1 및 제2 금속층(701, 702)은 언더컷이 발생하나, 건식 식각되는 접촉층(160)은 언더컷이 거의 발생하지 않으므로 계단 모양으로 만들어진다. 접촉층(160a, 160b) 및 반도체 패턴(151a, 151b)을 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 채널부 반도체 패턴(154)을 남길 수 있다.Next, as illustrated in FIGS. 13A and 13B, the first and second metal layers 701 and 702 and the contact layer 160 under the channel portion are etched and removed. In this case, the etching may be performed only by dry etching with respect to both the first and second metal layers 701 and 702 and the contact layer 160, and by wet etching with respect to the first and second metal layers 701 and 702. The layer 160 may be performed by dry etching. In the former case, the etching is preferably performed under the condition that the etching selectivity of the first and second metal layers 701 and 702 and the contact layer 160 is large. This is because it is difficult to find the etching end point when the etching selectivity is not large, and thus it is not easy to adjust the thickness of the semiconductor pattern 154 remaining in the channel portion. In the latter case of alternating wet etching and dry etching, the first and second metal layers 701 and 702 which are wet etched have undercuts, but the dry etching contact layer 160 has almost no undercut. Is made. Examples of the etching gas used to etch the contact layers 160a and 160b and the semiconductor patterns 151a and 151b include a mixture of CF4 and HCl or a mixture of CF4 and O2. The channel semiconductor pattern 154 may be left in a uniform thickness.

이렇게 하면, 소스 전극(173)과 드레인 전극(175)이 분리되면서 데이터 배선(171, 173, 175, 179)과 그 하부의 접촉층 패턴(161, 163, 165, 169)이 완성된다.In this way, the source electrode 173 and the drain electrode 175 are separated to complete the data lines 171, 173, 175, and 179 and the contact layer patterns 161, 163, 165, and 169 thereunder.

다음, 도 14a 및 도 14b에 도시한 바와 같이, 감광성 유기 절연 물질을 도포하여 보호막(180)을 형성하고, 슬릿 부분(501)을 가지는 광마스크(500)를 통하여 노광한다.Next, as shown in FIGS. 14A and 14B, the photosensitive organic insulating material is coated to form the passivation layer 180 and exposed through the photomask 500 having the slit portion 501.

이 때, 광마스크의 슬릿 부분(501)은 접촉구(181b, 182b, 183b)의 단차를 문제를 완화시켜 주기 위하여 접촉구 측벽(181a, 182a, 183a)의 경사를 완만하게 하거나 계단형 프로파일을 가지도록 하기 위한 부분으로 접촉구의 측벽(181a, 182a, 183a)이 될 부분에 대응하도록 배치한다.At this time, the slit portion 501 of the photomask smoothes the inclination of the contact sidewalls 181a, 182a, and 183a or reduces the stepped profile to alleviate the problem of the steps of the contact holes 181b, 182b, and 183b. In order to have it, it arrange | positions so that it may correspond to the part used as the side wall 181a, 182a, 183a of a contact hole.

이와 같이 슬릿 부분(501)을 가지는 광마스크를 통하여 보호막(180)을 노광하면 도 14a 및 도 14b에 도시한 바와 같이, 보호막(180)의 접촉구(181b, 182b, 183b)가 될 부분은 모두 감광되고 접촉구의 측벽(181a, 182a, 183a)이 될 부분은부분적으로 감광된다.When the passivation layer 180 is exposed through the photomask having the slit portion 501 as described above, as shown in FIGS. 14A and 14B, all of the portions to be the contact holes 181b, 182b, and 183b of the passivation layer 180 are all. The portion that is to be exposed and to be the side walls 181a, 182a, and 183a of the contact hole is partially exposed.

이어서, 보호막(180)을 현상하여 접촉구(181b, 182b, 183b)와 그 측벽(181a, 182a, 183a)을 형성한다(제3 마스크).Next, the passivation layer 180 is developed to form contact holes 181b, 182b, and 183b and sidewalls 181a, 182a, and 183a (third mask).

보호막(180)은 감광성이 없는 유기 물질로 형성할 수도 있으나, 이 경우에는 접촉구(181b, 182b, 183b) 형성을 위하여 사진 식각 공정을 사용하여야 한다.The passivation layer 180 may be formed of an organic material having no photosensitivity, but in this case, a photolithography process should be used to form the contact holes 181b, 182b, and 183b.

다음, 도 15a 및 도 15b에 도시한 바와 같이, 접촉구(181b, 182b, 183b)를 통해 노출되어 있는 배선의 제2 금속층(252, 752, 792)을 식각하여 제거하고, 유기 물질을 도포하여 돌기용 유기막을 형성한다. 돌기용 유기막을 마스크를 이용한 사진 식각 공정으로 패터닝하여 돌기(280)를 형성한다(제4 마스크). 돌기(280)는 유지 전극 배선(131, 133), 데이터 배선(171, 173, 175)와 대응하며 이들을 덮도록 형성한다.Next, as shown in FIGS. 15A and 15B, the second metal layers 252, 752, and 792 of the wiring exposed through the contact holes 181b, 182b, and 183b are etched and removed, and an organic material is applied to the same. An organic film for protrusions is formed. The projection organic layer is patterned by a photolithography process using a mask to form the projection 280 (fourth mask). The protrusion 280 is formed to correspond to and cover the sustain electrode wirings 131 and 133 and the data wirings 171, 173, and 175.

도 10 및 도 11에 도시한 바와 같이, 보호막(180) 위에 ITO 또는 IZO를 400 Å 내지 500 Å 두께로 증착하고 사진 식각하여 화소 전극(190)과 접촉 보조 부재(95, 97)를 형성한다(제5 마스크).As shown in FIGS. 10 and 11, ITO or IZO is deposited on the passivation layer 180 to a thickness of 400 kHz to 500 kHz and photo-etched to form the pixel electrode 190 and the contact assistants 95 and 97 ( Fifth mask).

이때, 화소 전극(190) 및 접촉 보조 부재(95, 97)를 IZO로 형성하는 경우에는 식각액으로 크롬 식각액을 사용할 수 있어서 이들을 형성하기 위한 사진 식각 과정에서 접촉구를 통해 드러난 데이터 배선이나 게이트 배선 금속이 부식되는 것을 방지할 수 있다. 이러한 크롬 식각액으로는 (HNO3/(NH4)2Ce(NO3)6/H2O) 등이 있다. 또한, 접촉부의 접촉 저항을 최소화하기 위해서는 IZO를 상온에서 200℃ 이하의 범위에서 적층하는 것이 바람직하며, IZO 박막을 형성하기 위해 사용하는 표적(target)은 In2O3 및 ZnO를 포함하는 것이 바람직하며, ZnO의 함유량은 15-20 at% 범위인 것이 바람직하다.In this case, when the pixel electrode 190 and the contact auxiliary members 95 and 97 are formed of IZO, the chromium etchant may be used as an etchant, and thus the data wiring or the gate wiring metal exposed through the contact hole in the photolithography process for forming the pixel electrode 190 and the contact auxiliary members 95 and 97. This can prevent corrosion. Such chromium etchant includes (HNO 3 / (NH 4) 2 Ce (NO 3) 6 / H 2 O). In addition, in order to minimize the contact resistance of the contact portion, it is preferable to stack IZO in a range of 200 ° C. or less at room temperature, and a target used to form the IZO thin film preferably includes In 2 O 3 and ZnO, and ZnO The content of is preferably in the range of 15-20 at%.

한편, ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉구(181b, 182b, 183b)를 통해 드러난 금속막의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.On the other hand, it is preferable to use nitrogen as a gas used in the pre-heating process before laminating ITO or IZO, which is a metal oxide film on top of the metal film exposed through the contact holes 181b, 182b, and 183b. This is to prevent the formation.

위의 제1 및 제2 실시예에서는 색필터가 공통 전극 표시판에 형성되어 있으나 이와 달리 박막 트랜지스터 기판에 형성될 수도 있다. 이러한 구조에 대하여 제3 내지 제8 실시예로서 설명한다.In the first and second embodiments, the color filter is formed on the common electrode display panel. Alternatively, the color filter may be formed on the thin film transistor substrate. This structure will be described as the third to eighth embodiments.

도 16은 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고, 도 17은 도 16의 XVII-XVII'선에 대한 단면도이고, 도 18은 도 16의 XVIII-XVIII'선 및 XVIII'-XVIII''선에 대한 단면도이다.FIG. 16 is a layout view of a liquid crystal display according to a third exemplary embodiment of the present invention, FIG. 17 is a cross-sectional view taken along line XVII-XVII ′ of FIG. 16, and FIG. 18 is a line XVIII-XVIII ′ and XVIII′- of FIG. 16. Sectional view of the XVIII '' line.

먼저, 박막 트랜지스터 표시판에 대하여 상세히 설명한다.First, the thin film transistor array panel will be described in detail.

절연 기판(110) 위에 가로 방향으로 게이트선(121)이 형성되어 있고, 게이트선(121)에 돌기의 형태로 게이트 전극(123)이 연결되어 있다. 게이트선(121)의 한쪽 끝부분(125)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.The gate line 121 is formed in the horizontal direction on the insulating substrate 110, and the gate electrode 123 is connected to the gate line 121 in the form of a protrusion. One end 125 of the gate line 121 is extended in width for connection with an external circuit.

또 절연 기판(110) 위에는 유지 전극선(131)과 유지 전극(133)이 형성되어 있다. 유지 전극선(131)은 가로 방향으로 뻗어 있고 유지 전극(133)은 정사각형 또는 직사각형을 유지 전극선(131)에 대하여 45도 기울여 놓은 형태로 유지 전극선(131)에 연결되어 있다.The storage electrode line 131 and the storage electrode 133 are formed on the insulating substrate 110. The storage electrode line 131 extends in the horizontal direction and the storage electrode 133 is connected to the storage electrode line 131 in a form in which a square or a rectangle is inclined at 45 degrees with respect to the storage electrode line 131.

게이트 배선(121, 123, 125) 및 유지 전극 배선(131, 133)은 물리 화학적특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층(211, 231, 251, 311, 331)과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층(212, 232, 252, 312, 332)의 이중층으로 형성되어 있다. 이들 게이트 배선(121, 123, 125) 및 유지 전극 배선(131, 133)은 필요에 따라서는 단일층으로 형성하거나 또는 3중층 이상으로 형성할 수도 있다.The gate wirings 121, 123, 125 and the sustain electrode wirings 131, 133 are formed of a first layer 211, 231, 251, 311, and 331 made of Cr or Mo alloy having excellent physical and chemical properties, and have a small resistance. It is formed of a double layer of second layers 212, 232, 252, 312, 332 made of Al or Ag alloy or the like. These gate wirings 121, 123, 125 and sustain electrode wirings 131, 133 may be formed in a single layer or triple layers or more as needed.

게이트 배선(121, 123, 125) 및 유지 전극 배선(131, 133)의 위에는 게이트 절연막(140)이 형성되어 있다.The gate insulating layer 140 is formed on the gate wirings 121, 123, and 125 and the storage electrode wirings 131 and 133.

게이트 절연막(140) 위에는 비정질 규소 등의 반도체로 이루어진 반도체층(151, 154)이 형성되어 있다. 반도체층(151, 154)은 박막 트랜지스터의 채널을 형성하는 채널부 반도체층(154)과 데이터선(171) 아래에 위치하는 데이터선부 반도체층(151)을 포함한다.Semiconductor layers 151 and 154 made of a semiconductor such as amorphous silicon are formed on the gate insulating layer 140. The semiconductor layers 151 and 154 include a channel part semiconductor layer 154 forming a channel of the thin film transistor and a data line part semiconductor layer 151 positioned under the data line 171.

반도체층(151, 154)의 위에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(161, 163, 165)이 형성되어 있다. 저항성 접촉층(161, 163, 165)도 데이터선 아래에 위치하는 데이터선부 접촉층(161)과 소스 전극(173) 및 드레인 전극(175) 아래에 각각 위치하는 소스부 접촉층(163)과 드레인부 접촉층(165)으로 이루어져 있다.On the semiconductor layers 151 and 154, ohmic contacts 161, 163 and 165 made of a material such as n + hydrogenated amorphous silicon doped with silicide or n-type impurities at a high concentration are formed. The ohmic contacts 161, 163, and 165 also have a data line contact layer 161 positioned below the data line, a source contact layer 163 and a drain positioned below the source electrode 173 and the drain electrode 175, respectively. And a secondary contact layer 165.

저항성 접촉층(161, 163, 165) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173, 175, 179)이 형성되어 있다. 데이터 배선(171, 173, 175, 179)은 길게 뻗어 있으며 게이트선(121)과 교차하여 화소를 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)의 상부까지 연장되어 있는 소스전극(173), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항성 접촉층(165) 상부에 형성되어 있는 드레인 전극(175)으로 이루어져 있다. 데이터선(171)의 한쪽 끝부분(179)은 외부 회로와 연결하기 위하여 폭이 확장되어 있다.Data lines 171, 173, 175, and 179 are formed on the ohmic contacts 161, 163, and 165 and the gate insulating layer 140. The data lines 171, 173, 175, and 179 extend long and cross the gate line 121 to branch the data line 171 and the data line 171 to define a pixel, and to the upper portion of the ohmic contact layer 163. An extended source electrode 173 and a drain electrode 175 separated from the source electrode 173 and formed on the ohmic contact layer 165 opposite to the source electrode 173 with respect to the gate electrode 123. have. One end 179 of the data line 171 is extended in width to connect to an external circuit.

여기서, 데이터선(171)은 화소의 길이를 주기로 하여 반복적으로 굽은 부분과 세로로 뻗은 부분이 나타나도록 형성되어 있다. 이 때, 데이터선(171)의 굽은 부분은 두 개의 직선 부분으로 이루어지며, 이들 두 개의 직선 부분 중 하나는 게이트선(121)에 대하여 실질적으로 45도를 이루고, 다른 한 부분은 게이트선(121)에 대하여 실질적으로 -45도를 이룬다. 데이터선(171)의 세로로 뻗은 부분에는 소스 전극(173)이 연결되어 있고, 이 부분이 게이트선(121) 및 유지 전극선(131)과 교차한다.Here, the data line 171 is formed such that the repeatedly bent portion and the vertically extending portion appear with a length of the pixel. At this time, the curved portion of the data line 171 is composed of two straight portions, one of the two straight portions is substantially 45 degrees with respect to the gate line 121, the other portion is the gate line 121 Is substantially -45 degrees relative to The source electrode 173 is connected to a vertically extending portion of the data line 171, and the portion crosses the gate line 121 and the storage electrode line 131.

따라서, 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소 영역은 꺾인 띠 모양으로 형성된다.Therefore, the pixel region formed by the intersection of the gate line 121 and the data line 171 is formed in a band shape.

또, 드레인 전극(175)은 화소 전극(190)과 연결되는 부분이 직사각형 모양으로 넓게 확장되어서 유지 전극(133)과 중첩하고 있다. 이와 같이, 드레인 전극(175)은 유지 전극(133)과 게이트 절연막(140)만을 사이에 두고 중첩함으로써 유지 용량을 형성한다.In addition, the drain electrode 175 overlaps with the storage electrode 133 because the portion connected to the pixel electrode 190 extends in a rectangular shape. As such, the drain electrode 175 overlaps the storage electrode 133 with only the gate insulating layer 140 interposed therebetween to form the storage capacitor.

데이터 배선(171, 173, 175, 179) 위에는 질화규소 등의 무기 절연 물질로 이루어진 제1 보호막(801)이 형성되어 있다.A first passivation layer 801 made of an inorganic insulating material such as silicon nitride is formed on the data lines 171, 173, 175, and 179.

제1 보호막(801) 위에는 적색, 녹색 및 청색의 색필터(230R, 230G, 230B)가형성되어 있다. 색필터(230R, 230G, 230B)는 각각 데이터선(171)에 의하여 구획되는 화소 열을 따라 세로로 길게 형성되어 있고 화소의 모양을 따라 주기적으로 구부러져 있다. 또한, 색필터(230R, 230G, 230B)는 이웃하는 색필터(230R, 230G, 230B)가 데이터선(171) 위에서 서로 부분적으로 중첩되어 있어서 데이터선(171) 위에서 언덕을 이루고 있다.Red, green, and blue color filters 230R, 230G, and 230B are formed on the first passivation layer 801. The color filters 230R, 230G, and 230B are formed to be vertically long along the pixel columns partitioned by the data lines 171, and are periodically bent along the shape of the pixels. In the color filters 230R, 230G, and 230B, neighboring color filters 230R, 230G, and 230B partially overlap each other on the data line 171 to form a hill on the data line 171.

색필터(230R, 230G, 230B) 위에는 감광성 유기 물질로 이루어진 제2 보호막(802)이 형성되어 있다. 제2 보호막(802)도 색필터(230R, 230G, 230B)의 중첩에 의하여 형성된 언덕을 타고 넘으면서 언덕을 이루고 있다.A second passivation layer 802 made of a photosensitive organic material is formed on the color filters 230R, 230G, and 230B. The second passivation layer 802 also forms a hill while crossing the hill formed by the overlap of the color filters 230R, 230G, and 230B.

드레인 전극(175) 위와 데이터선의 폭이 확장되어 있는 한쪽 끝부분(179)의 위에는 제1 및 제2 보호막(801, 802)을 관통하여 드레인 전극(175)과 데이터선의 끝부분(179)을 각각 드러내는 접촉구(181b, 183b)가 형성되어 있다. 또, 게이트선의 폭이 확장되어 있는 한쪽 끝부분(179)의 위에는 제1 및 제2 보호막(801, 802)과 함께 게이트 절연막(140)을 관통하여 게이트선의 끝부분(179)을 노출하는 접촉구(182b)가 형성되어 있다.On the drain electrode 175 and on one end portion 179 of which the width of the data line is extended, the drain electrode 175 and the end portion 179 of the data line are respectively penetrated through the first and second passivation layers 801 and 802. Exposed contact holes 181b and 183b are formed. A contact hole for exposing the end portion 179 of the gate line through the gate insulating layer 140 along with the first and second passivation layers 801 and 802 is formed on one end portion 179 of which the width of the gate line is extended. 182b is formed.

이때, 이들 접촉구(181b, 182b, 183b)의 측벽(181a, 182a, 183a)은 기판 면에 대하여 30도에서 85도 사이의 완만한 경사를 가지거나, 계단형 프로파일(profile)을 가진다.At this time, the sidewalls 181a, 182a, and 183a of these contact holes 181b, 182b, and 183b have a gentle slope between 30 and 85 degrees with respect to the substrate surface, or have a stepped profile.

또, 이들 접촉구(181b, 182b, 183b)는 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.In addition, these contact holes (181b, 182b, 183b) may be formed in a variety of angles or circular shape, the area is not more than 2mm x 60㎛, preferably 0.5mm x 15㎛ or more.

한편, 색필터(230R, 230G, 230B)는 드레인 전극(175) 위에서는 제거되어 있어서 드레인 전극(175)을 노출하는 접촉구(181b)는 제1 및 제2 보호막(801, 802)만을 관통하고 있다. 또한, 화소를 구성하지 않는 게이트선의 끝부분(125)과 데이터선의 끝부분(179)에도 색필터(230R, 230G, 230B)를 형성하지 않는다.On the other hand, the color filters 230R, 230G, and 230B are removed from the drain electrode 175, so that the contact hole 181b exposing the drain electrode 175 penetrates only the first and second passivation layers 801 and 802. have. Also, the color filters 230R, 230G, and 230B are not formed at the end portion 125 of the gate line and the end portion 179 of the data line which do not constitute the pixel.

한편, 제2 보호막(802)은 유기 물질로 형성하여 데이터 배선과 중첩하는 부분의 기생 용량을 줄여준다.On the other hand, the second passivation layer 802 is formed of an organic material to reduce the parasitic capacitance of the portion overlapping with the data line.

그리고 데이터 배선(171, 173, 175)과 대응하는 보호막(180) 위에는 돌기(280)가 형성되어 있다. 돌기(280)는 본 발명에 따른 박막 트랜지스터 표시판을 이용하여 액정 표시 장치를 형성할 때 주입되는 액정이 선경사를 가지도록 하여 구동시 액정의 응답 속도를 향상시킨다. 또한, 화소 전극(190)이 절개부(도시하지 않음)를 가지도록 형성되고 유지 전극 배선(131, 133)이 절개부와 대응하도록 형성될 경우 절개부에 돌기(280)가 더 형성될 수 있다.The protrusion 280 is formed on the passivation layer 180 corresponding to the data lines 171, 173, and 175. The protrusion 280 improves the response speed of the liquid crystal when the liquid crystal is injected to form a liquid crystal display when the liquid crystal display is formed using the thin film transistor array panel according to the present invention. In addition, when the pixel electrode 190 is formed to have a cutout (not shown) and the storage electrode wirings 131 and 133 are formed to correspond to the cutout, a protrusion 280 may be further formed in the cutout. .

이때 돌기(280)를 배선을 덮도록 형성하면 데이터 배선(171, 173, 175)에 의한 기생 용량을 감소시킬 수 있어 측면 필드(lateral field)를 감소시킬 수 있으므로 텍스쳐를 제거할 수 있다.In this case, if the protrusion 280 is formed to cover the wiring, the parasitic capacitance caused by the data wirings 171, 173, and 175 may be reduced, thereby reducing the lateral field, thereby removing the texture.

접촉구(181b)를 통하여 드레인 전극(175)과 연결되어 있으며 화소 영역의 모양을 따라 꺾인 띠 모양으로 화소 전극(190)이 형성되어 있다.The pixel electrode 190 is formed in a band shape connected to the drain electrode 175 through the contact hole 181b and bent along the shape of the pixel area.

또 보호막(180) 위에는 접촉구(182b, 183b)를 통하여 게이트선의 끝부분(125)과 데이터선의 끝부분(179)과 각각 연결되어 있는 접촉 보조 부재(95, 97)가 형성되어 있다. 여기서, 화소 전극(190) 및 접촉 보조 부재(95, 97)는ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어져 있다.In addition, contact auxiliary members 95 and 97 are formed on the passivation layer 180 and are connected to the end portion 125 of the gate line and the end portion 179 of the data line through contact holes 182b and 183b, respectively. The pixel electrode 190 and the contact auxiliary members 95 and 97 are made of indium tin oxide (ITO) or indium zinc oxide (IZO).

이제, 색필터 표시판에 대하여 설명한다.Now, the color filter display panel will be described.

유리 등의 투명한 절연 기판(210)의 일면에 빛샘을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있고, 블랙 매트릭스(220)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있으며 절개부(271)를 가지는 공통 전극(270)이 형성되어 있다.A black matrix 220 is formed on one surface of the transparent insulating substrate 210 such as glass to prevent light leakage. The black matrix 220 is formed of a transparent conductive material such as ITO or IZO on the black matrix 220. The common electrode 270 having a is formed.

여기서 블랙 매트릭스(220)는 데이터선(171)의 굽은 부분에 대응하는 선형 부분과 데이터선(171)의 세로로 뻗은 부분 및 박막 트랜지스터 부분에 대응하는 삼각형 부분을 포함한다.The black matrix 220 includes a linear portion corresponding to the curved portion of the data line 171, a vertically extending portion of the data line 171, and a triangular portion corresponding to the thin film transistor portion.

공통 전극(270)의 절개부(271) 역시 구부러져 있어서 굽은 화소 영역을 좌우로 양분하는 모양으로 형성되어 있다. 또, 절개부(271)의 양단은 한번 더 구부러져서 한쪽 끝은 게이트선(121)과 나란하고 다른 한쪽 끝은 데이터선(171)의 세로로 뻗은 부분과 나란하다.The cutout 271 of the common electrode 270 is also bent to form a shape that divides the curved pixel region from side to side. Both ends of the cutout 271 are bent once more so that one end is parallel to the gate line 121 and the other end is parallel to the vertically extending portion of the data line 171.

이상과 같은 구조의 박막 트랜지스터 표시판과 색필터 표시판을 결합하고 그 사이에 액정을 주입하여 액정층(3)을 형성하면 본 발명의 제2 실시예에 따른 액정 표시 장치의 기본 패널이 이루어진다.When the liquid crystal layer 3 is formed by combining the thin film transistor array panel and the color filter panel having the above structure and injecting liquid crystal therebetween, a basic panel of the liquid crystal display according to the second exemplary embodiment of the present invention is formed.

액정층(3)에 포함되어 있는 액정 분자는 화소 전극(190)과 공통 전극(270) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 박막 트랜지스터 표시판(110)과 색필터 표시판(210)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다. 박막 트랜지스터 표시판과 공통 전극 표시판은 공통 전극(270)의절개부(271)가 화소 전극(190)의 좌우 중앙에 정확하게 중첩되도록 정렬된다. 이렇게 하면, 화소 영역은 절개부(271)에 의하여 복수의 도메인으로 분할된다. 이 때, 화소 영역은 절개부(271)에 의하여 좌우로 양분되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4개의 도메인으로 분할된다.The liquid crystal molecules included in the liquid crystal layer 3 have the directors with respect to the thin film transistor array panel 110 and the color filter display panel 210 without an electric field applied between the pixel electrode 190 and the common electrode 270. It is oriented perpendicularly and has negative dielectric anisotropy. The thin film transistor array panel and the common electrode display panel are aligned such that the cutouts 271 of the common electrode 270 overlap the left and right centers of the pixel electrode 190 accurately. In this way, the pixel region is divided into a plurality of domains by the cutout 271. At this time, the pixel region is divided into left and right sides by the cutout 271, but is divided into four domains in which the alignment directions of the liquid crystals are different from each other up and down with respect to the bent portion of the pixel.

액정 표시 장치는 이러한 기본 패널 양측에 편광판, 백라이트, 보상판 등의 요소들을 배치하여 이루어진다. 이 때 편광판은 기본 패널 양측에 각각 하나씩 배치되며 그 투과축은 게이트선(121)에 대하여 나란하거나 수직을 이루도록 배치한다.The liquid crystal display is formed by disposing elements such as a polarizer, a backlight, and a compensation plate on both sides of the basic panel. In this case, one polarizer is disposed on each side of the base panel, and the transmission axis thereof is arranged to be parallel to or perpendicular to the gate line 121.

이러한 구조의 액정 표시 장치는 제1 실시예에서의 이점 이외에도 색필터(230R, 230G, 230B)가 박막 트랜지스터 기판에 형성되므로 두 표시판의 정렬마진이 확대되고, 오버코트막(250)을 생략할 수 있는 등의 추가적인 이점을 갖는다.In addition to the advantages of the first embodiment, the liquid crystal display having the above structure has the color filters 230R, 230G, and 230B formed on the thin film transistor substrate, thereby increasing the alignment margin of the two display panels and omitting the overcoat layer 250. And additional advantages.

이러한 구조의 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법은 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 감광성 유기막을 도포하여 보호막(180)을 형성하고, 접촉구(181b, 182b, 183b)를 형성하는 공정을 제1 보호막을 증착하는 공정, 색소가 첨가된 감광 물질을 도포, 노광 및 현상하는 과정을 3회 반복하여 적, 녹, 청색 색필터(230R, 230G, 230B)를 형성하는 공정, 감광성 유기막을 도포하여 제2 보호막(802)을 형성하고 제2 보호막(802)을 관통하는 접촉구를 형성하는 공정 및 제2 보호막(802)을 관통하는 접촉구를 통하여 노출되는 제1 보호막(801)을 식각하여 제거하는 공정으로 대체한 것이다.In the method for manufacturing a thin film transistor array panel for a liquid crystal display device having such a structure, in the method for manufacturing a thin film transistor array panel according to the first embodiment, a photosensitive organic layer is coated to form a passivation layer 180 and contact holes 181b, 182b, and 183b. Forming red, green, and blue color filters 230R, 230G, and 230B by repeating a process of depositing a first passivation layer; and applying, exposing, and developing a photosensitive material to which a dye is added. And forming a contact hole penetrating the second passivation layer 802 by applying the photosensitive organic layer and a first passivation layer exposed through the contact hole penetrating the second passivation layer 802. 801) is replaced by a process of etching and removing.

도 19는 본 발명의 제4 실시예에 따른 액정 표시 장치의 배치도이고, 도 20은 도 19의 XX-XX'선에 대한 단면도이고, 도 21는 도 19의 XXI-XXI'선 및 XXI'-XXI''선에 대한 단면도이다.19 is a layout view of a liquid crystal display according to a fourth exemplary embodiment of the present invention, FIG. 20 is a cross-sectional view taken along line XX-XX 'of FIG. 19, and FIG. 21 is a line XXI-XXI' and XXI'- of FIG. 19. Sectional view of the XXI '' line.

제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판은 제3 실시예에 비하여 다음과 같은 특징을 가진다.The thin film transistor array panel for a liquid crystal display according to the fourth embodiment has the following characteristics as compared with the third embodiment.

데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175)을 포함하는 데이터 배선 아래에 이와 실질적으로 동일한 패턴으로 접촉층(161, 163, 165, 169)이 형성되어 있다. 또, 소스 전극(173)과 드레인 전극(175) 사이의 채널부가 연결되어 있는 것을 제외하고 비정질 규소층(151, 154, 159)도 데이터 배선과 실질적으로 동일한 패턴을 가진다.The contact layers 161, 163, 165, and 169 are formed under a data line including the data lines 171 and 179, the source electrode 173, and the drain electrode 175 in a substantially same pattern. The amorphous silicon layers 151, 154, and 159 also have substantially the same pattern as the data lines except that the channel portion between the source electrode 173 and the drain electrode 175 is connected.

제4 실시예는 제3 실시예에 비하여 사진 식각 공정을 1회 감소시킨 공정에 의하여 제조된 박막 트랜지스터 표시판을 사용한 것이다. 즉, 제1 실시예와 제2 실시예의 관계와 유사하다.The fourth embodiment uses a thin film transistor array panel manufactured by a process of reducing the photolithography process once compared with the third embodiment. That is, it is similar to the relationship between the first embodiment and the second embodiment.

따라서 그 제조 방법은 제2 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 감광성 유기막을 도포하여 보호막(180)을 형성하고, 접촉구(181b, 182b, 183b)를 형성하는 공정을 제1 보호막을 증착하는 공정, 색소가 첨가된 감광 물질을 도포, 노광 및 현상하는 과정을 3회 반복하여 적, 녹, 청색 색필터(230R, 230G, 230B)를 형성하는 공정, 감광성 유기막을 도포하여 제2 보호막(802)을 형성하고 제2 보호막(802)을 관통하는 접촉구(181b, 182b, 183b)를 형성하는 공정 및 제2 보호막(802)을 관통하는 접촉구(181b, 182b, 183b)를 통하여 노출되는 제1보호막(801)을 식각하여 제거하는 공정으로 대체한 것이다.Therefore, in the method of manufacturing the thin film transistor array panel according to the second embodiment, the first passivation layer is deposited by applying a photosensitive organic layer to form the passivation layer 180 and forming the contact holes 181b, 182b, and 183b. A process of forming the red, green, and blue color filters 230R, 230G, and 230B by repeating the process of coating, exposing, and developing the photosensitive material to which the dye is added; and applying the photosensitive organic film to the second protective film ( Forming the contact holes 181b, 182b, and 183b through the second passivation layer 802 and through the contact holes 181b, 182b, and 183b penetrating through the second passivation layer 802. The first protective film 801 is replaced by an etching process.

도 22와 도 23은 본 발명의 제5 실시예에 따른 액정 표시 장치의 단면도이다.22 and 23 are cross-sectional views of a liquid crystal display according to a fifth exemplary embodiment of the present invention.

제5 실시예에 따른 액정 표시 장치의 배치도는 발명의 특징적인 면에서 제3 실시예에 따른 액정 표시 장치의 배치도와 별반 차이가 없으므로 생략한다.The layout of the liquid crystal display according to the fifth embodiment is omitted because there is no difference from the layout of the liquid crystal display according to the third embodiment in terms of characteristics of the invention.

제5 실시예에 따른 액정 표시 장치는 제3 실시예에서 제2 보호막(802)을 생략한 구조이다. 색소 등의 이물질을 거의 방출하지 않는 색필터(230R, 230G, 230B)를 사용하는 경우에 가능한 구조이다.The liquid crystal display according to the fifth exemplary embodiment has a structure in which the second passivation layer 802 is omitted in the third exemplary embodiment. This is possible when using color filters 230R, 230G, and 230B which hardly emit foreign substances such as dyes.

제조 방법에 있어서는 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 감광성 유기막을 도포하여 보호막(180)을 형성하고 접촉구(181b, 182b, 183b)를 형성하는 공정을 질화규소를 증착하여 보호막(180)을 형성하고 접촉구(181b, 182b, 183b)를 형성하는 공정 및 색소가 첨가된 감광 물질을 도포, 노광 및 현상하는 과정을 3회 반복하여 적, 녹, 청색 색필터(230R, 230G, 230B)를 형성하는 공정으로 대체한 것이다.In the manufacturing method, in the method of manufacturing the thin film transistor array panel according to the first embodiment, the protective film 180 is formed by applying a photosensitive organic film to form the contact holes 181b, 182b, and 183b. ), The process of forming the contact holes (181b, 182b, 183b) and the process of applying, exposing, and developing the photosensitive material to which the dye is added are repeated three times, red, green, and blue color filters 230R, 230G, and 230B. ) Is replaced by the process of forming.

도 24와 도 25는 본 발명의 제6 실시예에 따른 액정 표시 장치의 단면도이다.24 and 25 are cross-sectional views of a liquid crystal display according to a sixth exemplary embodiment of the present invention.

제6 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판은 제5 실시예에 비하여 다음과 같은 특징을 가진다.The thin film transistor array panel for the liquid crystal display according to the sixth embodiment has the following characteristics as compared with the fifth embodiment.

데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175)을 포함하는 데이터 배선 아래에 이와 실질적으로 동일한 패턴으로 접촉층(161, 163, 165, 169)이형성되어 있다. 또, 소스 전극(173)과 드레인 전극(175) 사이의 채널부가 연결되어 있는 것을 제외하고 비정질 규소층(151, 154, 159)도 데이터 배선과 실질적으로 동일한 패턴을 가진다.The contact layers 161, 163, 165, and 169 are formed under the data line including the data lines 171 and 179, the source electrode 173, and the drain electrode 175 in a substantially same pattern. The amorphous silicon layers 151, 154, and 159 also have substantially the same pattern as the data lines except that the channel portion between the source electrode 173 and the drain electrode 175 is connected.

제6 실시예는 제5 실시예에 비하여 사진 식각 공정을 1회 감소시킨 공정에 의하여 제조된 박막 트랜지스터 표시판을 사용한 것이다.The sixth embodiment uses a thin film transistor array panel manufactured by a process of reducing the photolithography process once compared with the fifth embodiment.

그 제조 방법은 제2 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 감광성 유기막을 도포하여 보호막(180)을 형성하고 접촉구(181b, 182b, 183b)를 형성하는 공정을 질화규소를 증착하여 보호막(180)을 형성하고 접촉구(181b, 182b, 183b)를 형성하는 공정 및 색소가 첨가된 감광 물질을 도포, 노광 및 현상하는 과정을 3회 반복하여 적, 녹, 청색 색필터(230R, 230G, 230B)를 형성하는 공정으로 대체한 것이다.In the method of manufacturing the thin film transistor array panel according to the second embodiment, a process of forming a protective film 180 by applying a photosensitive organic film and forming contact holes 181b, 182b, and 183b is performed by depositing silicon nitride to form a protective film 180. ), The process of forming the contact holes (181b, 182b, 183b) and the process of applying, exposing, and developing the photosensitive material to which the dye is added are repeated three times, red, green, and blue color filters 230R, 230G, and 230B. ) Is replaced by the process of forming.

도 26과 도 27는 본 발명의 제7 실시예에 따른 액정 표시 장치의 단면도이다.26 and 27 are cross-sectional views of a liquid crystal display according to a seventh exemplary embodiment of the present invention.

제7 실시예에 따른 액정 표시 장치는 제6 실시예에 비하여 접촉구(181b, 182b, 183b) 부분의 프로파일에 특징이 있다. 즉, 제7 실시예에서는 접촉구(181b, 182b, 183b)에서 보호막(180)과 색필터(230R, 230G, 230G)의 제거된 영역이 일치한다. 또한, 접촉 보조 부재(95, 97)의 아래에도 색필터(230R)가 형성되어 있다.The liquid crystal display according to the seventh embodiment is characterized in that the profile of the contact portions 181b, 182b, and 183b is different from that of the sixth embodiment. That is, in the seventh embodiment, the removed regions of the passivation layer 180 and the color filters 230R, 230G, and 230G coincide with the contact holes 181b, 182b, and 183b. Further, a color filter 230R is formed below the contact auxiliary members 95 and 97.

이러한 특징은 다음과 같은 제조 방법상의 차이에 기인한다.This feature is due to the following manufacturing method differences.

제6 실시예에서는 보호막(180)에 접촉구(181b, 182b, 183b)를 형성하는 공정을 별도의 사진 식각 공정에 의하여 진행하지만, 제7 실시예에서는 색필터(230R,230G, 230B)를 형성하는 공정에서 색필터(230R, 230G, 230B)를 관통하는 접촉구(181b, 182b, 183b)를 형성하고, 이를 통하여 노출되는 보호막(180)을 색필터(230R, 230G, 230B)를 식각 마스크로 하여 식각함으로써 접촉구(181b, 182b, 183b)를 형성한다.In the sixth embodiment, the process of forming the contact holes 181b, 182b, and 183b in the passivation layer 180 is performed by a separate photolithography process. In the seventh embodiment, the color filters 230R, 230G, and 230B are formed. In the process of forming a contact hole (181b, 182b, 183b) penetrating through the color filters (230R, 230G, 230B), and through the protective film 180 exposed through the color filter (230R, 230G, 230B) as an etching mask By etching to form contact holes 181b, 182b, and 183b.

도 28과 도 29는 본 발명의 제8 실시예에 따른 액정 표시 장치의 단면도이다.28 and 29 are cross-sectional views of a liquid crystal display according to an eighth exemplary embodiment of the present invention.

제8 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판은 제7 실시예에 비하여 다음과 같은 특징을 가진다.The thin film transistor array panel for the liquid crystal display according to the eighth embodiment has the following characteristics as compared with the seventh embodiment.

데이터선(171, 179), 소스 전극(173) 및 드레인 전극(175)을 포함하는 데이터 배선 아래에 이와 실질적으로 동일한 패턴으로 접촉층(161, 163, 165, 169)이 형성되어 있다. 또, 소스 전극(173)과 드레인 전극(175) 사이의 채널부가 연결되어 있는 것을 제외하고 비정질 규소층(151, 154, 159)도 데이터 배선과 실질적으로 동일한 패턴을 가진다.The contact layers 161, 163, 165, and 169 are formed under a data line including the data lines 171 and 179, the source electrode 173, and the drain electrode 175 in a substantially same pattern. The amorphous silicon layers 151, 154, and 159 also have substantially the same pattern as the data lines except that the channel portion between the source electrode 173 and the drain electrode 175 is connected.

제8 실시예는 제7 실시예에 비하여 사진 식각 공정을 1회 감소시킨 공정에 의하여 제조된 박막 트랜지스터 표시판을 사용한 것이다.The eighth embodiment uses a thin film transistor array panel manufactured by a process of reducing the photolithography process once compared with the seventh embodiment.

한편, 제7 및 제8 실시예에서 접촉 보조 부재(95, 97) 아래에 형성되는 색필터는 적색 이외에 청색, 녹색 중의 어느 하나이거나 또는 이들 삼색 색필터의 조합이 될 수도 있다.Meanwhile, in the seventh and eighth embodiments, the color filters formed under the contact auxiliary members 95 and 97 may be any one of blue and green in addition to red, or a combination of these three color filters.

이상의 제1 내지 제8 실시예로서 설명한 액정 표시 장치에서 공통 전극 절개부의 모양은 변형될 수 있고, 화소 전극에도 절개부를 형성할 수 있다. 이러한변형의 예를 제9 및 제10 실시예로서 설명한다.In the liquid crystal display device described as the first to eighth embodiments, the shape of the common electrode cutout may be modified, and the cutout may also be formed in the pixel electrode. Examples of such modifications will be described as the ninth and tenth embodiments.

도 30은 본 발명의 제9 실시예에 따른 액정 표시 장치의 배치도이다.30 is a layout view of a liquid crystal display according to a ninth embodiment of the present invention.

제9 실시예는 제1 실시예에 비하여 공통 전극 절개부(271) 중 게이트선(121)과 나란한 부분이 생략된 것이 특징이다.In the ninth embodiment, a portion parallel to the gate line 121 of the common electrode cutout 271 is omitted in comparison with the first embodiment.

도 31은 본 발명의 제10 실시예에 따른 액정 표시 장치의 배치도이다.31 is a layout view of a liquid crystal display according to a tenth exemplary embodiment of the present invention.

제10 실시예는 제1 실시예에 비하여 공통 전극 절개부(271)의 중앙 굴절부에 가로 방향으로 가지 절개부가 연결되어 있고, 화소 전극(190)에도 절개부(191)가 형성되어 있는 것이 특징이다.In the tenth exemplary embodiment, the branch cutout is connected in the horizontal direction to the central refractive portion of the common electrode cutout 271, and the cutout 191 is formed in the pixel electrode 190 as compared with the first embodiment. to be.

이러한 공통 전극(270)의 가지 절개부나 화소 전극(190)의 절개부는 화소 영역이 구부러지는 부분에서의 도메인 분할을 도와준다.The branch cutout of the common electrode 270 or the cutout of the pixel electrode 190 assists in domain division at a portion where the pixel region is bent.

그리고 이상 설명한 제1 내지 제 10 실시예에 따른 박막 트랜지스터 표시판에는 돌기(280)와 동일한 층에 컬럼 스페이서(도시하지 않음)를 더 형성할 수 있다. 컬럼 스페이서는 돌기를 형성할 때 노광량 차이를 이용하여 서로 높이가 다른 컬럼 스페이서와 돌기를 동시에 형성할 수 있다. 노광량을 달리하는 방법은 기 설명한 슬릿 패턴 또는 반투명막 등을 이용하여 형성할 수 있다. 이때 감광성 유기막을 이용하여 돌기 및 컬럼 스페이서를 형성하면 감광성 유기막을 노광 및 현상하나, 감광성이 아닌 유기막을 이용할 경우에는 유기막 위에 두께가 다른 감광막을 형성하여 형성할 수 있으나 후자의 공정은 전자의 공정에 비해 훨씬 복잡하다.A column spacer (not shown) may be further formed on the same layer as the protrusion 280 in the thin film transistor array panel according to the first to tenth embodiments. The column spacers may simultaneously form column spacers and protrusions having different heights by using an exposure amount difference when forming the protrusions. The method of varying the exposure dose can be formed using the slit pattern or translucent film described above. At this time, if the projections and column spacers are formed using the photosensitive organic film, the photosensitive organic film is exposed and developed. However, in the case of using the non-photosensitive organic film, the photosensitive film having a different thickness may be formed on the organic film. It is much more complicated than that.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상과 같이, 본 발명에 따른 유기막 돌기를 데이터선을 덮도록 형성하여 데이터선에 의한 기생 용량을 최소화하고, 액정을 원하는 방향으로 정렬하여 텍스쳐를 최소화한다. 그리고 액정 분자가 선경사를 가지므로 응답 속도가 향상된다. 또한, 감광성 유기막을 이용하여 동시에 돌기 및 컬럼 스페이서를 형성하여 공정을 간소화할 수 있다.As described above, the organic film protrusion according to the present invention is formed to cover the data line to minimize parasitic capacitance caused by the data line, and the liquid crystal is aligned in a desired direction to minimize the texture. And since the liquid crystal molecules have a pretilt, the response speed is improved. In addition, the process may be simplified by forming protrusions and column spacers simultaneously using the photosensitive organic film.

Claims (14)

절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 게이트선 및 게이트 전극을 포함하는 게이트 배선,A gate wiring including a gate line and a gate electrode formed on the insulating substrate; 상기 게이트선 및 게이트 전극을 덮도록 형성되어 있는 게이트 절연막,A gate insulating film formed to cover the gate line and the gate electrode; 상기 게이트 절연막 위에 형성되어 있는 반도체층,A semiconductor layer formed on the gate insulating film, 상기 반도체층의 소정 영역을 제외하고 상기 반도체층 위에 형성되어 있는 저항성 접촉층,An ohmic contact layer formed on the semiconductor layer except for a predetermined region of the semiconductor layer, 상기 저항성 접촉층과 일부분이 중첩하여 형성되며 상기 게이트선과 교차하여 화소 영역을 정의하는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선,A data line including a data line, a source electrode, and a drain electrode formed to overlap a portion of the ohmic contact layer and intersect the gate line to define a pixel area; 상기 데이터 배선 위에 형성되며 상기 드레인 전극을 노출하는 접촉구를 가지는 보호막,A protective film formed over the data line and having a contact hole exposing the drain electrode; 상기 보호막 위의 상기 데이터 배선과 대응하는 위치에 형성되어 있으며 유기 물질로 이루어져 있는 돌기,A protrusion formed at a position corresponding to the data line on the passivation layer and formed of an organic material, 상기 화소 영역과 대응하는 상기 보호막 위에 형성되어 있으며 상기 접촉구를 통해 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.And a pixel electrode formed on the passivation layer corresponding to the pixel region and connected to the drain electrode through the contact hole. 제1항에서,In claim 1, 상기 게이트선과 동일한 층에 형성되며 상기 게이트선과 평행한 유지 전극선, 상기 유지 전극선의 일부분이 확대 형성되어 상기 드레인 전극과 중첩되어 있는 유지 전극을 더 포함하는 박막 트랜지스터 표시판.And a sustain electrode formed on the same layer as the gate line and parallel to the gate line, and having a portion of the sustain electrode line enlarged to overlap the drain electrode. 제1항에서,In claim 1, 상기 돌기와 동일한 층에 형성되며 상기 돌기보다 높게 형성되어 있는 컬럼 스페이서를 더 포함하는 박막 트랜지스터 표시판.And a column spacer formed on the same layer as the protrusion and higher than the protrusion. 제2항에서,In claim 2, 상기 화소 전극은 절개부를 가지며 상기 유지 전극선은 상기 절개부와 대응하고, 상기 돌기는 절개부에 형성되어 있는 박막 트랜지스터 표시판.And the pixel electrode has a cutout, and the sustain electrode line corresponds to the cutout, and the protrusion is formed in the cutout. 제1항 내지 제4항 중 어느 한 항에서,The method according to any one of claims 1 to 4, 상기 데이터선은 굽은 부분과 직선 부분을 가지며 상기 직선 부분은 상기 게이트선과 교차하고, 상기 굽은 부분은 상기 화소 영역 내에 위치하는 박막 트랜지스터 표시판.And the data line has a curved portion and a straight portion, the straight portion intersects the gate line, and the curved portion is positioned in the pixel area. 제1항 내지 제4항 중 어느 한 항에서,The method according to any one of claims 1 to 4, 상기 데이터선, 드레인 전극 및 소스 전극은 상기 저항성 접촉층과 동일한평면 패턴으로 형성되어 있고, 상기 저항성 접촉층은 상기 반도체층의 소정 영역을 제외하고 동일한 평면 패턴으로 형성되어 있는 박막 트랜지스터 표시판.And the data line, the drain electrode, and the source electrode are formed in the same plane pattern as the ohmic contact layer, and the ohmic contact layer is formed in the same plane pattern except for a predetermined region of the semiconductor layer. 제1항 내지 제4항 중 어느 한 항에서,The method according to any one of claims 1 to 4, 상기 돌기는 상기 데이터선의 폭보다 넓게 형성되어 있는 박막 트랜지스터 표시판.And the projections are formed to be wider than the width of the data line. 절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 게이트선 및 게이트 전극을 포함하는 게이트 배선,A gate wiring including a gate line and a gate electrode formed on the insulating substrate; 상기 게이트선 및 게이트 전극을 덮도록 형성되어 있는 게이트 절연막,A gate insulating film formed to cover the gate line and the gate electrode; 상기 게이트 절연막 위에 형성되어 있는 반도체층,A semiconductor layer formed on the gate insulating film, 상기 반도체층의 소정 영역을 제외하고 상기 반도체층 위에 형성되어 있는 저항성 접촉층,An ohmic contact layer formed on the semiconductor layer except for a predetermined region of the semiconductor layer, 상기 저항성 접촉층과 일부분이 중첩하여 형성되며 상기 게이트선과 교차하여 화소 영역을 정의하는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선,A data line including a data line, a source electrode, and a drain electrode formed to overlap a portion of the ohmic contact layer and intersect the gate line to define a pixel area; 상기 데이터선, 소스 전극 및 드레인 전극 위에 형성되어 있는 제1 보호막,A first passivation layer formed on the data line, the source electrode and the drain electrode; 상기 제1 보호막 위에 형성되어 있는 적, 녹, 청색 색필터,Red, green, blue color filter formed on the first protective film, 상기 색필터 위에 형성되어 있는 제2 보호막,A second passivation layer formed on the color filter, 상기 제2 보호막 위에 형성되어 있는 돌기,A protrusion formed on the second passivation layer, 상기 드레인 전극을 노출하는 접촉구를 통해 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.And a pixel electrode connected to the drain electrode through a contact hole exposing the drain electrode. 제8 항에서,In claim 8, 상기 게이트선과 동일한 층에 형성되며 상기 게이트선과 평행한 유지 전극선, 상기 유지 전극선의 일부분이 확대 형성되어 상기 드레인 전극과 중첩되어 있는 유지 전극을 더 포함하는 박막 트랜지스터 표시판.And a sustain electrode formed on the same layer as the gate line and parallel to the gate line, and having a portion of the sustain electrode line enlarged to overlap the drain electrode. 제8 항에서,In claim 8, 상기 돌기와 동일한 층에 형성되며 상기 돌기보다 높게 형성되어 있는 컬럼 스페이서를 더 포함하는 박막 트랜지스터 표시판.And a column spacer formed on the same layer as the protrusion and higher than the protrusion. 제8 항에서,In claim 8, 상기 화소 전극은 절개부를 가지며 상기 유지 전극선은 상기 절개부와 대응하고, 상기 돌기는 절개부에 형성되어 있는 박막 트랜지스터 표시판.And the pixel electrode has a cutout, and the sustain electrode line corresponds to the cutout, and the protrusion is formed in the cutout. 제8항 내지 제11항 중 어느 한 항에서,The method according to any one of claims 8 to 11, 상기 데이터선은 굽은 부분과 직선 부분을 가지며 상기 직선 부분은 상기 게이트선과 교차하고, 상기 굽은 부분은 상기 화소 영역 내에 위치하는 박막 트랜지스터 표시판.And the data line has a curved portion and a straight portion, the straight portion intersects the gate line, and the curved portion is positioned in the pixel area. 제8항 내지 제11항 중 어느 한 항에서,The method according to any one of claims 8 to 11, 상기 데이터선, 드레인 전극 및 소스 전극은 상기 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있고, 상기 저항성 접촉층은 상기 반도체층의 소정 영역을 제외하고 동일한 평면 패턴으로 형성되어 있는 박막 트랜지스터 표시판.And the data line, the drain electrode, and the source electrode are formed in the same planar pattern as the ohmic contact layer, and the ohmic contact layer is formed in the same plane pattern except for a predetermined region of the semiconductor layer. 제8항 내지 제11항 중 어느 한 항에서,The method according to any one of claims 8 to 11, 상기 돌기는 상기 데이터선의 폭보다 넓게 형성되어 있는 박막 트랜지스터 표시판.And the projections are formed to be wider than the width of the data line.