JP4072561B2 - Manufacturing method of liquid crystal display device - Google Patents
Manufacturing method of liquid crystal display device Download PDFInfo
- Publication number
- JP4072561B2 JP4072561B2 JP2006161142A JP2006161142A JP4072561B2 JP 4072561 B2 JP4072561 B2 JP 4072561B2 JP 2006161142 A JP2006161142 A JP 2006161142A JP 2006161142 A JP2006161142 A JP 2006161142A JP 4072561 B2 JP4072561 B2 JP 4072561B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- liquid crystal
- electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 59
- 239000011229 interlayer Substances 0.000 claims description 38
- 239000010410 layer Substances 0.000 claims description 27
- 238000000059 patterning Methods 0.000 claims description 21
- 238000001312 dry etching Methods 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000000206 photolithography Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 313
- 238000005530 etching Methods 0.000 description 37
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 238000010438 heat treatment Methods 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000002161 passivation Methods 0.000 description 16
- 238000009832 plasma treatment Methods 0.000 description 16
- 238000003860 storage Methods 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000011282 treatment Methods 0.000 description 9
- 239000004925 Acrylic resin Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 229920000178 Acrylic resin Polymers 0.000 description 7
- 238000000992 sputter etching Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 239000010953 base metal Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229920003986 novolac Polymers 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 150000002371 helium Chemical class 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Description
本発明は、液晶表示装置の製造方法に関し、特に、有機絶縁膜を層間絶縁膜として用い、その有機絶縁膜上に透明導電膜をパターン形成する工程を有する液晶表示装置の製造方法に関する。 The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly to a method for manufacturing a liquid crystal display device including a step of patterning a transparent conductive film on an organic insulating film using an organic insulating film as an interlayer insulating film.
液晶表示装置は、その光源の種類に応じて、透過型液晶表示装置、反射型液晶表示装置及び半透過型液晶表示装置に分類される。 Liquid crystal display devices are classified into transmissive liquid crystal display devices, reflective liquid crystal display devices, and transflective liquid crystal display devices according to the type of light source.
透過型液晶表示装置は、バックライト用の光源を備えており、このバックライトにより表示が行われる。反射型液晶表示装置は、内部に反射板を有しており、この反射板により外部からの入射光を反射させて光源としている。このため、透過型液晶表示装置とは異なり、光源としてのバックライトを備える必要がない。半透過型液晶表示装置は、表示領域の半分を透過型液晶表示装置として、残りの半分を反射型液晶表示装置として構成したものである。 The transmissive liquid crystal display device includes a light source for backlight, and display is performed by the backlight. The reflection type liquid crystal display device has a reflection plate inside, and reflects light incident from the outside by this reflection plate as a light source. Therefore, unlike a transmissive liquid crystal display device, it is not necessary to provide a backlight as a light source. The transflective liquid crystal display device is configured such that half of the display area is a transmissive liquid crystal display device and the other half is a reflective liquid crystal display device.
上記の３つの種類の液晶表示装置のうち、透過型液晶表示装置においては、画素電極を駆動制御するスイッチング素子として、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）またはＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）が従来から広く用いられている。画素電極としては、高透過率及び低抵抗率を確保する観点から、インジウム錫酸化膜（ＩＴＯ）その他の透明導電膜が広く用いられている。 Among the three types of liquid crystal display devices described above, in a transmissive liquid crystal display device, a thin film transistor (TFT) or a MIM (Metal Insulator Metal) has been widely used as a switching element for driving and controlling a pixel electrode. It has been. As the pixel electrode, an indium tin oxide film (ITO) or other transparent conductive film is widely used from the viewpoint of ensuring high transmittance and low resistivity.
ＩＴＯを画素電極にパターニングするための方法として、これまでに、種々の技術が開示されている。 Various techniques have been disclosed so far for patterning ITO into pixel electrodes.
例えば、特開平６−８８９７３号公報（特許文献１）には、酸化珪素その他の無機層間絶縁膜上にＩＴＯを０℃乃至１００℃の温度でスパッタリングにより成膜し、パターニング後に水素雰囲気中で２００℃乃至４００℃（好ましくは２３０℃乃至３８０℃）の温度で熱処理する技術が開示されている。これにより、ＴＦＴの半導体層のダングリングボンドを減少させ、電気特性を向上させるための熱処理と、ＩＴＯの透過率を上げ、抵抗率を下げるための熱処理（アニール）とを１回の工程で行うことができることが述べられている。 For example, in Japanese Patent Laid-Open No. 6-89973 (Patent Document 1), ITO is formed on a silicon oxide or other inorganic interlayer insulating film by sputtering at a temperature of 0 ° C. to 100 ° C., and after patterning, 200 in a hydrogen atmosphere. A technique of performing heat treatment at a temperature of from ℃ to 400 ℃ (preferably from 230 ℃ to 380 ℃) is disclosed. As a result, the heat treatment for reducing the dangling bonds in the semiconductor layer of the TFT and improving the electrical characteristics and the heat treatment (annealing) for increasing the ITO transmittance and decreasing the resistivity are performed in one step. It is stated that it can be.
一方、アクリル樹脂その他の有機絶縁膜上にＩＴＯをパターン形成する技術として、例えば、特開平９−２５８２４７号公報（特許文献２）には、アクリル樹脂からなる有機層間絶縁膜上にＩＴＯを２３０℃程度の温度でスパッタリングにより成膜し、成膜直後に１００℃以上成膜温度以下の温度で熱処理を行い、熱処理後にＩＴＯをパターニングする技術が開示されている。ＩＴＯ成膜後に熱処理を行うことにより、ＩＴＯパターニング時の線幅シフトを小さくすることができることが述べられている。 On the other hand, as a technique for patterning ITO on an acrylic resin or other organic insulating film, for example, in Japanese Patent Laid-Open No. 9-258247 (Patent Document 2), ITO is deposited on an organic interlayer insulating film made of acrylic resin at 230 ° C. A technique is disclosed in which a film is formed by sputtering at a temperature of about a degree, heat treatment is performed immediately after the film formation at a temperature of 100 ° C. or more and a film formation temperature or less, and ITO is patterned after the heat treatment. It is stated that the line width shift during ITO patterning can be reduced by performing a heat treatment after the ITO film is formed.
有機絶縁膜を層間絶縁膜として用いた場合は、上記特許文献１のように、２３０℃以上の温度で熱処理を行うと、一般に有機絶縁膜が分解し、透過率が低下する。このため、ＴＦＴの半導体層のダングリングボンドを減少させ、電気特性を向上させるための熱処理は、通常、有機絶縁膜形成前に行い、ＩＴＯ成膜後の熱処理とは独立に行なわれている。
When an organic insulating film is used as an interlayer insulating film, as in
さらに、アクリル樹脂その他の有機絶縁膜上と窒化珪素その他の無機絶縁膜上に、同時にＩＴＯをパターン形成する技術として、例えば、特開２００１−３４３９０１号公報（特許文献３）には、上記特許文献２と同様に、有機絶縁膜と無機絶縁膜上にＩＴＯを成膜し、成膜後１５０℃乃至２２０℃（好ましくは２００℃乃至２２０℃）の温度で熱処理を行い、熱処理後にＩＴＯをパターニングする技術が開示されている。 Furthermore, as a technique for simultaneously forming an ITO pattern on an acrylic resin or other organic insulating film and on a silicon nitride or other inorganic insulating film, for example, Japanese Patent Laid-Open No. 2001-343901 (Patent Document 3) discloses the above-mentioned patent document. 2, ITO is formed on the organic insulating film and the inorganic insulating film, and after the film formation, heat treatment is performed at a temperature of 150 ° C. to 220 ° C. (preferably 200 ° C. to 220 ° C.), and the ITO is patterned after the heat treatment. Technology is disclosed.
また、特開２００１−３４５０２３号公報（特許文献４）及び特開２００１−３４５０２４号公報（特許文献５）には、ＩＴＯ成膜前に酸素、Ａｒ、ＣＦ４によりプラズマ処理を行い、有機絶縁膜上のＩＴＯの結晶粒径を２０ｎｍ乃至５０ｎｍに制御する技術が開示されている。ＩＴＯ成膜後の熱処理や成膜前のプラズマ処理により、有機絶縁膜上のＩＴＯと無機絶縁膜上のＩＴＯのエッチングレートがほぼ同程度となり、ＩＴＯパターニング時の線幅シフトを小さくすることができることが述べられている。さらに、特許文献４には、ＩＴＯをパターニングした後に、さらに、１５０℃乃至２２０℃の温度における熱処理を追加してもよいことが述べられている。
Japanese Patent Application Laid-Open No. 2001-345023 (Patent Document 4) and Japanese Patent Application Laid-Open No. 2001-345024 (Patent Document 5) perform plasma treatment with oxygen, Ar, and CF 4 before forming an ITO film to form an organic insulating film. A technique for controlling the crystal grain size of the above ITO to 20 nm to 50 nm is disclosed. The etching rate of ITO on the organic insulating film and the ITO on the inorganic insulating film become almost the same by the heat treatment after the ITO film formation and the plasma treatment before the film formation, and the line width shift at the time of ITO patterning can be reduced. Is stated. Further,
また、ポリイミド樹脂、アクリル樹脂その他の有機絶縁膜上にＩＴＯをパターン形成する技術として、例えば、特開平１０−１６１１５８号公報（特許文献６）には、ＩＴＯ成膜前にスパッタエッチング、ドライエッチング、ＵＶ処理の方法で、有機絶縁膜を粗面化する技術が開示されている。これらの処理により、ＩＴＯと有機絶縁膜と間の接触面積が大きくなり、両者の密着性が向上するため、ＩＴＯを正確にパターニングすることができることが述べられている。また、これらの処理は、コンタクトホール開口後、開口前のどちらで行ってもよいことが述べられている。
アクリル樹脂その他の有機層間絶縁膜上のＩＴＯのパターン形成を考えた場合、前述した特許文献１の方法では、熱処理温度が一般に有機絶縁膜の耐熱温度より高いため、有機絶縁膜が分解して色づきが起こり、透過率が低下する。熱処理温度が２００℃乃至２３０℃程度の温度範囲では、有機絶縁膜の分解は一般に抑えられるが、ＴＦＴの半導体層のダングリングボンドを減少させるには、温度が低すぎ、不十分である。従って、ＴＦＴ基板の製造において、熱処理（アニール）工程を１回にすることは不可能である。
When considering the pattern formation of ITO on an acrylic resin or other organic interlayer insulating film, in the method of
一方、前述した特許文献２の方法では、ＩＴＯの成膜時に有機絶縁膜から排出されるガスによりＩＴＯ膜が変質してしまい、パターニング時にエッチング残渣が生じる。エッチング残渣は、ＩＴＯの成膜温度を１００℃以下に下げれば、ある程度は抑制することはできるが、残渣の発生を完全に抑制することはできない。また、ＩＴＯ成膜後の熱処理を行うことにより、ＴＦＴ基板の製造時における熱処理（アニール）工程が２回必要になる。
On the other hand, in the method of
また、前述した特許文献４及び特許文献５では、プラズマ処理をＩＴＯの成膜前に、即ち、有機層間絶縁膜にコンタクトホールを開口した後に行うため、プラズマ処理のガスの種類によっては、ＩＴＯと下層金属膜との間のコンタクト抵抗が増大してしまうことが、本発明者の実験で判明した。特に、ＣＦ４その他のフッ素系のガスやＨｅガスを用いた場合には、この現象が顕著である。
In
また、前述した特許文献６では、まず、有機絶縁膜にＵＶ処理を行うと、有機絶縁膜が分解し、色づきが起こってしまう。また、スパッタエッチングやドライエッチングをコンタクトホール開口前に行う場合、有機絶縁膜が非感光性であれば、有機絶縁膜を形成し、焼成後、スパッタエッチングやドライエッチングを行うことが可能である。これに対して、有機絶縁膜が感光性である場合には、有機絶縁膜を形成した状態でスパッタエッチングやドライエッチングを行う必要があり、このため、エッチング装置を汚染したり、生産性を著しく害するだけでなく、形成した有機絶縁膜の微小な凹凸が焼成時に平坦化され、所期の目的を達することができなくなってしまう。一方、スパッタエッチングやドライエッチングをコンタクトホール開口後に行う場合は、前述したコンタクト抵抗が増大するという課題がある。
Further, in
このコンタクト抵抗の増大は、コモンストレージ方式のＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型や、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型の液晶表示装置において、横クロストークや横筋ムラ等の現象を発生させることがある。つまり、コモンストレージ方式の場合、共通配線（コモン配線）に共通の電位を与えるため、共通配線を相互に結束する必要があるが、結束を層間絶縁膜上のＩＴＯ膜を介して行うようなＴＦＴ構造を採用した場合、有機絶縁膜を用いているためにコンタクト抵抗が高くなり、共通配線全体の抵抗が高くなることが避けられない。 This increase in contact resistance may cause phenomena such as horizontal crosstalk and uneven horizontal stripes in a common storage type TN (Twisted Nematic) type or IPS (In-Plane Switching) type liquid crystal display device. In other words, in the case of the common storage method, a common potential is applied to the common wiring (common wiring), and thus it is necessary to bind the common wiring to each other. However, the TFT is formed by performing the binding through the ITO film on the interlayer insulating film. In the case of adopting the structure, since the organic insulating film is used, the contact resistance becomes high, and it is inevitable that the resistance of the entire common wiring becomes high.
近年、有機層間絶縁膜を介して、信号線上に透明導電膜からなる共通電極を形成し、共通電極に対向して、共通電極と同一透明導電膜からなる画素電極を形成するような高開口率のＩＰＳ型液晶表示装置が実現されている（例えば、ＷＯ９８／４７０４４号公報参照）。 In recent years, a high aperture ratio such that a common electrode made of a transparent conductive film is formed on a signal line through an organic interlayer insulating film, and a pixel electrode made of the same transparent conductive film as the common electrode is formed facing the common electrode. IPS type liquid crystal display device has been realized (see, for example, WO 98/47044).
このような液晶表示装置においては、有機絶縁膜上の透明導電膜のパターニングを精度良く、かつ、基板面内において均一に行うことが非常に重要である。透明導電膜形成工程のプロセス制御が十分でないと、表示ムラが発生するためである。これに加え、前述したように、コモンストレージ方式のＩＰＳ型液晶表示装置においては、有機層間絶縁膜を介した透明導電膜と下地金属膜とのコンタクト抵抗を低くすることが重要である。 In such a liquid crystal display device, it is very important to pattern the transparent conductive film on the organic insulating film accurately and uniformly in the substrate surface. This is because display unevenness occurs when the process control of the transparent conductive film forming step is not sufficient. In addition, as described above, in the common storage type IPS liquid crystal display device, it is important to reduce the contact resistance between the transparent conductive film and the base metal film through the organic interlayer insulating film.
このように、有機層間絶縁膜上の透明導電膜のパターン精度を向上し、かつ、有機層間絶縁膜上の透明導電膜と下地金属膜とのコンタクト抵抗を低く維持することのできる液晶表示装置の製造方法が求められている。 Thus, the pattern accuracy of the transparent conductive film on the organic interlayer insulating film can be improved, and the contact resistance between the transparent conductive film on the organic interlayer insulating film and the base metal film can be kept low. There is a need for a manufacturing method.
本発明は以上のような問題点に鑑みてなされたものであり、少なくとも有機層間絶縁膜を用いた液晶表示装置の製造方法において、無機層間絶縁膜及び有機層間絶縁膜へのコンタクトホールの形成、並びに、有機層間絶縁膜上の透明導電膜のパターン形成に際し、透明導電膜のエッチング残渣を生じさることなく、基板面内において均一に精度良くパターン形成でき、かつ、透明導電膜と下層金属膜との間のコンタクト抵抗の増大を防止することにより、表示不良を無くすことができる液晶表示装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and in the method for manufacturing a liquid crystal display device using at least an organic interlayer insulating film, formation of contact holes in the inorganic interlayer insulating film and the organic interlayer insulating film, In addition, when forming the pattern of the transparent conductive film on the organic interlayer insulating film, the pattern can be formed uniformly and accurately within the substrate surface without producing an etching residue of the transparent conductive film. An object of the present invention is to provide a method of manufacturing a liquid crystal display device that can eliminate display defects by preventing an increase in contact resistance between the two.
本発明は、基板上にスイッチング素子を形成する第一の工程と、前記スイッチング素子を少なくとも上層に有機絶縁膜を有する層間絶縁膜で覆う第二の工程と、前記層間絶縁膜を介して前記スイッチング素子に接続される透明電極を前記層間絶縁膜上に形成する第三の工程と、を有する液晶表示装置の製造方法において、前記層間絶縁膜は無機絶縁膜上に前記有機絶縁膜を有する構成であり、前記第三の工程は、前記有機絶縁膜をパターン形成する工程と、前記無機絶縁膜にコンタクトホールを開口する工程と、前記層間絶縁膜上に透明導電膜を堆積する工程と、前記透明導電膜をパターニングして透明電極を形成する工程と、を含み、前記無機絶縁膜にコンタクトホールを開口する工程は、前記層間絶縁膜上にハーフトーン露光もグレイトーン露光も用いないフォトリソグラフィー法によりフォトレジストをパターン形成する工程と、前記フォトレジストをポストベークする工程を経ることなく、前記フォトレジストをマスクとして前記無機絶縁膜にドライエッチングを施す工程と、を備えることを特徴とする液晶表示装置の製造方法を提供する。 The present invention includes a first step of forming a switching element on a substrate, a second step of covering the switching element with an interlayer insulating film having an organic insulating film on at least an upper layer, and the switching via the interlayer insulating film. And a third step of forming a transparent electrode connected to the element on the interlayer insulating film, wherein the interlayer insulating film has the organic insulating film on the inorganic insulating film. And the third step includes a step of patterning the organic insulating film, a step of opening a contact hole in the inorganic insulating film, a step of depositing a transparent conductive film on the interlayer insulating film, and the transparent and forming a transparent electrode by patterning the conductive film, a step of forming a contact hole in the inorganic insulating film, a half-tone exposure and Great on the interlayer insulating film A step of patterning the photoresist by emissions exposure without using even photolithography, without a step of post-baking the photoresist, and a step of dry etching said inorganic insulating layer using the photoresist as a mask Provided is a method for manufacturing a liquid crystal display device.
前記有機絶縁膜をパターン形成する工程において、前記有機絶縁膜は、少なくとも前記スイッチング素子のドレイン電極を含む信号線の全部または一部を覆ってパターン形成されることが好ましい。 In the step of patterning the organic insulating film, it is preferable that the organic insulating film is patterned so as to cover at least a part of the signal line including the drain electrode of the switching element.
前記第一の工程は、例えば、前記基板上にゲート電極を含む走査線及び共通電位を供給する共通配線を形成する工程と、前記走査線及び前記共通配線を覆って前記基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記スイッチング素子の活性層となる半導体層を形成する工程と、前記走査線と交差し、前記スイッチング素子のドレイン電極を含む信号線と、前記スイッチング素子のソース電極とを形成する工程と、を有するものとすることができ、前記透明導電膜をパターニングして透明電極を形成する工程は、前記透明導電膜をパターニングして前記層間絶縁膜上に前記スイッチング素子と接続する画素電極と、前記共通配線と接続する共通電極とを形成する工程からなるものであることが好ましい。 The first step includes, for example, a step of forming a scanning line including a gate electrode and a common wiring for supplying a common potential on the substrate, and a gate insulating film on the substrate covering the scanning line and the common wiring. Forming a semiconductor layer to be an active layer of the switching element on the gate insulating film, a signal line crossing the scanning line and including a drain electrode of the switching element, and the switching element And forming a transparent electrode by patterning the transparent conductive film, patterning the transparent conductive film, and forming the transparent electrode on the interlayer insulating film. It is preferable that the method includes a step of forming a pixel electrode connected to the switching element and a common electrode connected to the common wiring.
前記透明導電膜は、例えば、インジウム錫酸化膜（ＩＴＯ）またはインジウム亜鉛酸化膜（ＩＺＯ）から形成することが好ましい。 The transparent conductive film is preferably formed of, for example, an indium tin oxide film (ITO) or an indium zinc oxide film (IZO).
本発明によれば、フォトレジストをポストベークする工程を経ることなく、フォトレジストをマスクとして無機絶縁膜にドライエッチングを施す工程を備えるので、ドライエッチング時の均一性を確保することができる。 According to the present invention, since the step of performing dry etching on the inorganic insulating film using the photoresist as a mask is provided without passing through the step of post-baking the photoresist, uniformity during dry etching can be ensured.
以下、本発明の実施の形態について図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る液晶表示装置の製造方法により製造される液晶表示装置におけるＴＦＴ基板の構成を概念的に示す平面図である。本実施形態はＩＰＳ型液晶表示装置の場合の例である。
(First embodiment)
FIG. 1 is a plan view conceptually showing the structure of a TFT substrate in a liquid crystal display device manufactured by the method for manufacturing a liquid crystal display device according to the first embodiment of the present invention. This embodiment is an example of an IPS liquid crystal display device.
図１に示すように、ＴＦＴ基板１０の対向基板側の面には、複数の走査線１１と、走査線１１に直交する信号線１２と、隣接する走査線１１の間において走査線１１に平行に延びる共通配線１３とが設けられている。各走査線１１と各信号線１２の交差部分には、薄膜トランジスタ（ＴＦＴ）１４がマトリクス状に形成されている。
As shown in FIG. 1, a plurality of
走査線１１の端部には走査線端子１５が設けられており、走査線端子１５を介して、外部駆動回路からの駆動信号が走査線１１に入力される。また、信号線１２の端部には信号線端子１６が設けられおり、信号線端子１６を介して、外部駆動回路からの駆動信号が信号線１２に入力される。
A
共通配線１３は、液晶を交流駆動するための基準となる共通の電位を与えるために相互に結線される。すなわち、ＴＦＴ基板１０の両側には信号線１２と平行に延びる共通配線結束線１７ａ、１７ｂがそれぞれ設けられており、共通配線結束線１７ａは各共通配線１３の一端（例えば、左側端部）を相互に接続し、共通配線結束線１７ｂは各共通配線１３の他端（例えば、右側端部）を相互に接続している。この共通配線１３と、ＴＦＴ１４のソース電極に接続された画素電極との間で容量が形成される。共通配線結束線１７ａの端部には共通配線端子１８ａが設けられ、共通配線結束線１７ｂの端部には共通配線端子１８ｂが設けられている。
The
図２は、図１に示したＴＦＴ基板の１画素部を拡大して示す平面図であり、図３（ａ）、（ｂ）、（ｃ）はそれぞれ、図２の３Ａ−３Ａ線、３Ｂ−３Ｂ線、３Ｃ−３Ｃ線に沿う断面図である。 2 is an enlarged plan view showing one pixel portion of the TFT substrate shown in FIG. 1, and FIGS. 3 (a), 3 (b), and 3 (c) respectively show lines 3A-3A and 3B in FIG. It is sectional drawing which follows a -3B line and 3C-3C line.
図２に示すように、ＴＦＴ基板上に形成される、相互に隣接する一対の走査線１１と相互に隣接する一対の信号線１２とは交差し、それらによって囲まれる表示領域を各画素部に区画する。各画素部には、櫛歯状に形成された画素電極２１と共通電極２２が交互に対向して配置されており、画素電極２１と共通電極２２との間においてＴＦＴ基板１０に概ね平行な電界を発生させ、液晶分子の配列を制御している。
As shown in FIG. 2, a pair of
図３に示すように、ＴＦＴ基板は、透明絶縁性基板２０と、透明絶縁性基板２０上に形成された走査線１１及び共通配線１３と、走査線１１及び共通配線１３を覆うように透明絶縁性基板２０上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１上に形成された薄膜トランジスタ（ＴＦＴ）１４と、ＴＦＴ１４を覆うようにゲート絶縁膜３１上に形成されたパッシベーション膜３２と、パッシベーション膜３２上に形成された有機絶縁膜３３と、有機絶縁膜３３上に形成された画素電極２１及び共通電極２２とから構成されている。
As shown in FIG. 3, the TFT substrate includes a transparent insulating
パッシベーション膜３２と有機絶縁膜３３とが層間絶縁膜３８を構成しており、画素電極２１及び共通電極２２は、図３（ａ）及び（ｃ）に示すように、層間絶縁膜３８上に設けられている。
The
ＴＦＴ１４は、透明絶縁性基板２０上に形成されたゲート電極２３と、ゲート電極２３を覆うゲート絶縁膜３１と、ゲート絶縁膜３１上に形成されたソース電極２４及びドレイン電極２５と、ソース電極２４及びドレイン電極２５の間においてゲート絶縁膜３１上に形成された半導体層３４、から構成されている。
The TFT 14 includes a
本実施形態においては、ＴＦＴ１４は逆スタガ型の薄膜トランジスタの例を示しており、図２に示すように、ＴＦＴ１４のゲート電極２３は走査線１１の一部として形成されている。また、ドレイン電極２５は、図２に示すように、信号線１２の一部として形成されている。
In this embodiment, the TFT 14 is an example of an inverted staggered thin film transistor, and the
ＴＦＴ１４のソース電極２４には、図３（ａ）に示すように、層間絶縁膜３８に形成されたコンタクトホール２６を介して画素電極２１が接続されており、共通配線１３には、図３（ｃ）に示すように、層間絶縁膜３８及びゲート絶縁膜３１に形成されたコンタクトホール２７を介して共通電極２２がそれぞれ接続されている。
As shown in FIG. 3A, the
このＴＦＴ１４には、走査線１１及びゲート電極２３を通して走査信号が、信号線１２及びドレイン電極２５を通して表示信号が入力され、画素電極２１への電荷の書き込みが行われる。
A scanning signal is input to the TFT 14 through the
また、図３（ａ）及び（ｃ）に示すように、共通配線１３と蓄積容量電極３５との間には蓄積容量が形成されている。
Further, as shown in FIGS. 3A and 3C, a storage capacitor is formed between the
次に、第１の実施の形態におけるＴＦＴ基板の製造方法を説明する。 Next, a manufacturing method of the TFT substrate in the first embodiment will be described.
図４、図６、図８、図１０、図１２、図２は、１画素部の各製造工程を示す平面図、図５、図７、図９、図１１、図１３、図３は、それぞれ図４、図６、図８、図１０、図１２、図２の各Ａ−Ａ線（（ａ）図）、各Ｂ−Ｂ線（（ｂ）図）、各Ｃ−Ｃ線（（ｃ）図）に沿う断面図である。ここで、各Ａ−Ａ線に沿う断面部はＴＦＴ部、画素電極用のコンタクトホール部及び蓄積容量部を示し、各Ｂ−Ｂ線に沿う断面部は画素部を示し、各Ｃ−Ｃ線に沿う断面部は信号線部、共通電極用のコンタクトホール部及び蓄積容量部を示す。 4, 6, 8, 10, 12, and 2 are plan views showing each manufacturing process of one pixel portion, and FIGS. 5, 7, 9, 11, 13, and 3 are 4, 6, 8, 10, 12, and 2, each AA line ((a) diagram), each BB line ((b) diagram), each CC line (( c) It is sectional drawing which follows a figure. Here, a cross-sectional portion along each AA line indicates a TFT portion, a contact hole portion for the pixel electrode, and a storage capacitor portion, a cross-sectional portion along each BB line indicates a pixel portion, and each CC line A cross-sectional portion along the line indicates a signal line portion, a contact hole portion for a common electrode, and a storage capacitor portion.
先ず、図４及び図５に示すように、ガラス基板その他透明絶縁性基板２０の上に、スパッタリングにより、Ｃｒ、Ｍｏ、Ｃｒ／Ａｌ積層膜、Ｍｏ／Ａｌ積層膜等からなる導電層を約１００乃至３００ｎｍの膜厚で成膜し、フォトリソグラフィー工程により、ゲート電極２３を含む走査線１１、共通配線１３、走査線端子部（図示せず）及び共通配線端子部（図示せず）を形成する。
First, as shown in FIGS. 4 and 5, about 100 conductive layers made of Cr, Mo, Cr / Al laminated film, Mo / Al laminated film, etc. are formed on a glass substrate or other transparent insulating
次に、図６及び図７に示すように、プラズマＣＶＤにより、走査線１１、共通配線１３、走査線端子部（図示せず）及び共通配線端子部（図示せず）を覆うように透明絶縁性基板２０上にシリコン窒化膜からなるゲート絶縁膜３１を約３００乃至５００ｎｍの膜厚で成膜する。
Next, as shown in FIGS. 6 and 7, transparent insulation is performed so as to cover the
更に、アモルファスシリコン（ａ−Ｓｉ）を約１５０乃至３００ｎｍの膜厚で、リンがドープされたアモルファスシリコン（ｎ＋型ａ−Ｓｉ）を約３０乃至５０ｎｍの膜厚でゲート絶縁膜３１上に順次成膜し、フォトリソグラフィー工程によりＴＦＴ１４の活性層となる半導体層３４をゲート絶縁膜３１上に形成する。走査線１１及び共通配線１３と信号線１２の交差部にも、両者の絶縁耐圧を高めるための耐圧向上用半導体層６４をゲート絶縁膜３１上に半導体層３４と同時に形成する。
Further, amorphous silicon (a-Si) is formed on the
次に、図８及び図９に示すように、スパッタリングにより、Ｃｒ、Ｍｏ、Ｃｒ／Ａｌ／Ｃｒ積層膜、Ｍｏ／Ａｌ／Ｍｏ積層膜等からなる導電層を約１００乃至４００ｎｍの膜厚でゲート絶縁膜３１上に成膜し、フォトリソグラフィー工程により、ソース電極２４、ドレイン電極２５、蓄積容量電極３５、信号線１２、信号線端子部（図示せず）をそれぞれ形成する。
Next, as shown in FIGS. 8 and 9, a conductive layer made of Cr, Mo, Cr / Al / Cr laminated film, Mo / Al / Mo laminated film, etc. is gated to a thickness of about 100 to 400 nm by sputtering. A
続いて、ソース電極２４及びドレイン電極２５をマスクとして、半導体層３４上部のｎ＋型ａ−Ｓｉをエッチング除去し、チャネルを形成する。
Subsequently, using the
次に、図１０及び図１１に示すように、プラズマＣＶＤにより、ソース電極２４、ドレイン電極２５、半導体層３４、蓄積容量電極３５、信号線１２、信号線端子部（図示せず）を覆うようにしてゲート絶縁膜３１上にシリコン窒化膜その他の無機膜からなるパッシベーション膜３２を約１００乃至３００ｎｍの膜厚で成膜する。
Next, as shown in FIGS. 10 and 11, the
この後、約２８０℃の温度の窒素雰囲気中で基板をアニールする。 Thereafter, the substrate is annealed in a nitrogen atmosphere at a temperature of about 280.degree.
続いて、ポジ型感光性ノボラック系レジストを用いて、膜厚が約１．５乃至３．５μｍの有機絶縁膜３３をパッシベーション膜３２上に成膜し、フォトリソグラフィー工程により、有機絶縁膜３３のコンタクトホール形成部分に開口６６、６７を形成した後、２３０℃程度の温度で有機絶縁膜３３を焼成する。
Subsequently, an organic insulating
その後、図１２及び図１３に示すように、フォトリソグラフィー工程により、パッシベーション膜３２をエッチングして、開口６６に対応する箇所にソース電極２４を露出させる画素電極用のコンタクトホール２６（図１３（ａ）参照）と、信号線端子部の金属膜を露出させるコンタクトホール（図示せず）とを形成する。同時に、パッシベーション膜３２及びゲート絶縁膜３１をエッチングして、開口６７に対応する箇所に共通配線１３を露出させる共通電極用のコンタクトホール２７（図１３（ｃ）参照）と、走査線端子部の金属膜及び共通配線端子部の金属膜を露出させるコンタクトホール（図示せず）と、各共通配線１３の端部を露出させる共通配線結束線用のコンタクトホール（図示せず）とをそれぞれ形成する。
Thereafter, as shown in FIGS. 12 and 13, the
このエッチングはドライエッチングで行ってもよいし、または、ウェットエッチングで行ってもよい。あるいは、ウェットエッチングとドライエッチングとを併用して行ってもよい。 This etching may be performed by dry etching or wet etching. Alternatively, wet etching and dry etching may be used in combination.
次に、図２及び図３に示すように、スパッタリングにより有機絶縁膜３３上にＩＴＯからなる透明導電膜を成膜し、フォトリソグラフィー工程により、画素電極２１、共通電極２２、走査線端子部の金属膜、信号線端子部の金属膜、共通配線端子部の金属膜上の接続電極（図示せず）及び共通配線結束線（図示せず）を形成する。
Next, as shown in FIGS. 2 and 3, a transparent conductive film made of ITO is formed on the organic insulating
このとき、図３（ｂ）に示すように、信号線１２に対応して有機絶縁膜３３上に共通電極２２の一つ７２が位置し、また、蓄積容量電極３５に対応して有機絶縁膜３３上に画素電極２１の一つ７１が位置するように形成する。これにより、画素電極２１が、画素電極用のコンタクトホール２６を介して、ソース電極２４に接続し、共通電極２２が、共通電極用のコンタクトホール２７を介して、共通配線１３に接続し、また、接続電極が、走査線、信号線及び共通配線端子部用のコンタクトホールをそれぞれ介して、走査線端子部の金属膜、信号線端子部の金属膜及び共通配線端子部の金属膜に接続し、さらに、共通配線結束線が、共通配線結束線用のコンタクトホールを介して、各共通配線１３の端部に接続する（端子部の構造については、後述する）。
At this time, as shown in FIG. 3B, one of the
ここで、ＩＴＯの成膜はＡｒガスと酸素ガスの雰囲気中において、反応性スパッタリングにより行う。酸素ガスはＡｒガスに対して１乃至５原子（ａｔｏｍ）％程度混合する。さらに、Ａｒガスに対して１原子％程度の水や水素を加えてもよい。また、成膜時に基板加熱は行わず、成膜後のアニールも行わない。これにより、非晶質のＩＴＯ膜を成膜することができる。 Here, the ITO film is formed by reactive sputtering in an atmosphere of Ar gas and oxygen gas. Oxygen gas is mixed with about 1 to 5 atom% with respect to Ar gas. Furthermore, about 1 atomic% of water or hydrogen may be added to the Ar gas. Further, the substrate is not heated at the time of film formation, and annealing after the film formation is not performed. Thereby, an amorphous ITO film can be formed.
非晶質ＩＴＯ膜のエッチングは、王水またはシュウ酸系のエッチング液を用いて、ウエットエッチングにより行う。成膜時に微量の水や水素を加えると、エッチング残渣のないエッチングが容易に可能となる。非晶質ＩＴＯ膜のエッチング時間は、膜のエッチングレートに応じて、適切な時間だけ行えばよく、フォトレジスト現像後のフォトレジストの線幅からエッチング後のＩＴＯ膜の線幅を引いた両側サイドエッチング量を有機絶縁膜上で１μｍ程度に制御することができる。 Etching of the amorphous ITO film is performed by wet etching using aqua regia or an oxalic acid-based etchant. When a minute amount of water or hydrogen is added during film formation, etching without etching residue can be easily performed. The etching time of the amorphous ITO film may be an appropriate time depending on the etching rate of the film, and the both sides of the line width of the ITO film after etching are subtracted from the line width of the photoresist after photoresist development. The etching amount can be controlled to about 1 μm on the organic insulating film.
次に、第１の実施の形態におけるＴＦＴ基板の端子部の構造について説明する。 Next, the structure of the terminal portion of the TFT substrate in the first embodiment will be described.
図１４は、基板周辺の端子部の平面図であり、図１５（ａ）は図１４の１５Ａ−１５Ａ線に沿う断面図であり、走査線端子及び共通配線端子を示しており、図１５（ｂ）は図１４の１５Ｂ−１５Ｂ線に沿う断面図であり、信号線端子を示している。
14 is a plan view of the terminal portion around the substrate, and FIG. 15A is a cross-sectional view taken along the
走査線端子及び共通配線端子は、図１５（ａ）に示すように、走査線１１と同一の金属膜で透明絶縁性基板２０上に形成される端子部金属膜４１上において、共通電極と同一の透明導電膜（ＩＴＯ膜）で形成される接続電極４２として形成される。
As shown in FIG. 15A, the scanning line terminal and the common wiring terminal are the same as the common electrode on the terminal part metal film 41 formed on the transparent insulating
また、信号線端子は、図１５（ｂ）に示すように、信号線１２と同一の金属膜でゲート絶縁膜３１上に形成される端子部金属膜８１上において、共通電極と同一の透明導電膜（ＩＴＯ膜）で形成される接続電極８２として形成される。
Further, as shown in FIG. 15B, the signal line terminal is the same transparent conductive material as the common electrode on the terminal metal film 81 formed on the
ここで、接続電極４２は、ゲート絶縁膜３１及びパッシベーション膜３２に開口された端子部コンタクトホール４３を介して端子部金属膜４１に接続された構造になっており、接続電極８２はパッシベーション膜３２に開口された端子部コンタクトホール８３を介して端子部金属膜８１に接続された構造になっている。このように、各端子部には有機絶縁膜３３は形成されていない。
Here, the connection electrode 42 has a structure connected to the terminal metal film 41 through the
ここで、パッシベーション膜３２上のＩＴＯ膜のサイドエッチング量は、有機絶縁膜３３上のＩＴＯ膜のサイドエッチング量より小さくなる。従って、有機絶縁膜３３上のＩＴＯ膜のサイドエッチング量が両側で１μｍ程度に制御されているので、実際上問題となることはない。
Here, the side etching amount of the ITO film on the
なお、各共通配線１３は、共通配線結束線用のコンタクトホール４４（図１４参照）を介して共通配線結束線１７ａ、１７ｂに接続されている。コンタクトホール４４の断面構造は、図示していないが、図１５（ａ）に示した端子部コンタクトホール４３と同様な構造になっている。
Each
ここでは、共通配線結束線１７ａ、１７ｂを透明導電膜で形成した例を示したが、共通配線結束線１７ａ、１７ｂを信号線１２と同一の金属膜で形成することもできる。
Here, an example is shown in which the common wiring binding lines 17 a and 17 b are formed of a transparent conductive film, but the common wiring binding lines 17 a and 17 b can be formed of the same metal film as the
また、図示していないが、共通配線結束線１７ａ、１７ｂの一部を、パッシベーション膜３２に開口されたコンタクトホールを介して透明導電膜により有機絶縁膜３３上に引き出す。また、共通配線結束線１７ａ、１７ｂの端部を、ゲート絶縁膜３１及びパッシベーション膜３２に開口されたコンタクトホールを介して同じ透明導電膜により有機絶縁膜３３上に引き出す。このようにして、透明導電膜を介して共通配線結束線１７ａ、１７ｂと各共通配線１３とを接続するようにすることもできる。このような構造にすることにより、共通配線結束線１７ａ、１７ｂの抵抗を下げることができる。
Although not shown, part of the common wiring bundling lines 17 a and 17 b is drawn on the organic insulating
次に、第１の実施の形態におけるＴＦＴ基板と対向基板との間に液晶を挟持した液晶パネルの製造方法について概略的に説明する。 Next, a method for manufacturing a liquid crystal panel in which liquid crystal is sandwiched between the TFT substrate and the counter substrate in the first embodiment will be schematically described.
図１６は、この液晶パネルの１画素部分の断面図である。図１６に示す液晶パネルは、前述のＴＦＴ基板１０と、ＴＦＴ基板１０に対向して配置されている対向基板５０と、ＴＦＴ基板１０と対向基板５０との間に挟持されている液晶層５５と、から構成されている。
FIG. 16 is a cross-sectional view of one pixel portion of the liquid crystal panel. The liquid crystal panel shown in FIG. 16 includes the above-described TFT substrate 10, a counter substrate 50 disposed to face the TFT substrate 10, and a
対向基板５０は、ガラス基板その他の透明絶縁性基板３０と、透明絶縁性基板３０のＴＦＴ基板１０と対向する面上に形成されたブラックマトリクス５２と、ブラックマトリクス５２を覆うようにして、透明絶縁性基板３０上に形成された３色のカラーフィルタ５３Ｒ、５３Ｇ、５３Ｂと、カラーフィルタ５３Ｒ、５３Ｇ、５３Ｂ上に形成されたオーバーコート膜５４と、透明絶縁性基板３０のＴＦＴ基板１０とは反対側の面上に形成された透明導電層５６と、を備えている。
The counter substrate 50 is a glass substrate or other transparent insulating
ＴＦＴ基板１０及び対向基板５０は以下のようにして形成される。 The TFT substrate 10 and the counter substrate 50 are formed as follows.
上述のようにＴＦＴ基板１０を形成した後、ＴＦＴ基板１０の有機絶縁膜３３上にポリイミド系の配向剤からなる膜厚が３０乃至６０ｎｍの配向膜５１を形成し、１８０℃乃至２４０℃の温度で焼成し、配向処理を行う。
After forming the TFT substrate 10 as described above, an
その後、エポキシ系樹脂接着剤からなるシール材（図示せず）をＴＦＴ基板１０の周縁に沿って形成する。配向膜５１の形成後の焼成は、透明導電膜のアニールも兼ねている。即ち、配向膜５１の形成後の焼成により、非晶質ＩＴＯ膜を多結晶化し、ＩＴＯ膜の透過率を向上させ、抵抗値を低減することができる。
Thereafter, a sealing material (not shown) made of an epoxy resin adhesive is formed along the periphery of the TFT substrate 10. Firing after the formation of the
次いで、対向基板５０を構成する透明絶縁性基板３０のカラーフィルタ５３Ｒ、５３Ｇ、５３Ｂが形成される面とは反対側の面に、膜厚が約８０乃至１５０ｎｍのＩＴＯその他の透明導電層５６を成膜する。
Next, an ITO or other transparent conductive layer 56 having a thickness of about 80 to 150 nm is formed on the surface of the transparent insulating
次いで、透明絶縁性基板３０のＴＦＴ基板１０と対向する面上に、ネガ型感光性アクリル系顔料分散レジストまたはカーボン系レジストを用いて、膜厚が約１乃至３μｍ、光学濃度（ＯＤ値）が３以上、シート抵抗値が１×１０10Ω／□以上のブラックマトリクス５２を形成する。
Next, a negative photosensitive acrylic pigment dispersion resist or carbon resist is used on the surface of the transparent insulating
次に、ネガ型感光性アクリル系顔料分散レジストを用いて、膜厚が約１．０乃至１．５μｍの赤色カラーフィルタ５３Ｒを形成する。同様に、青色カラーフィルタ５３Ｂ及び緑色カラーフィルタ５３Ｇの各色層を形成する。
Next, a
次に、ノボラック系レジストを用いて、膜厚が約２．０乃至３．５μｍの有機絶縁膜からなるオーバーコート膜５４を形成する。 Next, an overcoat film 54 made of an organic insulating film having a thickness of about 2.0 to 3.5 μm is formed using a novolac resist.
更に、この上にポリイミド系の配向剤からなる膜厚が３０乃至６０ｎｍの配向膜５１を形成し、焼成後、配向処理をして対向基板５０とする。
Further, an
その後、シール材と面内スペーサ（図示せず）を介して、ＴＦＴ基板１０の上に対向基板５０を重ね合わせる。 Thereafter, the counter substrate 50 is overlaid on the TFT substrate 10 via a sealing material and an in-plane spacer (not shown).
続いて、フッ素系化合物からなる液晶５５を注入口（図示せず）を介して両基板の間に注入した後、ＵＶ硬化型アクリレート系樹脂からなる封口材（図示せず）により注入口を封止し、所定ギャップのパネルを得る。ギャップは、例えば、アクリル系樹脂からなる柱つきのカラーフィルタ（図示せず）を用いて制御してもよい。
Subsequently, a
最後に、ＴＦＴ基板１０の素子面とは反対側の面と対向基板５０のカラーフィルタとは反対側の面に、ヨウ素系偏光フィルムからなる偏光板５７をそれぞれ貼り付ける。
Finally, a
これにより、前述のＴＦＴ基板１０を用いた広視野角及び高開口率を有する液晶パネルが製造される。 Thereby, a liquid crystal panel having a wide viewing angle and a high aperture ratio using the above-described TFT substrate 10 is manufactured.
以上のように、本実施形態によれば、有機絶縁膜上に非晶質のＩＴＯ膜をパターン形成し、配向膜形成後の焼成によりＩＴＯ膜を多結晶化することにより、ＩＴＯ膜のパターニングを精度良く、均一に行うことができる（後述する）。 As described above, according to the present embodiment, the amorphous ITO film is patterned on the organic insulating film, and the ITO film is polycrystallized by baking after forming the alignment film, thereby patterning the ITO film. It can be performed accurately and uniformly (described later).
また、ＴＦＴ基板製造工程において、熱処理（アニール）工程を１工程削減することができる。 Further, in the TFT substrate manufacturing process, the heat treatment (annealing) process can be reduced by one process.
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。第２の実施の形態においては、有機絶縁膜３３上にプラズマ処理が行われる。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. In the second embodiment, plasma processing is performed on the organic insulating
図２、図３乃至図１０及び図１１の有機絶縁膜３３の形成工程までの製造方法は、第１の実施の形態と全く同じであるので、説明は省略する。
Since the manufacturing method up to the step of forming the organic insulating
有機絶縁膜３３の形成後、基板全面にヘリウム（Ｈｅ）プラズマ処理を行う。このヘリウムプラズマ処理はドライエッチング装置において、Ｈｅガスを高周波放電させることにより行う。
After the formation of the organic insulating
その後、図１２及び図１３に示すように、フォトリソグラフィー工程により、パッシベーション膜３２をエッチングして、開口６６に対応する箇所にソース電極２４を露出させる画素電極用のコンタクトホール２６（図１３（ａ）参照）と、信号線端子部を露出させるコンタクトホール（図示せず）とを形成する。また同時に、パッシベーション膜３２及びゲート絶縁膜３１をエッチングして、開口６７に対応する箇所に共通配線１３を露出させる共通電極用のコンタクトホール２７（図１３（ｃ）参照）と、走査線端子部の金属膜、共通配線端子部の金属膜を露出させるコンタクトホール（図示せず）と、各共通配線１３の端部を露出させる共通配線結束線用のコンタクトホール（図示せず）とを、それぞれ形成する。
Thereafter, as shown in FIGS. 12 and 13, the
このエッチングはドライエッチングで行ってもよいし、あるいは、ウェットエッチング行ってもよい。あるいは、ウェットエッチングとドライエッチングとを併用して行ってもよい。 This etching may be performed by dry etching or wet etching. Alternatively, wet etching and dry etching may be used in combination.
ただし、コンタクトホールをドライエッチングで開口する場合、フォトレジスト現像後のポストベークは行わない。また、コンタクトホールをウェットエッチングにより開口する場合、あるいは、ウェットエッチングの次にドライエッチングを行って開口する場合、フォトレジスト現像後のポストベークを１４０℃程度の温度で行う。 However, when the contact hole is opened by dry etching, post-baking after photoresist development is not performed. When the contact hole is opened by wet etching, or when dry etching is performed after wet etching, post-baking after photoresist development is performed at a temperature of about 140 ° C.
次に、図２、図３、図１４乃至図１６に示すように、スパッタリングにより有機絶縁膜３３上にＩＴＯからなる透明導電膜を成膜し、フォトリソグラフィー工程により、画素電極２１と、共通電極２２と、走査線端子部及び共通配線端子部の金属膜４１並びに信号線端子部の金属膜８１上の接続電極４２、８２と、共通配線結束線１７ａ、１７ｂとを形成する。
Next, as shown in FIGS. 2, 3, and 14 to 16, a transparent conductive film made of ITO is formed on the organic insulating
このとき、図３（ｂ）に示すように、信号線１２に対応して有機絶縁膜３３上に共通電極２２の一つ７２が位置し、また、蓄積容量電極３５に対応して有機絶縁膜３３上に画素電極２１の一つ７１が位置するように形成する。これにより、画素電極２１が、画素電極用のコンタクトホール２６を介して、ソース電極２４に接続し、共通電極２２が、共通電極用のコンタクトホール２７を介して、共通配線１３に接続し、また、接続電極４２、８２が、走査線、共通配線、信号線端子部用のコンタクトホール４３、８３をそれぞれ介して、走査線端子部、共通配線端子部金属膜４１、信号線端子部金属膜８１に接続し、さらに、共通配線結束線１７ａ、１７ｂが、共通配線結束線用のコンタクトホール４４を介して、各共通配線１３の端部に接続する。
At this time, as shown in FIG. 3B, one of the
ここで、ＩＴＯの成膜条件は、第１の実施の形態と同様である。 Here, the ITO film forming conditions are the same as those in the first embodiment.
透明導電膜は、ＩＴＯに代えて、インジウム亜鉛酸化膜（ＩＺＯ）であってもよい。ＩＺＯの場合は、成膜条件によらず、非晶質の膜が形成される。 The transparent conductive film may be an indium zinc oxide film (IZO) instead of ITO. In the case of IZO, an amorphous film is formed regardless of the film formation conditions.
以下、第２の実施の形態におけるＴＦＴ基板１０と対向基板５０との間に液晶５５を挟持した液晶パネルの製造方法についても、第１の実施の形態と全く同様であるので、説明は省略する。
Hereinafter, the manufacturing method of the liquid crystal panel in which the
以上のように、無機絶縁膜にコンタクトホールを開口する前に、有機絶縁膜上にＨｅプラズマ処理を行うことにより、透明導電膜のパターニングを精度良く、均一に行うことができ、同時に、透明導電膜と下地金属膜とのコンタクト抵抗の増大を防止することができる（この点については後述する）。 As described above, by performing He plasma treatment on the organic insulating film before opening the contact hole in the inorganic insulating film, the transparent conductive film can be patterned accurately and uniformly, and at the same time, the transparent conductive film An increase in contact resistance between the film and the base metal film can be prevented (this will be described later).
表１はＩＴＯ膜の膜質とエッチングの出来栄え（線幅シフト、パターン欠け）の関係を示す表である。 Table 1 is a table showing the relationship between the film quality of the ITO film and the etching quality (line width shift, pattern chipping).
しかしながら、本発明者の実験によると、有機膜上のＩＴＯ膜にパターンに欠けを生ずることが判明した（×印は問題有りを意味する）。これは、多結晶ＩＴＯ膜の膜質が部分的に不均一になっているためと推定される。 However, according to an experiment by the present inventor, it has been found that the ITO film on the organic film lacks a pattern (a cross indicates that there is a problem). This is presumably because the film quality of the polycrystalline ITO film is partially non-uniform.
一方、本発明のように、ＩＴＯ成膜時に加熱を行わず、あるいは、さらに、水や水素を１原子％程度含む雰囲気中で行うと、ＩＴＯ膜の膜質は非晶質となる。この場合、ＩＴＯ膜のエッチングレートは速くなり、残渣が発生することはない。エッチング時間はＩＴＯ膜のエッチングレートに応じて短く設定すればよく、エッチングによる有機絶縁膜上のＩＴＯ膜のサイドエッチング量は１μｍ程度に制御することが可能であり、有機及び無機絶縁膜上のＩＴＯ膜の線幅シフトは問題ない（○印）。さらに、ＩＴＯ膜のパターン欠けも防止することができた（○印）。 On the other hand, as in the present invention, when the ITO film is not heated, or when it is further performed in an atmosphere containing about 1 atomic% of water or hydrogen, the film quality of the ITO film becomes amorphous. In this case, the etching rate of the ITO film is increased and no residue is generated. The etching time may be set short according to the etching rate of the ITO film, and the side etching amount of the ITO film on the organic insulating film by etching can be controlled to about 1 μm, and the ITO on the organic and inorganic insulating films can be controlled. There is no problem with the line width shift of the film (circles). In addition, pattern chipping of the ITO film could be prevented (circle mark).
また、表２はコンタクトホール開口後に有機絶縁膜をプラズマ処理をした場合、そのプラズマ処理とＩＴＯ膜のエッチングの均一性及びＩＴＯ膜と下地金属膜間のコンタクト抵抗の関係を示す表である。 Table 2 shows the relationship between the plasma treatment and the uniformity of the etching of the ITO film and the contact resistance between the ITO film and the base metal film when the organic insulating film is subjected to the plasma treatment after opening the contact hole.
本発明者の実験によると、Ａｒプラズマ処理によれば、ＩＴＯ膜のエッチングの均一性は非常に良好であり（○印）、コンタクト抵抗も、スパッタエッチングに近い条件を選択すれば、処理がない場合に比べ、低減した（○印）。 According to the experiment of the present inventor, according to the Ar plasma treatment, the uniformity of etching of the ITO film is very good (circle mark), and the contact resistance is not treated if the conditions close to the sputter etching are selected. Compared to the case, it was reduced (○ mark).
Ｈｅプラズマ処理によれば、ＩＴＯ膜のエッチングの均一性は非常に良好であった（○印）が、コンタクト抵抗は処理がない場合に比べ、増大した（×印）。これは、スパッタエッチングの効果が得られないためであると思われる。 According to the He plasma treatment, the uniformity of etching of the ITO film was very good (circle mark), but the contact resistance increased (x mark) compared to the case without treatment. This is probably because the effect of sputter etching cannot be obtained.
Ｏ２プラズマ処理によれば、ＩＴＯ膜のエッチングの均一性は処理がない場合と同等であり、改善効果が見られなかった（−印）。コンタクト抵抗は処理がない場合に比べ、少し改善されるが、コンタクト抵抗に起因する表示ムラは改善できなかった（△印）。 According to the O 2 plasma treatment, the uniformity of etching of the ITO film was the same as that without treatment, and no improvement effect was observed (-mark). The contact resistance is slightly improved as compared with the case without treatment, but the display unevenness due to the contact resistance cannot be improved (Δ mark).
ＣＦ４その他のフッ素系ガスのプラズマ処理によれば、ＩＴＯ膜のエッチングの均一性、コンタクト抵抗共に処理がない場合に比べ、悪化した（×印）。 According to the plasma treatment of CF 4 and other fluorine-based gases, the uniformity of etching of the ITO film and the contact resistance were deteriorated as compared with the case where the treatment was not performed (× mark).
従って、以上の結果から、Ｈｅプラズマ処理を行う場合は、コンタクトホール開口前に行う必要があることが判明した。 Therefore, it was found from the above results that the He plasma treatment needs to be performed before the contact hole is opened.
さらに、本発明者の実験によると、第１及び第２の実施形態に示したコンタクトホールの開口工程において、フォトレジスト現像後にポストベークを行うと、ＩＴＯ膜のエッチングの均一性が悪化することが判明した。この理由は明確でないが、ポストベークにより、有機絶縁膜とフォトレジストとの間の密着性が向上し、コンタクトホール開口後にフォトレジストを剥離除去する際、有機絶縁膜上の表面部分も一部除去してしまうため、有機絶縁膜の新しい表面が剥離液の影響を受けて、次に成膜するＩＴＯ膜との密着性を悪くするためであると推定される。 Furthermore, according to the experiments of the present inventors, if the post-baking is performed after developing the photoresist in the contact hole opening process shown in the first and second embodiments, the uniformity of etching of the ITO film may be deteriorated. found. The reason for this is not clear, but post-baking improves the adhesion between the organic insulating film and the photoresist, and when removing the photoresist after opening the contact hole, part of the surface on the organic insulating film is also removed. Therefore, it is presumed that the new surface of the organic insulating film is affected by the stripping solution and deteriorates the adhesion with the ITO film to be formed next.
従って、コンタクトホールの開口をドライエッチングで行う場合は、ポストベークを行わないことが好ましい。 Therefore, when the contact hole is opened by dry etching, it is preferable not to perform post-baking.
一方、コンタクトホールの開口をウェットエッチングで、若しくは、ウェットエッチングとドライエッチングを併用して行う場合は、ポストベークを行う必要があり、このため、コンタクトホール開口前にＨｅプラズマ処理を行う方が好ましいことがわかった。ただし、コンタクトホールの開口にウェットエッチングを用いる場合、Ｈｅプラズマ処理により、エッチング液のしみ込みが発生しやすくなるので、Ｈｅプラズマ処理やポストベーク条件を最適化する必要がある。 On the other hand, when the contact hole is opened by wet etching, or when wet etching and dry etching are used in combination, it is necessary to perform post-bake. Therefore, it is preferable to perform He plasma treatment before opening the contact hole. I understood it. However, when wet etching is used for opening the contact hole, the He plasma treatment is likely to cause the penetration of the etchant, and therefore it is necessary to optimize the He plasma treatment and the post-bake conditions.
なお、前述の第１及び第２の実施の形態においては、層間絶縁膜３８が無機絶縁膜３２と有機絶縁膜３３との積層膜で形成される例を示したが、有機絶縁膜３３は信号線１２上または信号線１２と走査線１１上のみパターン形成される。すなわち、この領域のみ層間絶縁膜３８が無機絶縁膜３２と有機絶縁膜３３との積層膜で形成され、その他の領域は層間絶縁膜３８が無機絶縁膜３２単層で形成されていてもよい。
In the first and second embodiments described above, the example in which the
また、第１の実施形態においては、層間絶縁膜３８が無機絶縁膜３２と有機絶縁膜３３の積層膜で形成されているが、有機絶縁膜３３のみで形成されていてもよい。
In the first embodiment, the
また、第1及び第２の実施の形態においては、共通電極７２が走査線１１と信号線１２との交差部を除いて、信号線１２の一部を覆うように形成されている例を示したが、走査線１１と信号線１２との交差部も含めて、信号線１２全体を覆うように形成されていてもよいし、走査線１１と信号線１２の両方の全体を覆うように形成されていてもよい。
In the first and second embodiments, an example is shown in which the
また、前述の実施の形態においては、本発明をＩＰＳ型の液晶表示装置に適用した例を述べたが、本発明は有機絶縁膜上に透明導電膜をパターン形成する液晶表示装置であればどのような液晶表示装置にも適用することができる。例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型やＶＡ型（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置に本発明を適用することも可能である。 In the above-described embodiment, the example in which the present invention is applied to the IPS liquid crystal display device has been described. However, the present invention can be applied to any liquid crystal display device in which a transparent conductive film is formed on an organic insulating film. The present invention can also be applied to such a liquid crystal display device. For example, the present invention can be applied to a TN (Twisted Nematic) type or VA (Vertical Alignment) type liquid crystal display device.
また、前述の実施の形態においては、感光性ノボラック系レジストのような有機絶縁膜３３を用いた例を示したが、それに代えて、ポリイミド樹脂やアクリル樹脂を用いることもできる。
In the above-described embodiment, an example in which the organic insulating
また、感光性有機絶縁膜に代えて、非感光性有機絶縁膜を用いることも可能である。この場合は、通常のフォトリソグラフィー工程と同様に、現像後にエッチング工程とレジスト剥離工程が必要になる。 Further, a non-photosensitive organic insulating film can be used instead of the photosensitive organic insulating film. In this case, an etching process and a resist stripping process are required after development, as in a normal photolithography process.
また、有機絶縁膜の開口工程とパッシベーション膜の開口工程は、別々のフォトリソグラフィー工程である例を示したが、同一のフォトリソグラフィー工程で開口してもよい。 In addition, although the example in which the opening process of the organic insulating film and the opening process of the passivation film are separate photolithography processes has been described, the opening may be performed in the same photolithography process.
また、前述の実施の形態においては、逆スタガチャネルエッチ型ＴＦＴを有する液晶表示装置について述べたが、チャネル保護型や順スタガ型ＴＦＴでもよく、また、スタガード型ＴＦＴのみならず、コプレーナ型のＴＦＴについても適用できることは言うまでもない。 In the above-described embodiment, the liquid crystal display device having an inverted staggered channel etch type TFT has been described. However, a channel protection type or a forward stagger type TFT may be used, and not only a staggered type TFT but also a coplanar type TFT. Needless to say, it can also be applied.
また、本発明は、非晶質（ａ−Ｓｉ）ＴＦＴのみならず、ポリシリコン（ｐ−Ｓｉ）ＴＦＴにも適用することができる。 Further, the present invention can be applied not only to an amorphous (a-Si) TFT but also to a polysilicon (p-Si) TFT.
さらに、スイッチング素子としては、ＴＦＴに代えて、ＭＩＭを用いることもできる。 Further, as the switching element, MIM can be used instead of TFT.
１０ ＴＦＴ基板
２０、３０ 透明絶縁性基板
１１ 走査線
１２ 信号線
１３ 共通配線
１４ ＴＦＴ
１５ 走査線端子
１６ 信号線端子
１７ａ、１７ｂ 共通配線結束線
１８ａ、１８ｂ 共通配線端子
２１、７１ 画素電極
２２、７２ 共通電極
２３ ゲート電極
２４ ソース電極
２５ ドレイン電極
２６、２７、４４、９６、９７ コンタクトホール
３１ ゲート絶縁膜
３２ パッシベーション膜
３３ 有機絶縁膜
３４ 半導体層
３５ 蓄積容量電極
３８ 層間絶縁膜
４１、８１ 端子部金属膜
４２、８２ 接続電極
４３、８３ 端子部コンタクトホール
５０ 対向基板
５１ 配向膜
５２ ブラックマトリクス
５３Ｒ，５３Ｇ，５３Ｂ カラーフィルタ
５４ オーバーコート膜
５５ 液晶層
５６ 透明導電層
５７ 偏光板
６４ 耐圧向上用半導体層
６６、６７ 開口
10
15
Claims (4)
前記層間絶縁膜は無機絶縁膜上に前記有機絶縁膜を有する構成であり、
前記第三の工程は、
前記有機絶縁膜をパターン形成する工程と、
前記無機絶縁膜にコンタクトホールを開口する工程と、
前記層間絶縁膜上に透明導電膜を堆積する工程と、
前記透明導電膜をパターニングして透明電極を形成する工程と、を含み、
前記無機絶縁膜にコンタクトホールを開口する工程は、
前記層間絶縁膜上にハーフトーン露光もグレイトーン露光も用いないフォトリソグラフィー法によりフォトレジストをパターン形成する工程と、
前記フォトレジストをポストベークする工程を経ることなく、前記フォトレジストをマスクとして前記無機絶縁膜にドライエッチングを施す工程と、を備えることを特徴とする液晶表示装置の製造方法。 A first step of forming a switching element on the substrate, a second step of covering the switching element with an interlayer insulating film having an organic insulating film at least on the upper layer, and being connected to the switching element via the interlayer insulating film Forming a transparent electrode on the interlayer insulating film, and a method for manufacturing a liquid crystal display device,
The interlayer insulating film is configured to have the organic insulating film on an inorganic insulating film,
The third step includes
Patterning the organic insulating film;
Opening a contact hole in the inorganic insulating film;
Depositing a transparent conductive film on the interlayer insulating film;
Forming a transparent electrode by patterning the transparent conductive film,
Opening the contact hole in the inorganic insulating film,
Patterning a photoresist on the interlayer insulating film by a photolithography method using neither halftone exposure nor graytone exposure ;
And a step of dry etching the inorganic insulating film using the photoresist as a mask without passing through the step of post-baking the photoresist.
前記基板上にゲート電極を含む走査線及び共通電位を供給する共通配線を形成する工程と、
前記走査線及び前記共通配線を覆って前記基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記スイッチング素子の活性層となる半導体層を形成する工程と、
前記走査線と交差し、前記スイッチング素子のドレイン電極を含む信号線と、前記スイッチング素子のソース電極とを形成する工程と、を有し、
前記透明導電膜をパターニングして透明電極を形成する工程は、前記透明導電膜をパターニングして前記層間絶縁膜上に前記スイッチング素子と接続する画素電極と、前記共通配線と接続する共通電極とを形成する工程からなるものであることを特徴とする請求項１又は２に記載の液晶表示装置の製造方法。 The first step includes
Forming a scanning line including a gate electrode and a common wiring for supplying a common potential on the substrate;
Forming a gate insulating film on the substrate so as to cover the scanning line and the common wiring;
Forming a semiconductor layer serving as an active layer of the switching element on the gate insulating film;
Forming a signal line that intersects the scanning line and includes a drain electrode of the switching element, and a source electrode of the switching element,
The step of patterning the transparent conductive film to form a transparent electrode comprises: patterning the transparent conductive film to form a pixel electrode connected to the switching element on the interlayer insulating film; and a common electrode connected to the common wiring. The method for manufacturing a liquid crystal display device according to claim 1, wherein the method comprises forming the liquid crystal display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006161142A JP4072561B2 (en) | 2002-10-25 | 2006-06-09 | Manufacturing method of liquid crystal display device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311526 | 2002-10-25 | ||
| JP2006161142A JP4072561B2 (en) | 2002-10-25 | 2006-06-09 | Manufacturing method of liquid crystal display device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003362206A Division JP3880568B2 (en) | 2002-10-25 | 2003-10-22 | Manufacturing method of liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006343754A JP2006343754A (en) | 2006-12-21 |
| JP4072561B2 true JP4072561B2 (en) | 2008-04-09 |
Family
ID=37640719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006161142A Expired - Lifetime JP4072561B2 (en) | 2002-10-25 | 2006-06-09 | Manufacturing method of liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4072561B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10008609B2 (en) * | 2015-03-17 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, or display device including the same |
| CN114879394B (en) * | 2022-04-29 | 2024-04-09 | 深圳市华星光电半导体显示技术有限公司 | Manufacturing method of display panel and display panel |
-
2006
- 2006-06-09 JP JP2006161142A patent/JP4072561B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006343754A (en) | 2006-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880568B2 (en) | Manufacturing method of liquid crystal display device | |
| KR100935670B1 (en) | Liquid crystal display, thin film transistor array panel and method for manufacturing the same | |
| US7768621B2 (en) | Manufacturing method for a liquid crystal display | |
| US7176535B2 (en) | Thin film transistor array gate electrode for liquid crystal display device | |
| KR101221261B1 (en) | Array substrate for LCD and the fabrication method thereof | |
| JP4199501B2 (en) | Manufacturing method of liquid crystal display device | |
| KR100455744B1 (en) | Liquid crystal display having transparent conductive film on interlayer insulating film formed by coating and manufacturing method thereof | |
| KR101253497B1 (en) | Method of fabricating array substrate for liquid crystal display device | |
| KR100859524B1 (en) | A thin film transistor array panel | |
| KR20130003399A (en) | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
| KR101241129B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR20110061773A (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR100908849B1 (en) | Array substrate for transverse electric field type liquid crystal display device, method of manufacturing same, and transverse electric field type liquid crystal display device including the same | |
| KR101342500B1 (en) | Thin film transistor substrate, method of manufacturing the same and display panel having the same | |
| KR20090043798A (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| JP4072561B2 (en) | Manufacturing method of liquid crystal display device | |
| KR20040097517A (en) | Thin film transistor array panel | |
| KR20080021994A (en) | Display pannel and mehtod for manufacturing the same | |
| KR100852806B1 (en) | Method for fabricating liquid crystal display | |
| JP2006317962A (en) | Method of fabricating liquid crystal display device | |
| KR101389466B1 (en) | Array Substrate for COT type Liquid Crystal Display Device and Method of Fabricating the same | |
| KR20080000752A (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR101211245B1 (en) | In Plane Switching Mode Liquid Crystal Display device and the fabrication method thereof | |
| KR20140128551A (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
| JP2011203762A (en) | Liquid crystal display device, and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4072561 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |