KR20040077797A - Thin films, structures having thin films, and methods of forming thin films - Google Patents

Thin films, structures having thin films, and methods of forming thin films Download PDF

Info

Publication number
KR20040077797A
KR20040077797A KR10-2004-7011495A KR20047011495A KR20040077797A KR 20040077797 A KR20040077797 A KR 20040077797A KR 20047011495 A KR20047011495 A KR 20047011495A KR 20040077797 A KR20040077797 A KR 20040077797A
Authority
KR
South Korea
Prior art keywords
layer
barrier layer
barrier
copper
thickness
Prior art date
Application number
KR10-2004-7011495A
Other languages
Korean (ko)
Inventor
이일에이치.
토마스마이클이.
Original Assignee
허니웰 인터내셔널 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허니웰 인터내셔널 인코포레이티드 filed Critical 허니웰 인터내셔널 인코포레이티드
Publication of KR20040077797A publication Critical patent/KR20040077797A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864Thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

여기에서 기술된 본 발명은 Cu 적용을 위한 티타늄합금 베리어층을 형성함에 이용될 수 있는 새로운 티타늄함유 재료에 관한 것이다. 티타늄합금 스퍼터링 타겟은 질소함유 스퍼터링 가스분위기에서 반응 스퍼터링되어 티타늄합금질화물막을 형성하거나, 또다르게는 질소 및 산소함유 분위기에서 스퍼터링되어 티타늄합금 산질화물박막을 형성할 수 있다. 본 발명에 따라 형성된 박막은 비주상결정구조, 낮은 전기비저항, 높은 화학적 안정성 및 TaN의 베리어층에 필적하거나 초월하는 베리어층 특성을 갖는다.The invention described herein relates to a novel titanium containing material that can be used to form a titanium alloy barrier layer for Cu applications. The titanium alloy sputtering target may be sputtered in a nitrogen-containing sputtering gas atmosphere to form a titanium alloy nitride film, or alternatively, sputtered in a nitrogen and oxygen-containing atmosphere to form a titanium alloy oxynitride thin film. The thin film formed according to the present invention has a barrier layer property comparable to or superior to that of the barrier layer of TaN, with non- columnar crystal structure, low electrical resistivity, high chemical stability.

Description

박막, 박막을 갖는 구조, 및 박막을 형성하는 방법{THIN FILMS, STRUCTURES HAVING THIN FILMS, AND METHODS OF FORMING THIN FILMS}Thin film, structure with thin film, and method for forming thin film {THIN FILMS, STRUCTURES HAVING THIN FILMS, AND METHODS OF FORMING THIN FILMS}

집적회로 접속기술(interconnect technology)은 알루미늄 감법공정에서 Cu 듀얼 다마신공정으로 변화하고 있다. 알루미늄과 그 합금으로 부터 구리와 그 합금으로의 이동은 새로운 베리어층 재료, 특히 TaN의 개발을 초래하고 있다. 알루미늄 기술로 사용된 TiN 막(film)은 예컨데, 질소함유 스퍼터링 가스분위기속에 티타늄타겟을 각각 스퍼터링함으로써 형성될 수 있었다. TiN막은 TaN에 비교하여 구리에 대하여 나쁜 베리어층임이 보고되고 있다.Integrated circuit interconnect technology is changing from aluminum subtractive process to Cu dual damascene process. The move from aluminum and its alloys to copper and its alloys has led to the development of new barrier layer materials, especially TaN. TiN films used in aluminum technology could be formed, for example, by sputtering titanium targets in a nitrogen-containing sputtering gas atmosphere, respectively. It is reported that the TiN film is a bad barrier layer for copper compared to TaN.

TiN 베리어층과 관련한 문제들이 도 1 및 도 2를 참조하여 설명되어 있다. 상술하면, 도 1은 바람직한 베리어층 구조를 나타내고 있으며, 도 2는 TiN 베리어층과 관련한 문제점들을 나타내고 있다.Problems with the TiN barrier layer are described with reference to FIGS. 1 and 2. 1 illustrates a preferred barrier layer structure, and FIG. 2 illustrates problems related to the TiN barrier layer.

먼저 도 1을 보면, 반도체 웨이퍼 조각(10)이 나타난 있다. 웨이퍼 조각(10)은 예컨데 단결정 실리콘을 포함할 수 있는 기판(12)을 포함하여 구성된다. 후속하는 청구항의 해석에 도움을 주기위하여, 용어 "반도전성 기판(semiconductive substrate)"과 "반도체 기판(semiconductor substrate)"은, 반도체 웨이퍼(그 단독 또는 그 상부에 다른 물질을 포함하는 조립체내)와 같은 벌크 반도체재료와 반도체재료층(그 단독 또는 다른 물질을 포함하는 조립체내)에 제한되는 것은 아니며, 반도체 재료를 포함하는 어떠한 구조를 포함한다. 용어 "기판"은 상술한 반도체기판들에 제한되는 것은 아니며, 어떠한 지지구조를 포함한다.Referring first to Figure 1, a semiconductor wafer piece 10 is shown. The wafer piece 10 is comprised of a substrate 12 that may comprise, for example, single crystal silicon. To assist in the interpretation of the following claims, the terms "semiconductive substrate" and "semiconductor substrate" refer to a semiconductor wafer (in an assembly comprising other material alone or on top of it). It is not limited to the same bulk semiconductor material and the semiconductor material layer (in an assembly comprising the sole material or other materials), and includes any structure including semiconductor material. The term "substrate" is not limited to the above-described semiconductor substrates and includes any supporting structure.

절연층(14)가 기판(12)상에 형성되어 있다. 절연층(14)는 예컨데, 실리콘 디옥사이드 또는 보로포스포실리케이트 글래스(BSPG)를 포함할 수 있다. 또다르게는, 층(14)는 3.7이하의 유전계수를 갖는 플루오르화 실리콘 디옥사이드 또는 소위 "low-k" 유전체재료를 포함할 수가 있다. 특별한 실시예에서, 층(14)은 3.0이하의 유전계수를 갖는 절연재료를 포함할 수 있다.An insulating layer 14 is formed on the substrate 12. The insulating layer 14 may include, for example, silicon dioxide or borophosphosilicate glass (BSPG). Alternatively, layer 14 may comprise silicon fluoride dioxide or a so-called "low-k" dielectric material having a dielectric constant of 3.7 or less. In a particular embodiment, layer 14 may include an insulating material having a dielectric constant of 3.0 or less.

베리어층(16)은 절연재료(14)속 트랜치(trench)내로 신장하도록 형성되어 있으며, 구리-함유하는 종자층(seed layer:18)베리어층(16)위에 형성되어 있다. 구리-함유하는 종자층(18)은, 예컨데 고순도 구리타겟을 스퍼터 증착함으로써 형성되며, 여기에서 고순도 타겟이란 적어도 99.995%순도(즉, 4N5순도)를 갖는 타겟을 말한다. 구리-함유하는 재료(20)는 구리함유하는 종자층(18)에 걸쳐 형성되어 있으며, 예컨데, 종자층(18)상에 전기화학적인 증착으로 형성될 수 있다. 구리-함유하는 재료(20)와 종자층(18)은 구리기초층 또는 구리기초 매질로 함께 말해질 수 있다.The barrier layer 16 is formed to extend into a trench in the insulating material 14 and is formed on the copper-containing seed layer 18 and the barrier layer 16. The copper-containing seed layer 18 is formed, for example, by sputter deposition of a high purity copper target, wherein a high purity target refers to a target having at least 99.995% purity (ie, 4N5 purity). The copper-containing material 20 is formed over the copper-containing seed layer 18 and may be formed, for example, by electrochemical deposition on the seed layer 18. The copper-containing material 20 and the seed layer 18 may be referred to together as a copper base layer or a copper base medium.

베리어층(16)은 재료(18)과 재료(20)에서 부터 절연재료(14)로 구리확산을 방지하기 위해 제공된다. 종래기술인 티타늄 재료가 구리확산을 방지하기 위한 베리어층으로 적합하지 않음이 알려져오고 있다. 종래 타타늄 함유재료와 관련한 문제점들은 도 1의 구조를 보여주는 도 2를 참조하여 제시되어 있는데, 만일 순수 티타늄이나 티타늄 질화물중 하나가 베리어층(16)으로 이용되면 발생할 수 있는 특수한 문제를 설명하기 위해 개조되었다. 상세하게 설명하면, 도 2는 베리어층(16)을 관통하는 채널(channel:22)을 나타내고 있다. 채널(22)은 베리어층(16)을 이루는 상기 티타늄 재료와 관련된 주상결정성장(columnar grain growth)으로 부터 야기될 수 있다. 채널(22)은 티타늄함유 베리어층(16)을 통하여 절연재료(14)내로 구리확산을 위한 경로를 효과적으로 제공한다. 상기 주상결정성장은 Ti 또는 TiN층(16)의 형성동안, 또는 상기 증착에 후속하는 고온공정동안 발생할 수 있다. 상술하면, 종래 티타늄 재료가 주상결정없이 증착될때라도 상기 재료는 450℃를 초과하는 온도에서는 이용할 수 없음이 밝혀졌다.Barrier layer 16 is provided to prevent copper diffusion from material 18 and material 20 to insulating material 14. It is known that prior art titanium materials are not suitable as barrier layers for preventing copper diffusion. Problems related to conventional titanium containing materials are presented with reference to FIG. 2 showing the structure of FIG. Has been renovated. In detail, FIG. 2 illustrates a channel 22 passing through the barrier layer 16. Channel 22 may result from columnar grain growth associated with the titanium material that forms barrier layer 16. The channel 22 effectively provides a path for copper diffusion into the insulating material 14 through the titanium containing barrier layer 16. The columnar crystal growth may occur during the formation of the Ti or TiN layer 16 or during the high temperature process following the deposition. Specifically, it has been found that even when a conventional titanium material is deposited without columnar crystals, the material is not available at temperatures above 450 ° C.

도 2에 기술된 문제점들을 해소하기 위한 노력으로서, 확산층(16)을 위한 비-티타늄 베리어재료가 개발되고 있다. 개발된 재료들중에는 탄탄륨 질화물(TaN)이 있다. TaN은 나노메터 크기의 결정구조에 가까우며 구리확산을 방지하기 위한 베리어층으로서 우수한 화학적 안정성을 가지는 것으로 밝혀지고 있다. 그러나 TaN과 관련한 어려움은, 탄탈륨이 고가이므로 경제적으로 TaN층을 반도체 가공공정내에 도입하는 것이 어렵다는데 있다. 또다른 대안으로서, 우리는 많은 티타늄 합금이 탄탈륨에 비해, 스퍼터링타겟 및 스퍼터링된 필름 양자에서, 우수한 기계적 특성을가질 수 있으며; 따라서 그들을 고출력 제품에 적합한 것으로 제조할 수 있다.In an effort to solve the problems described in FIG. 2, a non-titanium barrier material for the diffusion layer 16 has been developed. Among the materials developed are tantalum nitride (TaN). TaN is close to nanometer-sized crystal structure and has been found to have excellent chemical stability as a barrier layer to prevent copper diffusion. However, a difficulty associated with TaN is that it is difficult to economically introduce a TaN layer into a semiconductor processing process because tantalum is expensive. As another alternative, we can find that many titanium alloys have superior mechanical properties, both in sputtering targets and in sputtered films, compared to tantalum; Therefore, they can be manufactured to be suitable for high power products.

티타늄 합금은 탄탈륨 보다 낮은 가격의 재료이다. 따라서 구리확산 억제를 위한 베리어층으로서 탄탈륨 함유재료 대신에 티타늄 함유재료를 이용하는 방법이 개발된다면, 구리 접속기술의 이용과 관련하여 미소전자산업(microelectronics)을 위한 재료재비용을 줄이는 것이 가능하다. 따라서 구리확산을 방해하거나 방지할 수 있는 베리어층으로서 적합한 새로운 티타늄 함유재료를 개발하는 것이 바람직하다. 상기 티타늄 함유재료는 어떤 순도를 가질 수 있으며, 바람직하게는 고순인 것이다. 여기에서 상기 용어" 고순도"는 적어도 9.95% 순도(즉, 3N5 순도)를 갖는 타겟을 말한다.Titanium alloys are a lower cost material than tantalum. Therefore, if a method of using a titanium-containing material instead of a tantalum-containing material as a barrier layer for suppressing copper diffusion is developed, it is possible to reduce material costs for microelectronics in connection with the use of copper interconnect technology. Therefore, it is desirable to develop a new titanium-containing material suitable as a barrier layer that can prevent or prevent copper diffusion. The titanium-containing material may have any purity, preferably high purity. The term "high purity" herein refers to a target having at least 9.95% purity (ie, 3N5 purity).

본 발명은 개선된 구리 확산베리어 특성을 갖는 티타늄합금 박막에 관한 것이다. 본 발명은 또한 확산 보호된 표면과 티타늄합금 박막을 포함하는 구조에 관한 것이다. 나아가 본 발명은 베리어층을 형성하는 방법 및 베리어층을 갖는 구조를 형성하는 방법에 관한 것이다.The present invention relates to a titanium alloy thin film having improved copper diffusion barrier properties. The invention also relates to a structure comprising a diffusion protected surface and a titanium alloy thin film. The present invention further relates to a method of forming a barrier layer and a method of forming a structure having a barrier layer.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 베리어층에 의해 절연재료로 부터 분리된 전도성 구리재료를 나타내는 종래의 반도체 웨이퍼조각에 대한 도표화한 교차 단면도이다.1 is a charted cross sectional view of a conventional semiconductor wafer piece showing a conductive copper material separated from an insulating material by a barrier layer.

도 2는 베리어층으로서 종래 Ti함유하는 재료를 이용할때 발생할 수 있는 문제들을 나타내는 도 1의 종래 웨이퍼조각에 대한 도면이다.FIG. 2 is a diagram of a conventional wafer slice of FIG. 1 showing problems that may occur when using a conventional Ti-containing material as a barrier layer.

도 3은 본 발명의 방법중 예비단계에서 반도체 웨이퍼조각에 대한 도표화한 교차 단면도이다.3 is a charted cross sectional view of a semiconductor wafer piece in a preliminary step of the method of the present invention.

도 4는 도 3에 후속하는 가공단계에서 나타난 도 3의 웨이퍼조각에 대한 도면이다.FIG. 4 is a view of the wafer slice of FIG. 3 shown in a processing step subsequent to FIG.

도 5는 (TiZr)xNz 라이너(Panel A) 스텝 카브레이지(step coverage)와 (TiZr)xNz라이너 + 구리종자코트(copper seed coat:Panel B) 스텝 카브레이지를 나타낸다.FIG. 5 shows (TiZr) × Nz liner (Panel A) step coverage and (TiZr) × Nz liner + copper seed coat (Panel B) step cover.

도 6은 도 4에 후속하는 가공단계에서 나타난 도 3의 웨이퍼조각에 대한 도면이다.FIG. 6 is a view of the wafer slice of FIG. 3 shown in a processing step subsequent to FIG.

도 7은 도 6에 후속하는 가공단계에서 나타난 도 3의 웨이퍼조각에 대한 도면이다.FIG. 7 is a view of the wafer slice of FIG. 3 shown in a processing step subsequent to FIG. 6.

도 8은 종래 Ta에 비교하여 Ti-Zr합금의 기계적 특성 개선을 보여주는 챠트이다.8 is a chart showing the improvement of mechanical properties of the Ti-Zr alloy compared to the conventional Ta.

도 9는 증착된 Ti0.45Zr0.024N0.52에 대한 Rutherford Back-scattering Spectroscopy(RBS) 프로파일(profile)을 설명하는 그래프이다.FIG. 9 is a graph illustrating Rutherford Back-scattering Spectroscopy (RBS) profile for deposited Ti 0.45 Zr 0.024 N 0.52 .

도 10은 450~700℃에서 1시간동안 진공소둔한후 Ti0.45Zr0.024N0.52의 Rutherford Back-scattering Spectroscopy 프로파일을 설명하는 그래프이다.10 is a graph illustrating the Rutherford Back-scattering Spectroscopy profile of Ti 0.45 Zr 0.024 N 0.52 after vacuum annealing at 450-700 ° C. for 1 hour.

도 11은 웨이퍼로 부터 Cu층을 벗겨낸후 TiZrN박막의 Rutherford Back-scattering Spectroscopy 프로파일을 설명하는 그래프이다. 상기 TiZrN박막과 Cu층은 초기 본 발명의 예시적인 방법에 따라 형성된 구조를 이루는 부분이다. 상기 나타낸 데이타는 700℃에서 3시간후 Cu의 TiZrN층내로 명백한 확산을 보여주지 않는다.11 is a graph illustrating the Rutherford Back-scattering Spectroscopy profile of the TiZrN thin film after peeling off the Cu layer from the wafer. The TiZrN thin film and the Cu layer are portions forming a structure formed according to an exemplary method of the present invention. The data presented above show no apparent diffusion into the TiZrN layer of Cu after 3 hours at 700 ° C.

도 12는 Ar/N2플라즈마 내에서 6.5kW의 전력으로 400℃에서 증착된 TaN막(Panel A)과 (TiZr)xNz막 에 대한 SEM 현미경 이미지를 나타낸다.FIG. 12 shows SEM microscopic images of TaN films (Panel A) and (TiZr) xNz films deposited at 400 ° C. at a power of 6.5 kW in an Ar / N 2 plasma.

도 13은 650℃에서 1시간동안 소둔후, 5nm (TiZr)xNz 베리어층의 교차단면의 TEM 이미지를 나타낸다.FIG. 13 shows a TEM image of the cross section of the 5 nm (TiZr) xNz barrier layer after annealing at 650 ° C. for 1 hour.

도 14는 400℃에서 증착된 TaN과 (TiZr)xNz막의 증착전력의 함수로서 전기비저항을 나타내는 그래프이다.14 is a graph showing electrical resistivity as a function of deposition power of TaN and (TiZr) xNz films deposited at 400 ° C.

여기에서 기술되는 본 발명은 티타늄합금 스퍼터링타겟을 형성함에 이용될 수 있는 새로운 티타늄 함유재료에 관한 것이다. 이러한 스퍼터링 타겟들은 그들의 높은 강도와 초래되는 막특성때문에 탄탈륨 함유타겟을 대체함에 이용될 수 있다. 상세하게 설명하면, 어떠한 실시예에 있어서, 상기 티타늄합금 스퍼터링 타겟은 Cu적용을 위한 베리어층을 형성하기 위해 사용될 수 있다. 상기 티타늄합금 스퍼터링 타겟은 질소함유 스퍼터링 가스분위기내에서 반응 스퍼터링되어 티타늄합금 질화물을 형성하거나, 또다르게는 질소 및 산소함유 가스분위기에서 반응 스퍼터링되어 티타늄합금 산질화물박막을 형성할 수 있다. 본 발명에 따라 형성된 박막은 비주상결정구조(non-columnar grain structure), 낮은 전기비저항, 높은 화학적 안정성, 및 TaN의 특성에 필적하거나 보다 우수한 베리어층 특성을 갖는다. 또한 본 발명에 따른 박막을 생산하기 위한 티타늄합금 스퍼터링 타겟재료는 반도체 적용을 위해 고순도 탄탈륨재료에 비해 보다 비용-절감적(cost-effective)이다.The invention described herein relates to a novel titanium containing material that can be used to form a titanium alloy sputtering target. These sputtering targets can be used to replace tantalum containing targets because of their high strength and resulting film properties. Specifically, in some embodiments, the titanium alloy sputtering target can be used to form a barrier layer for Cu application. The titanium alloy sputtering target may be sputtered in a nitrogen-containing sputtering gas atmosphere to form a titanium alloy nitride, or alternatively, sputtered in a nitrogen and oxygen-containing gas atmosphere to form a titanium alloy oxynitride thin film. Thin films formed according to the present invention have barrier layer properties comparable to or better than those of TaN, non-columnar grain structure, low electrical resistivity, high chemical stability, and TaN. In addition, the titanium alloy sputtering target material for producing the thin film according to the present invention is more cost-effective than the high purity tantalum material for semiconductor applications.

그 일견지에 있어서, 본 발명은 지르코늄과 질소를 포함하는 박막을 내포한다. 적어도 상기 박막의 일부는 비주상결정구조이다.In one aspect, the present invention includes a thin film containing zirconium and nitrogen. At least part of the thin film is a non- columnar crystal structure.

그 일견지에 있어서, 본 발명은 비주상결정구조를 포함하는 제1부와 주상결정구조를 함유하는 제2부를 갖는 구리 베리어막을 내포한다. 상기 막은 비정질상 재료를 실질적으로 가지 않는다.In one aspect, the present invention includes a copper barrier film having a first portion containing a non-columnar crystal structure and a second portion containing the columnar crystal structure. The membrane is substantially free of amorphous phase material.

그 일견지에 있어서, 본 발명은 실리콘 기판을 포함하는 구조를 내포한다. 상기 구조는 상기 기판상에 절연재료와, 상기 절연재료상에 (TiZr)xNz를 포함하는 베리어층을 가진다. 상기 베리어층은 실질적으로 비정질구조를 갖지 않으며, 적어도 상기 베리어층의 일부는 비주상결정구조를 포함한다. 상기 구조는 또한 상기 베리어층상에 금속을 함유하는 층을 가진다.In one aspect, the present invention includes a structure including a silicon substrate. The structure has an insulating material on the substrate and a barrier layer comprising (TiZr) xNz on the insulating material. The barrier layer has a substantially amorphous structure, and at least a portion of the barrier layer includes a non- columnar crystal structure. The structure also has a layer containing a metal on the barrier layer.

그 일견지에 있어서, 본 발명은 보호될 재료를 함유하는 기판을 제공하는 것을 포함하는 베리어층을 형성하는 방법을 내포한다. 티타늄재료 타겟이 제공되며, 그 타겟으로부터 재료는 약 1~9kW의 증착출력에서 Ar/N2플라즈마 존재하에서 상기 기판상으로 제거된다. 상기 제거된 재료는 티타늄과 질소를 함유하는 베리어층을 형성하는데, 이 베리어층은 적어도 보호되어질 재료의 일부 위에서 실질적으로 균일한 두께를 가진다.In one aspect, the present invention encompasses a method of forming a barrier layer that includes providing a substrate containing a material to be protected. A titanium material target is provided, from which material is removed onto the substrate in the presence of an Ar / N 2 plasma at a deposition power of about 1-9 kW. The removed material forms a barrier layer containing titanium and nitrogen, which barrier layer has a substantially uniform thickness on at least a portion of the material to be protected.

그 일견지에 있어서, 본 발명은 기판내로 구리확산을 방지하는 방법을 포함한다. 티타늄과 하나이상의 합금원소를 포함하는 제1층이 상기 기판상에 형성된다.적절한 합금원소의 그룹은 Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb 및 Ta이다. 그리고 구리기초층이 상기 제1층상에 형성되며, 상기 제1층에 의해 상기 기판으로 부터 분리된다. 상기 제1층은 상기 구리기초층으로 부터 사기 기판으로의 구리확산을 방지한다.In one aspect, the present invention includes a method of preventing copper diffusion into a substrate. A first layer comprising titanium and one or more alloying elements is formed on the substrate. Suitable groups of alloying elements are Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb and Ta . A copper base layer is formed on the first layer and is separated from the substrate by the first layer. The first layer prevents copper diffusion from the copper base layer to the fraudulent substrate.

후속하는 개시내용 및 청구항의 해석을 위하여, "티타늄기초(titanium-based)" 재료는 티타늄이 주요원소(majority element)인 재료로 정의되며, "합금원소(alloy elements)"는 특정 재료내에서 주요원소가 아닌 원소로 정의된다. "주요원소"는 재료중 어떤 다른 원소 보다 큰 농도로 존재하는 원소로 정의된다. 주요원소는 재료중 우위를 점하는 원소일 수 있으며, 또한 재료중 50% 미만으로 존재할 수도 있다. 예를들면, 다른 원소가 재료내 30%이상의 농도로 존재하지 않는다면, 티타늄이 단지 30% 존재하는 재료중에서 티타늄은 주요원소가 될 수 있다. 30%이하의 농도로 존재하는 잔여원소는 "합금원소"일 것이다. 종종, 이하 기술하는 티타늄기초(titanium-based) 재료는 0.001~50원자% 농도의 합금원소를 함유할 수 있다. 여기에서 언급하는 퍼센테이지 및 농도는, 물론 원자 퍼센테이지 또는 농도가 아닌 어떠한 농도 및 퍼센테이지라고 명시적으로 나타낸 경우를 제외하고는 모두 원자 퍼센테이지와 농도를 나타낸다.For the interpretation of the following disclosure and claims, a "titanium-based" material is defined as a material in which titanium is a major element, while "alloy elements" are principal in a particular material. It is defined as an element rather than an element. "Primary element" is defined as an element present in a greater concentration than any other element in a material. The main element may be the dominant element in the material and may also be present in less than 50% of the material. For example, if no other element is present at a concentration of more than 30% in the material, titanium may be a major element in materials with only 30% titanium present. Residual elements present at concentrations below 30% will be "alloy elements". Often, the titanium-based materials described below may contain alloying elements at concentrations ranging from 0.001 to 50 atomic percent. All percentages and concentrations referred to herein refer to atomic percentages and concentrations, except where expressly indicated as any concentration and percentage other than atomic percentage or concentration, of course.

또한 후속하는 개시내용 및 청구항의 해석을 위하여, "구리기초(copper-based)" 재료란 구리가 주요원소인 재료로 정의된다.Also for the purpose of interpreting the following disclosure and claims, a "copper-based" material is defined as a material in which copper is the main element.

본 발명의 예시적인 실시예들을 첨부도면 3~7을 참조하여 설명한다. 먼저 도 3에는, 반도체 웨이퍼조각(50)이 나타나 있다. 웨이퍼조각(50)은 예컨데 단결정 실리콘과 같은 반도전성재료 기판(52)을 포함한다. 절연재료(54)가 기판(52)상에 형성되며, 개구부(56)가 절연재료(54)내에 형성된다. 재료(52,54)는 종래기술에 나타난 재료(12,14)에 대하여 기술된 바와 각각 같은 재료를 포함할 수 있다. 특별한적용에서, 재료(54)는 약 2.6이하의 k값을 갖는 유기 또는 비유기 낮은 k값의 유전체재료를 포함할 수 있다. 약 2.6이하의 k값을 갖는 이러한 재료의 예로는 GX-3, HOSP, 및 NANOGLASS?E(Honeywell International Inc., Morristown, NJ)를 포함하며, 본 발명에서는 이러한 범위의 k값을 갖는 다른 유전체재료의 사용을 내포한다.Exemplary embodiments of the present invention will be described with reference to the accompanying drawings. 3, a semiconductor wafer piece 50 is shown. Wafer piece 50 includes a semiconductive material substrate 52, such as, for example, single crystal silicon. An insulating material 54 is formed on the substrate 52, and an opening 56 is formed in the insulating material 54. Materials 52 and 54 may include the same materials as described for materials 12 and 14 shown in the prior art, respectively. In particular applications, material 54 may comprise an organic or inorganic low k value dielectric material having a k value of about 2.6 or less. Examples of such materials having k values of about 2.6 or less include GX-3, HOSP, and NANOGLASS® E (Honeywell International Inc., Morristown, NJ), and other dielectric materials having k values in this range in the present invention. Implies the use of

개구부(56)는 예컨데, 측벽면(55)과 하부면(57)를 포함할 수 있다. 개구부(56)의 크기는 특별한 값으로 제한되는 것은 아니다. 특별한 적용에 있어서, 개구부(56)는 약 350nm이하, 어떤 경우에 있어서는 약 200nm이하, 또는 약 100nm이하의 폭을 가질 수 있다. 또한 개구부(56)의 형상비(aspect ratio: 폭에 대한 높이의 비)는 특별한 값으로 제한되는 것은 아니며, 예를들면 약 1보다 클 수 가 있다. 어떤 경우에 있어서는, 상기 형상비가 약 4이상일 수가 있다.The opening 56 may include, for example, a side wall surface 55 and a bottom surface 57. The size of the opening 56 is not limited to any particular value. In a particular application, the opening 56 may have a width of about 350 nm or less, in some cases about 200 nm or less, or about 100 nm or less. Also, the aspect ratio of the opening 56 is not limited to a particular value, and may be greater than about 1, for example. In some cases, the aspect ratio may be about four or more.

도 4에는, 베리어층(58)이 절연층(54)상에 형성되어 있으며, 개구부(56)내, 절연층(54)와 베리어층(58)사이에 계면(59)을 형성하고 있다. 본 발명에 따르면, 베리어층(58)은 티타늄을 포함하며, 후속하여 형성되는 구리기초층에서 부터 절연재료(54)내로 구리의 확산을 방해하도록 형성되어 있다. 본 발명의 일견지에 있어서, 베리어층(58)은 티타늄과, Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb 및 Ta로 이루어진 그룹중 선택된 하나이상의 원소를 포함하여 구성된다. 또한 베리어층(58)은 상기 티타늄과 하나이상의 원소를 실질적으로 포함하여 구성된다. 베리어층(58)은 또한 상기 Ti와 하나이상의 원소에 추가하여 질소와 산소중 하나이상을 포함할 수 있다. 층(58)은 기판(54)상에 형성된 막으로 여겨질 수있으며, 특별한 실시예에서는 개구부(56)의 라이너(liner)로 여겨질 수도 있다. 층(58)은 약 2~500나노메터의 두께를 가질 수 있으며, 또한 약 2~20나노메터의 두께를 특별히 가질 수 있다.In FIG. 4, the barrier layer 58 is formed on the insulating layer 54, and an interface 59 is formed between the insulating layer 54 and the barrier layer 58 in the opening 56. According to the present invention, barrier layer 58 comprises titanium and is formed to prevent diffusion of copper into insulating material 54 from a subsequently formed copper base layer. In one aspect of the invention, barrier layer 58 comprises titanium, Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe At least one element selected from the group consisting of Co, Ni, B, C, La, Pr, P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb and Ta It is configured by. Barrier layer 58 is also comprised substantially of the titanium and one or more elements. Barrier layer 58 may also include one or more of nitrogen and oxygen in addition to the Ti and one or more elements. Layer 58 may be considered a film formed on substrate 54, and may be considered a liner of opening 56 in a particular embodiment. Layer 58 may have a thickness of about 2 to 500 nanometers, and may specifically have a thickness of about 2 to 20 nanometers.

본 발명의 타타늄합금재료를 형성할 수 있는 적절한 원소들 및 원소들의 원자비를 결정함에 있어 중요한 인자는, 1)Ti에 대한 원자크기의 차이, 2)상기 원소의 표준전극전위, 3)상기 원소의 용융온도,를 포함한다. 예를 들면, 원자크기의 차이는 티타늄 격자구조를 교란시킬 수 있으며, 따라서 상기 격자내에서 결정성장을 방해한다. 상기 티타늄과 베리어층(58)내로 유입된 다른 원소들간의 결정크기의 차이의 정도는 격자가 교란되는 양에 영향을 미칠 수 있으며, 따라서 다양한 온도에서 발생하는 결정성장의 양에 영향을 줄 수 있다. 따라서 어떤 경우, 티타늄에 대하여 적은 크기차이가 갖는 원소들 보다 티타늄에 대하여 보다 큰 크기차이를 갖는 원소를 이용하는 것이 바람직하다.Important factors in determining the appropriate elements and atomic ratios of the elements capable of forming the titanium alloy material of the present invention are: 1) difference in atomic size to Ti, 2) standard electrode potential of the element, 3) Melting temperature of the element. For example, differences in atomic size can disturb the titanium lattice structure, thus preventing crystal growth in the lattice. The degree of difference in crystal size between the titanium and other elements introduced into the barrier layer 58 may affect the amount of disturbance of the lattice, and thus may affect the amount of crystal growth occurring at various temperatures. . Thus, in some cases, it is desirable to use elements having a larger size difference for titanium than elements having a small size difference for titanium.

본 발명의 특별한 견지에 있어서, -1.0V 미만의 표준전극전위를 갖는 하나이상의 원소들을 이용하는 것이 유익할 수 있다. 이러한 원소들은 열가공공정에 노출될때 상기 베리어층의 계면쪽으로 확산하려는 경향이 있을 수 있으며, 따라서 상기 베리어내로 확산하는 것을 억제하거나 방질할 수 있는 층능력을 개선시킨다. 또한 상기 베리어층의 계면영역쪽으로 -1.0V미만의 표준전극전위를 갖는 원소들의 확산은 상기 베리어층이 상기 절연재료에 부착하는 능력을 개선시킬 수 있다. 어떤 경우에 있어서, 상기 합금에 약 2400℃이상의 용융온도를 갖는 하나이상의 원소들을 제공하는 것이 유익할 수 있다. 약 2400℃이상의 용융온도를 갖는 원소들의 내화특성(refractory characteristic)때문에, 이러한 원소들의 도입은 상기 티타늄합금을 안정화시킬 수 있다.In a particular aspect of the invention, it may be beneficial to use one or more elements having a standard electrode potential of less than -1.0V. Such elements may tend to diffuse toward the barrier layer's interface when exposed to a thermal processing process, thus improving the ability of the layer to inhibit or prevent diffusion into the barrier. In addition, diffusion of elements having a standard electrode potential of less than -1.0 V toward the interface region of the barrier layer may improve the ability of the barrier layer to adhere to the insulating material. In some cases, it may be beneficial to provide the alloy with one or more elements having a melting temperature of about 2400 ° C. or higher. Due to the refractory characteristic of the elements having a melting temperature of about 2400 ° C. or higher, the introduction of these elements can stabilize the titanium alloy.

약간의 적용에 있어서, 층(58)은 금속성재료로 부터 비금속성재료로 확산을 억제하거나 방지하기 위한 베리어(barrier)일 수 있다. 예시적인 공정에 있어서, 층(58)은 전도성 구리기초재료로 부터 절연재료(54)로의 확산을 방지하기 위한 베리어층이다. 이러한 실시예에 있어서, 베리어층(58)은 상기 전도성 구리기초층에 의해 제공되는 것을 초과하는 추가적인 전자흐름을 제공하기 위하여 전도성인 것이 바람직하다. 이러한 실시예에 있어서, 베리어층(58)은 약 300μΩ.cm이하의 전기비저항을 가짐이 바람직하다.In some applications, layer 58 may be a barrier to inhibit or prevent diffusion from metallic material to non-metallic material. In an exemplary process, layer 58 is a barrier layer to prevent diffusion from conductive copper based material to insulating material 54. In this embodiment, the barrier layer 58 is preferably conductive in order to provide additional electron flow beyond that provided by the conductive copper base layer. In such an embodiment, the barrier layer 58 preferably has an electrical resistivity of about 300 μm · cm or less.

베리어층(58)을 형성하는 예시적인 방법은 티타늄과 하나이상의 원소를 포함하는 타겟으로 부터 층(58)을 스퍼터링 증착하는 것이다. 상기 하나이상의 원소는 Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb 및 Ta로 이루어진 그룹중 선택될 수 있다. 본 발명은 상기 티타늄과 상기 하나이상의 원소로 실질적으로 이루어진 타겟으로 부터의 증착을 포함한다. 또한 본 발명은 상기 타겟이 상기 티타늄과 상기 하나이상의 원소로 구성된 것을 특징으로 하는 실시예를 포함한다.An exemplary method of forming barrier layer 58 is sputter deposition of layer 58 from a target comprising titanium and one or more elements. The at least one element is Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr , P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb and Ta. The present invention includes deposition from a target substantially consisting of the titanium and the at least one element. The invention also includes an embodiment wherein the target is comprised of the titanium and the at least one element.

예시적인 타겟이, 티타늄: 적어도 50원자%; Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb 및 Ta로 이루어진 그룹중 선택된 하나이상의 원자:0.001~50원자%를 포함할 수 있다. 다른 실시예에 있어서, 상기 타겟은 적어도 90원자%의 티타늄, 0.001~10원자%의 하나이상의 원소를 포함하여 이루어질 수 있다. 본 발명은 또한 상기 하나이상의 원소에 대한 Ti의 원자비가 1이하인 타겟의 이용을 포함한다.Exemplary targets include titanium: at least 50 atomic percent; Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, One or more atoms selected from the group consisting of Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb, and Ta: 0.001 to 50 atomic%. In another embodiment, the target may comprise at least 90 atomic percent titanium and 0.001-10 atomic percent one or more elements. The present invention also encompasses the use of targets in which the atomic ratio of Ti to at least one element is less than one.

본 발명의 특별한 태양에서, 베리어 층(58)을 형성하는데 이용되는 타겟에는 지르코늄이 포함된다. 타겟에 포함되는 지르코늄에 대한 티타늄의 비는 특별한 값으로 한정되지는 않는다. 따라서, Zr은 0 초과 100 미만 원자% 사이의 범위에서 타겟내에 존재할 수 있다. 특정 응용례에서는, TiZr 을 함유하는 타겟은 Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, Sm, Gd, Dy, Ho, Er, Yb, W, Cr, Mo, Nb 및 Ta로 이루어지는 군에서 선택되는 하나 이상의 추가적인 원소를 포함할 수도 있다. 다른 실시예에서는, TiZr 타겟은 주로 Ti 및 Zr을 포함할 수 있다. 본 발명은 Ti와 Zr을 포함하는 TiZr 타겟의 활용도 또한 포함한다.In a particular aspect of the invention, the target used to form the barrier layer 58 includes zirconium. The ratio of titanium to zirconium contained in the target is not limited to any particular value. Thus, Zr may be present in the target in the range between more than 0 and less than 100 atomic percent. In certain applications, targets containing TiZr are Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B It may also comprise one or more additional elements selected from the group consisting of C, La, Pr, P, S, Sm, Gd, Dy, Ho, Er, Yb, W, Cr, Mo, Nb and Ta. In other embodiments, the TiZr target may comprise primarily Ti and Zr. The invention also encompasses the utilization of TiZr targets including Ti and Zr.

본 발명의 방법론에서 이용되는 타겟은 타겟 재료만이 막(58)에 증착되도록 분위기중에 스퍼터링될 수 있거나, 또는 대안으로 분위기 물질이 타겟 재료와 함께 베리어 층(58)에 증착되도록 분위기 중에 스퍼터링 될 수도 있다. 예를 들면, 타겟은 질소를 함유하는 성분을 포함하는 분위기내에 스퍼터링 되어 타깃 재료는 물론이고 질소도 함께 함유하는 베리어 층(58)을 형성할 수 있다. 질소를 함유하는 성분의 예시로는 2원자 질소(N2)가 있다. 증착 분위기는, 어떤 경우에는, Ar을 추가적으로 포함할 수 있다. 증착된 박막은 타겟에 포함되어 있는, Al, Ba, Be, Ca,Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb 및 Ta로 이루어지는 군에서 선택되는 하나 이상의 원소에 대한 명칭을 "Q"라고 할 때, 화학양론적으로 (TiQ)xNz로 표현될 수 있다. 특정 공정에서는, (TiQ)xNz재료의 x는 0.40 내지 0.60의 범위이고, z는 0.40 내지 0.60의 범위이다. 예를 들면, 티타늄과 지르코늄을 주로 포함하는 타겟이 질소를 포함하는 분위기에서 스퍼터링하는데 이용될 경우, 얻어지는 박막은 (TiZr)0.40-0.60N0.40-0.60이며 특별한 실시예에서는 (TiZr)0.47-0.6N0.4-0.53일 것이다.The target used in the methodology of the present invention may be sputtered in the atmosphere such that only the target material is deposited on the film 58, or alternatively sputtered in the atmosphere such that the atmosphere material is deposited on the barrier layer 58 with the target material. have. For example, the target can be sputtered in an atmosphere containing nitrogen containing components to form barrier layer 58 containing nitrogen as well as the target material. An example of a component containing nitrogen is biatomic nitrogen (N 2 ). The deposition atmosphere may in some cases additionally comprise Ar. The deposited thin films are Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, The name for one or more elements selected from the group consisting of C, La, Pr, P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb and Ta is called "Q". Can be represented stoichiometrically as (TiQ) x N z . In a particular process, x of the (TiQ) x N z material is in the range of 0.40 to 0.60, and z is in the range of 0.40 to 0.60. For example, when a target mainly containing titanium and zirconium is used for sputtering in an atmosphere containing nitrogen, the resulting thin film is (TiZr) 0.40-0.60 N 0.40-0.60 and in a particular embodiment (TiZr) 0.47-0.6 N Will be 0.4-0.53 .

베리어 층(58)을 형성하는 다른 예시적인 방법은 베리어 층(58) 속으로 질소 및 산소 모두를 포함시키기 위해서, 질소를 포함하는 성분과 산소를 포함하는 성분 모두의 존재하에 티타늄과 티타늄이 아닌 하나 이상의 다른 원소로 막을 스퍼터링하여 증착하는 것이다. 이러한 공정은 Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb 및 Ta로 이루어지는 군에서 선택되는 하나 이상의 원소에 대한 명칭을 다시 Q라고 할때 화학양론으로 TixQyNzOw를 가지는 베리어층을 형성할 수 있다. TixQyNzOw화합물에서는 예를 들면, x는 0.1 내지 0.7, y는 0.001 내지 0.3, z는 0.1 내지 0.6, 그리고 w는 0.0001 내지 0.0010의 범위에 있을 수 있다. TixQyNzOw을 형성하는데 이용되는 산소를 포함하는 성분은, 예를 들면, O2가 될 수 있다.Another exemplary method of forming the barrier layer 58 is to include both nitrogen and oxygen into the barrier layer 58 in the presence of both nitrogen-containing and oxygen-containing components. The film is sputtered and deposited by the other elements described above. These processes are Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P , S, Sm, Gd, Dy , Zr, Ho, Er, Yb, W, Cr, Mo, stoichiometric when called again Q a name for one or more elements selected from the group consisting of Nb and Ta Ti x Q A barrier layer having y N z O w can be formed. In the Ti x Q y N z O w compound, for example, x may be in the range of 0.1 to 0.7, y is 0.001 to 0.3, z is 0.1 to 0.6, and w may be in the range of 0.0001 to 0.0010. The component containing oxygen used to form Ti x Q y N z O w may be O 2 , for example.

베리어 층(58)속으로 질소 및/또는 산소를 포함시키는 것은, 이렇게 포함시키는 것이 고온에서 구리 확산을 배제할 수 있는 베리어 층의 능력과 관계있는 베리어 층의 고온 안정성을 향상시킬 수 있다는 점에서 유리하다. 질소 및/또는 산소는, 예를 들면, Ti 주상정 결정립 구조를 교란시키고, 따라서 보다 많은 등축정 결정립 구조를 형성시킬 수 있다.The inclusion of nitrogen and / or oxygen into the barrier layer 58 is advantageous in that this inclusion can improve the high temperature stability of the barrier layer, which is related to the barrier layer's ability to exclude copper diffusion at high temperatures. Do. Nitrogen and / or oxygen may disturb the Ti columnar crystal grain structure, for example, and thus may form more equiaxed crystal grain structures.

베리어 층(58)의 전기 비저항은 절연재(54)상으로 타겟으로부터 재료를 제거시키는 동안의 증착 조건에 의해 영향 받을 수 있다. 적합한 증착 전력은 층(58)내의 목표 비저항, 사용되는 증착 타겟의 특정 조성과 증착 방법 및 조건에 의해 좌우될 수 있다. 층(58)이 (TiZr)xNz로 구성되면, 예시적인 증착 전력은 약 1kW 에서 약 9kW가 될 수 있다. 예를 들면, 층(58)이 약 2kW의 증착 전력을 이용하여 형성된 (TiZr)xNz로 구성되면, 층(58)은 약 69μΩ·cm 의 비저항을 가질 수 있다. 다른 방법으로, 약 8.6kW의 증착 전력에서 형성될 때에는 (TiZr)xNz층은 약 106μΩ·cm의 비저항을 가질 수 있다.The electrical resistivity of barrier layer 58 may be affected by deposition conditions during the removal of material from the target onto insulating material 54. Suitable deposition power may depend on the target resistivity in layer 58, the specific composition of the deposition target used and the deposition method and conditions. If layer 58 consists of (TiZr) x N z , an exemplary deposition power may be from about 1 kW to about 9 kW. For example, if layer 58 is composed of (TiZr) x N z formed using deposition power of about 2 kW, layer 58 may have a resistivity of about 69 μΩ · cm. Alternatively, when formed at a deposition power of about 8.6 kW, the (TiZr) x N z layer may have a resistivity of about 106 μΩ · cm.

본 발명에 따라 형성된 베리어 층(58)은 100 나노미터 이하의 평균 결정립 크기를 포함할 수 있으며, 특별한 공정에서는 10 나노미터 이하의 평균 결정립 크기를 바람직하게 포함할 수 있다. 보다 바람직하게는, 베리어 층은 1 나노미터 이하의 평균 결정립 크기를 포함할 수 있다. 또한, 베리어 층 재료는 충분한 안정성을 가져서 막이 500℃에서 30분간 진공 소둔에 노출된 후에 평균 결정립 크기가 100 나노미터 이하, 특정 실시예에서는 10 나노미터 또는 1 나노미터이하로 유지될수 있다.The barrier layer 58 formed in accordance with the present invention may comprise an average grain size of 100 nanometers or less, and in particular processes may preferably comprise an average grain size of 10 nanometers or less. More preferably, the barrier layer may comprise an average grain size of 1 nanometer or less. In addition, the barrier layer material may have sufficient stability so that the film is exposed to vacuum annealing at 500 ° C. for 30 minutes to maintain an average grain size of 100 nanometers or less, and in certain embodiments 10 nanometers or 1 nanometer or less.

본 발명의 막(58)의 작은 평균 결정립 크기는 막이 종래 기술의 타타늄-함유 막보다 구리 확산을 보다 잘 방해할 수 있다. 구체적으로는, 종래기술의 티타늄-함유 막은 450℃ 이상의 공정에서 종종 큰 결정립 크기를 형성하고, 따라서 도 2를 참고하여 상기에서 설명한 주상정-타입의 결함을 가진다. 본 발명의 공정은 이러한 결함의 형성을 피할 수 있으며, 따라서 종래 기술의 공정에 의해 형성될 수 있는 것보다 양호한 티타늄-함유 확산층이 형성되도록 할 수 있다.The small average grain size of the film 58 of the present invention allows the film to better interfere with copper diffusion than the titanium-containing films of the prior art. Specifically, titanium-containing films of the prior art often form large grain sizes in processes of 450 ° C. or higher, and thus have columnar-type defects described above with reference to FIG. 2. The process of the present invention can avoid the formation of such defects and thus allow better titanium-containing diffusion layers to be formed than can be formed by prior art processes.

베리어 층(58)이 본 발명에 따라 티타늄과 지르코늄을 포함하는 타겟으로부터 증착되는 경우, 층(58)은 타겟과 동일한 지르코늄에 대한 티타늄의 원자비로 구성된다. 또한, 추가적인 금속이 타겟에 포함되는 경우, 층(58)은 타겟에 존재하는 것과 동일한 티타늄과 지르코늄에 대한 추가 원소의 원자비를 가질 수 있다. 다른 말로는, 베리어 층(58)은 해당 타겟에 따라 달라지는, 하나 이상의 추가적인 원소에 대한 티타늄의 원자비를 가질 수 있다.When barrier layer 58 is deposited from a target comprising titanium and zirconium in accordance with the present invention, layer 58 consists of an atomic ratio of titanium to the same zirconium as the target. In addition, where additional metals are included in the target, layer 58 may have the same atomic ratio of additional elements to titanium and zirconium as present in the target. In other words, barrier layer 58 may have an atomic ratio of titanium to one or more additional elements, depending on the target.

본 발명의 특정한 관점에 있어서, 베리어층(58)은 주로 티타늄, 지르코늄 및 질소를 포함하여 이루어질 수 있다. 다른 구현에 있어서, 베리어층(58)은 티타늄, 지르코늄 및 질소를 포함하여 이루어질 수 있다.In a particular aspect of the invention, barrier layer 58 may comprise primarily titanium, zirconium, and nitrogen. In another implementation, barrier layer 58 may comprise titanium, zirconium, and nitrogen.

본 발명에 따라 제조된 베리어층(58)은 비주상 결정, 또는 비주상과 주상의 결정을 포함하여 이루어질 수 있다. 특정한 예에 있어서, 비주상 결정은 실질적으로 등축일 수 있다. 특정한 예에 있어서, 베리어층(58)은 실질적으로 비정질상 재료를 가지지 않을 수 있다. 베리어층(58)이 비주상과 주상조직을 동시에 포함하는경우, 상기 베리어층은 비주상 결정을 갖는 두께의 제1부와 주상 결정 미세조직을 갖는 두께의 제2부로 이루어지는 두께를 갖는 것으로 묘사될 수 있다. 비주상과 주상 구조가 동시에 베리어층(58)에 존재하는 경우, 비주상 결정을 포함하여 이루어지는 제1부는 주상 결정 구조를 포함하는 제2부에 비하여 계면(59)에 더 가깝게 위치된다. 층(58)의 제1부와 제2부의 상대적인 두께는 특정한 값으로 제한되지 않는다. 또한, 특정한 예에 있어서, 전이 영역(transition region)이 주상과 비주상 결정 구조를 동시에 갖는 상기 제2부내에 존재하는 것으로 이해될 수 있다.The barrier layer 58 manufactured according to the present invention may include non-columnar crystals or crystals of non-column phases and columnar phases. In certain instances, the columnar crystals may be substantially equiaxed. In certain instances, barrier layer 58 may be substantially free of amorphous material. When barrier layer 58 includes both non-columnar and columnar tissues simultaneously, the barrier layer may be depicted as having a thickness consisting of a first portion of thickness having non-columnar crystals and a second portion of thickness having columnar crystal microstructures. Can be. When the non-columnar and columnar structures are present in the barrier layer 58 at the same time, the first portion including the non- columnar crystals is located closer to the interface 59 than the second portion including the columnar crystal structure. The relative thicknesses of the first and second portions of layer 58 are not limited to specific values. In addition, in a particular example, it can be understood that a transition region exists in the second portion having both columnar and non-columnar crystal structures at the same time.

(TiZr)xNz를 포함하여 이루어지고, 약 5nm 보다 큰 두께를 갖는 대표적인 층(58)은 주상 결정 성장이 부족한 첫번째 5nm의 계면(59)내에 위치하는 제1부를 가지고, 주상결정을 갖는 상기 제1부의 바깥쪽에 위치한 나머지 부분의 베리어층(58)을 포함하여 이루어지는 제2부를 포함하여 이루어질 수 있다. 또 다른 예에서, 층(58)이 약 10nm보다 큰 두께를 갖는 경우, 주상 결정이 부족한 제1부는 첫번째 10nm의 계면(59)내에 있을 수 잇고, 상기 제1부의 바깥쪽에 위치한 나머지 부분은 주상 결정을 포함하여 이루어질 수 있다. 다른 구현에 있어서, 베리어층(58)이 약 10nm 이하의 두께를 갖는 (TiZr)xNz를 포함하여 이루어지는 경우, 베리어층(58)의 전체 두께는 비주상 결정 구조로 구성될 수 있다.An exemplary layer 58, comprising (TiZr) x N z , having a thickness greater than about 5 nm, has a first portion located within the first 5 nm interface 59 lacking columnar crystal growth, and has a columnar crystal It may comprise a second portion comprising a barrier layer 58 of the remaining portion located outside the first portion. In another example, where layer 58 has a thickness greater than about 10 nm, the first portion lacking columnar crystals may be within interface 59 of the first 10 nm, with the remaining portion located outside the first portion being columnar crystals. It may be made, including. In another implementation, when the barrier layer 58 comprises (TiZr) x N z having a thickness of about 10 nm or less, the overall thickness of the barrier layer 58 may be composed of a non- columnar crystal structure.

도 4에 있어서, 구리를 함유하는 종자층(60)은 베리어층(58)위에 형성된다. 구리를 함유하는 종자층(60)은 예를들면 고순도 구리(예를들면, 적어도 99.995% 순도의 구리)를 포함하여 이루어질 수 있으며, 예를들면 고순도 구리 타겟으로부터스퍼터 증착에 의하여 증착되어질 수 있다.In Fig. 4, the seed layer 60 containing copper is formed on the barrier layer 58. The seed layer 60 containing copper may comprise, for example, high purity copper (eg, at least 99.995% pure copper) and may be deposited, for example, by sputter deposition from a high purity copper target.

본 발명의 티타늄 재료는 구리 듀얼 다마신 인테그레이션(dual damascene integration)에 이용되는 것처럼 라이닝 갭(lining gap) 구조에 적합한 균일한 스텝 커버리지를 실질적으로 제공할 수 있다. 따라서, 본 발명에 따르면 티타늄 재료는 높은 형상비(aspect ratio)를 갖는 개구부(56)에 이용될 수 있으며, 상기 면비는 개구부 폭(바닥면(57)의 길이)에 대한 개구부 높이(측벽(55)의 길이)를 의미한다. 도 5는 4:1(200nm 폭×800nm 높이)의 형상비를 갖는 개구부에 대한 스텝 커버리지를 예시한다. 상기 도면은 상기 구리 종자층의 증착 전(패널A) 및 후(패널B)의 (TiZr)xNz베리어 라이너를 보여준다. 도 5에서 보여준 구조를 제조할때 이용된 기판은 SiO2에 에칭된 200nm 폭의 갭을 포함한다. 상기 결과물인 베리어층과 구리 종자층은 각각 매끄럽고 균일한 두께로 관찰된다.The titanium material of the present invention can substantially provide uniform step coverage suitable for lining gap structures, such as used for copper dual damascene integration. Thus, according to the invention titanium material can be used for the opening 56 having a high aspect ratio, the aspect ratio being the opening height (side wall 55) relative to the opening width (length of the bottom surface 57). Length). 5 illustrates step coverage for an opening with a aspect ratio of 4: 1 (200 nm width × 800 nm height). The figure shows (TiZr) x N z barrier liners before (panel A) and after (panel B) deposition of the copper seed layer. The substrate used to fabricate the structure shown in FIG. 5 includes a 200 nm wide gap etched in SiO 2 . The resulting barrier layer and copper seed layer were observed to be smooth and uniform thickness, respectively.

도 6은 트랜치(56)내의 재료(58 및 60)을 제거할때 절연재료(54)의 상부표면 위로부터 층(58 및 60)을 제거하기 위하여 화학적-기계적 폴리싱(CMP)에 노출된 후의 웨이퍼 조각(50)을 예시한다. SiO2코팅위의 (TiZr)xNz층의 CMP는 SEM으로 관찰될때 막의 전체 표면(도시되지 않음)위에 식별할 수 없는 스크래치를 보여주는 미러특성의 표면 마무리를 제조한다. 또한, CMP동안 상기 (TiZr)xNz막은 얇은 층으로 갈라지지 않는다.6 shows the wafer after exposure to chemical-mechanical polishing (CMP) to remove layers 58 and 60 from above the top surface of insulating material 54 when removing material 58 and 60 in trench 56. Illustrate the piece 50. CMP of the (TiZr) x N z layer on the SiO 2 coating produces a mirror finish surface finish that exhibits an invisible scratch on the entire surface of the film (not shown) when viewed by SEM. In addition, the (TiZr) x N z film does not break into a thin layer during CMP.

종자층(60)의 제조후에 행해질 수 있는 추가적인 공정은 열적공정(thermal processing)을 포함한다. 상기 열적공정은 예를들면, 약 100~300℃의 온도에서 약30분동안 진공상태로 어닐링하는 것을 포함할 수 있다. 상기 티타늄 합금이 -1.0V 미만의 표준전극전위를 갖는 하나 이상의 원소를 포함하는 경우, 상술한 바와 같이 -1.0V 미만의 표준전극전위를 갖는 원소를 상기 베리어 경계로 확산시키기 위하여 층(58)을 열적공정에 노출시키는 것이 유리할 수 있다.Additional processes that can be performed after the production of the seed layer 60 include thermal processing. The thermal process may include, for example, annealing under vacuum at a temperature of about 100-300 ° C. for about 30 minutes. If the titanium alloy includes one or more elements having a standard electrode potential of less than -1.0 V, then layer 58 is used to diffuse elements having a standard electrode potential of less than -1.0 V to the barrier boundary as described above. It may be advantageous to expose to thermal processes.

도 7은 도 6의 공정에 이은 공정단계에서의 웨이퍼 조각(50)을 예시하며, 특정하게는 트렌치(56)(도 6)내에 제조된 구리기초 재료(70)를 보여준다. 구리기초 재료(70)는 예를들면, 종자층(60)으로의 구리 전착에 의하여 제조될 수 있다. 전도성의 베리어층(58)을 갖는 장점은 도 7에 나타나있다. 상세하게는, 트렌치가 보다 작아짐에 따라, 구리재료(70)에 의하여 소모되는 것에 비하여 베리어층(58)에 의하여 작아지는 트렌치가 증가될 수 있다. 따라서, 층(58, 60 및 70)은 트렌치 크기가 작아짐에 따라 보다 큰 부피를 갖는 층을 갖는 전도성 부재로 고려되어질 수 있다. 층(58)이 보다 큰 부피를 가질 수 있는 이유는 적당한 구리-확산 베리어 특성을 유지하기에 바람직한 층(58)의 두께에 대한 제한 때문이다. 층(58)의 상대적인 부피가 층(58, 60) 및 재료(70)를 포함하여 이루어지는 전도성 부재내에서 증가되기 때문에, 상기 전도성 부재내에서 우수한 전도 특성을 유지하기 위하여 재료(58)내에서 우수한 전도 특성을 갖도록 하는 것이 바람직할 수 있다.FIG. 7 illustrates a wafer piece 50 in a process step subsequent to the process of FIG. 6, specifically showing a copper based material 70 fabricated in trench 56 (FIG. 6). The copper base material 70 may be manufactured by, for example, copper electrodeposition to the seed layer 60. The advantage of having a conductive barrier layer 58 is shown in FIG. 7. In detail, as the trench becomes smaller, the trench smaller by the barrier layer 58 may be increased as compared with that consumed by the copper material 70. Thus, layers 58, 60, and 70 can be considered to be conductive members having a layer having a larger volume as the trench size becomes smaller. The reason that layer 58 can have a larger volume is because of a limitation on the thickness of layer 58 which is desirable to maintain proper copper-diffusion barrier properties. Since the relative volume of the layer 58 is increased in the conductive member comprising the layers 58 and 60 and the material 70, it is excellent in the material 58 to maintain good conductive properties in the conductive member. It may be desirable to have conductive properties.

본 발명에 따라 티타늄 재료를 이용하여 제조된 베리어층(58)은 통상적인 TaN 베리어층에 비하여 베리어층(58)의 저항 기여(resistance contribution)가 낮다. 예를들면, 100nm×100nm의 디멘션을 갖는 구리로 채워진 매개물(via)에서, 10nm 두께의 8.6KW에서 증착된 TaN의 바닥 베리어/라이너는 약 2.54Ω의 상기 TaN베리어/라이너로부터의 매개물 저항 기여를 갖는다. 상기 TaN 라이너와 동일한 디멘션을 갖는 대응 (TiZr)xNz라이너는 약 0.69Ω의 매개물 저항 기여를 갖는다. 2KW에서 증착된 대응하는 라이너는 TaN 라이너의 경우 22.8Ω, (TiZr)xNz라이너의 경우 약 1.06Ω의 매개물 저항 기여를 갖는다.The barrier layer 58 fabricated using titanium material in accordance with the present invention has a lower resistance contribution of the barrier layer 58 compared to a conventional TaN barrier layer. For example, in a copper-filled via having dimensions of 100 nm x 100 nm, the bottom barrier / liner of TaN deposited at 8.6 KW of 10 nm thickness would yield a mediator resistance contribution from the TaN barrier / liner of about 2.54 Ω. Have A corresponding (TiZr) x N z liner with the same dimensions as the TaN liner has a median resistance contribution of about 0.69 kPa. The corresponding liner deposited at 2KW has a median resistance contribution of 22.8 kW for the TaN liner and about 1.06 kW for the (TiZr) x N z liner.

본 발명에 따라서 제조된 재료는 베리어층에 적용하는 경우 적합한 기계적 특성을 가질 수 있다. 도 8은 본 발명에 따라 제조된 재료가 Ksi단위(예를들면, 1000 lbs/in2)로 보고된 도 8의 기계적 특성을 갖는 3N5 탄탈륨의 특성과 동등하거나, 또는 그 이상의 기계적 특성을 가질 수 있다.The material produced according to the invention may have suitable mechanical properties when applied to the barrier layer. FIG. 8 may have mechanical properties equivalent to or greater than those of 3N5 tantalum having the mechanical properties of FIG. 8 reported in Ksi units (eg, 1000 lbs / in 2 ). have.

[실시예]EXAMPLE

본 발명은 하기 실시예에 의하여 예시될 뿐 그것에 의하여 제한되는 것은 아니다. 본 실시예는 본 발명에 의하여 포함될 수 있는 다양한 재료를 포함하여 이루어지는 박막을 제조하기 위한 대표적인 방법을 보여준다.The invention is illustrated by, but not limited to, the following examples. This example shows a representative method for producing a thin film comprising various materials that can be included by the present invention.

(실시예1)Example 1

5.0at%의 Zr을 포함하는 TiZr 타겟을 N2/Ar분위기에서 스퍼터시켰다. 상기 결과물인 TiZrN 박막은 약 20nm의 두께를 가지며, 약 125μΩㆍcm의 전기 비저항을 갖는다. TiZrN막의 투과전자현미경(TEM) 검사는 매우 작은(SiO2표면에 5nm 미만)결정자(crystallites)를 보여주었으며, 이것은 X-선에 의하여 측정될 수 없고, 700℃에서 5시간동안 진공어닐링한 후에 안정되었다. 이후 150nm의 Cu 막은 상기 TiZrN 막위에 증착되었고, 고온에서 어닐링한 후 TiZrN 막의 확산특성이 평가될 수 있었다. 결과는 상기 TiZrN 막이 금속간 유전체에 우수한 접착성을 가지며, Cu와 우수한 젖음성을 갖는 것으로 나타났다. 상기 박막은 통상적인 Cu/low-k 유전체공정에 적합한 모든 특성을 가졌다. 도 9는 증착된 Ti0.45Zr0.024N0.52의 러더포드 백-스케터링 스팩트로스코피(Rutherford Back-scattering Spectroscopy, RBS) 프로파일을 보여주며, 표 1은 도 9의 데이타의 다양한 값을 보여준다. 도 10은 약 450~700℃에서 1시간동안 진공 어닐링한 후, 상기 TiZrN 층으로의 명백한 Cu확산이 없음을 보여준다. 도 11은 상기 Cu층이 상기 웨이퍼로부터 벗겨진 후에 상기 TiZrN의 RBS 프로파일을 보여준다. 이 그림은 다시 700℃에서 5시간이 지난 후, 상기 TiZrN 층으로의 명백한 Cu확산이 없음을 보여준다.TiZr targets containing 5.0 at% of Zr were sputtered in an N 2 / Ar atmosphere. The resulting TiZrN thin film has a thickness of about 20 nm and has an electrical resistivity of about 125 µΩ · cm. Transmission electron microscopy (TEM) of the TiZrN film showed very small crystallites (less than 5 nm on the surface of SiO 2 ), which could not be measured by X-ray and stable after vacuum annealing at 700 ° C. for 5 hours. It became. Since 150nm Cu film was deposited on the TiZrN film, and after annealing at high temperature, the diffusion property of the TiZrN film could be evaluated. The results showed that the TiZrN film had excellent adhesion to the intermetallic dielectric and had excellent wettability with Cu. The thin film had all the properties suitable for conventional Cu / low-k dielectric processes. FIG. 9 shows a Rutherford Back-scattering Spectroscopy (RBS) profile of deposited Ti 0.45 Zr 0.024 N 0.52 , and Table 1 shows various values of the data of FIG. 9. FIG. 10 shows no apparent Cu diffusion into the TiZrN layer after vacuum annealing at about 450-700 ° C. for 1 hour. 11 shows the RBS profile of the TiZrN after the Cu layer is stripped from the wafer. This figure shows that after 5 hours again at 700 ° C., there is no apparent Cu diffusion into the TiZrN layer.

TiZr 층(첨가된 N가 없이 증착된)위에 수행된 유사한 연구는 550℃에서 1시간동안 열처리한 후, 유사하게 구리확산이 없음을 보여주었다.Similar studies conducted on TiZr layers (deposited without added N) showed similar copper free after heat treatment at 550 ° C. for 1 hour.

[표 1] RBS로 측정된 막조성(원자%)Table 1 Membrane composition (atomic%) measured by RBS

membrane 두께(nm)Thickness (nm) SiSi OO TiTi NN ZrZr TiZrNTiZrN 2020 00 00 0.450.45 0.5260.526 0.0240.024 SiO2 SiO 2 300300 0.3340.334 0.6660.666 00 00 00 SiSi 웨이퍼wafer 1One 00 00 00 00

(실시예2)Example 2

(TiZr)xNz막이 약 10-8Torr의 기본 챔버압력, 약 5 mTorr의 Ar/N2플라즈마 분위기에서 실리콘 웨이퍼에 코팅된 SiO2위에 물리증착(PVD)에 의하여 증착되었다. 막 증착은 약 400℃의 온도, 약 6.5KW의 전력으로 수행되었다. RBS 분석은 상기 결과물인 층이 상기 증착타겟의 Zr과 Ti비와 매칭되는 Zr과 Ti비를 가짐을 보여주었고, (TiZr)0.47-0.6N0.53-0.4의 금속(TiZr)과 질소비를 가짐을 보여주었다. 상기 (TiZr)xNz층의 N함량에서 얻을 수 있는 다양한 측정값은 증착중 N2압력의 변동에 기인한 것일 수 있으며, 또한 상기 RBS 분석의 분해한계(질소의 경우, ±5%)를 반영한 것일 수도 있다.A (TiZr) x N z film was deposited by physical vapor deposition (PVD) on SiO 2 coated on a silicon wafer in a basic chamber pressure of about 10 −8 Torr and an Ar / N 2 plasma atmosphere of about 5 mTorr. Film deposition was carried out at a temperature of about 400 ° C., at a power of about 6.5 KW. RBS analysis showed that the resulting layer had a Zr and Ti ratio that matched the Zr and Ti ratio of the deposition target and had a metal (TiZr) and nitrogen ratio of (TiZr) 0.47-0.6 N 0.53-0.4 Showed. The various measurements that can be obtained from the N content of the (TiZr) x N z layer may be due to variations in N 2 pressure during deposition, and also the decomposition limit (± 5% for nitrogen) of the RBS analysis. It may be a reflection.

비교의 목적으로, TaN막이 상기 (TiZr)xNz층 제조에서 이용되었던 증착조건을 이용하여 준비되었다. Ta0.6-0.4N0.4-0.6의 Ta와 N비를 보여주는 RBS 분석을 통하여, 상기 TaN층으로 유입되는 N의 양이 상기 (TiZr)xNz층에 비하여 보다 다양함을 알 수 있었다. 상기 TaN막으로 유입된 질소의 양이 보다 큰 분포를 갖는 것은 상기 TaN막내에 비정질과 결정질 상이 둘다 존재하는데 잠재적으로 기인되는 것일 수 있다.For the purpose of comparison, a TaN film was prepared using the deposition conditions used in the (TiZr) x N z layer fabrication. RBS analysis showing Ta and N ratios of Ta 0.6-0.4 N 0.4-0.6 showed that the amount of N introduced into the TaN layer was more varied than the (TiZr) x N z layer. The larger distribution of nitrogen introduced into the TaN film may be due to the presence of both amorphous and crystalline phases in the TaN film.

도 12는 TaN막(패널A)과 (TiZr)xNz(패널B)의 미세구조를 비교한 투과전자현미경(TEM)을 보여준다. (TiZr)xNz층의 상기 TEM 이미지는 SiO2로부터 최초 10nm내에서는 비주상(non-columnar) 미세구조를 보이며, SiO2로부터 최초 10nm를 넘어서는 영역에서는 주상 그레인(grains)을 나타낸다. 상기 비주상 미세구조는 얇은 등축의그레인을 포함하여 이루어진다. 상기 주상 미세구조는 약 10~20nm 범위의 원주직경을 갖는다. 상기 (TiZr)xNz원주(패널B;삽입)의 셀렉티드 에이리어 디프렉션(Selected area diffraction, SAD) 패턴은 NaCl(B1)타입의 f.c.c구조를 갖는 결정질 재료를 보여주었다.12 shows a transmission electron microscope (TEM) comparing the microstructure of a TaN film (Panel A) and (TiZr) x N z (Panel B). (TiZr) x N z layer of the TEM image shows the columnar grain (grains) in the region beyond the first 10nm 10nm first looks within the non-cylindrical (non-columnar) microstructure, from the SiO 2 from the SiO 2. The non-columnar microstructure comprises thin equiaxed grains. The columnar microstructures have a circumferential diameter in the range of about 10-20 nm. The Selected Area Diffraction (SAD) pattern of the (TiZr) x N z circumference (Panel B; Insertion) showed a crystalline material having a fcc structure of NaCl (B1) type.

반면, 상기 TaN층의 TEM 이미지는 상기 SiO2계면 근처에 비정질과 결정질 상 재료의 혼합 부분으로 파묻힌 것으로 보이는 보다 작은 그레인을 보여준다. (다양한 증착 전력에서 제조된 부가적인 TaN층들(도시되지 않음)은 비정질 재료의 분율이 증착 전력이 감소됨에 따라 증가되는 것으로 나타났다.) 상기 SiO2계면으로부터의 증가된 거리에서, 상기 TaN층은 상기 (TiZr)xNz층에서 관찰된 것에 비하여 큰 원주 직경을 갖는 주상 구조를 포함하였다. TaN층(패널A;삽입)에 대한 SAD 패턴은 h.c.p결정구조의 흐릿하게 정의된 링 표시를 보여준다.On the other hand, TEM images of the TaN layer show smaller grains that appear to be embedded into the mixed portion of amorphous and crystalline phase material near the SiO 2 interface. (Additional TaN layers fabricated at various deposition powers (not shown) have been shown to increase the fraction of amorphous material as the deposition power decreases.) At increased distance from the SiO 2 interface, the TaN layer is It included columnar structures with larger circumferential diameters than observed in the (TiZr) x N z layer. The SAD pattern for the TaN layer (Panel A; insert) shows a blurry defined ring representation of the hcp crystal structure.

(실시예3)Example 3

5nm만큼 얇은 (TiZr)xNz층의 베리어 강도 및 막 안정성이 분석되었다. 5nm의 (TiZr)xNz막이 상기 실시예2의 증착조건을 이용하여 제조되었다. 상기 막층의 증착에 이어, 구리가 상기 베리어 막위에 증착되었다. 구리증착은 약 350℃의 온도, 약 2KW의 전력, Ar가스의 존재하에서 행해졌다. 화학증착이 상기 구리위에 Si3N4캐핑층(capping layer)을 증착하기 위하여 이용되었다. RBS(도시되지 않음) 및 TEM 분석은 650℃에서 1시간이 지난 후, 5nm의 층을 통하여 어떠한 구리확산도 나타나지 않았음을 보여주었다. 도 13은 650℃에서 1시간이 지난 후, 상기 5nm의 (TiZr)xNz막의 단면 미세구조의 TEM 이미지를 보여준다. 상기 도면에서는 어떠한 구리확산 또는 구리를 갖는 2상 형성이 없었다.Barrier strength and film stability of the (TiZr) x N z layer as thin as 5 nm were analyzed. A 5 nm (TiZr) x N z film was prepared using the deposition conditions of Example 2 above. Following deposition of the film layer, copper was deposited on the barrier film. Copper deposition was carried out in the presence of Ar gas at a temperature of about 350 ° C., a power of about 2KW. Chemical vapor deposition was used to deposit a Si 3 N 4 capping layer on the copper. RBS (not shown) and TEM analysis showed no copper diffusion through the 5 nm layer after 1 hour at 650 ° C. FIG. 13 shows a TEM image of a cross-sectional microstructure of the 5 nm (TiZr) x N z film after 1 hour at 650 ° C. FIG. In this figure there was no copper diffusion or biphasic formation with copper.

(실시예4)Example 4

또한, (TiZr)xNz막의 부착이 분석되었고, TaN층과 비교되었다. 상기 실시예2 및 3의 조건을 이용하여 제조된 Si/SiO2/(TiZr)xNz/Cu/Si3N4스택(stacks) 및 Si/SiO2/TaN/Cu/Si3N4스택을 이용하여 스터드-풀(Stud-pull) 시험이 행해졌다. 상기 (TiZr)xNz및 TaN 모두의 경우, 약 900MPa의 평균 스터드-풀 강도가 얻어졌다.In addition, the adhesion of the (TiZr) x N z film was analyzed and compared with the TaN layer. Si / SiO 2 / (TiZr) x N z / Cu / Si 3 N 4 stacks and Si / SiO 2 / TaN / Cu / Si 3 N 4 stacks prepared using the conditions of Examples 2 and 3 above The stud-pull test was done using. For both (TiZr) x N z and TaN, an average stud-full strength of about 900 MPa was obtained.

표준 테이프 시험방법을 이용한 필 부착 시험이 low-k 유전체 재료로의 (TiZr)xNz부착을 측정하기 위하여 행해졌다. 상기 SiO2층이 약 2.6 이하의 k값을 갖는 약 600nm층의 low-k 유전체 재료로 대체된 것을 제외하고는 상기와 같이 스택이 제조되었다. 분석은 상기 구리와 상기 유전체 사이에 배치된 (TiZr)xNz을 갖는 스택과 상기 구리와 상기 유전체 사이에 삽입된 층을 갖지 않는 스택을 비교하는 것이 포함되었다. 3개의 다른 low-k 유전체 재료를 이용한 상기 필 시험의 결과가 표 2에 요약된다.Peel adhesion tests using standard tape test methods were performed to determine (TiZr) x N z adhesion to low-k dielectric materials. The stack was fabricated as above except that the SiO 2 layer was replaced with a low-k dielectric material of about 600 nm layer having a k value of about 2.6 or less. The analysis involved comparing the stack with (TiZr) x N z disposed between the copper and the dielectric and the stack without the layer interposed between the copper and the dielectric. The results of the peel test using three different low-k dielectric materials are summarized in Table 2.

상기 유전체 재료로의 상기 (TiZr)xNz의 관찰된 부착은 상기 (TiZr)xNz층의증착전에 가스가 제거되었을때 최고였다. 표 2에 나타난 바와 같이, (TiZr)xNz는 상기 시험된 유전체 재료에 잘 부착된다.The observed adhesion of the (TiZr) x N z of the dielectric material as was the best when the gas is removed prior to the deposition of the (TiZr) x N z layer. As shown in Table 2, (TiZr) x N z adheres well to the dielectric material tested above.

[표 2] 필 시험 부착[Table 2] Peel test attachment

유전체 재료Dielectric material 유전체 타입Dielectric type K값K value 유전체/(TiZr)xNz계면Dielectric / (TiZr) x N z interface 유전체/구리계면Dielectric / Copper Interface GX-3GX-3 유기abandonment 2.62.6 통과Pass 통과Pass HOSPHOSP 무기weapon 2.52.5 데이타 없음No data 통과Pass NANOGLASS?ENANOGLASS? E 무기weapon 2.22.2 통과Pass 실패failure

(실시예5)Example 5

증착전력의 범위를 넘어 증착된 (TiZr)xNz막의 전기 비저항이 분석되었고, TaN막의 비저항 특성과 비교되었다. 상기 TaN막과 상기 (TiZr)xNz막 모두 약 400℃의 증착온도, 약 2~5mTorr의 증착가스 압력의 Ar/N2플라즈마하에서 증착되었다. 시트저항(Sheet resistance)(Rs)이 4-포인트 프로브 방법을 이용하여 측정되었다. 벌크 전기 비저항(ρ=Rst)이 SEM, TEM 및 프로파일로메트리(prfilometery)를 이용하여 상기 막두께(t)를 측정함에 의하여 측정되었다. 증착된 막의 비중이 막의 질량 및 두께로부터 측정되었다.The electrical resistivity of the (TiZr) x N z film deposited over the range of deposition power was analyzed and compared with the resistivity of TaN film. Both the TaN film and the (TiZr) x N z film were deposited under an Ar / N 2 plasma at a deposition temperature of about 400 ° C. and a deposition gas pressure of about 2-5 mTorr. Sheet resistance (R s ) was measured using a four-point probe method. Bulk electrical resistivity (ρ = R s t) was measured by measuring the film thickness t using SEM, TEM and prfilometery. Specific gravity of the deposited film was measured from the mass and thickness of the film.

도 14는 약 2~8.6KW의 증착전력의 함수로 막의 비저항 값을 나타낸다. 상기 TaN과 상기 (TiZr)xNz막 모두 증착전력이 증가함에 따라 감소된 비저항을 보여주었다. 그러나, (TiZr)xNz막의 비저항은 대응하는 증착전력에서 증착된 TaN막의 비저항보다 항상 낮았다. 또한, (TiZr)xNz의 비저항은 약 2KW의 증착전력에서 약 106μΩㆍcm, 약 8.6KW에서 증착된 막의 경우 약 69μΩㆍcm의 비저항을 가져, TaN에 비하여 보다 작은 범위에서 변화되었다. 상기 TaN막은 증착전력이 증가함에 따라 증가된 막 밀도를 보여주었으나, 증착전력의 범위중 낮은 쪽의 끝에서는 현저한 분율의 비정질 미세조직이 포함되었다. 이와는 대조적으로, 상기 (TiZr)xNz막은 모든 증착전력에서 결정질 조직 및 조밀 원자 패킹(packing)을 보여주었다.14 shows the resistivity value of the film as a function of deposition power of about 2-8.6 KW. Both TaN and the (TiZr) x N z film showed a reduced resistivity with increasing deposition power. However, the resistivity of the (TiZr) x N z film was always lower than the resistivity of the deposited TaN film at the corresponding deposition power. In addition, the resistivity of (TiZr) x N z was about 106 μΩ · cm at the deposition power of about 2KW, and about 69 μΩ · cm for the film deposited at about 8.6KW, and changed in a smaller range than TaN. The TaN film showed an increased film density as the deposition power was increased, but included a significant fraction of the amorphous microstructure at the lower end of the deposition power range. In contrast, the (TiZr) x N z film showed crystalline structure and dense atomic packing at all deposition powers.

단독 TiQ 또는 (TiQ)xNz재료를 포함하여 이루어지는 베리어를 갖는 상기 구현에 있어서, 본 발명에 따른 베리어층은 재료의 조합을 포함하여 이루어질 수 있다. 예를들면, 두께를 갖는 베리어층의 경우, 상기 두께의 제1부는 첫번째 재료를 포함하여 이루어질 수 있으며, 상기 두께의 제2부는 두번째 재료를 포함하여 이루어질 수 있다. 몇몇 적용에 있어서, 상기 제1부는 첫번째 원자%의 질소를 포함하여 이루어질 수 있고, 제2부는 다른 원자%의 질소 또는 실질적으로 질소가 없는 것을 포함한다. 또한, 본 발명은 상기 첫번째 및 두번째 재료중 적어도 하나와 다른 세번째 재료를 포함하여 이루어지는 층의 제3부를 갖는 베리어층을 포함한다. 질소농도의 차이, 질소농도의 범위 또는 질소농도구배는 상기 장벽층의 증착동안 질소분위기를 적절하게 변경함에 의하여 실현될 수 있다. 실질적으로 질소가 없는 재료는 첨가된 질소가 부족한 증착분위기를 이용하여 증착되어질 수 있다.In the above embodiment with a barrier comprising a single TiQ or (TiQ) x N z material, the barrier layer according to the invention may comprise a combination of materials. For example, in the case of a barrier layer having a thickness, a first portion of the thickness may include the first material, and a second portion of the thickness may include the second material. In some applications, the first portion may comprise the first atomic percent nitrogen, and the second portion includes other atomic percent nitrogen or substantially free of nitrogen. The invention also includes a barrier layer having a third portion of the layer comprising at least one of said first and second materials and a third material different from said third material. The difference in nitrogen concentration, the range of nitrogen concentration, or the nitrogen concentration tool can be realized by appropriately changing the nitrogen atmosphere during the deposition of the barrier layer. Substantially nitrogen-free materials can be deposited using a deposition atmosphere that lacks added nitrogen.

다시 도 7을 살펴보면, 전형적인 베리어층(58)은 TiZr를 포함하여 이루어지는 제1부와 상기와 같이 값을 갖는 x 및 z를 갖는 (TiZr)xNz을 포함하여 이루어지는제2부를 갖는 2층(bi-layer)일 수 있다. 특정한 적용에 있어서, 아래에 놓여있는 비금속재료(54)와 위에 놓여있는 금속재료(60)와 같이 인접한 계면 재료에 상기 베리어의 부착을 향상시키거나 또는 최대화하기 위한 2층으로써 베리어층(58)을 제공하는 것이 유리할 수 있다. TiZr은 (TiZr)xNz에 비하여 구리재료와 같은 재료에 부착이 우수하다. 그러나, (TiZr)xNz은 TiZr보다 SiO2에 더 잘 부착된다. 따라서, SiO2계면(59)에 인접한 (TiZr)xNz부, 그리고 베리어(58)와 구리재료(60)사이의 계면에 인접한 TiZr부를 갖는 베리어 2중층(bi-layer)을 제공하는 것이 유리할 수 있다.Referring back to FIG. 7, a typical barrier layer 58 has a first layer comprising TiZr and a second layer having a second portion comprising (TiZr) x N z having x and z having values as described above. bi-layer). In certain applications, barrier layer 58 may be employed as two layers to enhance or maximize adhesion of the barrier to adjacent interfacial materials, such as underlying non-metallic material 54 and underlying metal material 60. It may be advantageous to provide. TiZr is superior in adhesion to materials such as copper materials as compared to (TiZr) x N z . However, (TiZr) x N z adheres better to SiO 2 than TiZr. Thus, it would be advantageous to provide a barrier bi-layer having (TiZr) x N z portions adjacent to the SiO 2 interface 59 and TiZr portions adjacent to the interface between the barrier 58 and the copper material 60. Can be.

베리어 2중층의 TiZr부와 (TiZr)xNz부의 상대적인 두께는 어떤 특정한 값 또는 값의 범위로 제한되지 않는다. 따라서, 본 발명은 0% 초과 100% 미만의 베리어 두께를 갖는 TiZr부를 갖는 TiZr/(TiZr)xNz2중층을 포함한다. 유사하게 본 발명은 모든 비율범위의 TiZr/(TiZr)xNz/TiZr 베리어와 (TiZr)xNz/TiZr/(TiZr)xNz베리어를 포함한다. 다른 재료들이 재료(54 및 60)에 이용되는 경우, 적절한 베리어 재료는 특정한 베리어 적용에 요구되는 비저항 및 강도특성과 결합하여 상기 계면 재료의 부착특성을 고려함에 의하여 결정되어질 수 있다.The relative thickness of the TiZr portion and (TiZr) x N z portion of the barrier double layer is not limited to any particular value or range of values. Thus, the present invention includes a TiZr / (TiZr) x N z double layer having a TiZr portion having a barrier thickness greater than 0% and less than 100%. Similarly, the present invention includes TiZr / (TiZr) x N z / TiZr barriers and (TiZr) x N z / TiZr / (TiZr) x N z barriers in all ratio ranges. If other materials are used for the materials 54 and 60, the appropriate barrier material can be determined by considering the adhesion properties of the interfacial material in combination with the resistivity and strength properties required for a particular barrier application.

또한, 본 발명은 다른 Ti 합금의 조합을 포함하여 이루어지는 베리어층을 포함하는 것으로 이해될 수 있다. 다르게 기술하면, 베리어(58)은 상기한 TiQ, (TiQ)xNz및 TixQyNzOw재료중에서 다양한 조합 및 두께를 포함하여 이루어질 수 있다.It is also to be understood that the present invention includes a barrier layer comprising a combination of other Ti alloys. Stated differently, barrier 58 may comprise various combinations and thicknesses among the TiQ, (TiQ) x N z and Ti x Q y N z O w materials described above.

여기에 기술된 구현들은 대표적인 구현이며, 본 발명은 여기에서 특정한 것을 벗어난 구현을 포함하는 것으로 이해될 수 있다. 예를들면, 도 4 및 6의 단계 사이에서 발생하는 상기 화학적-물리적 폴리싱은 도 7에서 보여준 상기 구리 재료(70)의 전착후에 대신하여 행해질 수 있다. 또한, 도 6에서 언급한 상기 어닐링은 도 7의 공정후에 대신하여 행해질 수 있다.The implementations described herein are representative implementations, and it is to be understood that the present invention encompasses implementations other than the specifics herein. For example, the chemical-physical polishing occurring between the steps of FIGS. 4 and 6 may be done instead after the electrodeposition of the copper material 70 shown in FIG. 7. In addition, the annealing mentioned in FIG. 6 may be performed instead of after the process of FIG. 7.

본 발명의 상기 티타늄 합금들은 예를들면, 소형전자 기구내 재료 및 표면을 보호하기 위하여 이용될 수 있다. (TiZr)xNz에 수행된 본 연구의 결과는 (TiZr)xNz이 금속 상호연결 기술에서 구리 베리어로써 효과적으로 이용될 수 있음을 보여주었다. TaN재료와 비교하여 (TiZr)xNz의 동등한 또는 보다 우수한 특성때문에, 본 발명의 상기 (TiZr)xNz재료 및 막은 다른 소형전자 기구 및 다른 기술에서도 TaN을 대체하는 것으로 특히 적합할 수 있다. 또한, 비록 본 발명의 다양한 관점이 구리확산을 경감하기 위한 베리어층을 생성하는데 관한 것이기는 하지만, 여기에 기술된 방법은 예를들면 Ag, Al, Sn 및 Mg과 같이 구리와는 다른 금속의 확산을 늦추거나 억제하는 베리어층을 형성하는데 이용될 수 있는 것으로 이해될 수 있다.The titanium alloys of the present invention can be used, for example, to protect materials and surfaces in small electronic devices. (TiZr) results of the present study performed in x N z is (TiZr) x N z is shown that can be used effectively as a copper barrier on the metal interconnect. Because of the equivalent or better properties of (TiZr) x N z compared to TaN materials, the (TiZr) x N z materials and films of the present invention may be particularly suitable as replacements for TaN in other small electronic devices and other technologies. . In addition, although various aspects of the present invention relate to creating barrier layers to mitigate copper diffusion, the methods described herein may involve diffusion of metals other than copper, such as, for example, Ag, Al, Sn and Mg. It can be understood that it can be used to form a barrier layer that slows down or inhibits.

Claims (78)

Zr과 N을 포함하고, 적어도 그 일부에 비주상결정구조(non-columanr grain structure)를 갖는 박막.A thin film comprising Zr and N and having a non-columanr grain structure in at least a portion thereof. 제 1항에 있어서, 약 10nm이하의 두께를 갖는 박막.The thin film of claim 1 having a thickness of about 10 nm or less. 제 1항에 있어서, 두께를 가지며, 그 두께중 제1부(first portion)는 비주상결정구조를 포함하고, 그 두께중 제2부(second portion)는 주상결정을 포함함을 특징으로 하는 박막.2. A thin film according to claim 1, having a thickness, wherein a first portion of the thickness comprises a non-pillar crystal structure, and a second portion of the thickness comprises a columnar crystal. . 제 3항에 있어서, 상기 주상결정은 약 10~20nm의 직경을 가짐을 특징으로 하는 박막.4. The thin film of claim 3 wherein said columnar crystals have a diameter of about 10-20 nm. 제 3항에 있어서, 실리콘 디옥사이드 표면상에 배치되어 있으며, 그 두께중 제1부는 제2부 보다 상기 실리콘 디옥사이드에 더 근접하게 배치되어 있음을 특징으로 하는 박막.4. The thin film of claim 3, wherein the thin film is disposed on a silicon dioxide surface, the first portion of the thickness being disposed closer to the silicon dioxide than the second portion. 제 3항에 있어서, Ti을 포함하는 박막.The thin film of claim 3 comprising Ti. 제 6항에 있어서, Zr에 대한 Ti의 원자비가 1.0 이상인 박막.The thin film according to claim 6, wherein the atomic ratio of Ti to Zr is 1.0 or more. 제 7항에서, Ti, Zr 및 N을 주로 포함하여 이루어진 박막.The thin film of claim 7, wherein the thin film mainly comprises Ti, Zr, and N. 제 1항에 있어서, 상기 N이 그 내부에 약 40~60원자%로 존재하는 박막.The thin film of claim 1, wherein the N is present at about 40 to 60 atomic percent therein. 제 1항에 있어서, 약 69~106μΩ.cm의 비저항을 가지는 박막.The thin film of claim 1 having a resistivity of about 69-106 .mu.m. Ti, Zr을 포함하고, 적어도 그 일부에 비주상결정구조를 포함하는 베리어층.A barrier layer comprising Ti and Zr, and including at least a portion thereof in a columnar crystal structure. 제 11항에 있어서, Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb 및 Ta로 이루어진 그룹 중 선택된 하나이상의 원소를 추가로 포함하는 베리어층.The method of claim 11, wherein Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, A barrier layer further comprising at least one element selected from the group consisting of Pr, P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb and Ta. 제 11항에 있어서, 금속성재료와 비금속성재료 사이에 배치된 베리어층.12. The barrier layer of claim 11, wherein the barrier layer is disposed between the metallic material and the nonmetallic material. 제 13항에 있어서, 상기 비금속재료는 SiO2와 low-k 유전체재료로 이루어진 그룹의 멤버(member)임을 특징으로 하는 베리어층.14. The barrier layer of claim 13 wherein said nonmetallic material is a member of a group consisting of SiO 2 and a low-k dielectric material. 제 13항에 있어서, 상기 금속층은 구리를 포함함을 특징으로 하는 베리어층.The barrier layer of claim 13, wherein the metal layer comprises copper. 제 13항에 있어서, 약 10~20nm의 두께를 가지며, 그 두께중 제1부는 비주상결정구조를 포함하고, 그 두께중 제2부는 주상결정구조를 포함하며, 상기 층의 제1부가 제2부 보다 상기 비금속성재료에 보다 근접하고 있음을 특징으로 하는 베리어층.15. The method of claim 13, wherein the layer has a thickness of about 10-20 nm, a first portion of the thickness comprising a non-columnar crystal structure, a second portion of the thickness comprising a columnar crystal structure, and the first portion of the layer being the second portion. Barrier layer, characterized in that closer to the non-metallic material than the portion. Q에 Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, Sm, Gd, Dy, Ho, Er, Yb, W, Cr, Mo, Nb 및 Ta로 이루어진 그룹중 선택된 하나이상의 원소가 포함된다고 할 때,Q to Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, When one or more elements selected from the group consisting of S, Sm, Gd, Dy, Ho, Er, Yb, W, Cr, Mo, Nb and Ta are included, Ti와 Q를 포함하고, 실질적으로 질소가 존재하지 않는 제1층; 그리고A first layer comprising Ti and Q and substantially free of nitrogen; And (TiQ)xNz를 포함하는 제2층;을 포함하는 금속확산 베리어.And a second layer comprising (TiQ) x Nz. 제 17항에 있어서, Q는 Zr을 포함함을 특징으로 하는 금속확산 베리어.18. The metal diffusion barrier of claim 17 wherein Q comprises Zr. 제 17항에 있어서, 상기 제2층은 제1층상에 있으며, 상기 제2층상에 제3층을 추가로 포함하고, 상기 제3층은 Ti와 Zr을 포함하고 실질적으로 질소를 함유치 않음을 특징으로 하는 금속확산 베리어.18. The method of claim 17, wherein the second layer is on a first layer, further comprising a third layer on the second layer, wherein the third layer comprises Ti and Zr and is substantially free of nitrogen. Characteristic metal diffusion barrier. 제 17항에 있어서, 상기 제1층은 상기 제2층상에 있으며, 상기 제1층상에 제3층을 추가로 포함하며, 상기 제3층은 (TiQ)xNz를 포함함을 특징으로 하는 금속확산 베리어.18. The metal diffusion of claim 17, wherein the first layer is on the second layer, and further comprises a third layer on the first layer, wherein the third layer comprises (TiQ) x Nz. Barrier. 제 17항에 있어서, 금속성재료와 비금속성재료 사이에 배치되어 있음을 특징으로 하는 금속확산 베리어.18. The metal diffusion barrier according to claim 17, wherein the metal diffusion barrier is disposed between the metallic material and the nonmetallic material. 이중층(bi-layer), TiZr을 포함하는 상기 이중층의 제1부, 및 (TiZr)xNz를 포함하는 상기 이중층의 제2부를 포함하여 이루어지는 구리확산 베리어.A copper diffusion barrier comprising a bi-layer, a first portion of the bilayer comprising TiZr, and a second portion of the bilayer comprising (TiZr) xNz. 제 22항에 있어서, 상기 제2부는 비주상결정구조를 포함함을 특징으로 하는 구리확산 베리어.23. The copper diffusion barrier according to claim 22, wherein said second portion includes a non- columnar crystal structure. 제 22항에 있어서, 상기 제2부는 실리콘 디옥사이드층에 근접해 있으며, 상기 제1부는 구리계 재료에 근접해 있음을 특징으로 하는 구리확산 베리어.23. The copper diffusion barrier of claim 22 wherein the second portion is in proximity to the silicon dioxide layer and the first portion is in proximity to the copper-based material. 약 69~106μΩ.cm의 전기비저항을 가지며, 실질적으로 균일한 두께를 가지는 티타늄 함유재료Titanium-containing material with electrical resistivity of about 69 ~ 106μΩ.cm and substantially uniform thickness 제 25항에 있어서, Zr을 추가로 함유하는 티타늄 함유재료.27. The titanium containing material according to claim 25, further comprising Zr. 제 26항에 있어서, Zr에 대한 Ti의 원자비가 1이상이고, 약 40~60원자%의 N을 추가로 포함하는 티타늄 함유재료.27. The titanium containing material of claim 26, wherein the atomic ratio of Ti to Zr is at least one and further comprises about 40-60 atomic percent N. 제 25항에 있어서, N을 추가로 포함하는 티타늄 함유재료.27. The titanium containing material of claim 25, further comprising N. 비주상결정구조를 포함하는 제1부, 그리고 주상결정구조를 포함하는 제2부를 포함하고, 실질적으로 비정질상재료를 갖지 않는 구리 베리어막.A copper barrier film comprising a first portion comprising an amorphous columnar structure, and a second portion comprising a columnar crystal structure, and having substantially no amorphous phase material. 제 29항에 있어서, Ti을 포함하는 구리 베리어막.30. The copper barrier film of claim 29 comprising Ti. 제 29항에 있어서, Zr을 포함하는 구리 베리어막.30. The copper barrier film of claim 29 comprising Zr. 제 29항에 있어서, Ti, Zr 및 N을 포함하는 구리 베리어막.30. The copper barrier film of claim 29 comprising Ti, Zr and N. 제 29항에 있어서, x=0.40-0.60 및 z=0.40-0.60을 충족하는 (TiZr)xNz를 포함하는 구리 베리어막.30. The copper barrier film of claim 29 comprising (TiZr) x N z satisfying x = 0.40-0.60 and z = 0.40-0.60. 제 18항에 있어서, 약 69~106μΩ.cm의 전기비저항을 갖는 금속확산 베리어.19. The metal diffusion barrier of claim 18 having an electrical resistivity of about 69-106 microns. 제 29항에 있어서, 20nm 미만의 두께를 갖는 구리 베리어막.30. The copper barrier film of claim 29 having a thickness of less than 20 nm. 표면을 갖는 재료; 그리고Materials having a surface; And 그 표면상에 Zr과 N을 포함하고, 적어도 그 일부가 비주상결정구조를 갖는 박막;을 포함하는 확산보호표면.And a thin film comprising Zr and N on the surface thereof, at least a part of which has a non-columnar crystal structure. 제 36항에 있어서, 상기 박막은 Ti을 추가로 포함함을 특징으로 하는 확산보호표면.37. The surface of claim 36, wherein said thin film further comprises Ti. 제 36항에 있어서, 상기 재료는 비금속성재료를 포함하는 표면을 가짐을 특징으로 하는 확산보호표면.37. The diffusion protection surface of claim 36 wherein the material has a surface comprising a non-metallic material. 제 36항에 있어서, 상기 재료는 SiO2를 포함하는 표면을 가짐을 특징으로 하는 확산보호표면.37. The diffusion protection surface of claim 36 wherein the material has a surface comprising SiO 2 . 제 36항에 있어서, 상기 박막은 상기 표면과 Cu,Ag,Sn,Mg 및 Al중 하나이상을 포함하는 금속성재료 사이에 배치되어 있음을 특징으로 하는 확산보호표면.37. The diffusion protective surface of claim 36 wherein said thin film is disposed between said surface and a metallic material comprising at least one of Cu, Ag, Sn, Mg, and Al. 실리콘기판;Silicon substrate; 상기 기판상의 절연재료;An insulating material on the substrate; 상기 절연재료상의 (TiZr)xNz를 포함하는 베리어층; 및A barrier layer comprising (TiZr) x N z on the insulating material; And 상기 베리어층상에 금속을 포함하는 층;을 포함하고,And a layer including a metal on the barrier layer. 상기 베리어층은 실질적으로 비정질구조를 갖지 않으며, 적어도 그 일부는 비주상결정구조를 포함하는 구조.The barrier layer has a substantially amorphous structure, at least a portion of which comprises an amorphous columnar structure. 제 41항에 있어서, 상기 베리어층은 주로 (TiZr)xNz를 포함하여 조성됨을 특징으로 하는 구조.42. The structure of claim 41, wherein the barrier layer is composed mainly of (TiZr) x N z . 제 41항에 있어서, x=0.44-0.60 및 z=0.40-0.60임을 특징으로 하는 구조.42. The structure of claim 41 wherein x = 0.44-0.60 and z = 0.40-0.60. 제 41항에 있어서, 상기 금속은 구리를 포함함을 특징으로 하는 구조.42. The structure of claim 41, wherein said metal comprises copper. 제 41항에 있어서, 상기 금속은 구리를 포함하고 상기 절연재료는 SiO2를 포함하며; 상기 베리어층은 약 5nm이하의 두께를 가지며; 상기 베리어층은 약 650℃의 온도에서 약 1시간동안 그에 대한 열처리중, 상기 금속을 포함하는 상기 층으로 부터 상기 SiO2로 구리의 확산을 실질적으로 방지함을 특징으로 하는 구조.42. The method of claim 41 wherein the metal comprises copper and the insulating material comprises SiO 2 ; The barrier layer has a thickness of about 5 nm or less; Wherein said barrier layer substantially prevents diffusion of copper from said layer comprising said metal into said SiO 2 during heat treatment thereon at a temperature of about 650 ° C. for about 1 hour. 제 41항에 있어서, 상기 금속은 구리를 포함하고 상기 절연재료는 SiO2를 포함하며; 상기 베리어층은 약 20nm이하의 두께를 가지며; 상기 베리어층은 약 700℃의 온도에서 약 5시간동안 그에 대한 열처리중, 상기 금속을 포함하는 상기 층으로 부터 상기 SiO2로 구리의 확산을 실질적으로 방지함을 특징으로 하는 구조.42. The method of claim 41 wherein the metal comprises copper and the insulating material comprises SiO 2 ; The barrier layer has a thickness of about 20 nm or less; Wherein said barrier layer substantially prevents diffusion of copper from said layer comprising said metal into said SiO 2 during heat treatment thereon at a temperature of about 700 ° C. for about 5 hours. 하부면과 측벽면을 갖는 개구부를 포함하는 절연재료;An insulating material comprising an opening having a lower surface and a sidewall surface; 상기 하부면상의 베리어층; 및A barrier layer on the bottom surface; And 상기 베리어층상에 배치된 구리를 포함하는 재료;를 포함하고, 상기 베리어층은 Ti과 Zr을 포함하고 약 69~106μΩ.cm의 전기비저항을 가지는 소형전자 디바이스.And a material comprising copper disposed on the barrier layer, wherein the barrier layer comprises Ti and Zr, and has an electrical resistivity of about 69 to 106 탆 .cm. 제 47항에 있어서, 상기 개구부는 약 350nm이하의 폭을 가짐을 특징으로 하는 소형전자 디바이스.48. The small electronic device of claim 47, wherein the opening has a width of about 350 nm or less. 제 47항에 있어서, 상기 개구부는 약 100nm이하의 폭을 가짐을 특징으로 하는 소형전자 디바이스.48. The small electronic device of claim 47, wherein the opening has a width of about 100 nm or less. 제 47항에 있어서, 상기 베리어층은 상기 측벽면상으로 배치되어 있음을 특징으로 하는 소형전자 디바이스.48. The small electronic device of claim 47, wherein the barrier layer is disposed on the sidewall surface. 제 50항에 있어서, 상기 베리어층은 상기 하부면 및 측벽면상에서 실질적으로 균일한 두께를 가짐을 특징으로 하는 소형전자 디바이스.51. The small electronic device of claim 50, wherein the barrier layer has a substantially uniform thickness on the bottom and sidewall surfaces. 제 51항에 있어서, 상기 개구부는 폭에 대한 높이의 형상비가 1이상임을 특징으로 하는 소형전자 디바이스.52. The small electronic device of claim 51, wherein the opening has a shape ratio of height to width of at least one. 제 52항에 있어서, 상기 형상비가 2보다 큼을 특징으로 하는 소형전자 디바이스.53. The small electronic device of claim 52, wherein the aspect ratio is greater than two. 제 51항에 있어서, 상기 두께가 약 20nm이하인 것을 특징으로 하는 소형전자 디바이스.52. The small electronic device of claim 51, wherein the thickness is about 20 nm or less. 제 51항에 있어서, 상기 두께가 약 5nm이하인 것을 특징으로 하는 소형전자 디바이스.52. The small electronic device of claim 51, wherein the thickness is about 5 nm or less. 제 47항에 있어서, 상기 베리어층은 Zr대 Ti의 원자비가 1.0이상인 것을 특징으로 하는 소형전자 디바이스.48. The compact electronic device of claim 47, wherein the barrier layer has an atomic ratio of Zr to Ti of at least 1.0. 제 47항에 있어서, 상기 베리어층은 N을 추가로 포함함을 특징으로 하는 소형전자 디바이스.48. The small electronic device of claim 47, wherein the barrier layer further comprises N. 제 57항에 있어서, 상기 베리어층은 약 40~60원자%의 N을 포함함을 특징으로 하는 소형전자 디바이스.59. The small electronic device of claim 57, wherein the barrier layer comprises about 40-60 atomic percent N. 제 57항에 있어서, 상기 베리어층은 Ti,Zr 및 N을 주로 포함함을 특징으로 하는 소형전자 디바이스.59. The small electronic device of claim 57, wherein the barrier layer mainly comprises Ti, Zr, and N. 제 57항에 있어서, 상기 베리어층은 Ti,Zr 및 N을 포함함을 특징으로 하는 소형전자 디바이스.59. The small electronic device of claim 57, wherein the barrier layer comprises Ti, Zr, and N. 제 47항에 있어서, 상기 재료는 주로 구리를 포함하는 구리임을 특징으로 하는 소형전자 디바이스.48. The small electronic device of claim 47, wherein the material is copper, including predominantly copper. 보호될 재료를 포함하는 기판을 제공하고;Providing a substrate comprising a material to be protected; Ti를 포함하는 타겟을 제공하며; 그리고Providing a target comprising Ti; And Ar/N2플라즈마 존재하에서, 약 2~9kW의 증착전력으로 상기 기판상으로 상기 타겟으로 부터 재료를 제거하는 것;을 포함하며, 그 제거로 형성되는 베리어층은 Ti와 N을 포함하며, 적어도 보호될 재료의 일부상에 실질적으로 균일한 두께를 가지는 베리어층 형성방법.Removing material from the target onto the substrate in the presence of an Ar / N 2 plasma at a deposition power of about 2-9 kW; wherein the barrier layer formed by the removal comprises Ti and N, at least A barrier layer forming method having a substantially uniform thickness on a portion of a material to be protected. 제 62항에 있어서, 상기 타겟은 Zr을 추가로 포함함을 특징으로 하는 베리어층 형성방법.63. The method of claim 62, wherein said target further comprises Zr. 제 62항에 있어서, 상기 베리어층은 Zr을 추가로 포함하며, 상기 베리어층은 Zr에 대한 Ti의 원자비가 1이상인 것을 특징으로 하는 베리어층 형성방법.63. The method of claim 62, wherein the barrier layer further comprises Zr, wherein the barrier layer has an atomic ratio of Ti to Zr of at least one. 제 62항에 있어서, 상기 베리어층은 약 69~106μΩ.cm의 전기비저항을 가짐을 특징으로 하는 베리어층 형성방법.63. The method of claim 62 wherein the barrier layer has an electrical resistivity of about 69-106 microns.cm. 제 62항에 있어서, 상기 베리어층상에 전도성재료를 증착하는 것을 추가로 포함하고, 상기 전도성재료는 금속을 포함하는 베리어층 형성방법.63. The method of claim 62, further comprising depositing a conductive material on the barrier layer, wherein the conductive material comprises a metal. 절연재료내에 형성된 하나이상의 갭구조를 갖는 기판을 제공하고;Providing a substrate having at least one gap structure formed in an insulating material; Ti을 포함하는 층으로 상기 갭구조를 라이닝하며;Lining the gap structure with a layer comprising Ti; 상기 층상에 구리재료를 증착하는 것;을 포함하며, 상기 층은 실질적으로 균일한 두께를 가지며, 약 69~106μΩ.cm의 전기비저항을 갖는 소형전자 디바이스의 제조방법.Depositing a copper material on the layer, wherein the layer has a substantially uniform thickness and has an electrical resistivity of about 69-106 μm · cm. 제 67항에 있어서,The method of claim 67, 상기 층은 N과; Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo,Nb 및 Ta로 이루어진 그룹중 선택된 하나이상의 원소;를 추가로 포함함을 특징으로 하는 소형전자 디바이스 제조방법.The layer is N; Al, Ba, Be, Ca, Ce, Cs, Hf, La, Mg, Nd, Sc, Sr, Y, Mn, V, Si, Fe, Co, Ni, B, C, La, Pr, P, S, And at least one element selected from the group consisting of Sm, Gd, Dy, Zr, Ho, Er, Yb, W, Cr, Mo, Nb, and Ta. 제 68항에 있어서, 상기 층은 Ti,Zr 및 N을 포함함을 특징으로 하는 소형전자 디바이스 제조방법.69. The method of claim 68, wherein said layer comprises Ti, Zr, and N. 제 67항에 있어서, 상기 하나이상의 갭구조는 폭대 높이의 형상비가 4이상인 개구부를 포함함을 특징으로 하는 소형전자 디바이스 제조방법.68. The method of claim 67 wherein the one or more gap structures comprise openings having a width-to-height ratio of four or more. 제 70항에 있어서, 상기 개구부는 약 350nm이하의 폭을 가짐을 특징으로 하는 소형전자 디바이스 제조방법.71. The method of claim 70 wherein the opening has a width of about 350 nm or less. 제 70항에 있어서, 상기 개구부는 약 200nm이하의 폭을 가짐을 특징으로 하는 소형전자 디바이스 제조방법.71. The method of claim 70 wherein the opening has a width of about 200 nm or less. 제 70항에 있어서, 상기 개구부는 약 100nm이하의 폭을 가짐을 특징으로 하는 소형전자 디바이스 제조방법.71. The method of claim 70 wherein the opening has a width of about 100 nm or less. 제 67항에 있어서, 상기 절연재료는 SiO2를 포함함을 특징으로 하는 소형전자 디바이스 제조방법.68. The method of claim 67 wherein the insulating material comprises SiO 2 . 반응챔버내에 표면을 갖는 기판을 제공하고;Providing a substrate having a surface in the reaction chamber; 상기 반응챔버내 주로 Ti와 Zr을 포함하는 타겟을 제공하며;Providing a target mainly comprising Ti and Zr in the reaction chamber; 질소의 존재하에 상기 표면상으로 상기 타겟을 부터 재료를 제거함으로써 상기 표면상에 제1층을 증착하며; 그리고Depositing a first layer on the surface by removing material from the target onto the surface in the presence of nitrogen; And 첨가된 질소의 존재하에 상기 타겟으로 부터 재료를 제거함으로써 상기 제1층상에 제2층을 형성하는 것;을 포함하는 보호표면 형성방법.Forming a second layer on the first layer by removing material from the target in the presence of added nitrogen. 제 75항에 있어서, 상기 표면은 실리콘 디옥사이드를 포함함을 특징으로 하는 보호표면 형성방법.76. The method of claim 75, wherein said surface comprises silicon dioxide. 제 75항에 있어서, 상기 제1층은 약 10nm이하의 두께를 가지며, 주로 비주상결정을 포함하는 미세조직을 가짐을 특징으로 하는 보호표면 형성방법.76. The method of claim 75, wherein the first layer has a thickness of about 10 nm or less and has a microstructure mainly comprising non-columnar crystals. 제 75항에 있어서, 상기 제1층은 약 10nm 보다 큰 두께를 가지며, 비주상결정구조를 갖는 제1부와 주상결정구조를 포함하는 제2부를 포함함을 특징으로 하는 보호표면 형성방법.76. The method of claim 75, wherein the first layer has a thickness greater than about 10 nm, and includes a first portion having a non- columnar crystal structure and a second portion comprising a columnar crystal structure.
KR10-2004-7011495A 2002-01-24 2003-01-24 Thin films, structures having thin films, and methods of forming thin films KR20040077797A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35164402P 2002-01-24 2002-01-24
US60/351,644 2002-01-24
PCT/US2003/002106 WO2003063243A1 (en) 2002-01-24 2003-01-24 Thin films, structures having thin films, and methods of forming thin films

Publications (1)

Publication Number Publication Date
KR20040077797A true KR20040077797A (en) 2004-09-06

Family

ID=27613519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7011495A KR20040077797A (en) 2002-01-24 2003-01-24 Thin films, structures having thin films, and methods of forming thin films

Country Status (6)

Country Link
US (1) US20050156315A1 (en)
EP (1) EP1474829A1 (en)
JP (1) JP2005525694A (en)
KR (1) KR20040077797A (en)
CN (1) CN1643683A (en)
WO (1) WO2003063243A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116785B1 (en) * 2008-06-25 2012-03-14 후지쯔 세미컨덕터 가부시키가이샤 Semiconductor device and method of manufacturing same
KR101445371B1 (en) * 2012-10-22 2014-10-06 (주)오티앤티 Forming method of gold color coating layer using PVD and prosthesis

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP5145225B2 (en) * 2006-07-14 2013-02-13 株式会社アルバック Manufacturing method of semiconductor device
JP4923933B2 (en) * 2006-10-10 2012-04-25 東京エレクトロン株式会社 Barrier layer forming method and plasma film forming apparatus
JP2009231497A (en) * 2008-03-21 2009-10-08 Toshiba Corp Semiconductor device and manufacturing method therefor
US20130307153A1 (en) 2012-05-18 2013-11-21 International Business Machines Corporation Interconnect with titanium-oxide diffusion barrier
US9685370B2 (en) * 2014-12-18 2017-06-20 Globalfoundries Inc. Titanium tungsten liner used with copper interconnects
CN104630710B (en) * 2015-03-16 2017-04-12 广东迪奥应用材料科技有限公司 Rose gold decorative plated coating and preparation method thereof
JP6696442B2 (en) * 2017-01-12 2020-05-20 三菱電機株式会社 Semiconductor module
CN107195582B (en) * 2017-07-03 2019-04-12 北方工业大学 Diffusion barrier layer preparation method and copper interconnection structure
JP6624246B2 (en) * 2017-07-18 2019-12-25 Jfeスチール株式会社 Grain-oriented electrical steel sheet and its manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245207A (en) * 1989-04-21 1993-09-14 Nobuo Mikoshiba Integrated circuit
EP0855451A4 (en) * 1995-10-12 1999-10-06 Toshiba Kk Wiring film, sputter target for forming the wiring film and electronic component using the same
US6204171B1 (en) * 1996-05-24 2001-03-20 Micron Technology, Inc. Process for forming a film composed of a nitride of a diffusion barrier material
US6156647A (en) * 1997-10-27 2000-12-05 Applied Materials, Inc. Barrier layer structure which prevents migration of silicon into an adjacent metallic layer and the method of fabrication of the barrier layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116785B1 (en) * 2008-06-25 2012-03-14 후지쯔 세미컨덕터 가부시키가이샤 Semiconductor device and method of manufacturing same
KR101445371B1 (en) * 2012-10-22 2014-10-06 (주)오티앤티 Forming method of gold color coating layer using PVD and prosthesis

Also Published As

Publication number Publication date
JP2005525694A (en) 2005-08-25
EP1474829A1 (en) 2004-11-10
WO2003063243B1 (en) 2003-10-09
WO2003063243A1 (en) 2003-07-31
CN1643683A (en) 2005-07-20
US20050156315A1 (en) 2005-07-21
WO2003063243A8 (en) 2003-12-04

Similar Documents

Publication Publication Date Title
JP3562628B2 (en) Diffusion barrier film, multilayer wiring structure, and method of manufacturing the same
US6566246B1 (en) Deposition of conformal copper seed layers by control of barrier layer morphology
US20080274369A1 (en) Novel Ruthenium-Based Materials and Ruthenium Alloys, Their Use in Vapor Deposition or Atomic Layer Deposition and Films Produced Therefrom
US6410986B1 (en) Multi-layered titanium nitride barrier structure
JP2000049116A (en) Semiconductor device and manufacture of the same
JPH1098011A (en) Semiconductor device and manufacture thereof
Kröger et al. Properties of copper films prepared by chemical vapor deposition for advanced metallization of microelectronic devices
Kumar et al. Transmission electron microscopy studies of brown and golden titanium nitride thin films as diffusion barriers in very large scale integrated circuits
KR20040077797A (en) Thin films, structures having thin films, and methods of forming thin films
TW200814156A (en) Method for manufacturing semiconductor device and semiconductor device
KR20030020986A (en) Sputtering target
US6800938B2 (en) Semiconductor device having amorphous barrier layer for copper metallurgy
US20030227068A1 (en) Sputtering target
KR19990013553A (en) Semiconductor device and semiconductor device manufacturing process
JP2882380B2 (en) Semiconductor device and manufacturing method thereof
Perng et al. Self-forming AlOx layer as Cu diffusion barrier on porous low-k film
US8536708B2 (en) Method of manufacturing a semiconductor device and semiconductor device
van der Straten et al. Metal-organic atomic layer deposition of metals for applications in interconnect technology
Su et al. Investigation of barrier property of copper manganese alloy on ruthenium
Maung Latt et al. Comparative study of copper films prepared by ionized metal plasma sputtering and chemical vapor deposition in the Cu/TaN/SiO2/Si multilayer structure
WO2021245893A1 (en) Semiconductor device
JP2004289174A (en) Semiconductor device and manufacturing method therefor
US20040209462A1 (en) Method of manufacturing semiconductor device
WO2011034092A1 (en) Method for forming barrier metal film
JP2024057514A (en) Method for manufacturing nonvolatile switching element

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid