KR20040076406A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20040076406A
KR20040076406A KR1020030011748A KR20030011748A KR20040076406A KR 20040076406 A KR20040076406 A KR 20040076406A KR 1020030011748 A KR1020030011748 A KR 1020030011748A KR 20030011748 A KR20030011748 A KR 20030011748A KR 20040076406 A KR20040076406 A KR 20040076406A
Authority
KR
South Korea
Prior art keywords
selective
sustain
period
electrode
subfield
Prior art date
Application number
KR1020030011748A
Other languages
English (en)
Other versions
KR100489278B1 (ko
Inventor
김태형
이병준
이준학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0011748A priority Critical patent/KR100489278B1/ko
Publication of KR20040076406A publication Critical patent/KR20040076406A/ko
Application granted granted Critical
Publication of KR100489278B1 publication Critical patent/KR100489278B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 선택적 쓰기 및 소거 방식에서 장수명화가 가능하도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 선택적 쓰기 서브필드 및 선택적 소거 서브필드의 서스테인 기간동안 스캔전극 및 서스테인전극에 교번적으로 서스테인 펄스가 공급되는 단계와, 다수의 선택적 쓰기 서브필드 중 적어도 하나 이상의 선택적 쓰기 서브필드의 상기 서스테인 기간동안 제 1 구동파형이 어드레스전극에 공급되는 단계와, 제 1 구동파형이 공급되는 상기 선택적 쓰기 서브필드를 제외한 나머지 서브필드들의 서스테인 기간동안 상기 제 1 구동파형과 상이한 제 2 구동파형이 상기 어드레스전극에 공급되는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법{Method Of Drivig Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 선택적 쓰기 및 소거 방식에서 장수명화가 가능하도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1은 통상적으로 교류형 PDP에 매트릭스 형태로 배열되어진 방전셀 구조를 나타내는 사시도이며, 도 2는 도 1에 도시된 방전셀의 단면도를 나타낸 것이다.
도 1 및 도 2를 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리 영역에 형성되는 금속버스전극(13Y,13Z)을 포함한다.
투명전극(12Y,12Z)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 도 3에서 처럼 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 및 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
도 4은 종래 기술에 따른 선택적 쓰기방식 PDP의 구동방법을 나타내는 파형도이다.
도 4를 참조하면, 선택적 쓰기방식(Selective Writing : 이하 "SW"함) PDP의한 프레임에 포함되는 첫 번째 서브필드(SF1)는 리셋기간(RPD), 어드레스 기간(APD), 서스테인 기간(SPD) 및 소거기간(EPD)으로 나뉘어 구동된다.
리셋기간(RPD)에는 스캔전극(Y)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up)시 전압이 증가하고 셋다운(Set-down) 시에는 전압이 감소하는 형태를 가진다. 셋업(Set-up)시 리셋방전이 발생되어 상부 유전층(14)에 벽전하가 형성된다. 이어서, 셋다운(Set-down) 시 감소하는 전압에 의해 불요의 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운(Set-down)시 서스테인전극(Z)에 정극성(+)의 직류전압을 공급한다. 이 정극성(+)의 직류전압에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운(Set-down) 시 스캔전극(Y)이 서스테인전극(Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업(Set-up)시 생성된 벽전하들이 감소하게 된다.
어드레스 기간(APD)에는 스캔전극(Y)에 부극성(-)의 스캔전압(Vy)을 가지는 스캔펄스(SP)가 공급됨과 아울러 동시에 어드레스전극(X)에 어드레스전압(Va)에 해당하는 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.
서스테인 기간(SPD)에는 시작부에서 스캔전극(Y)에 트리거링펄스(TP)를 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀들에서 서스테인방전이 개시되게 한다. 이어서, 서스테인전극(Z)과 스캔전극(Y)에 교번적으로 서스테인전압(Vs)에 해당하는 서스테인펄스(SUSPz, SUSPy)를 공급하여 서스테인기간(SPD) 동안 서스테인방전이 유지되게 한다. 또한, 스캔전극(Y) 및 서스테인전극(Z)에 서스테인 펄스(SUSPy,SUSPz)을 교번적으로 공급할 때 이와 동시에 어드레스전극(X)에 어드레스전압(Va)에 해당하는 바이아스(Va_bias)를 인가한다. 이렇게 하면 어드레스전극(X)이 위치한 배면판 형광체의 열화를 억제할 수 있게 되어 장수명이 가능해 진다. 이를 자세히 설명하면, 스캔전극(Y)과 서스테인전극(Z)에 서스테인펄스(SUSPy,SUSPz)가 교번적으로 공급되어 서스테인 방전이 일어나게 된다. 이때, 어드레스전극(X)에 기저전위(GND)가 공급된다면 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)에 비해 상대적으로 부극성(-)을 띄게 된다. 따라서, 스캔전극(Y) 및 서스테인전극(Z)으로 부터 정극성(+)의 전하를 끌어당기게 되어 어드레스전극(X)의 형광체를 계속 때리게 되므로 형광체가 열화된다. 이것을 방지하기 위하여 스캔전극(Y) 및 서스테인전극(Z)에 교번적으로 서스테인 펄스(SUSPy,SUSPz)을 공급할 때 이와 동시에 어드레스전극(Z)에 어드레스전압(Va)에 해당하는 바이아스(Va_bias)를 인가한다. 이렇게 하면 스캔전극(Y)과 서스테인전극(Z)간의 서스테인 방전 시 정극성(+)의 전하가 어드레스전극(X)으로 많이 끌려오지 않게된다. 따라서, 어드레스전극(X)이 위치한 배면판 형광체의 열화를 억제 할 수 있다.
이러한 서스테인 기간(SPD)에 이은 소거기간(EPD)에서는 서스테인전극(Z)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 소거펄스(EP)는 발광크기가 작게끔 램프파 형태를 가지거나 방전 소거를 위해 1㎲ 정도의 짧은 펄스폭을가지게 된다. 이러한 소거펄스(EP)에 의한 짧은 소거방전으로 하전입자들이 소거되어 방전이 중지된다.
한편, 선택적 쓰기방식(SW) PDP가 VGA(Video Graphics Array) 급의 해상도를 가지면 총 480 라인의 주사라인들을 가지게 된다. 따라서, 선택적 쓰기방식(SW)은 한 프레임 기간(16.67ms) 내에 8 개의 서브필드를 포함할 때, 한 프레임 내에 필요한 어드레스 기간(APD)이 총 11.52ms가 필요하게 된다. 이에 비하여, 서스테인 기간(SPD)은 수직동기신호(Vsync)를 고려하여 3.05ms가 할당된다. 여기서, 어드레스 기간(APD)은 한 프레임당 3μs(스캔펄스의 펄스폭)×480 라인×8(서브필드 수)로 산출된다. 서스테인 기간(SPD)은 한 프레임 시간(16.67ms)에서 11.52ms의 어드레스 기간(APD), 0.3ms의 1회 리셋기간(RPD), 100μs×8 서브필드의 소거기간 및 1ms의 수직동기신호(Vsync) 여유기간을 뺀(16.67ms-11.52ms-0.3ms-1ms-0.8ms) 나머지 기간이다.
또한, 선택적 쓰기(SW)방식 PDP는 서브필드들의 조합에 의해 화상의 계조를 구현하는 특성 때문에 동영상에서 의사윤곽 노이즈(Contour noise)가 발생되기도 한다. 의사윤곽 노이즈가 발생되면 화면 상에서 의사윤곽이 나타나게 되므로 표시품질이 떨어지게 된다. 예를 들어, 화면의 좌측반이 128의 계조값으로 표시되고 화면의 우측반이 127의 계조값으로 표시된 후, 화면이 좌측으로 이동되면 계조값 128과 127 사이의 경계부분에 피크 화이트(Peak White) 즉, 흰띠가 나타나게 된다. 이와 반대로, 화면의 좌측반이 128의 계조값으로 표시되고 화면의 우측반이 127의 계조값으로 표시된 화면이 우측으로 이동되면 계조값 127과 128 사이의 경계부분에흑레벨(Black level) 즉, 검은띠가 나타나게 된다. 이러한 의사윤곽 노이즈를 제거하기 위한 방법으로는 하나의 서브필드를 분할하여 1∼2개의 서브필드를 추가하는 방법등이 제안되고 있다. 그러나 선택적 쓰기방식(SW)은 의사윤곽 노이즈를 제거하기 위하여 서브필드를 추가시키게 되면 서스테인 기간(SPD)이 부족하게 되거나 서스테인 기간(SPD)이 할당될 수 없게 된다. 예를 들어, 선택적 쓰기방식(SW)에서 8 개의 서브필드들 중 두 개의 서브필드들이 분할되어 한 프레임이 10 개의 서브필드들을 포함하면, 표시기간 즉, 서스테인 기간(SPD)이 다음과 같이 절대적으로 부족하게 된다. 한 프레임이 10 개의 서브필드들을 포함하게 되면, 어드레스 기간(APD)은 한 프레임당 3μs(스캔펄스의 펄스폭)×480 라인×10(서브필드 수)으로 산출된 14.4ms이다. 이에 비하여, 서스테인 기간(SPD)은 한 프레임당 14.4ms의 어드레스 기간(APD), 0.3ms의 1회 리셋기간(RPD), 100μs ×10(서브필드 수)의 소거기간(EPD) 및 1ms의 수직동기신호(Vsync) 여유기간을 뺀(16.67ms-14.4ms-0.3ms-1ms-1ms) 나머지 기간인 -0.03ms이다.
이와 같이 선택적 쓰기방식(SW)에 있어서, 한 프레임이 8 개의 서브필드들로 구성되면 3ms 정도의 서스테인 기간(SPD)이 확보될 수 있지만 한 프레임이 10 개의 서브필드들로 구성되면 서스테인 기간(SPD)을 위한 시간확보가 불가능하게 된다. 따라서, 선택적 쓰기방식(SW)과 선택적 소거방식(Selective Erasing : 이하 "SE"라 함)을 같이 사용하는 선택적 쓰기 및 소거방식(Selective Writing and Erasing : 이하 "SWSE"라 함)을 사용하여 이러한 문제점을 해결할 수 있다.
도 5는 종래 기술에 따른 선택적 쓰기 및 소거방식(SWSE) PDP의 구동방법에있어서 한 프레임의 구성을 나타내는 도면이다.
도 5을 참조하면, 3전극 교류 면방전 PDP의 구동방법에 있어서, 한 프레임은 선택적 쓰기방식(SW)의 서브필드들(SF1 내지 SF6)과 선택적 소거방식(SE)의 서브필드들(SF7 내지 SF12)을 포함한다. 제 1 내지 제 6 서브필드(SF1 내지 SF6)는 전화면을 끄는 리셋기간(RPD), 선택된 방전셀들을 켜는 선택적 쓰기(SW) 어드레스 기간(APD), 어드레스 방전에 의해 선택된 방전셀에 대하여 서스테인 방전시키는 서스테인 기간(SPD)으로 나뉘어진다. 제 1 내지 제 6 서브필드들(SF1 내지 SF6)에 있어서 선택적 쓰기 리셋기간(RPD)과 어드레스 기간(APD)은 각 서브필드마다 동일한 반면에 서스테인 기간(SPD)은 각 서브필드에서 2n(n=0,1,2,3,4,5)의 비율로 증가된다. 제 7 내지 제 12 서브필드들(SF7 내지 SF12)은 전화면이 라이팅되는 전면 라이팅 기간없이 선택된 방전셀들을 끄는 선택적 소거(SE) 어드레스 기간(APD)과 어드레스 방전에 의해 선택된 방전셀들 이외의 방전셀들을 서스테인 방전시키는 서스테인 기간(SPD)으로 나뉘어진다.
선택적 소거방식(SE)으로 구동되는 제 7 내지 제 12 서브필드들(SF7 내지 SF12) 각각은 서브필드들이 연속될 때마다 필요없는 방전셀들을 끌 수 있도록 이전 서브필드가 반드시 켜져 있어야만 한다. 예를 들어, 제 7 서브필드(SF7)가 켜지기 위해서는 이전 서브필드인 선택적 쓰기 방식으로 구동되는 제 6 서브필드(SF6)가 켜져야만 한다. 이렇게 제 6 서브필드(SF6)가 켜진 후, 제 7 내지 제 12 서브필드들(SF7 내지 SF12)에서 필요 없는 방전셀들을 꺼나가게 된다. 이를 위하여, 선택적 소거 서브필드(ESF)가 사용되기 위해서는 마지막 선택적 쓰기 서브필드(WSF)인 제 6 서브필드(SF6)에서 켜진 셀들이 서스테인 방전에 의해 켜진 상태가 유지되어야 한다. 따라서, 제 7 서브필드(SF7)는 선택적 소거(SE) 어드레스를 위한 별도의 라이팅 방전이 필요 없게 된다. 또한, 제 8 내지 제 12 서브필드들(SF8 내지 SF12)도 전면 라이팅없이 이전 서브필드에서 켜져 있는 셀들을 선택적으로 끄게 된다.
도 6은 도 5에 도시된 선택적 쓰기 및 소거방식(SWSE) PDP 구동방법에 따른 구동파형을 나타내는 도면이다.
도 6을 참조하면, 선택적 쓰기 서브필드(WSF)의 리셋기간(RPD)에는 스캔전극라인들(Y)에는 셋업(Set-up)파형의 리셋펄스(RP)에 이어서 셋다운(Set-down) 파형의 리셋펄스(-RP)가 순차적으로 공급된다. 이 셋다운(Set-down)의 리셋펄스(-RP)는 부극성(-)의 스캔기준전압(Vw)까지 하강한다. 또한, 서스테인전극라인들(Z)에는 정극성(+)의 직류전압이 공급된다.
선택적 쓰기 서브필드(WSF)의 어드레스 기간(APD)에는 서스테인전극라인들(Z)에 정극성(+)의 직류전압이 공급되는 동안에 스캔전극라인들(Y)과 어드레스전극라인들(X) 각각에 부극성(-)의 선택적 쓰기 스캔펄스(SWSP)와 정극성(+)의 선택적 쓰기 데이터 펄스(SWDP)가 상호 동기되게끔 공급된다. 선택적 쓰기 서브필드(WSF)의 어드레스 방전에 의해 켜진 셀에 대하여 서스테인 방전이 일어나도록 서스테인펄스(SUSPy,SUSPz)가 스캔전극라인들(Y)과 서스테인전극라인들(Z)에 교번적으로 공급된다. 그리고, 각 선택적 쓰기 서브필드(WSF)의 종료시점에는 서스테인 방전이 소거되게 하는 소거펄스(도시하지 않음)가 서스테인전극라인들(Z)에 공급된다.
선택적 소거 서브필드(ESF)의 리셋기간(RPD)은 생략된다. 선택적 소거 서브필드(ESF)의 어드레스 기간(APD)에는 스캔전극라인들(Y)과 어드레스전극라인들(X) 각각에 셀을 끄기 위한 부극성(-)의 선택적 소거 스캔펄스(SESP)와 정극성(+)의 선택적 소거 데이터 펄스(SEDP)가 상호 동기되게끔 공급된다. 이 선택적 소거 스캔펄스(SESP)는 부극성(-)의 스캔기준전압(Vw)보다 높은 부극성(-)의 선택적 소거용 스캔전압(Ve)까지 하강한다. 선택적 소거 서브필드(ESF)의 어드레스 방전에 의해 꺼지지 않은 셀들에 대하여 서스테인 방전이 일어나도록 서스테인펄스(SUSPy,SUSPz)가 스캔전극라인들(Y)과 서스테인전극라인들(Z)에 교번적으로 공급된다. 이어지는 다음 서브필드가 선택적 소거필드(ESF)인 경우에 현재의 선택적 소거 서브필드(ESF)의 종료시점에는 비교적 펄스폭이 큰 서스테인펄스(SUSPy)가 스캔전극라인들(Y)에 공급된다. 그리고 다음 서브필드가 선택적 쓰기 서브필드(WSF)인 마지막 선택적 소거 서브필드에는 스캔전극라인들(Y)과 서스테인전극라인들(Z)에 소거펄스(EP)와 램프신호(RAMP)가 공급되어 켜진 셀들의 서스테인 방전을 소거시킨다.
이와 같이 선택적 쓰기 및 소거방식(SWSE)에 있어서, 한 프레임이 선택적 쓰기 서브필드들(WSF)과 선택적 소거 서브필드들(ESF)을 포함하면 PDP가 VGA 급의 해상도 즉, 480 라인의 주사라인을 갖는 경우에 어드레스 기간(APD)은 총 11.52ms가 필요하다. 이에 비하여, 서스테인 기간(SPD)은 3.35ms가 필요하게 된다. 여기서,어드레스 기간(APD)은 한 프레임당 3μs(선택적 쓰기 스캔펄스의 펄스폭)×480 라인×6(선택적 쓰기 서브필드 수)으로 산출된 8.64ms와 1μs(선택적 소거 스캔펄스의 펄스폭)×480 라인×6(선택적 소거 서브필드 수)으로 산출된 2.88ms의 합이다. 서스테인기간(SPD)은 한 프레임당 11.52ms의 어드레스 기간(APD), 0.3ms의 1회 리셋기간(RPD), 100μs×5(서브필드 수)=0.5ms의 소거기간 및 1ms의 수직동기신호(Vsync) 여유기간을 뺀(16.67ms-8.64ms-2.88ms-0.3ms-1ms-0.5ms) 나머지 기간이다.
따라서, 선택적 쓰기 및 소거방식(SWSE) PDP의 구동방법은 선택적 쓰기방식(SW)에 비하여 서브필드의 수가 늘어남으로써 동영상에서의 의사윤곽 노이즈(Contour Noise)를 줄일 수 있다. 또한, 선택적 쓰기 및 소거방식(SWSE) PDP의 구동방법은 선택적 쓰기방식(SW)에서 한 프레임 내에 8 개의 서브필드들이 포함될 때보다 3.05ms에서 3.35ms로 서스테인 기간(SPD)이 더 많이 확보될 수 있다.
한편, 선택적 쓰기방식(SW)의 경우 서스테인 기간(SPD)동안 스캔전극(Y) 및 서스테인전극(Z)에 교번적으로 서스테인 펄스(SUSPy,SUSPz)을 교번적으로 공급할 때 이와 동시에 어드레스전극(X)에 어드레스전압(Va)에 해당하는 바이아스(Va_bias)를 인가하여 어드레스전극(X)이 위치한 배면판 형광체의 열화를 억제할 수 있었다. 그러나, 이러한 파형을 도 6처럼 선택적 쓰기 및 소거방식에 그대로 적용할 경우 선택적 쓰기방식(SW)에서 선택적 소거방식(SE)으로 넘어가는 과정에서 불안정한 동작을 하게 되어 선택적 소거 서브필드(ESF)에서 오방전이 발생하는 경우가 발생하게 된다. 이를 자세히 설명하면, 도 6에서 처럼 제 6 서브필드(SW6)의 서스테인 동작은 선택적 소거 서브필드(ESF)을 위한 초기화 기간(RPD)이라고도 볼 수 있다. 이 기간에 장수명을 위한 파형으로 어드레스전극(X)에 바이아스(Va_bias)를 인가하게 되면 선택적 소거(SE) 구간으로 전환되면서 스캔전극(Y), 서스테인전극(Z) 및 어드레스전극(X)간에 형성된 조건들이 어드레스전극(X)에 바이아스(Va_bias)를 인가하지 않은 경우와 다른조건이 되어 불안정한 선택적 소거(SE) 동작을 하게 된다. 즉, 선택적 쓰기(SW) 구간에서 선택적 소거(SE) 구간으로 넘어가는 과정인 마직막 선택적 쓰기(SW6) 구간에서 서스테인 기간(SPD)동안 어드레스전극(X)에 바이아스(Va_bias)를 인가하게 되면 어드레스전극(X)에는 충분한 벽전하가 쌓이지 않게 된다. 이때, 첫 번째 선택적 소거(SE1) 구간은 이러한 마지막 선택적 쓰기(SW6) 구간을 리셋기간(RPD)으로 이용하게 된다. 따라서, 마지막 선택적 쓰기(SW6) 구간의 서스테인 기간(SPD)동안 충분한 벽전하를 쌓아야 첫 번째 선택적 소거(SE1) 구간의 어드레스 기간(APD)동안 안정된 어드레스 방전을 일으키기 위한 동작마진을 확보할 수 있다. 그러나, 선택적 쓰기방식(SW)에서 장수명을 위한 구동 파형을 선택적 쓰기 및 소거방식(SWSE)에서 그대로 사용할 경우 선택적 쓰기(SW) 구간에서 선택적 소거(SE) 구간으로 넘어가는 과정에서 동작마진을 확보할 수 없을 뿐만아니라 어드레스전극(X)에 바이아스(Va_bias)를 인가하지 않는 경우와 방전조건이 달라지게 되어 불안정한 동작을 하게 된다.
따라서, 본 발명의 목적은 선택적 쓰기 및 소거 방식에서 장수명화가 가능하도록 한 플라즈마 디스플레이 패널의 구동방법을 제공함에 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 단면도이다.
도 3은 선택적 쓰기방식 플라즈마 디스플레이 패널의 한 프레임의 구성을 나타내는 도면이다.
도 4는 도 3에 도시된 선택적 쓰기방식 플라즈마 디스플레이 패널의 구동 파형을 나타내는 파형도이다.
도 5는 종래의 방법에 따른 선택적 쓰기 및 소거방식 플라즈마 디스플레이 패널의 한 프레임의 구성을 나타내는 도면이다.
도 6은 도 5에 도시된 선택적 쓰기 및 소거방식 플라즈마 디스플레이 패널의 구동파형을 나타내는 도면이다.
도 7은 본 발명의 실시 예에 따른 선택적 쓰기 및 소거방식 플라즈마 디스플레이 패널의 구동파형을 나타내는 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 18 : 하부기판
Y : 스캔전극 Z : 서스테인전극
X : 어드레스 전극 12Y, 12Z : 투명전극
13Y, 13Z : 금속버스전극 14 : 상부 유전체층
16 : 보호막 22 : 하부 유전체층
24 : 격벽 26 : 형광체층
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 선택적 쓰기 서브필드 및 선택적 소거 서브필드의 서스테인 기간동안 스캔전극 및 서스테인전극에 교번적으로 서스테인 펄스가 공급되는 단계와, 다수의 선택적 쓰기 서브필드 중 적어도 하나 이상의 선택적 쓰기 서브필드의 상기 서스테인 기간동안 제 1 구동파형이 어드레스전극에 공급되는 단계와, 제 1 구동파형이 공급되는 상기 선택적 쓰기 서브필드를 제외한 나머지 서브필드들의 서스테인 기간동안 상기 제 1 구동파형과 상이한 제 2 구동파형이 상기 어드레스전극에 공급되는 단계를 포함한다.
상기 제 2 구동파형이 공급될 때 상기 서스테인 기간동안 상기 어드레스 전극에는 정극성의 직류 전압이 공급되는 것을 특징으로 한다.
상기 제 1 구동파형이 공급될 때 상기 서스테인 일부 기간동안 상기 어드레스 전극에 정극성의 직류전압이 공급되는 것을 특징으로 한다.
상기 정극성의 직류전압은 상기 서스테인 기간의 후반부를 제외한 기간동안 공급되는 것을 특징으로 한다.
상기 서스테인 기간의 후반부는 적어도 하나 이상의 서스테인 펄스를 포함하는 기간인 것을 특징으로 한다.
상기 제 1 구동파형은 상기 선택적 쓰기 서브필드 이후에 상기 선택적 소거서브필드가 위치하는 경우 공급되는 것을 특징으로 한다.
상기 선택적 쓰기 서브필드의 서스테인 기간동안 상기 스캔전극 및 서스테인전극간의 방전에 의해 형성된 하전입자에 의해 상기 선택적 쓰기 서브필드 이후의 상기 선택적 소거 서브필드의 방전셀들이 켜지는 것을 특징으로 한다.
상기 적어도 하나 이상의 선택적 쓰기 서브필드 모두는 상기 적어도 하나 이상의 선택적 소거 서브필드보다 앞서게끔 프레임의 초기에 배치되는 것을 특징으로 한다.
상기 선택적 쓰기 서브필드들 사이에 상기 적어도 하나 이상의 선택적 소거 서브필드들이 배치되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 7을 참조하며 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 7은 본 발명의 실시 예에 따른 선택적 쓰기 및 소거방식 PDP의 구동파형을 나타내는 도면이다.
도 7을 참조하면, 본 발명에 의한 선택적 쓰기 및 소거방식 PDP의 구동파형은 선택적 쓰기구간과 선택적 소거구간으로 나뉘어 구동된다.
선택적 쓰기구간(SW)은 리셋기간(RPD)에 전화면을 끈 후, 어드레스 기간(APD)에 선택된 방전셀들을 켜게 된다. 서스테인 기간(SPD)에는 어드레스 방전에 의해 선택된 방전셀들의 방전을 유지시킴으로써 화상을 표시하게 된다. 선택적 소거구간(SE)은 리셋기간(RPD)에 전화면을 라이팅 방전시켜 전화면을 켠 후, 어드레스 기간(APD)에 선택된 방전셀들을 끄게 된다. 이어서, 서스테인 기간(SPD)에는 어드레스 방전에 의해 선택되지 않은 방전셀들만을 서스테인 방전시킴으로써 화상을 표시하게 된다.
한편, 선택적 쓰기구간(SW)에서 선택적 소거구간(SE)으로 넘어가는 과정에서의 마지막 선택적 쓰기 서브필드(SW6)는 리셋기간(RPD), 어드레스 기간(APD) 및 서스테인 기간(SPD)으로 나뉘어 구동된다.
리셋기간(RPD)에는 스캔전극(Y)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up)시 전압이 증가하고 셋다운(Set-down) 시에는 전압이 감소하는 형태를 가진다. 셋업(Set-up)시 리셋방전이 발생되어 상부 유전층에 벽전하가 형성된다. 이어서, 셋다운(Set-down) 시 감소하는 전압에 의해 불요의 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운(Set-down)시 서스테인전극(Z)에 정극성(+)의 직류전압을 공급한다. 이 정극성(+)의 직류전압에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운(Set-down) 시 스캔전극(Y)이 서스테인전극(Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업(Set-up)시 생성된 벽전하들이 감소하게 된다.
어드레스 기간(APD)에는 스캔전극(Y)에 부극성(-)의 스캔전압(Vw)을 가지는 스캔펄스(SP)가 공급됨과 아울러 동시에 어드레스전극(X)에 어드레스전압(Va)에 해당하는 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.
서스테인 기간(SPD)에는 시작부에서 스캔전극(Y)에 트리거링펄스(TP)를 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀들에서 서스테인방전이 개시되게 한다. 이어서, 서스테인전극(Z)과 스캔전극(Y)에 교번적으로 서스테인전압(Vs)에 해당하는 서스테인펄스(SUSPz, SUSPy)를 공급하여 서스테인기간(SPD) 동안 서스테인방전이 유지되게 한다. 또한, 스캔전극(Y) 및 서스테인전극(Z)에 서스테인 펄스(SUSPy,SUSPz)을 교번적으로 공급할 때 이와 동시에 어드레스전극(X)에 어드레스전압(Va)에 해당하는 바이아스(Va_bias)를 인가한다. 이 후, 선택적 소거구간(SE)으로 넘어가기 때문에 이러한 파형을 그대로 적용할 경우 선택적 쓰기구간(SW)에서 선택적 소거구간(SE)으로 넘어가는 과정에서 불안정한 동작을 하게 되어 선택적 소거 서브필드(ESF)에서 오방전이 발생하는 경우가 발생하게 된다. 이를 자세히 설명하면, 도 7에서 처럼 마지막 서브필드(SW6)의 서스테인 동작은 선택적 소거 서브필드(ESF)을 위한 초기화 기간(RPD)이라고도 볼 수 있다. 이 기간에 장수명을 위한 파형으로 어드레스전극(X)에 바이아스(Va_bias)를 인가하게 되면 선택적 소거(SE) 구간으로 전환되면서 스캔전극(Y), 서스테인전극(Z) 및 어드레스전극(X)간에 형성된 조건들이 어드레스전극(X)에 바이아스를 인가하지 않은 경우와 다른조건이 되어 불안정한 선택적 소거(SE) 동작을 하게 된다. 즉, 선택적 쓰기(SW) 구간에서 선택적 소거(SE) 구간으로 넘어가는 과정인 마직막 선택적 쓰기(SW6) 구간에서 서스테인 기간(SPD)동안 어드레스전극(X)에 바이아스(Va_bias)를 인가하게 되면 어드레스전극(X)에는 충분한 벽전하가 쌓이지 않게 된다. 이때, 첫 번째 선택적 소거(SE1) 구간은 이러한 마지막 선택적 쓰기 서브필드(SW6)의 서스테인 기간(SPD)을 리셋기간(RPD)으로 이용하게 된다. 따라서, 마지막 선택적 쓰기 서브필드(SW6)의 서스테인 기간(SPD)동안 충분한 벽전하를 쌓아야 첫 번째 선택적 소거(SE1) 구간의 어드레스 기간(APD)동안 안정된 어드레스 방전을 일으키기 위한 동작마진을 확보할 수 있다. 그러나, 선택적 쓰기방식(SW)에서 장수명을 위한 구동 파형을 선택적 쓰기 및 소거방식(SWSE)에서 그대로 사용할 경우 선택적 쓰기(SW) 구간에서 선택적 소거(SE) 구간으로 넘어가는 과정에서 동작마진을 확보할 수 없을 뿐만아니라 어드레스전극(X)에 바이아스(Va_bias)를 인가하지 않는 경우와 방전조건이 달라지게 되어 불안정한 동작을 하게 된다. 따라서, 이와 같은 문제를 해결하기 위해서 본 발명에서는 선택적 소거방식(SE)으로 동작을 하기전에 마지막 선택적 쓰기 서브필드(SW6)의 서스테인 기간(SPD)동안 어드레스전극(X)에 바이아스(Va_bias)를 인가할 때 도 7의 (A)처럼 서스테인 마지막 파형에서 어드레스전극(X)에 바이아스(Va_bias)를 인가하지 않는다. 이때, 바이아스(Va_bias)를 인가하지 않는 서스테인 파형의 수는 1개 이상으로 한다. 이렇게 하면, 선택적 소거구간(SE)으로 넘어가더라도 어드레스전극(X)에 바이아스(Va_bias)를 인가하지 않는 경우와 방전조건이 가까운 상태가 되어 마지막 선택적 쓰기 서브필드(SW6) 다음의 첫 번째 선택적 소거 서브필드(SE1)의 어드레스 기간(APD)동안 안정된 어드레스 방전을 할 수 있다.
또한, 선택적 쓰기구간(SW)에서 선택적 소거구간(SE)으로 넘어가는 과정에서의 첫 번째 선택적 소거 서브필드(SE1)는 어드레스 기간(APD) 및 서스테인 기간(SPD)으로 나뉘어 구동된다. 이때, 선택적 소거 서브필드(ESF)의 리셋기간(RPD)은 생략된다.
어드레스 기간(APD)에는 스캔라인들(Y)에 순차적으로 부극성(-)의 스캔전압(Ve)까지 하강하는 부극성(-) 스캔펄스(SESP)가 공급되고, 어드레스전극들(X)에는 부극성(-)의 스캔펄스(SESP)에 동기되는 데이터펄스(SEDP)가 공급된다. 이때, 데이터펄스(SEDP)가 공급된 방전셀들에서는 어드레스 방전, 즉 소거방전이 발생되어 방전셀들이 턴-오프(turn-off)된다.
서스테인 기간(SPD)에는 스캔전극(Y)들 및 서스테인전극(Z)들에 교번적으로 서스테인 펄스(SUSPy,SUSPz)가 공급된다. 스캔전극(Y)들 및 서스테인전극(Z)들에 서스테인 펄스가 공급되면 어드레스 기간(APD)에 선택되지 않은 방전셀들에서 서스테인 방전이 발생된다. 이때, 서스테인 방전횟수를 조절하여 휘도 가중치에 대응하는 계조값을 표현한다. 또한, 스캔전극(Y) 및 서스테인전극(Z)에 서스테인 펄스(SUSPy,SUSPz)를 교번적으로 공급할 때 이와 동시에 어드레스전극(X)에 어드레스전압(Va)에 해당하는 바이아스(Va_bias)를 인가한다. 이렇게 하면 어드레스전극(X)이 위치한 배면판 형광체의 열화를 억제할 수 있게 되어 장수명이 가능해 진다. 이를 자세히 설명하면, 스캔전극(Y)과 서스테인전극(Z)에 서스테인 펄스(SUSPy,SUSPz)가 교번적으로 공급되어 서스테인 방전이 일어나게 된다. 이때, 어드레스전극(X)에 기저전위(GND)가 공급된다면 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)에 비해 상대적으로 부극성(-)을 띄게 된다. 따라서, 스캔전극(Y)및 서스테인전극(Z)으로 부터 정극성(+)의 전하를 끌어당기게 되어 어드레스전극(X)의 형광체를 계속 때리게 되므로 형광체가 열화된다. 이것을 방지하기 위하여 스캔전극(Y) 및 서스테인전극(Z)에 교번적으로 서스테인 펄스(SUSPy,SUSPz)을 공급할 때 이와 동시에 어드레스전극(Z)에 어드레스전압(Va)에 해당하는 바이아스(Va_bias)를 인가한다. 이렇게 하면 스캔전극(Y)과 서스테인전극(Z)간의 서스테인 방전 시 정극성(+)의 전하가 어드레스전극(X)으로 많이 끌려오지 않게된다. 따라서, 어드레스전극(X)이 위치한 배면판 형광체의 열화를 억제 할 수 있다.
상술한 바와 같이, 본 발명에 따른 선택적 쓰기 및 소거방식으로 구동되는 플라즈마 디스플레이 패널의 구동방법은 종래의 선택적 쓰기방식에서 장수명을 위한 파형을 선택적 쓰기 및 소거방식에 그대로 적용할 경우 선택적 소거방식의 구간에서 발생하는 오방전 문제를 해결하여 선택적 쓰기 및 소거방식에서도 장수명을 이룰 수 있도록 선택적 쓰기 서브필드에서 선택적 소거 서브필드로 넘어가는 과정에서 마지막 선택적 쓰기 서브필드의 서스테인 기간동안 어드레스전극에 바이아스를 인가할 때 마지막 여러개의 서스테인 펄스를 제외한 서스테인 펄스와 중첩되게 어드레스전극에 바이아스를 인가하여 선택적 쓰기 및 소거방식에서도 장수명화를 가능하게 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 한 프레임이 적어도 하나 이상의 선택적 쓰기 서브필드 및 선택적 소거 서브필드를 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 선택적 쓰기 서브필드 및 선택적 소거 서브필드의 서스테인 기간동안 스캔전극 및 서스테인전극에 교번적으로 서스테인 펄스가 공급되는 단계와,
    상기 다수의 선택적 쓰기 서브필드 중 적어도 하나 이상의 선택적 쓰기 서브필드의 상기 서스테인 기간동안 제 1 구동파형이 어드레스전극에 공급되는 단계와,
    상기 제 1 구동파형이 공급되는 상기 선택적 쓰기 서브필드를 제외한 나머지 서브필드들의 서스테인 기간동안 상기 제 1 구동파형과 상이한 제 2 구동파형이 상기 어드레스전극에 공급되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 제 2 구동파형이 공급될 때 상기 서스테인 기간동안 상기 어드레스 전극에는 정극성의 직류 전압이 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 1 항에 있어서,
    상기 제 1 구동파형이 공급될 때 상기 서스테인 일부 기간동안 상기 어드레스 전극에 정극성의 직류전압이 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 3 항에 있어서,
    상기 정극성의 직류전압은 상기 서스테인 기간의 후반부를 제외한 기간동안 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 4 항에 있어서,
    상기 서스테인 기간의 후반부는 적어도 하나 이상의 서스테인 펄스를 포함하는 기간인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 1 항에 있어서,
    상기 제 1 구동파형은 상기 선택적 쓰기 서브필드 이후에 상기 선택적 소거 서브필드가 위치하는 경우 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 1 항에 있어서,
    상기 선택적 쓰기 서브필드의 서스테인 기간동안 상기 스캔전극 및 서스테인전극간의 방전에 의해 형성된 하전입자에 의해 상기 선택적 쓰기 서브필드 이후의 상기 선택적 소거 서브필드의 방전셀들이 켜지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제 1 항에 있어서,
    상기 적어도 하나 이상의 선택적 쓰기 서브필드 모두는 상기 적어도 하나 이상의 선택적 소거 서브필드보다 앞서게끔 프레임의 초기에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 제 1 항에 있어서,
    상기 선택적 쓰기 서브필드들 사이에 상기 적어도 하나 이상의 선택적 소거 서브필드들이 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2003-0011748A 2003-02-25 2003-02-25 플라즈마 디스플레이 패널의 구동방법 KR100489278B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0011748A KR100489278B1 (ko) 2003-02-25 2003-02-25 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0011748A KR100489278B1 (ko) 2003-02-25 2003-02-25 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20040076406A true KR20040076406A (ko) 2004-09-01
KR100489278B1 KR100489278B1 (ko) 2005-05-17

Family

ID=37362602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0011748A KR100489278B1 (ko) 2003-02-25 2003-02-25 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100489278B1 (ko)

Also Published As

Publication number Publication date
KR100489278B1 (ko) 2005-05-17

Similar Documents

Publication Publication Date Title
JP4719449B2 (ja) プラズマディスプレイパネルの駆動方法
KR100503603B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20060022602A1 (en) Method and apparatus for driving plasma display panel
KR100607511B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP4639070B2 (ja) プラズマディスプレイパネルの駆動方法
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040065710A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489278B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100433231B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060079025A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100553934B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480169B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030075337A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100528694B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100452701B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493621B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100492184B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040006577A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493617B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100667239B1 (ko) 플라즈마 디스플레이 패널 구동장치 및 그의 구동방법
KR100801476B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널
KR100511794B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP2004302480A (ja) プラズマディスプレイの駆動方法及び駆動装置
KR20030079487A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080319

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee