KR100492184B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100492184B1
KR100492184B1 KR10-2003-0013338A KR20030013338A KR100492184B1 KR 100492184 B1 KR100492184 B1 KR 100492184B1 KR 20030013338 A KR20030013338 A KR 20030013338A KR 100492184 B1 KR100492184 B1 KR 100492184B1
Authority
KR
South Korea
Prior art keywords
pulse width
pulse
period
stabilization
sustain
Prior art date
Application number
KR10-2003-0013338A
Other languages
English (en)
Other versions
KR20040078401A (ko
Inventor
곽종운
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0013338A priority Critical patent/KR100492184B1/ko
Publication of KR20040078401A publication Critical patent/KR20040078401A/ko
Application granted granted Critical
Publication of KR100492184B1 publication Critical patent/KR100492184B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 콘트라스트를 향상 시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 안정화기간동안 주사전극 및 유지전극에 공급되는 적어도 하나의 안정화 펄스의 펄스폭을 평균휘도레벨값에 따라 조절하는 단계를 포함한다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 평균휘도레벨의 값에 따라 리셋기간에 공급되는 안정화 펄스의 펄스폭을 조절함으로써 불필요한 빛의 방출을 줄이게 되어 전체적으로 콘트라스트를 향상 시킬 수 있다.

Description

플라즈마 디스플레이 패널의 구동방법{METHOD OF DRIVING PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 콘트라스트를 향상 시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 또는 He+Xe+Ne 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(Y) 및 유지전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 주사전극(Y)과 유지전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.
투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(Y)과 유지전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 주사전극(Y) 및 유지전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 스트라이프(Stripe) 또는 격자형 형태로 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.
여기서, 리셋기간은 램프펄스가 공급되는 전면라이팅기간과 안정화 펄스가 공급되는 안정화기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 첫 번째 서브필드(SF1)는 전술한 바와 같이, 리셋기간, 어드레스 기간 및 서스테인 기간으로 나누어지게 된다. 이 때, 리셋기간은 전면 라이팅 기간으로 모든 셀들을 켜주게 된다. 이후의 서브필드(SF2 내지 SF8)는 리셋기간 없이 어드레스 기간과 서스테인 기간으로 나누어지게 된다. 각 서브필드의 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 3은 도 2에 도시된 PDP 구동방법에 따른 구동파형을 나타내는 도면이다.
도 3을 참조하면, 종래의 PDP의 한 프레임에 포함되는 첫 번째 서브필드(SF1)는 리셋기간(RPD), 어드레스 기간(APD) 및 서스테인 기간(SPD)으로 나뉘어 구동된다.
리셋기간(RPD) 동안에는 PDP내의 전 방전셀들에서 리셋방전을 일으켜 방전셀들을 턴-온(turn-on) 시킨다. 어드레스 기간(APD)에는 리셋기간(RPD)에 켜진 방전셀들을 선택적으로 턴-오프(turn-off)시킨다. 서스테인 기간(SPD)에는 어드레스 기간(APD)에 선택되지 않은 방전셀들에서 서스테인 방전을 일으킨다.
리셋기간(RPD)은 주사전극(Y) 및 유지전극(Z)에 램프펄스를 공급하기 위한 전면라이팅기간(RPD1)과 안정화펄스를 공급하기 위한 안정화기간(RPD2)으로 나뉘어진다.
전면라이팅기간(RPD1)에 주사전극(Y)에는 정극성(+)의 램프펄스(RPy)가 공급되고, 유지전극(Z)에는 부극성(-)의 램프펄스(RPz)가 공급된다. 또한, 전면라이팅기간(RPD1)에 어드레스전극(X)에는 기저전위(GND)가 공급된다. 여기서, 정극성(+)의 램프펄스(RPy)는 서스테인 전압(Vs)과 동일한 전압으로 설정된다. 또한, 부극성(-)의 램프펄스(RPz)는 서스테인 전압(Vs)보다 높은 절대값의 전압으로 설정된다.(즉, |Vs| < |-Vz|) 이와 같이 전면라이팅기간(RPD1)동안 주사전극(Y)에 정극성(+)의 램프펄스(RPy)가 공급되고, 유지전극(Z)에 부극성(-)의 램프펄스(RPz)가 공급되면 주사전극(Y)과 유지전극(Z)간의 전압차에 의해 모든 방전셀들에서 리셋방전이 발생된다. 따라서, 정극성(+)의 램프펄스(RPy)가 공급된 주사전극(Y)에는 부극성(-)의 벽전하가 형성되고, 부극성(-)의 램프펄스(RPz)가 공급된 유지전극(Z)에는 정극성(+)의 벽전하가 형성된다.
안정화기간(RPD2)에는 유지전극(Z)에는 제 2 안정화 펄스(Rz)가 공급되고, 이와 교번되게 주사전극(Y)에 제 1 안정화 펄스(Ry)가 공급된다. 이때, 제 1 안정화 펄스(Ry) 및 제 2 안정화 펄스(Rz)의 전압값은 서스테인 전압(Vs)과 동일하게 설정된다. 따라서, 주사전극(Y)과 유지전극(Z)간의 서스테인 전압(Vs)차에 의해 주사전극(Y) 및 유지전극(Z)간에 안정화방전이 발생되어 모든 방전셀들에 균일한 벽전하가 형성된다.(즉, 방전셀이 턴-온(turn-on)된다)
어드레스 기간(APD)에는 주사전극라인들(Y)에 순차적으로 부극성(-)의 스캔전압(-Vy)까지 하강하는 스캔펄스(SP)가 공급되고, 어드레스전극들(X)에는 스캔펄스(SP)에 동기되는 데이터펄스(DP)가 공급된다. 이때, 데이터펄스(DP)가 공급된 방전셀들에서는 어드레스 방전, 즉 소거방전이 발생되어 방전셀들이 턴-오프(turn-off)된다.
서스테인 기간(SPD)에는 주사전극(Y)들 및 유지전극(Z)들에 교번적으로 서스테인 펄스가 공급된다. 주사전극(Y)들 및 유지전극(Z)들에 서스테인 펄스가 공급되면 어드레스 기간(APD)에 선택되지 않은 방전셀들에서 서스테인 방전이 발생된다. 이때, 서스테인 방전횟수를 조절하여 휘도 가중치에 대응하는 계조값을 표현한다.
한편, 첫 번째 서브필드를 제외한 나머지 서브필드들은 리셋기간(RPD)을 포함하지 않는다. 다시 말하여, 나머지 서브필드들은 어드레스 기간(APD) 및 서스테인 기간(SPD)을 반복하며 계조값에 따른 휘도를 표현한다. 이를 상세히 설명하면, 첫 번째 서브필드에서는 선택적 소거 방식으로 PDP를 구동하기 위하여 리셋기간(RPD) 동안 모든 방전셀들을 턴-온(turn-on)시킨다. 이후, 첫 번째 서브필드를 제외한 나머지 서브필드들에서는 첫 번째 서브필드의 리셋기간(RPD)동안 턴-온(turn-on)된 방전셀들을 선택적으로 턴-오프(turn-off)시키면서 계조값을 표현한다.
그러나, 이러한 선택적 소거방식은 비표시기간인 리셋기간에 전화면이 켜지게 되므로 불필요한 빛을 방출하게 되어 콘트라스트가 낮은 단점이 있다. 다시말해서, 로드가 가장 많을 때 즉, 모든 방전셀이 켜질 때는 전류가 많이 공급되어야 하므로 많은 전압이 필요하게 된다. 따라서, 리셋기간에 공급되는 펄스의 폭은 모든 방전셀이 켜질 수 있을 정도의 높은 전압이 공급될 수 있도록 설정되어야 한다. 한편, 로드가 적을 때 즉, 방전셀이 적게 켜질 때는 전류가 많이 공급되지 않으므로 낮은 전압으로도 충분히 방전셀을 켤 수 있게 된다. 그런데, 리셋기간에 공급되는 펄스의 폭은 모든 방전셀이 켜질 때를 기준으로 높은 전압이 공급될 수 있도록 설정되므로 높은 전압이 필요치 않은 어두운 화면을 표시하는 경우에도 높은 전압이 공급되어 불필요한 빛을 방출하게 되므로 콘트라스트가 낮아지게 된다.
따라서, 본 발명은 콘트라스트를 향상 시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 에에 따른 플라즈마 디스플레이 패널의 구동방법은 평균휘도레벨값을 소정 값을 기준으로 다수개의 기준치로 구분 단계와, 안정화기간에 주사전극 및 유지전극에 공급되는 적어도 하나의 안정화 펄스의 펄스폭을 평균휘도레벨값이 포함되는 기준치에 따라 조절하는 단계를 포함한다.
상기 평균휘도레벨값이 제 1 기준치 이상이면 상기 안정화 펄스의 펄스폭은 상대적으로 넓은 제 1 펄스폭으로 설정되는 것을 특징으로 한다.
상기 제 1 펄스폭은 20㎲ 이하로 설정되는 것을 특징으로 한다.
상기 평균휘도레벨값이 상기 제 1 기준치보다 작고 제 2 기준치보다 크면 상기 안정화 펄스의 펄스폭은 상기 제 1 펄스폭보다 좁은 제 2 펄스폭으로 설정되는 것을 륵징으로 한다.
상기 제 2 펄스폭은 15㎲ 이하로 설정되는 것을 특징으로 한다.
상기 평균휘도레벨값이 상기 제 2 기준치 이하이면 상기 안정화 펄스의 펄스폭은 상기 제 2 펄스폭보다 좁은 제 3 펄스폭으로 설정되는 것을 특징으로 한다.
상기 제 3 펄스폭은 10㎲ 이하로 설정되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 7를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
한편, PDP는 소비전력을 일정하게 처리할 수 있도록 평균휘도레벨(Average Picture Level : 이하 "APL"이라함)에 따라 서스테인 펄스의 개수를 조절하여 이용되고 있다.
도 4는 평균휘도레벨에 대응되는 서스테인 전압값을 나타내는 도면이다.
도 4를 참조하면, PDP는 서스테인 펄스의 수에 따라 밝기가 결정되기 때문에 평균 밝기가 어두운 경우와 밝은 경우에 전체 서스테인의 수를 동일하게 하면, 화질저하, 전력소모, 패널 손상 등 여러가지 문제가 발생될 수 있다. 예컨데, 모든 입력 영상에 대하여 서스테인펄스의 수를 낮게 설정하는 경우에는 콘트라스트가 감소하게 된다. 또한, 모든 입력 영상에 대하여 서스테인펄스의 수를 높게 설정하는 경우에는 어두운 영상에서도 밝기가 밝아지고 콘트라스트가 증가하는 장점이 있지만 파워의 소모가 커지며 패널의 온도가 상승하는 등 패널이 손상될 수 있다. 따라서, 입력 영상의 평균 밝기에 따라 전체 서스테인 펄스의 수를 적절히 조절할 필요가 있다. 즉, APL값에 대응되어 서스테인 펄스 수가 결정된다. 여기서, 패널의 로드가 큰 경우(즉, 많은 방전셀이 켜지는 경우) APL값은 높게 설정되고, 패널의 로드가 작은 경우(즉, 적은 방전셀이 켜지는 경우) APL값은 낮게 설정된다.
여기서, APL값과 서스테인 펄스 수가 도 4와 같이 반비례 관계를 갖도록 설정된다. 다시 말하여, APL값이 증가될 수록 서스테인 펄스 수가 적어지고, APL값이 감소될 수록 서스테인 펄스 수는 증가된다. 이와 같이 APL값과 서스테인 펄스 수가 반비례 관계를 갖게되면 PDP에서 소모되는 전력을 어느정도 일정하게 유지할 수 있다. 이러한 APL값에 따라 세단계로 나누어 리셋기간동안 공급되는 펄스폭을 변화시켜 PDP의 화질을 향상 시킬 수 있다.
도 5 내지 도 7은 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 5 내지 도 7을 참조하면, 본 발명의 실시 예에 따른 PDP의 한 프레임에 포함되는 첫 번째 서브필드(SF1)는 리셋기간(RPD), 어드레스 기간(APD) 및 서스테인 기간(SPD)으로 나뉘어 구동된다.
리셋기간(RPD) 동안에는 PDP내의 전 방전셀들에서 리셋방전을 일으켜 방전셀들을 턴-온(turn-on) 시킨다. 어드레스 기간(APD)에는 리셋기간(RPD)에 켜진 방전셀들을 선택적으로 턴-오프(turn-off)시킨다. 서스테인 기간(SPD)에는 어드레스 기간(APD)에 선택되지 않은 방전셀들에서 서스테인 방전을 일으킨다.
리셋기간(RPD)은 주사전극(Y) 및 유지전극(Z)에 램프펄스를 공급하기 위한 전면라이팅기간(RPD1)과 안정화 펄스를 공급하기 위한 안정화기간(RPD2)으로 나뉘어진다.
전면라이팅기간(RPD1)에 주사전극(Y)에는 정극성(+)의 램프펄스(RPy)가 공급되고, 유지전극(Z)에는 부극성(-)의 램프펄스(RPz)가 공급된다. 또한, 전면라이팅기간(RPD1)에 어드레스전극(X)에는 기저전위(GND)가 공급된다. 여기서, 정극성(+)의 램프펄스(RPy)는 서스테인 전압(Vs)과 동일한 전압으로 설정된다. 또한, 부극성(-)의 램프펄스(RPz)는 서스테인 전압(Vs)보다 높은 절대값의 전압으로 설정된다.(즉, |Vs| < |-Vz|) 이와 같이 전면라이팅기간(RPD1)동안 주사전극(Y)에 정극성(+)의 램프펄스(RPy)가 공급되고, 유지전극(Z)에 부극성(-)의 램프펄스(RPz)가 공급되면 주사전극(Y)과 유지전극(Z)간의 전압차에 의해 모든 방전셀들에서 리셋방전이 발생된다. 따라서, 정극성(+)의 램프펄스(RPy)가 공급된 주사전극(Y)에는 부극성(-)의 벽전하가 형성되고, 부극성(-)의 램프펄스(RPz)가 공급된 유지전극(Z)에는 정극성(+)의 벽전하가 형성된다.
안정화기간(RPD2)에 유지전극(Z)에는 제 2 안정화 펄스(Rz1,Rz2,Rz3)가 공급되고, 이와 교번되게 주사전극(Y)에 제 1 안정화 펄스(Ry1,Ry2,Ry3)가 공급된다. 이때, 제 1 안정화 펄스(Ry1,Ry2,Ry3) 및 제 2 안정화 펄스(Rz1,Rz2,Rz3)의 전압값은 서스테인 전압(Vs)과 동일하게 설정된다. 따라서, 주사전극(Y)과 유지전극(Z)간의 서스테인 전압(Vs)차에 의해 주사전극(Y) 및 유지전극(Z)간에 안정화방전이 발생되어 모든 방전셀들에 균일한 벽전하가 형성된다.(즉, 방전셀이 턴-온(turn-on)된다)
이 때, 도 4의 A구간에서는 APL값이 제 1 기준치 이상 이므로 표시되는 화면은 밝은 화면임을 알 수 있다. 따라서, 상대적으로 많은 방전셀들을 켜 주어야 하므로 도 5a에 도시된 바와같이 안정화기간(RPD2)동안 주사전극(Y) 및 유지전극(Z)에 공급되는 제 1 및 제 2 안정화 펄스(Ry1,Rz1)의 펄스폭인 제 1 펄스폭(n1)은 상대적으로 넓게 설정된다. 예를 들면 , 제 1 펄스폭(n1)은 20㎲ 이하로 설정 될 수 있다. 이러한 제 1 펄스폭(n1)을 갖는 제 1 및 제 2 안정화 펄스(Ry1,Rz1)에 의해 안정화기간(RPD2)동안 상대적으로 많은 방전셀들을 켤 수 있을 정도의 벽전하가 형성된다.
한편, 도 4의 B구간에서는 APL값이 제 1 기준치보다 작고 제 2 기준치보다 크므로 표시되는 화면은 중간밝기를 갖는 화면임을 알 수 있다. 따라서, 상대적으로 많은 방전셀들을 켜 줄 필요 없이 중간밝기를 갖도록 APL값이 제 1 기준치 이상일 때 켜야하는 방전셀보다는 적게 방전셀들을 켜 주어도 된다. 이렇듯 상대적으로 많은 방전셀들을 켜 줄 필요가 없으므로 안정화기간(RPD2)동안 공급되는 제 1 및 제 2 안정화 펄스(Ry2,Rz2)의 펄스폭인 제 2 펄스폭(n2)을 제 1 펄스폭(n1)보다 좁게 설정하더라도 즉, 벽전하가 적게 형성되더라도 방전셀들을 켜는데 어려움은 없게 된다. 이에 따라, 도 6에 도시된 바와같이 안정화기간(RPD2)동안 주사전극(Y) 및 유지전극(Z)에 공급되는 제 1 및 제 2 안정화 펄스(Ry2,Rz2)의 펄스폭인 제 2 펄스폭(n2)은 제 1 펄스폭(n1)보다 좁게 설정될 수 있다. 예를 들어, 제 2 펄스폭(n2)은 15㎲ 이하로 설정될 수 있다. 이러한 제 2 펄스폭(n2)을 갖는 제 1 및 제 2 안정화 펄스(Ry2,Rz2)에 의해 안정화기간(RPD2)동안 중간밝기를 갖도록 방전셀들을 켜 줄 수 있는 벽전하가 형성된다. 이렇게 제 2 펄스폭(n2)이 제 1 펄스폭(n1)보다 좁게 설정되므로 안정화기간(RPD2)동안 형성되는 벽전하의 양이 적어질 뿐만 아니라 불필요한 빛의 방출을 줄일 수 있다.
한편, 도 4의 C구간에서는 APL값이 제 2 기준치 이하이므로 표시되는 화면은 어두운 화면임을 알 수 있다. 따라서, 적은 수의 방전셀들만 켜 주어도 된다. 이렇듯 적은 수의 방전셀들만 켜 주면 되므로 안정화기간(RDP2)동안 공급되는 제 1 및 제 2 안정화 펄스(Ry3,Rz3)의 펄스폭인 제 3 펄스폭(n3)을 제 1 펄스폭(n1) 뿐만 아니라 제 2 펄스폭(n2)보다도 좁게 설정하더라도 즉, 벽전하가 미약하게 형성되더라도 적은 수의 방전셀들을 켜는데 어려움은 없게 된다. 이에 따라, 도 7에 도시된 바와같이 안정화기간(RPD2)동안 주사전극(Y) 및 유지전극(Z)에 공급되는 제 1 및 제 2 안정화 펄스(Ry3,Rz3)의 펄스폭인 제 3 펄스폭(n3)은 제 2 펄스폭(n2)보다 좁게 설정될 수 있다. 예를 들면, 제 3 펄스폭(n3)은 10㎲이하로 설정될 수 있다. 이러한 제 3 펄스폭(n3)을 갖는 제 1 및 제 2 안정화 펄스(Ry3,Rz3)에 의해 안정화기간(RPD2)동안 어두운 화면이 되도록 일부의 방전셀들만 켜 줄 수 있는 벽전하가 형성된다. 이렇게 제 3 펄스폭(n3)이 제 1 펄스폭(n2) 뿐만 아니라 제 2 펄스폭(n2)보다도 좁게 설정되므로 안정화기간(RPD2)동안 형성되는 벽전하의 양이 미약하게 될 뿐만 아니라 불필요한 빛의 방출을 줄일 수 있다.
이와같이 APL값에 따라 주사전극(Y) 및 유지전극(Z)에 공급되는 제 1 및 제 2 안정화 펄스의 펄스폭을 조절함으로써 불필요한 빛의 방출을 줄이게 되어 전체적으로 콘트라스트를 향상시킬 수 있다.
어드레스 기간(APD)에는 주사전극라인들(Y)에 순차적으로 부극성(-)의 스캔전압(-Vy)까지 하강하는 스캔펄스(SP)가 공급되고, 어드레스전극들(X)에는 스캔펄스(SP)에 동기되는 데이터펄스(DP)가 공급된다. 이때, 데이터펄스(DP)가 공급된 방전셀들에서는 어드레스 방전, 즉 소거방전이 발생되어 방전셀들이 턴-오프(turn-off)된다.
서스테인 기간(SPD)에는 주사전극(Y)들 및 유지전극(Z)들에 교번적으로 서스테인 펄스(SUSPy,SUSPz)가 공급된다. 주사전극(Y)들 및 유지전극(Z)들에 서스테인 펄스(SUSPy,SUSPz)가 공급되면 어드레스 기간(APD)에 선택되지 않은 방전셀들에서 서스테인 방전이 발생된다. 이때, 서스테인 방전횟수를 조절하여 휘도 가중치에 대응하는 계조값을 표현한다.
한편, 첫 번째 서브필드를 제외한 나머지 서브필드들은 리셋기간(RPD)을 포함하지 않는다. 다시 말하여, 나머지 서브필드들은 어드레스 기간(APD) 및 서스테인 기간(SPD)을 반복하며 계조값에 따른 휘도를 표현한다. 이를 상세히 설명하면, 첫 번째 서브필드(SF1)에서는 선택적 소거 방식으로 PDP를 구동하기 위하여 리셋기간(RPD) 동안 모든 방전셀들을 턴-온(turn-on)시킨다. 이후, 첫 번째 서브필드를 제외한 나머지 서브필드들에서는 첫 번째 서브필드의 리셋기간(RPD)동안 턴-온(turn-on)된 방전셀들을 선택적으로 턴-오프(turn-off)시키면서 계조값을 표현한다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 평균휘도레벨의 값에 따라 리셋기간에 공급되는 안정화 펄스의 펄스폭을 조절함으로써 불필요한 빛의 방출을 줄이게 되어 전체적으로 콘트라스트를 향상 시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면.
도 3은 도 2에 도시된 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형을 나타내는 도면.
도 4는 평균휘도레벨에 대응되는 서스테인 전압값을 나타내는 도면.
도 5는 본 발명의 실시 예에 따른 APL값이 높을 때 공급되는 구동파형을 나타내는 도면.
도 6은 본 발명의 실시 예에 따른 APL값이 중간일 때 공급되는 구동파형을 나타내는 도면.
도 7은 본 발명의 실시 예에 따른 APL값이 낮을 때 공급되는 구동파형을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 18 : 하부기판
Y : 주사전극 Z : 유지전극
X : 어드레스 전극 12Y, 12Z : 투명전극
13Y, 13Z : 금속버스전극 14 : 상부 유전체층
16 : 보호막 22 : 하부 유전체층
24 : 격벽 26 : 형광체층

Claims (7)

  1. 리셋기간이 전면라이팅기간과 안정화기간으로 나뉘어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    평균휘도레벨값을 소정 값을 기준으로 다수개의 기준치로 구분하는 단계와,
    상기 안정화기간에 주사전극 및 유지전극에 공급되는 적어도 하나의 안정화 펄스의 펄스폭을 상기 평균휘도레벨값이 포함되는 기준치에 따라 조절하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 평균휘도레벨값이 제 1 기준치 이상이면 상기 안정화 펄스의 펄스폭은 상대적으로 넓은 제 1 펄스폭으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 2 항에 있어서,
    상기 제 1 펄스폭은 20㎲ 이하로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 2 항에 있어서,
    상기 평균휘도레벨값이 상기 제 1 기준치보다 작고 제 2 기준치보다 크면 상기 안정화 펄스의 펄스폭은 상기 제 1 펄스폭보다 좁은 제 2 펄스폭으로 설정되는 것을 륵징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 4 항에 있어서,
    상기 제 2 펄스폭은 15㎲ 이하로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 4 항에 있어서,
    상기 평균휘도레벨값이 상기 제 2 기준치 이하이면 상기 안정화 펄스의 펄스폭은 상기 제 2 펄스폭보다 좁은 제 3 펄스폭으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 6 항에 있어서,
    상기 제 3 펄스폭은 10㎲ 이하로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2003-0013338A 2003-03-04 2003-03-04 플라즈마 디스플레이 패널의 구동방법 KR100492184B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0013338A KR100492184B1 (ko) 2003-03-04 2003-03-04 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0013338A KR100492184B1 (ko) 2003-03-04 2003-03-04 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20040078401A KR20040078401A (ko) 2004-09-10
KR100492184B1 true KR100492184B1 (ko) 2005-05-30

Family

ID=37363713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0013338A KR100492184B1 (ko) 2003-03-04 2003-03-04 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100492184B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101178704B1 (ko) * 2007-04-18 2012-08-30 파나소닉 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR20040078401A (ko) 2004-09-10

Similar Documents

Publication Publication Date Title
KR100503603B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524310B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489280B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489276B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP4719463B2 (ja) プラズマディスプレイパネルの駆動方法
KR100517472B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040094493A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100492184B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482344B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493614B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493621B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100553934B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100801476B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널
KR100553931B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100511794B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100697006B1 (ko) 플라즈마 디스플레이 패널
KR20040058570A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060079027A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030065170A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040073764A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20040083162A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090331

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee