KR20040071550A - Linear power amplifier and linear power amplification method in a mobile communication system - Google Patents

Abstract

PURPOSE: A linear power amplifier for use in a mobile communication system and a method for amplifying a linear power are provided to find the optimum value of attenuator with preventing the flickering of the output of the amplifier. CONSTITUTION: A linear power amplifier for use in a mobile communication system includes the steps of: setting(600) an initial attenuation amount or phase change amount X as the function f(X) corresponding the X; comparing(610) the function value f(X+a) with the f(X)-Y; gradually increasing(615) the variable X by a if the f(X+a) is small from the comparison result; comparing(620) the f(X)+Y with the f(X+a) if the f(X+a) is larger from the comparison result; gradually decreasing(645) the variable X by a if the function value f(X+a) is larger than the f(X)+Y; and maintaining the attenuation amount or the phase change amount with X if the f(X+a) exists between the f(X)-Y and the f(X)+Y and stores each of the function values on a predetermined memory at each process.

Description

이동 통신 시스템의 선형 전력증폭기 및 선형 전력 증폭 방법{LINEAR POWER AMPLIFIER AND LINEAR POWER AMPLIFICATION METHOD IN A MOBILE COMMUNICATION SYSTEM}LINEAR POWER AMPLIFIER AND LINEAR POWER AMPLIFICATION METHOD IN A MOBILE COMMUNICATION SYSTEM}

본 발명은 통신 시스템에 관한 것으로, 특히 통신 시스템에서 사용되는 선형 전력 증폭기의 선형화 방법 및 장치에 관한 것이다.The present invention relates to a communication system, and more particularly, to a method and apparatus for linearizing a linear power amplifier used in a communication system.

일반적으로 전기적 신호 증폭기는 입력되는 전기적 신호의 전력을 증가시키는데 사용되는 것으로, 전기적 신호의 전력을 증가시키는데 있어서 입력되는 신호를 왜곡시키지 않고 단지 선형적으로 그 신호의 세기만을 증가시키는 증폭기가 가장 이상적이라고 할 수 있다.In general, an electrical signal amplifier is used to increase the power of an input electrical signal, and an amplifier that increases the signal strength only linearly without distorting the input signal is most ideal for increasing the power of an electrical signal. can do.

그러나, 모든 신호 증폭기는 다수의 능동소자를 갖고 있고, 이들 능동소자의 비선형 특성으로 인해 신호 증폭기의 출력에는 왜곡이 발생한다.However, all signal amplifiers have a large number of active elements, and the nonlinear characteristics of these active elements cause distortion in the output of the signal amplifier.

통신 시스템에 사용되는 증폭기의 경우, 입력되는 신호의 세기가 작다면 증폭기 전달함수의 선형 영역에서 증폭기를 동작시키는 데는 큰 문제가 없다. 그러나, 대부분의 무선 송신기는 신호 송출에 대한 효율을 최대한 높이기 위해 증폭기 전달함수의 비선형 영역에까지 증폭기를 동작시키게 된다. 이러한 무선 송신기의 동작은 한 개의 반송파를 증폭시키는데 있어서 신호왜곡에 따른 장치 전체의 성능에 별 문제가 되지 않는다. 하지만, 이동통신 시스템이나 개인 휴대 통신 시스템과 같이 다수의 반송파를 증폭시켜야 되거나 주파수 효율이 우수한 디지털 변조 방식을 적용한 무선 송신기를 사용하는 경우에는 신호 증폭기의 비선형 특성에 의해 발생되는 상호변조 신호왜곡(IMD : Inter Modulation Distortion) 성분 때문에 전체 무선 송신기의 성능이 심각한 영향을 받게 된다.In the case of an amplifier used in a communication system, if the strength of the input signal is small, there is no big problem in operating the amplifier in the linear region of the amplifier transfer function. However, most wireless transmitters operate the amplifier up to the nonlinear region of the amplifier transfer function in order to maximize the efficiency of signal transmission. The operation of the radio transmitter is not a problem for the performance of the entire device due to signal distortion in amplifying one carrier. However, in case of using a wireless transmitter that needs to amplify a large number of carriers, such as a mobile communication system or a personal mobile communication system, or employs a digital modulation scheme with high frequency efficiency, the intermodulation signal distortion (IMD) generated by the nonlinear characteristics of the signal amplifier (IMD) The Inter Modulation Distortion component will seriously affect the performance of the entire wireless transmitter.

이러한 무선 송신기에 사용되는 신호 증폭기의 상호변조 신호왜곡(IMD) 특성을 개선하기 위해서는 선형 특성이 우수한 A급 증폭기가 사용되어야 하며, 증폭기의 선형성을 충분히 보장하기 위해 입력되는 신호의 세기가 제한되어야 한다. 그러나, 이 또한 무선 송신기의 신호 송출에 대한 효율 저하를 발생시키고, 그로 인한효율 저하를 극복하기 위해 출력이 높은 증폭기가 제작되어야 하기 때문에 증폭기의 크기가 매우 커지게 된다.In order to improve the intermodulation signal distortion (IMD) characteristics of the signal amplifier used in such a wireless transmitter, a class A amplifier having excellent linear characteristics should be used, and the strength of the input signal should be limited to sufficiently ensure the linearity of the amplifier. . However, this also causes a decrease in the efficiency of signal transmission of the radio transmitter, and the amplifier becomes very large because an amplifier having a high output must be manufactured to overcome the decrease in efficiency.

최근에는 이와 같은 신호 증폭기가 갖는 비선형 특성에 따른 저효율, 고비용의 문제점을 해결하기 위해 여러 가지 방식의 선형화 회로가 제안되었고, 최근 무선 이동통신 시스템에는 피드포워드(Feed Forward) 방식의 선형화 기법, 선왜곡(Predistortion) 방식의 선형화 기법, 극 포락선 정정(Polar Envelope Correction) 방식의 선형화 기법, 그리고 바이어스보정(bias compensation) 방식의 선형화 기법이 사용되고 있다.Recently, in order to solve the problems of low efficiency and high cost due to the nonlinear characteristics of the signal amplifier, various linearization circuits have been proposed. In recent years, a wireless communication system has a feed forwarding linearization technique and linear distortion. (Predistortion) linearization technique, Polar Envelope Correction linearization technique, and bias compensation linearization technique are used.

이들 선형화 기법들 중에서 피드포워드(Feed Forward) 방식의 선형화 기법을 간단히 설명하면, 증폭기로 입력되는 신호를 두 개의 경로로 나누어 하나의 경로를 통한 신호는 증폭하고, 다른 경로를 통한 신호는 지연시키게 된다. 하나의 경로를 통해 증폭된 신호의 일부는 표본화(Sampling)하고, 이를 다른 경로를 통해 지연된 신호와 비교하게 되는데, 증폭으로 인해 왜곡된 신호를 표본화한 신호와 증폭기로 입력된 신호간의 오차 신호를 분리하게 된다. 이 오차 신호는 증폭된 후 상기 하나의 경로를 통해 증폭되는 입력 신호에 역위상으로 더해짐으로써, 신호의 왜곡 특성을 개선하게 된다.Among these linearization techniques, the feed forward linearization technique is briefly described. The signal input to the amplifier is divided into two paths to amplify the signal through one path and delay the signal through the other path. . Some of the signal amplified through one path is sampled and compared with the delayed signal through the other path, which separates the error signal between the sampled signal and the signal input to the amplifier due to the amplification. Done. This error signal is added to the input signal which is amplified and then amplified through the one path in reverse phase, thereby improving the distortion characteristic of the signal.

이와 같은 피드포워드(Feed-Forward) 방식의 선형화 기법은 신호의 왜곡 특성을 개선하는데는 매우 효과적이지만, 입력신호를 증폭시킴으로써 발생되는 왜곡 정도에 따라 오차 신호의 세기 및 위상을 적절히 조절하여 증폭시켜야 한다.This feed-forward linearization technique is very effective to improve the distortion characteristics of the signal, but it must be amplified by appropriately adjusting the strength and phase of the error signal according to the degree of distortion generated by amplifying the input signal. .

도 1은 종래기술에 따른 피드포워드 방식의 선형화 장치를 도시하는 도면이다.1 is a diagram illustrating a feedforward linearization apparatus according to the prior art.

상기 도 1을 참조하면, 입력신호(예를 들어 2개의 반송파)는 디바이더(Divider)(10)에 의해 주경로와 보조경로의 두 경로로 분리된다. 각 경로의 신호는 동일한 크기와 위상을 갖는다.Referring to FIG. 1, an input signal (for example, two carriers) is separated into two paths of a main path and an auxiliary path by a divider 10. The signals in each path have the same magnitude and phase.

주경로에는 제1감쇠기(Attenuator)(20), 제1가변위상변환기(30), 주증폭기(40), 커플러(50), 제1지연선로(60)가 구비된다. 여기서, 상기 주증폭기(40)은 일반적으로 대전력 증폭기를 사용한다.The main path includes a first attenuator 20, a first variable phase converter 30, a main amplifier 40, a coupler 50, and a first delay line 60. Here, the main amplifier 40 generally uses a large power amplifier.

보조경로에는 제2지연선로(80), 감산기(90), 제2감쇠기(100), 제2가변위상변환기(110), 오류정정 증폭기(120)가 구비된다.The auxiliary path includes a second delay line 80, a subtractor 90, a second attenuator 100, a second variable phase converter 110, and an error correction amplifier 120.

제어네트워크(Control Network)(130)은 제1감쇠기(20) 및 제2감쇠기(100)의 감쇠값을 제공하는 기능을 수행한다.The control network 130 performs a function of providing attenuation values of the first attenuator 20 and the second attenuator 100.

주경로에서 반송파는 제1감쇠기(20)와 제1가변위상변환기(30)를 거치고, 파일롯(Pilot)신호와 함께 주증폭기(40)에 의해 원하는 출력레벨까지 증폭되면서, 혼변조 왜곡 신호들도 함께 발생된다. 상기 주증폭기(40)의 출력은 커플러(50)에 의해 반송파와 혼변조 왜곡 신호 성분들이 일부 추출되고, 상기 추출된 신호 성분들은 감산기(90)에 인가된다.In the main path, the carrier passes through the first attenuator 20 and the first variable phase converter 30, and is amplified to the desired output level by the main amplifier 40 together with the pilot signal. Occurs together. The output of the main amplifier 40 is partially extracted carrier and intermodulation distortion signal components by the coupler 50, the extracted signal components are applied to the subtractor 90.

보조경로에서 반송파는 제2지연선로(80)를 거치고, 순수한 반송파가 상기 감산기(90)에 인가된다.In the auxiliary path, the carrier passes through the second delay line 80, and a pure carrier is applied to the subtractor 90.

상기 감산기(90)는 커플러(50)로부터 인가된 주경로 신호와 제2지연선로부터 인가된 순수한 반송파의 감산에 의해 혼변조 왜곡 신호들만을 출력한다. 상기 감산기(90)로부터 출력된 혼변조 왜곡 신호는 제2감쇠기(100), 제2가변위상변환기(110), 그리고 에러정정 증폭기(120)를 거치며, 에러정정 증폭기(120)의 출력은 다시 제1지연선로(60)에 의해 지연된 주경로 신호와 합산된다. 여기서, 제2감쇠기(100)는 주증폭기에서 발생되는 혼변조 왜곡 신호의 레벨로 맞추기 위한 것이고, 제2가변위상변환기(110)는 보조경로 신호가 주경로신호와 합산될 때 그 보조경로 신호가 주경로 신호에 대해 역위상(180°이 되도록 맞추기 위한 것이다. 결국 보조경로 신호 (역위상의 혼변조 왜곡신호)는 주증폭기(40)의 증폭에 의해 발생되는 혼변조 왜곡 신호와 그 크기가 같으며 그 위상만 역위상이 되어 주경로 신호와 다시 결합되므로, 최종적으로 혼변조 왜곡성분이 제거된 순수한 신호만이 출력된다.The subtractor 90 outputs only intermodulation distortion signals by subtraction of the main path signal applied from the coupler 50 and the pure carrier applied from the second delay line. The intermodulation distortion signal output from the subtractor 90 passes through the second attenuator 100, the second variable phase converter 110, and the error correction amplifier 120, and the output of the error correction amplifier 120 is again made. It is added with the main path signal delayed by the one delay line 60. Here, the second attenuator 100 is for adjusting the level of the intermodulation distortion signal generated in the main amplifier, and the second variable phase converter 110 is the auxiliary path signal when the auxiliary path signal is summed with the main path signal. This is to adjust the inverse phase (180 °) with respect to the main path signal. Consequently, the auxiliary path signal (the intermodulation distortion signal) is the same size as the intermodulation distortion signal generated by the amplification of the main amplifier 40. Since only its phase is reversed and recombined with the main path signal, only a pure signal from which intermodulation distortion components are finally removed is output.

상기 도 1에서 각 출력 단들, A, A', B, C, D, E, 에서의 신호 파형은 도 2a 내지 도 2e에 도시된 바와 같다.In FIG. 1, signal waveforms at the output terminals A, A ', B, C, D, and E are as shown in FIGS. 2A to 2E.

즉, 도 2a는 포인트(Point) A, A'에서의 신호파형, 도 2b는 포인트 B에서의 신호파형, 도 2c는 포인트 C에서의 신호파형, 도 2d는 포인트 D에서의 신호파형, 도 2e는 포인트 E에서의 신호파형을 나타낸다.That is, Fig. 2A shows the signal waveform at Points A and A ', Fig. 2B shows the signal waveform at Point B, Fig. 2C shows the signal waveform at Point C, Fig. 2D shows the signal waveform at Point D, and Fig. 2E. Denotes the signal waveform at point E.

종래기술에 따른 피드포워드 선형화 방식에서, 선형화 알고리듬(algorithm)은 제1감쇠기(20)와 제1가변위상변환기(30)는 도 1에 도시된 포인트 C에서 감산기(90)의 출력신호가 작아지는 방향으로 지속적으로 조절하는 것이다. 그리고 제2감쇠기(100), 제2가변위상변환기는 주증폭기(40) 바로 앞에서 삽입된 파일롯 신호를 포인트 E에서 추출하여 그 크기가 작아지는 방향으로 조절하게 된다. 상기 선형화 알고리듬은 하나의 CPU에 의해 수행된다.In the feedforward linearization scheme according to the related art, the linearization algorithm is used such that the first attenuator 20 and the first variable phase converter 30 may reduce the output signal of the subtractor 90 at point C shown in FIG. To adjust continuously in the direction. In addition, the second attenuator 100 and the second variable phase converter extract the pilot signal inserted immediately before the main amplifier 40 from the point E and adjust the direction thereof in a smaller size thereof. The linearization algorithm is performed by one CPU.

하기의 설명에 있어서 감산기(90)의 출력신호(포인트 C)의 크기를 빼기량(SBI)이라 칭하기로 한다.In the following description, the magnitude of the output signal (point C) of the subtractor 90 will be referred to as a subtraction amount SBI.

도 3은 도 1에 도시된 감쇠기의 변화량에 따른 빼기량의 변화를 보여주는 도면이다. 위에서 설명한 바와 같이, 종래의 선형화 알고리듬은 일정한 크기로 감쇠기(20,100)와 가변위상변환기(30,110)를 변화 시켜 빼기량(또는 파일롯 신호레벨)이 작아지는 방향으로 계속 변화 시키는 것이다.3 is a view showing a change in the subtraction amount according to the change amount of the attenuator shown in FIG. 1. As described above, the conventional linearization algorithm is to change the attenuator (20, 100) and the variable phase converter (30, 110) to a constant size to continuously change in the direction of the subtraction amount (or the pilot signal level).

상기 도 3에 도시된 바와 같이, 제1감쇠기(20)의 값이 'A'인 상태에서 'a'만큼 감소시킨다면 빼기량이 오히려 커지게 되므로, 감쇠 값이 증가되는 방향으로 'a'만큼 증가시켜 최적 점을 찾아가도록 한다. 여기서, 가변위상변환기 변화량에 따른 빼기량도 상기 도 3과 같이 표현될 수 있으며, 설명의 편의를 위해 이에 대한 설명은 생략한다.As shown in FIG. 3, when the value of the first attenuator 20 is decreased by 'a' while the value of the first attenuator 20 is reduced by 'a', the subtraction amount is increased, so that the attenuation value is increased by 'a' in the increasing direction. Find the optimal point. Here, the subtraction amount according to the variable phase converter change amount may also be expressed as shown in FIG. 3, and a description thereof will be omitted for convenience of description.

그러나 종래기술에 따른 선형화 알고리듬은 하기의 문제점이 있다.However, the linearization algorithm according to the prior art has the following problems.

먼저, 상기와 같은 알고리듬은 만약 감쇠기의 값이 도 3에서의 최적점 'C'의 감쇠 값에 위치하고 있음에도 불구하고, 감쇠기의 크기를 움직임으로써 증폭기의 출력 상호변조 신호왜곡이 흔들리는 현상이 발생한다. 이러한 흔들림을 방지하기 위해 f(C)와 f(C+c), f(C-c)의 차이가 일정 범위에 있으면 감쇠기의 값을 'C'로 고정시키는 방법을 사용하나, 이와 같은 방법은 감쇠기 변화량을 작게 설정하게 되어 'B'지점과 같이 폴(Poll)이 있는 지점에서는 최적 점을 찾지 못하는 경우가 발생하게 된다. 또한 감쇠기 변화량이 작게 설정되므로, 최적 점을 찾아가는 시간도 증가하게 된다.First, in the above algorithm, although the value of the attenuator is located at the attenuation value of the optimum point 'C' in FIG. 3, the phenomenon of the output intermodulation signal distortion of the amplifier is caused by moving the size of the attenuator. In order to prevent such shaking, if the difference between f (C), f (C + c) and f (Cc) is within a certain range, the attenuator's value is fixed to 'C'. If the value is set to small, the point where there is a poll, such as point 'B', may not find the optimal point. In addition, since the amount of change in the attenuator is set small, the time to find the optimum point also increases.

다음으로, 하나의 CPU를 사용하여 제1감쇠기, 제1가변위상변환기, 제2감쇠기, 제2가변위상변환기의 최적 값을 순차적으로 찾아가는 알고리듬을 사용하므로, 각 감쇠기, 가변위상변환기의 최적점을 찾아가는 시간이 증가하게 된다. 또한 통신 시스템에 따라 최적점을 찾아가는 시간이 차이가 나는데, CDMA 1x EVDO 신호의 경우, A/D 변환 샘플링 횟수를 증가시키게 되어 CPU의 계산 시간이 CDMA 1x 신호에 비해 더 늘어나는 문제가 있다.Next, we use the algorithm to find the optimal values of the first attenuator, the first variable phase converter, the second attenuator, and the second variable phase converter sequentially using a single CPU. The time to visit will increase. In addition, the time to find the optimal point differs depending on the communication system. In the case of the CDMA 1x EVDO signal, the number of A / D conversion sampling times is increased, which increases the computation time of the CPU compared to the CDMA 1x signal.

따라서 본 발명의 목적은 안정적인 피드포워드 방식의 선형 전력증폭 장치 및 방법을 제공함에 있다.Accordingly, it is an object of the present invention to provide a stable feedforward linear power amplification apparatus and method.

본 발명의 다른 목적은 증폭기 출력의 흔들림을 방지하면서 최적의 감쇠기 값을 찾아가는 장치 및 방법을 제공함에 있다.It is another object of the present invention to provide an apparatus and method for finding the optimal attenuator value while preventing oscillation of the amplifier output.

본 발명의 또 다른 목적은 최적의 감쇠기 값을 찾아가는 시간을 단축하는 장치 및 방법을 제공함에 있다.It is yet another object of the present invention to provide an apparatus and method for reducing the time to find the optimum attenuator value.

이러한 목적들을 달성하기 위한 본 발명은 입력되는 신호를 주경로와 보조경로로 분리하는 디바이더와, 상기 주경로는 상기 주경로로 분리된 주경로 신호를 제공되는 제1감쇠량에 따라 감쇠시키는 제1감쇠기와, 상기 감쇠된 주경로 신호의 제공되는 제1변환량에 따라 위상을 변환 시키는 제1위상변환기와, 상기 위상 변환된 주경로 신호를 일정 레벨만큼 증폭하는 주증폭기를 포함하고, 상기 보조 경로는 상기 주증폭기의 출력의 일부를 커플링한 신호에서 상기 보조 경로로 분리된 보조경로 신호를 감산하는 감산기와, 상기 감산기 출력을 제공되는 제2감산량에 따라 감쇠시키는 제2감쇠기와, 상기 감쇠된 보조경로 신호를 제공되는 제2변환량에 따라 위상을 변환 시키는 제2위상 변환기와, 상기 위상 변환된 보조경로 신호를 일정 레벨만큼 증폭하는 에러정정 증폭기를 포함하고, 상기 주경로 신호와 상기 보조 경로 신호를 합산하는 합산기와, 소정 알고리즘에 따라 상기 감산기 출력을 최소로 하는 상기 제1감쇠량과 상기 제1변환량을 제공하는 제1제어부와, 소정 알고리즘에 따라 상기 합산기 출력을 최소로 하는 상기 제2감쇠량과 상기 제2변환량을 제공하는 제2제어부를 포함한다.In order to achieve the above object, the present invention provides a divider for dividing an input signal into a main path and an auxiliary path, and the main path attenuating the main path signal separated into the main path according to a first attenuation amount. And a first phase converter for converting a phase according to the first transformed amount of the attenuated main path signal, and a main amplifier for amplifying the phase shifted main path signal by a predetermined level. A subtractor for subtracting an auxiliary path signal separated into the auxiliary path from a signal coupling a portion of the output of the main amplifier; a second attenuator for attenuating the subtractor output according to a second subtracted amount; A second phase converter for converting a phase according to the second transformed amount of the auxiliary path signal; A summation unit comprising a correction amplifier, summing the main path signal and the auxiliary path signal, a first control unit providing the first attenuation amount and the first conversion amount to minimize the subtractor output according to a predetermined algorithm; And a second controller for providing the second attenuation amount and the second conversion amount to minimize the summer output according to a predetermined algorithm.

전술한 바와 같은 내용은 당해 분야 통상의 지식을 가진 자는 후술되는 본 발명의 구체적인 설명으로 보다 잘 이해할 수 있도록 하기 위하여 본 발명의 특징들 및 기술적인 장점들을 다소 넓게 약술한 것이다.The foregoing has outlined rather broadly the features and technical advantages of the present invention in order that those skilled in the art may better understand the detailed description of the invention that follows.

본 발명의 청구범위의 주제를 형성하는 본 발명의 추가적인 특징들 및 장점들이 후술될 것이다. 당해 분야에서 통상의 지식을 가진 자는 본 발명의 동일한 목적들을 달성하기 위하여 다른 구조들을 변경하거나 설계하는 기초로서 발명의 개시된 개념 및 구체적인 실시예가 용이하게 사용될 수도 있다는 사실을 인식하여야 한다. 당해 분야에서 통상의 지식을 가진 자는 또한 발명과 균등한 구조들이 본 발명의 가장 넓은 형태의 사상 및 범위로부터 벗어나지 않는다는 사실을 인식하여야 한다.Additional features and advantages of the invention will be described hereinafter which form the subject of the claims of the invention. Those skilled in the art should recognize that the disclosed concepts and specific embodiments of the invention may be readily used as a basis for modifying or designing other structures for achieving the same purposes of the present invention. Those skilled in the art should also recognize that structures equivalent to the invention do not depart from the spirit and scope of the broadest form of the invention.

도 1은 종래기술에 따른 피드포워드 방식의 선형화 장치를 도시하는 도면,1 is a view showing a feedforward linearization apparatus according to the prior art,

도 2는 도1에 도시된 각 출력단에서의 신호형태를 보여주는 도면,FIG. 2 is a diagram illustrating a signal form at each output terminal shown in FIG. 1;

도 3은 도 1에 도시된 감쇠기의 변화량에 따른 빼기량의 변화를 보여주는 도면,3 is a view showing a change in subtraction amount according to the change amount of the attenuator shown in FIG. 1;

도 4는 본 발명의 실시예에 따른 소정 기준값을 보여주는 도면,4 is a view showing a predetermined reference value according to an embodiment of the present invention;

도 5는 본 발명의 실시예에 따른 제어 네트워크를 보여주는 도면,5 illustrates a control network according to an embodiment of the present invention;

도 6은 본 발명의 실시예에 따른 선형화 알고리즘을 보여주는 흐름도이다.6 is a flowchart showing a linearization algorithm according to an embodiment of the present invention.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.DETAILED DESCRIPTION A detailed description of preferred embodiments of the present invention will now be described with reference to the accompanying drawings. It should be noted that reference numerals and like elements among the drawings are denoted by the same reference numerals and symbols as much as possible even though they are shown in different drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

본 발명은 입력되는 신호를 주경로와 보조경로로 분리하는 디바이더와,The present invention provides a divider for separating an input signal into a main path and an auxiliary path,

상기 주경로는 상기 주경로로 분리된 주경로 신호를 제공되는 제1감쇠량에 따라 감쇠시키는 제1감쇠기와, 상기 감쇠된 주경로 신호의 제공되는 제1변환량에 따라 위상을 변환 시키는 제1위상변환기와, 상기 위상 변환된 주경로 신호를 일정 레벨만큼 증폭하는 주증폭기를 포함하고,The main path includes a first attenuator for attenuating the main path signal separated into the main path according to a first attenuation amount provided, and a first phase for converting a phase according to the first converted amount of the attenuated main path signal. A converter and a main amplifier for amplifying the phase shifted main path signal by a predetermined level,

상기 보조 경로는 상기 주증폭기의 출력의 일부를 커플링한 신호에서 상기 보조 경로로 분리된 보조경로 신호를 감산하는 감산기와, 상기 감산기 출력을 제공되는 제2감산량에 따라 감쇠시키는 제2감쇠기와, 상기 감쇠된 보조경로 신호를 제공되는 제2변환량에 따라 위상을 변환 시키는 제2위상 변환기와, 상기 위상 변환된 보조경로 신호를 일정 레벨만큼 증폭하는 에러정정 증폭기를 포함하고,The auxiliary path includes a subtractor for subtracting an auxiliary path signal separated into the auxiliary path from a signal coupling a portion of an output of the main amplifier, and a second attenuator for attenuating the subtractor output according to a second subtracted amount. A second phase converter for converting a phase of the attenuated auxiliary path signal according to a second amount of conversion provided; and an error correction amplifier for amplifying the phase-shifted auxiliary path signal by a predetermined level.

상기 주경로 신호와 상기 보조 경로 신호를 합산하는 합산기를 포함하는 무선통신 시스템의 전력 증폭장치에서, 소정 제어부에 의해, 상기 감쇠기들 또는 위상변환기들의 감쇠량 또는 위상 변환량을 계산하는 방법 및 선형전력 증폭 장치에관한 것이다.In the power amplification apparatus of a wireless communication system including a summer summating the main path signal and the auxiliary path signal, a method for calculating the attenuation amount or phase conversion amount of the attenuators or phase shifters by a predetermined control unit and linear power amplification It's about the device.

본 발명의 원리는 CPU 2개를 사용하여 한개의 CPU는 주경로의 제1감쇠기의 감쇠값과, 제1가변위상변환기의 위상 변환값을 조절하고, 다른 하나의 CPU는 보조경로의 제2감쇠기의 감쇠값과 제2가변위상변환기의 위상 변환값을 조절하는 기능을 수행하도록 하는 것이다. 또한 상기 도 3에 되시된 B지점 같이 폴이 있는 지점에서도 감쇠값의 최적점을 찾을 수 있도록, 실험에 의해 빼기량에 대한 소정 기준값 f(D)를 도 4에도시된 바와 같이 설정한다. 즉, 빼기량이 상기 기준값 이하가 될 때 까지 감쇠기의 변화 폭을 폴에 빠지지 않도록 설정하고, 상기 빼기량이 상기 기준값 이하가 되면, 감쇠기의 변화 폭을 보다 작은 값으로 설정하는 것이다. 상기 f(D)의 초기 값과 감쇠량의 변화량은 실험을 통해서 설정한다. 상기 와 같은 본 발명의 원리에 따라, 일정회수(N) 동안 후술하는 선형화 알고리즘을 반복하여 선형화 하면서, 각각의 감쇠량 값에 따른 SBI값을 저장한다. 이후, 상기 저장된 값에서 빼기량이 최소 값이 되게하는 감쇠량의 값을 찾아서 이에 해당하는 감쇠량 값을 유지하도록 한다.The principle of the present invention is to use two CPUs, one CPU adjusts the attenuation value of the first attenuator of the main path and the phase shift value of the first variable phase converter, and the other CPU is the second attenuator of the auxiliary path. To adjust the attenuation value of and the phase shift value of the second variable phase converter. In addition, a predetermined reference value f (D) for the subtraction amount is set as shown in FIG. 4 by experiment so that the optimum point of the attenuation value can be found even at the point where the pole is present, such as point B shown in FIG. 3. That is, the change width of the attenuator is set so as not to fall into the pole until the subtraction amount is equal to or less than the reference value, and when the subtraction amount is equal to or less than the reference value, the change width of the attenuator is set to a smaller value. The initial value of f (D) and the amount of change in the amount of attenuation are set through experiments. According to the principle of the present invention as described above, while linearizing by repeating the linearization algorithm to be described later for a predetermined number (N), and stores the SBI value according to each attenuation amount value. Subsequently, a value of the attenuation amount that makes the subtraction amount to the minimum value is found from the stored value to maintain the corresponding attenuation amount value.

상기 본 발명의 원리에 따라, 종래 기술의 문제점인 출력 IMD가 흔들리는 문제를 해결하고, 시간 지연 문제를 해결할 수 있다. 또한, 상기 SBI를 주기적으로 모니터하여 빼기량이 이전에 저장된 최소 빼기량에 비해 나빠진 경우에는 본 발명의 원리에 따른 선형화 알고리즘을 반복하는 선형화 과정을 수행하면 된다.According to the principle of the present invention, it is possible to solve the problem of shaking the output IMD, which is a problem of the prior art, and to solve the time delay problem. In addition, the SBI is periodically monitored so that the subtraction amount is worse than the previously stored minimum subtraction amount, and the linearization process may be performed by repeating the linearization algorithm according to the principles of the present invention.

따라서 본 발명의 실시예에 따른 선형 전력 증폭 장치는 소정 알고리즘에 따라 상기 감산기 출력을 최소로 하는 상기 제1감쇠량과 상기 제1변환량을 제공하는제1제어부와, 소정 알고리즘에 따라 상기 합산기 출력을 최소로 하는 상기 제2감쇠량과 상기 제2변환량을 제공하는 제2제어부를 포함한다.Accordingly, the linear power amplifying apparatus according to the embodiment of the present invention includes a first controller for providing the first attenuation amount and the first conversion amount to minimize the subtractor output according to a predetermined algorithm, and the adder output according to a predetermined algorithm. And a second control unit which provides the second attenuation amount and the second conversion amount to be minimized.

이하 본 발명의 실시예에 따른 제어 네트워크와 선형화 알고리즘에 대해 설명한다.Hereinafter, a control network and a linearization algorithm according to an embodiment of the present invention will be described.

도 5는 본 발명의 실시예에 따른 제어 네트워크를 보여주는 도면이다.5 is a diagram illustrating a control network according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 선형화 알고리즘을 보여주는 흐름도이다.6 is a flowchart showing a linearization algorithm according to an embodiment of the present invention.

상기 도 6을 참조하면, 600단계에서, 상기 감산기 출력값을 구하는 함수 f(X)를 설정한다. 여기서 상기 함수 f(X)의 변수 X는 감쇠량 또는 위상변환량이고, 하기에서는 설명의 편의를 위해 감쇠량을 중심으로 설명한다.Referring to FIG. 6, in step 600, a function f (X) for obtaining the subtractor output value is set. Herein, the variable X of the function f (X) is an attenuation amount or a phase shift amount, and will be described below with reference to the attenuation amount for convenience of description.

605단계에서, 상기 변수 X에 소정 변화량 a를 더한 값을 X'로 설정한다.In step 605, a value obtained by adding a predetermined change amount a to the variable X is set to X '.

610단계에서, 상기 X'를 변수로 하는 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 작은지 판단한다.In operation 610, it is determined whether the function value f (X ') whose X' is a variable is smaller than the function value f (X) minus a predetermined function variation Y.

상기 610단계의 판단결과, 상기 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 작으면, 615단계에서, 상기 X'를 X로 설정하고 상기 605단계부터 반복 수행한다.As a result of the determination in step 610, if the function value f (X ') is smaller than the function value f (X) minus the predetermined function change amount Y, in step 615, the X' is set to X and repeated from step 605. Perform.

상기 610단계의 판단결과, 상기 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 크면,620단계에서, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 큰지 판단한다.If the function value f (X ') is greater than the function value f (X) minus the predetermined function change amount Y, in step 610, the function value f (X') is the function value f (X). It is determined whether is greater than the sum of the predetermined function variation Y in.

상기 620단계의 판단 결과, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 크면, 625단계에서, 상기 변수 X'를 상기 변수 X에서 소정 변화량 a를 뺀 값으로 설정한다.As a result of the determination in step 620, if the function value f (X ') is greater than the value of the function value f (X) plus the predetermined function change amount Y, in step 625, the variable X' is subtracted from the variable X by the predetermined change amount a. Set to a value.

상기 620단계의 판단 결과, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 작으면, 645단계에서, 상기 X'를 X로 유지한다.As a result of the determination in step 620, if the function value f (X ') is smaller than the function value f (X) plus the predetermined function change amount Y, in step 645, X' is maintained as X.

630 단계에서, X'를 변수로 하는 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 작은지 판단한다. 상기 630단계의 판단결과, 상기 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 작으면, 635단계에서, 상기 X'를 X로 설정하고 상기 625단계부터 반복 수행한다.In operation 630, it is determined whether the function value f (X ′) having X ′ as a variable is smaller than the function value f (X) minus the predetermined function change amount Y. As a result of the determination in step 630, if the function value f (X ') is smaller than the value of the function value f (X) minus the predetermined function change amount Y, in step 635, the X' is set to X and repeated from step 625. Perform.

상기 630단계의 판단결과, 상기 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 크면,640단계에서, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 큰지 판단한다.As a result of the determination in step 630, if the function value f (X ') is greater than the function value f (X) minus the predetermined function change amount Y, in step 640, the function value f (X') is the function value f (X). It is determined whether is greater than the sum of the predetermined function variation Y in.

상기 640단계의 판단 결과, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 크면, 상기 605단계로 되돌아가, 605단계부터 반복 수행한다.As a result of the determination in step 640, if the function value f (X ') is greater than the value of the function value f (X) plus the predetermined function change amount Y, the process returns to step 605 and repeats from step 605.

상기 640단계의 판단 결과, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 작으면, 645단계에서, 상기 X를 X'로 유지한다.As a result of the determination in step 640, if the function value f (X ') is smaller than the value of the function value f (X) plus the predetermined function change amount Y, in step 645, X is maintained as X'.

650단계에서, 상기 X'를 변수로 하는 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 작은지 판단한다.In operation 650, it is determined whether the function value f (X ′) having X ′ as a variable is smaller than the function value f (X) minus a predetermined function change amount Y.

상기 650단계의 판단결과, 상기 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 작으면, 655단계에서, 경로1, 즉 상기 변수 X를 점진적으로 증가 시키는 단계 이었는지를 판단한다. 상기 판단결과 변수 X를 점진적으로 증가 시키는 단계이었으면, 605단계로 되돌아가 605단계부터 반복 수행한다.In step 650, if the function value f (X ') is smaller than the function value f (X) minus the predetermined function change amount Y, in step 655, gradually increasing the path 1, that is, the variable X. Determine if it was. If it is determined that the variable X is gradually increased, the process returns to step 605 and repeats from step 605.

상기 655단계의 판단결과 경로 2, 즉 상기 변수 X를 점진적으로 감소시키는 단계였으면, 625단계로 되돌아가 625단계부터 반복 수행한다.If the determination result of step 655 is to gradually reduce the path 2, that is, the variable X, the process returns to step 625 and repeats from step 625.

상기 650단계의 판단결과, 상기 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 크면, 660단계에서, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 큰지 판단한다. 상기 660단계의 판단 결과, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 작으면, 645단계로 되돌아가 645단계부터 반복 수행한다.As a result of the determination in step 650, if the function value f (X ') is greater than the function value f (X) minus the predetermined function change amount Y, in step 660, the function value f (X') is the function value f (X). It is determined whether is greater than the sum of the predetermined function variation Y in. As a result of the determination in step 660, if the function value f (X ′) is smaller than the function value f (X) plus the predetermined function change amount Y, the process returns to step 645 and repeats from step 645.

상기 660단계의 판단 결과, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 크면, 665단계에서, 경로1, 즉 상기 변수 X를 점진적으로 증가 시키는 단계 이었는지를 판단한다. 상기 판단결과 변수 X를 점진적으로 증가 시키는 단계이었으면, 625단계로 되돌아가 625단계부터 반복 수행한다.As a result of the determination in step 660, if the function value f (X ') is greater than the value of the function value f (X) plus the predetermined function change amount Y, in step 665, it is a step of gradually increasing the path 1, that is, the variable X. To judge. If it is determined that the variable X is gradually increased, the process returns to step 625 and repeats from step 625.

상기 665단계의 판단결과 경로 2, 즉 상기 변수 X를 점진적으로 감소시키는 단계였으면, 605단계로 되돌아가 605단계부터 반복 수행한다.If the determination result of step 665 is to gradually reduce the path 2, that is, the variable X, the process returns to step 605 and repeats from step 605.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the scope of the following claims, but also by the equivalents of the claims.

상술한 바와 같이 본 발명은 증폭기 출력의 흔들림을 방지하면서 최적의 감쇠기 값을 찾아가는 장치 및 방법을 제공하는 이점이 있다.As described above, the present invention has the advantage of providing an apparatus and method for finding the optimal attenuator value while preventing oscillation of the amplifier output.

Claims (6)

이동통신시스템에서 수신된 신호의 선형성을 유지하면서 신호의 세기를 증폭하기 위한 선형 전력 증폭 장치에 있어서,In the linear power amplifier for amplifying the signal strength while maintaining the linearity of the signal received in the mobile communication system, 입력되는 신호를 주경로와 보조경로로 분리하는 디바이더와,A divider for separating the input signal into a main path and an auxiliary path, 상기 주경로는 상기 주경로로 분리된 주경로 신호를 제공되는 제1감쇠량에 따라 감쇠시키는 제1감쇠기와, 상기 감쇠된 주경로 신호의 제공되는 제1변환량에 따라 위상을 변환 시키는 제1위상변환기와, 상기 위상 변환된 주경로 신호를 일정 레벨만큼 증폭하는 주증폭기를 포함하고,The main path includes a first attenuator for attenuating the main path signal separated into the main path according to a first attenuation amount provided, and a first phase for converting a phase according to the first converted amount of the attenuated main path signal. A converter and a main amplifier for amplifying the phase shifted main path signal by a predetermined level, 상기 보조 경로는 상기 주증폭기의 출력의 일부를 커플링한 신호에서 상기 보조 경로로 분리된 보조경로 신호를 감산하는 감산기와, 상기 감산기 출력을 제공되는 제2감쇠량에 따라 감쇠시키는 제2감쇠기와, 상기 감쇠된 보조경로 신호를 제공되는 제2변환량에 따라 위상을 변환 시키는 제2위상 변환기와, 상기 위상 변환된 보조경로 신호를 일정 레벨만큼 증폭하는 에러정정 증폭기를 포함하고,The auxiliary path includes: a subtractor for subtracting an auxiliary path signal separated into the auxiliary path from a signal coupling a portion of the output of the main amplifier, a second attenuator for attenuating the subtractor output according to a second attenuation amount provided; A second phase converter for converting a phase of the attenuated auxiliary path signal according to a second conversion amount provided, and an error correction amplifier for amplifying the phase-shifted auxiliary path signal by a predetermined level, 상기 주경로 신호와 상기 보조 경로 신호를 합산하는 합산기와,A summer for adding the main path signal and the auxiliary path signal; 소정 알고리즘에 따라 상기 감산기 출력을 최소로 하는 상기 제1감쇠량과 상기 제1변환량을 제공하는 제1제어부와,A first controller for providing the first attenuation amount and the first conversion amount to minimize the subtractor output according to a predetermined algorithm; 소정 알고리즘에 따라 상기 합산기 출력을 최소로 하는 상기 제2감쇠량과 상기 제2변환량을 제공하는 제2제어부를 포함함을 특징으로 하는 상기 장치.And a second controller for providing the second attenuation amount and the second conversion amount to minimize the summer output according to a predetermined algorithm. 제1항에 있어서, 상기 소정 알고리즘은The method of claim 1, wherein the predetermined algorithm is 초기 감쇠량 또는 위상변환량을 X, 상기 X에 대응하는 함수를 f(X)로 설정하는 과정과,Setting an initial attenuation amount or phase shift amount to X, and a function corresponding to X to f (X), 상기 X에 소정 변화량을 더한값 X+a를 변수로 하는 함수값 f(X+a)를 상기 f(X)에 소정 값을 뺀값 f(x)-Y과 비교하는 과정과,Comparing a function value f (X + a) having a value of X + a plus X as a variable to a value f (x) -Y minus a predetermined value to f (X); 상기 비교결과 상기 f(X+a)가 작으면, 상기 변수 X를 상기 a만큼 점진적으로 증가시키는 과정과,If f (X + a) is small as a result of the comparison, gradually increasing the variable X by the a; 상기 비교결과 상기 f(X+a)가 크면, 상기 함수값 f(X+a)를 상기 f(X)에 소정 값을 더한값 f(x)+Y과 비교하는 과정과,Comparing the function value f (X + a) with f (X) plus a predetermined value f (x) + Y when f (X + a) is large as a result of the comparison; 상기 함수값 f(X+a)가 상기 f(X)+Y보다 크면, 상기 변수 X를 상기 a만큼 점진적으로 감소시키는 과정을 포함하고,If the function value f (X + a) is greater than f (X) + Y, then gradually decreasing the variable X by the a, and 상기 f(X+a)가 상기 f(X)-Y와 상기 f(X)+Y 사이에 존재하면, 상기 감쇠량 또는 위상변환량은 X로 유지하고, 상기 각 과정에서 각 변수에 따른 함수값은 소정 메모리에 저장되는 것을 특징으로 하는 상기 장치.If f (X + a) is present between f (X) -Y and f (X) + Y, the attenuation amount or phase shift amount is maintained at X, and a function value according to each variable in each process. Is stored in a predetermined memory. 제2항에 있어서, 상기 변화량 a는The method of claim 2, wherein the amount of change a 상기 f(X)값이 소정 기준값 이하이면, 상기 a 값보다 일정값 만큼 작은 값으로 설정됨을 특징으로 하는 상기 장치.And if the value of f (X) is less than or equal to a predetermined reference value, the device is set to a value smaller than the value of a by a predetermined value. 제2항에 있어서, 상기 메모리에 저장된 값중 가장 작은 값을 상기 감산기 출력 또는 상기 합산기 출력으로 결정하는 과정을 더 포함함을 특징으로 하는 상기 장치.3. The apparatus of claim 2, further comprising determining the smallest value among the values stored in the memory as the subtractor output or the adder output. 수신신호의 선형성을 유지하기 위하여 신호 감쇠와 위상변환을 수행하는 이동통신시스템의 전력증폭장치에서 감쇠량 또는 위상변환량을 계산하는 방법에 있어서,A method for calculating the amount of attenuation or phase shift in a power amplifier of a mobile communication system for performing signal attenuation and phase shift to maintain linearity of a received signal, 초기 감쇠량 또는 위상변환량을 X, 상기 X에 대응하는 함수를 f(X)로 설정하는 과정과,Setting an initial attenuation amount or phase shift amount to X, and a function corresponding to X to f (X), 상기 X에 소정 변화량을 더한값 X+a를 변수로 하는 함수값 f(X+a)를 상기 f(X)에 소정 값을 뺀값 f(x)-Y과 비교하는 과정과,Comparing a function value f (X + a) having a value of X + a plus X as a variable to a value f (x) -Y minus a predetermined value to f (X); 상기 비교결과 상기 f(X+a)가 작으면, 상기 변수 X를 상기 a만큼 점진적으로 증가시키는 과정과,If f (X + a) is small as a result of the comparison, gradually increasing the variable X by the a; 상기 비교결과 상기 f(X+a)가 크면, 상기 함수값 f(X+a)를 상기 f(X)에 소정 값을 더한값 f(x)+Y과 비교하는 과정과,Comparing the function value f (X + a) with f (X) plus a predetermined value f (x) + Y when f (X + a) is large as a result of the comparison; 상기 함수값 f(X+a)가 상기 f(X)+Y보다 크면, 상기 변수 X를 상기 a만큼 점진적으로 감소시키는 과정을 포함하고,If the function value f (X + a) is greater than f (X) + Y, then gradually decreasing the variable X by the a, and 상기 f(X+a)가 상기 f(X)-Y와 상기 f(X)+Y 사이에 존재하면, 상기 감쇠량 또는 위상변환량은 X로 유지하고, 상기 각 과정에서 각 함수값은 소정 메모리에 저장되는 것을 특징으로 하는 상기 방법.If f (X + a) is present between f (X) -Y and f (X) + Y, the attenuation amount or phase shift amount is kept at X, and each function value in each process is a predetermined memory. Said method being stored in. 제5항에 있어서, 상기 변화량 a는The method of claim 5, wherein the amount of change a 상기 f(X)값이 소정 기준값 이하이면, 상기 a 값보다 일정값 만큼 작은 값으로 설정됨을 특징으로 하는 상기 방법.If the value of f (X) is less than or equal to a predetermined reference value, the method is set to a value smaller than the value of a by a predetermined value.