KR20040069539A - Field emission device manufacturing method - Google Patents

Abstract

PURPOSE: A field emission device and a fabricating method thereof are provided to form a spacer without performing a metal layer deposition process and a photo-etch process by burying the spacer into a polyimide structure including a conductive material. CONSTITUTION: A polyimide material(23) is coated on a spacer forming part on a bottom plate(22) formed on an upper surface of a glass substrate(21) by using a dispenser. A firing process for the polyimide material is performed under the high temperature. A conductive carbide layer(25) is formed on the entire surface of the polyimide material by using an ion irradiation method. A spacer(26) is partially buried into the conductive polyimide carbide layer and the polyimide material under the high temperature.

Description

전계 방출 소자 및 제조 방법{FIELD EMISSION DEVICE MANUFACTURING METHOD}Field emission device and manufacturing method {FIELD EMISSION DEVICE MANUFACTURING METHOD}

본 발명은 전계 방출 소자 및 제조 방법에 관한 것으로, 특히 소자의 하판과 상판 사이에 스페이서를 삽입하는 공정을 단순화 하면서도 스페이서와 공통전극 접촉성을 개선할 수 있는 전계 방출 소자 및 제조 방법에 관한 것이다.The present invention relates to a field emission device and a manufacturing method, and more particularly to a field emission device and a manufacturing method which can improve the contact between the spacer and the common electrode while simplifying the process of inserting the spacer between the lower plate and the upper plate of the device.

다양한 표시 소자의 요구에 따라 표시 소자는 급속한 발전을 거듭해오고 있다. 최근 전계 방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.Display elements have been rapidly developed in accordance with the demands of various display elements. Recently, as devices using field emission have been applied to display fields, development of thin film displays that can provide high resolution while reducing size and power consumption has been actively developed.

상기 전계 방출 소자는 다양한 형태로 연구되고 있는데, 그 중에서도 MIM(Metal Insulating Metal)을 전자 방출원으로 사용하는 전계 방출 소자는 마이크로 팁이나 카본 나노튜브를 전자 방출원으로 사용하는 전계 방출 소자에 비해 대면적 제작이 용이하고 공정이 간단한 장점이 있으므로 광범위하게 사용되고 있다.The field emission devices have been studied in various forms. Among them, the field emission devices using MIM (Metal Insulating Metal) as electron emission sources are much larger than the field emission devices using micro tips or carbon nanotubes as electron emission sources. It is widely used because of the advantages of easy area fabrication and simple process.

일반적으로, 전계 방출 소자는 하판인 캐소드와 상판인 애노드 사이의 영역을 진공 상태로 만들며, 상기 진공상태를 유지 및 지지하기 위한 수단으로 스페이서를 하판 과 상판 사이에 장착한다.In general, the field emission device makes a region between the cathode of the lower plate and the anode of the upper plate in a vacuum state and mounts a spacer between the lower plate and the upper plate as a means for maintaining and supporting the vacuum state.

상기 스페이서는 절연체인 세라믹 또는 유리로 형성하며, 별도의 공정을 통해 형성한 구조물을 제조된 하판에 삽입하는 것이 일반적이다.The spacer is formed of ceramic or glass as an insulator, and a structure formed through a separate process is generally inserted into a manufactured lower plate.

그러나, 상기 스페이서가 지지하는 진공영역과 외기의 대기압의 압력차에 의하여 그 스페이서의 상하부, 즉 스페이서가 접하는 캐소드와 애노드 전극에는 스트레스가 발생한다.However, due to the pressure difference between the vacuum region supported by the spacer and the atmospheric pressure of the outside air, stress is generated in the upper and lower portions of the spacer, that is, the cathode and the anode electrode in contact with the spacer.

특히, 데이터 전극과 버스 전극이 교차하는 영역에 스트레스가 가해지면, 두 전극이 단락되어 신뢰성 문제가 발생하게 된다. 종래에는 이와 같은 스페이서에 의해 불량이 발생하는 것을 방지하기 위하여 폴리이미드 구조물을 스페이서의 하부에 위치시키거나, 두꺼운 절연층을 형성하여 전극이 손상되는 것을 방지하였으며, 이와 같은 종래 전계방출소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면다음과 같다.In particular, when stress is applied to a region where the data electrode and the bus electrode cross each other, the two electrodes are short-circuited to cause a reliability problem. Conventionally, in order to prevent defects caused by such spacers, the polyimide structure is placed under the spacers or a thick insulating layer is formed to prevent the electrodes from being damaged. When described in detail with reference to the accompanying drawings as follows.

도1a 내지 도1g는 종래 전계 방출 소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판 유리(1)의 상부 일부에 하부 전극(2)을 형성하는 단계(도1a)와; 상기 하부 전극(2)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(2)의 상부에 양극 산화막(3)을 형성하는 단계(도1b)와; 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(2)의 상부에 터널 산화막(4)을 형성하는 단계(도1c)와; 상기 구조의 상부전면에 필드 절연막(5)과 상부 전극버스(6)를 순차적으로 증착하고, 패터닝하여 상기 터널 산화막(4)과 양극 산화막(3)의 노출을 차단하는 단계(도1d)와; 상기 구조의 상부에 상부 절연막(7)을 증착하고, 그 상부 절연막(7)과 하부의 상부 전극버스(6)를 패터닝하여 터널 산화막(4)의 상부측 필드 절연막(5)을 노출시키는 단계(도1e)와; 상기 필드 절연막(5)을 식각함과 아울러 상기 상부 전극버스(6)의 측면을 과도 식각하는 단계(도1f)와; 상기 구조의 상부에 금속을 증착하여, 상기 상부 절연막(7)과 노출된 터널 산화막(4) 및 필드 절연막(5) 상에 최상부 전극(8, 9)을 형성하는 단계(도1g)로 제조된다.1A to 1G are cross-sectional views of a conventional field emission device fabrication process, forming a lower electrode 2 on an upper portion of the lower plate glass 1 as shown therein (FIG. 1A); Forming a photoresist (PR) pattern in the center of the lower electrode (2), and then forming an anode oxide film (3) on top of the exposed lower electrode (2); Removing the photoresist PR and forming a tunnel oxide film 4 on the exposed lower electrode 2 (FIG. 1C); Sequentially depositing and patterning a field insulating film 5 and an upper electrode bus 6 on the upper surface of the structure to block exposure of the tunnel oxide film 4 and the anodizing film 3 (FIG. 1D); Depositing an upper insulating film 7 on top of the structure and patterning the upper insulating film 7 and the lower upper electrode bus 6 to expose the upper field insulating film 5 of the tunnel oxide film 4 ( 1e); Etching the field insulating film 5 and over-etching the side surface of the upper electrode bus 6 (FIG. 1F); Depositing a metal on top of the structure to form top electrodes 8, 9 on the upper insulating film 7, the exposed tunnel oxide film 4 and the field insulating film 5 (FIG. 1G). .

이하, 상기와 같이 구성된 종래 전계 방출 소자 제조방법의 일실시예를 보다 상세하게 설명한다.Hereinafter, an embodiment of the conventional field emission device manufacturing method configured as described above will be described in more detail.

먼저, 도1a에 도시한 바와 같이 하판 유리(1)의 상부 일부에 알루미늄을 증착하고, 그 증착된 알루미늄을 습식 식각하여 상기 하판 유리(1)의 상부 일부에 하부 전극(2)을 형성한다.First, as shown in FIG. 1A, aluminum is deposited on an upper portion of the lower plate glass 1, and the deposited aluminum is wet-etched to form a lower electrode 2 on an upper portion of the lower plate glass 1.

그 다음, 도1b에 도시한 바와 같이 상기 하부 전극(2)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부 전극(2)을 양극 산화법으로 산화시켜 산화 알루미늄인 양극 산화막(3)을 형성한다.Next, as shown in FIG. 1B, after forming a photoresist (PR) pattern in the center of the lower electrode 2, the exposed lower electrode 2 is oxidized by anodizing to produce anodized film 3 of aluminum oxide. ).

그 다음, 도1c에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 그 포토레지스트(PR)의 제거로 노출되는 하부 전극(2)의 중앙 상부에 터널 산화막(4)을 형성한다.Then, as shown in Fig. 1C, the photoresist PR is removed, and a tunnel oxide film 4 is formed on the center of the lower electrode 2 exposed by the removal of the photoresist PR.

그 다음, 도1d에 도시한 바와 같이 상기 구조의 상부 전면에 텅스텐과 알루미늄을 성막하여 필드 절연막(5)과 상부 전극버스(6)를 형성한다.Then, as shown in FIG. 1D, tungsten and aluminum are deposited on the entire upper surface of the structure to form the field insulating film 5 and the upper electrode bus 6.

그 다음, 상기 형성된 필드 절연막(5)과 상부 전극버스(6)를 패터닝하여 상기 터널 산화막(4)과 양극 산화막(3)의 상부측에만 선택적으로 위치하도록 한다.Next, the formed field insulating film 5 and the upper electrode bus 6 are patterned so as to be selectively positioned only on the upper side of the tunnel oxide film 4 and the anodic oxide film 3.

그 다음, 도1e에 도시한 바와 같이 상기 구조의 상부에 실리콘 질화막(SiNx)을 증착하여 상부 절연막(7)을 형성한다.Then, as shown in FIG. 1E, a silicon nitride film (SiNx) is deposited on top of the structure to form an upper insulating film 7.

그 다음, 그 상부 절연막(7)과 하부의 상부 전극버스(6)를 패터닝하여 터널산화막(4)의 상부측 필드 절연막(5)을 노출시킨다.The upper insulating film 7 and the lower upper electrode bus 6 are then patterned to expose the upper field insulating film 5 of the tunnel oxide film 4.

그 다음, 도1f에 도시한 바와 같이 상기 필드 절연막(5)을 식각함과 아울러 상기 상부 전극버스(6)의 측면을 과도 식각한다.Next, as shown in FIG. 1F, the field insulating film 5 is etched and the side surface of the upper electrode bus 6 is excessively etched.

그 다음, 도1g에 도시한 바와 같이, 상기 구조의 상부에 Ir/Pt/Au를 증착하여, 상기 상부 절연막(7)과 노출된 터널 산화막(4) 및 필드 절연막(5) 상에 최상부 전극(8, 9)을 형성한다.Then, as shown in Fig. 1G, Ir / Pt / Au is deposited on top of the structure, so that the top electrode (on the top insulating film 7, the exposed tunnel oxide film 4 and the field insulating film 5) is formed. 8, 9).

이와 같은 과정을 통해 제조된 전계방출소자의 하판, 즉 캐소드는 상판인 애노드와 접합되며, 그 캐소드와 애노드 사이의 진공영역을 유지하기 위하여, 캐소드와 애노드 사이에 스페이서를 장착한다.The lower plate, that is, the cathode, of the field emission device manufactured through the above process is bonded to the anode, which is the upper plate, and in order to maintain a vacuum area between the cathode and the anode, a spacer is mounted between the cathode and the anode.

상기 스페이서가 장착된 구조를 도2에 도시하였다.2 shows a structure in which the spacer is mounted.

도 2는 전계 방출 소자의 간략한 구조도로서, 도시한 바와 같이, 소자의 하판(캐소드)(10)과 소자의 상판(애노드)(15) 사이는 진공영역이며, 이때, 진공영역의 유지를 위해 스페이서(12)와 프릿(Frit)(14)을 설치한다.FIG. 2 is a schematic structural diagram of the field emission device. As shown in the drawing, between the lower plate (cathode) 10 of the device and the upper plate (anode) 15 of the device is a vacuum region, in which case a spacer is used to maintain the vacuum region. (12) and frit (14) are installed.

상기 스페이서(12)는 하판(10)에서 방출된 전자가 축적되기 때문에 축적된 전자들을 밖으로 배출하기위한 공통 전극이 필수적이다. 공통 전극이 없는 경우 축적된 전자에 의해 전계 방출된 전자의 경로가 왜곡되어 스페이서가 외부에서 가시적으로 확인되고, 화질에 영향을 주게 된다.Since the spacer 12 accumulates electrons emitted from the lower plate 10, a common electrode for discharging the accumulated electrons out is essential. In the absence of the common electrode, the path of the field-emitted electrons is distorted by the accumulated electrons, so that the spacers are visible from the outside and affect the image quality.

소형 패널을 제작하는 경우라면 패널의 크기와 같은 립형(lip-type) 스페이서를 이용할 수 있지만, 대면적 패널의 경우 세그먼트형(segment-type) 스페이서를 사용해야하며, 이 경우 공통전극을 스페이서가 아닌 소자 하판에 형성해 주어야한다.In the case of manufacturing a small panel, a lip-type spacer that is the same as the size of the panel can be used, but for a large-area panel, a segment-type spacer must be used, in which case the common electrode is not a spacer. It should form on the bottom plate.

종래에는 공통전극의 재료로서 전도성이 큰 금속들을 사용했기 때문에 스퍼터 공정으로 금속층을 증착한 후 이를 사진식각 공정을 통해 패터닝하여 스페이서가 삽입될 수 있도록 한다. 또한, 스퍼터에 의해 증착된 금속층은 하판 파괴 방지를 위한 완충막이 될 수 없으므로 추가적인 완충층을 위해 두꺼운 금속막을 도금하거나 폴리이미드(polyimid)를 두껍게 적용해야 했다.Conventionally, since metals having high conductivity are used as a material of the common electrode, a metal layer is deposited by a sputtering process and then patterned through a photolithography process so that spacers can be inserted. In addition, since the metal layer deposited by the sputter cannot be a buffer layer for preventing the lower plate breakage, it was necessary to plate a thick metal layer or thickly apply polyimid for the additional buffer layer.

상기한 바와 같이 종래 전계 방출 소자 제조 방법은 스페이서를 적용하기위해 하판 상에 금속층을 증착한 후 이를 사진 식각으로 패터닝하여 스페이서가 적용될 구조를 형성해야 함은 물론이고 완충층을 형성하기위해 도금공정이나 폴리이미드를 더 적용해야 하므로 공정이 번거로운 문제점이 있었다.As described above, in the conventional field emission device manufacturing method, a metal layer is deposited on a lower plate to apply a spacer, and then patterned by photolithography to form a structure to which the spacer is applied, as well as a plating process or a poly to form a buffer layer. There was a problem that the process was cumbersome because more mead was to be applied.

상기와 같은 문제점을 감안한 본 발명은 폴리이미드를 디스펜서를 통해 형성하고 이를 탄화시켜 그 표면을 도전성 물질로 형성한 후 고온에서 스페이서의 일부를 매립하는 것으로 금속층 증착이나 사진 식각 공정 없이도 완충층과 공통 전극을 동시에 만족시키면서 스페이서를 장착할 수 있는 전계 방출 소자 및 제조 방법을 제공하는데 그 목적이 있다.In view of the above problems, the present invention forms a polyimide through a dispenser and carbonizes the surface thereof to form a conductive material, and then embeds a portion of the spacer at a high temperature to form a buffer layer and a common electrode without a metal layer deposition or a photolithography process. It is an object of the present invention to provide a field emission device and a manufacturing method capable of mounting a spacer while satisfying the same.

도1a 내지 도1g는 종래 전계 방출 소자의 제조공정 수순단면도.1A to 1G are cross-sectional views of a manufacturing process of a conventional field emission device.

도2는 전계 방출 소자의 간략한 구조도.2 is a schematic structural diagram of a field emission device.

도3a 내지 도3c는 본 발명 전계 방출 소자의 제조공정 수순단면도.Figures 3a to 3c is a cross-sectional view of the manufacturing process of the field emission device of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10: 소자 하판 12: 스페이서10: lower element 12: spacer

14: 프릿 15: 소자 상판14: frit 15: element top

21: 유리 기판 22: 소자 하판21: glass substrate 22: element lower plate

23: 폴리이미드 도포물 24: 디스펜서23: polyimide coating material 24: dispenser

25: 폴리이미드 탄화층 26: 스페이서25: polyimide carbide layer 26: spacer

상기와 같은 목적을 달성하기 위한 본 발명은 전계 방출 소자의 하판 상에 형성된 폴리이미드 구조물과; 상기 폴리이미드 구조물 외부 전면에 형성된 도전성 폴리이미드 탄화층과; 상기 도전성 폴리이미드 탄화층 및 도전성 폴리이미드 구조물의 상부 일부에 일부분이 매립된 스페이서를 포함하는 것을 특징으로 한다.The present invention for achieving the above object is a polyimide structure formed on the lower plate of the field emission device; A conductive polyimide carbide layer formed on the entire outer surface of the polyimide structure; The conductive polyimide carbide layer and the conductive polyimide structure, characterized in that it comprises a spacer embedded in a portion of the upper portion.

또한, 본 발명은 유리 기판 상부에 형성된 전계 방출 소자 하판 상의 스페이서 형성부에 폴리이미드 도포물을 디스펜서를 이용하여 도포하는 단계와; 상기 도포된 폴리이미드 도포물을 고온에서 소성한 후, 이온 조사를 통해 상기 폴리이미드 도포물 외부 전면에 도전성 탄화층을 형성하는 단계와; 고온에서 상기 도전성 폴리이미드 탄화층 및 폴리이미드 도포물을 연화한 후 스페이서를 삽입하여 그 일부가 매립되도록 하는 단계를 포함하는 것을 특징으로 한다.In addition, the present invention comprises the steps of applying a polyimide coating using a dispenser to the spacer forming portion on the lower field emission element formed on the glass substrate; Baking the applied polyimide coating at a high temperature, and then forming a conductive carbonization layer on the entire outer surface of the polyimide coating through ion irradiation; And softening the conductive polyimide carbide layer and the polyimide coating material at a high temperature to insert a spacer to bury a portion thereof.

상기 폴리이미드 도포물을 소성하는 단계는 질소 분위기에서 350도 이상의온도로 3시간동안 실시하는 것을 특징으로 한다.Firing the polyimide coating is characterized in that it is carried out for 3 hours at a temperature of 350 degrees or more in a nitrogen atmosphere.

상기 이온 조사는 100keV의 에너지를 가지는 아르곤 이온을 이용하는 것을 특징으로 한다.The ion irradiation is characterized by using argon ions having an energy of 100 keV.

상기와 같이 구성된 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings an embodiment of the present invention configured as described above are as follows.

도3a 내지 도3c는 본 발명 전계 방출 소자의 제조공정 수순 단면도로서, 이에 도시한 바와 같이 유리 기판(21) 상부에 전계 방출 소자의 하판 일부(22)를 형성하고, 상기 형성된 전계 방출 소자 하판(22) 상의 스페이서 형성부에 폴리이미드 도포물(23)을 디스펜서(24)를 이용하여 도포하는 단계(도 3a)와; 상기 도포된 폴리이미드 도포물(23)을 고온에서 소성한 후, 이온을 조사하여 상기 폴리이미드 도포물(23) 외부 전면에 도전성 탄화층(25)을 형성하는 단계(도 3b)와; 상기 소자의 하판 공정 중 잔여 공정을 완료한 후 고온에서 상기 도전성 폴리이미드 탄화층(25) 및 폴리이미드 도포물(23)에 스페이서(26)를 삽입하여 그 일부가 매립되도록 하는 단계(도 3c)로 구성된다.3A to 3C are cross-sectional views illustrating a manufacturing process of the field emission device of the present invention, and as shown therein, a part of the lower plate 22 of the field emission device is formed on the glass substrate 21, and the formed field emission device lower plate ( Applying a polyimide coating 23 to the spacer forming portion 22) using a dispenser 24 (FIG. 3A); Baking the applied polyimide coating 23 at a high temperature, and then irradiating ions to form a conductive carbonization layer 25 on the entire outer surface of the polyimide coating 23 (FIG. 3B); After the remaining process of the lower plate process of the device is completed, inserting the spacer 26 in the conductive polyimide carbide layer 25 and the polyimide coating 23 at a high temperature so that a part of it is embedded (Fig. 3c) It consists of.

이하, 상기와 같은 구성의 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention having the above configuration will be described in more detail.

먼저, 도 3a에 도시한 바와 같이, 유리 기판(21) 상부에 전계 방출 소자의 하판 일부(22)를 형성하고, 상기 형성된 전계 방출 소자 하판(22) 상의 스페이서 형성부에 폴리이미드 도포물(23)을 디스펜서(24)를 이용하여 도포한다. 이를 통해 대단히 간단한 방법으로 폴리이미드 완충물을 형성할 수 있다.First, as shown in FIG. 3A, a part of the lower plate 22 of the field emission element is formed on the glass substrate 21, and the polyimide coating 23 is formed on the spacer forming portion on the formed field emission element lower plate 22. ) Is applied using the dispenser 24. This makes it possible to form polyimide buffers in a very simple way.

그 다음, 도 3b에 도시한 바와 같이 상기 도포된 폴리이미드 도포물(23)을질소 분위기에서 350도 이상의 온도로 약 3시간 정도 소성하여 도포된 폴리이미드 도포물(23)을 굳히고, 상기 소성된 폴리이미드 도포물(23)에 100KeV 정도의 에너지를 가지는 아르곤 이온을 조사하여 상기 폴리이미드 도포물(23) 상부를 탄화시켜 도전성 폴리이미드 탄화층(25)을 형성한다. 상기 폴리이미드의 소성에서 350도 이하의 온도로 소성하는 경우 아르곤 이온을 이용한 폴리이미드 탄화에 시간이 많이 필요하므로 소성 온도를 350도 이상으로 하는 것이 바람직하다. 상기 폴리이미드 탄화층(25)의 형성으로 폴리이미드의 완충 작용과 함께 공통 전극 역할을 할 도전층이 동시에 만족된다.Next, as shown in FIG. 3B, the coated polyimide coating 23 is baked in a nitrogen atmosphere at a temperature of 350 degrees or more for about 3 hours to harden the applied polyimide coating 23, and the baked The polyimide coating 23 is irradiated with argon ions having an energy of about 100 KeV to carbonize the upper portion of the polyimide coating 23 to form a conductive polyimide carbide layer 25. When firing at a temperature of 350 degrees or less in the firing of the polyimide, since the time required for polyimide carbonization using argon ions is preferable, the firing temperature is preferably 350 degrees or more. The formation of the polyimide carbide layer 25 simultaneously satisfies the conductive layer that will act as a common electrode with the buffering effect of the polyimide.

그 다음, 도 3c에 도시된 바와 같이 하판 공정의 잔여 공정을 완료한 후 상기 폴리이미드 탄화층(25) 및 폴리이미드 도포물(23)에 스페이서를 삽입한다. 이 경우, 일반적으로 스페이서의 장착 공정이 300도 이상의 고온에서 실시되기 때문에 상기 도전성 폴리이미드 탄화층(25) 및 폴리이미드 도포물(23)은 충분한 연성을 가지게 되며, 연성을 가지는 폴리이미드 구조물의 상부에 스페이서(26)를 위치시키고 압박하여 그 일부가 매립되도록 한다. 즉, 도전성 폴리이미드 탄화층(25) 상부에 기 제작된 스페이서(26)를 위치시킨 후 압박하면, 고온에서 연화된 도전성 폴리이미드 탄화층(25)은 스페이서(26) 주위에 밀착되며 폴리이미드 도포물(23) 내부로 매립되어 들어가게 되므로 스페이스(26)와의 전극 접촉이 좋아지게 된다.Then, spacers are inserted into the polyimide carbide layer 25 and the polyimide coating 23 after the remaining process of the lower plate process is completed, as shown in FIG. 3C. In this case, the conductive polyimide carbide layer 25 and the polyimide coating 23 will have sufficient ductility because the spacer mounting process is generally performed at a high temperature of 300 degrees or more. The spacer 26 is placed in and pressed against it so that a part thereof is buried. That is, when the prepared spacer 26 is placed on the conductive polyimide carbide layer 25 and pressed, the conductive polyimide carbide layer 25 softened at a high temperature is closely adhered to the spacer 26 and coated with polyimide. Since the water 23 is embedded in the water 23, the electrode contact with the space 26 is improved.

이후, 온도가 내려가면서 폴리이미드 도포물(23) 및 폴리이미드 탄화층(25)은 경화되므로 폴리이미드 특유의 완충성을 제공하고, 공통 전극의 역할을 하면서 스페이서(26)를 지지하게 된다.Thereafter, as the temperature decreases, the polyimide coating 23 and the polyimide carbide layer 25 are cured, thereby providing a buffer characteristic peculiar to polyimide, and supporting the spacer 26 while serving as a common electrode.

전술한 바와 같이 형성된 구조물은 사진 식각 공정이 필요 없기 때문에 공정이 대단히 간소화된다.The structure formed as described above does not require a photolithography process, which greatly simplifies the process.

상기한 바와 같이 본 발명 전계 방출 소자 및 제조 방법은 폴리이미드를 도포한 후 이온 조사를 통해 폴리이미드 표면에 도전층을 형성하도록 한 다음 스페이서를 고온에서 연화된 상기 폴리이미드 도포물 및 표면 도전층에 압박 매립하여 장착함으로써 사진 식각 공정이나 다중 층 형성 공정을 하나의 막으로 대체할 수 있어 공정을 간소화하며 스페이서와 공통전극의 접속성을 개선하는 효과가 있다.As described above, the field emission device and the manufacturing method of the present invention apply a polyimide to form a conductive layer on the surface of the polyimide through ion irradiation, and then apply a spacer to the polyimide coating and the surface conductive layer softened at a high temperature. By embedding under pressure, the photolithography process or the multi-layer forming process can be replaced by a single film, which simplifies the process and improves the connection between the spacer and the common electrode.

Claims (4)

전계 방출 소자의 하판 상에 형성된 폴리이미드 구조물과; 상기 폴리이미드 구조물 외부 전면에 형성된 도전성 폴리이미드 탄화층과; 상기 도전성 폴리이미드 탄화층 및 도전성 폴리이미드 구조물의 상부 일부에 일부분이 매립된 스페이서를 포함하는 것을 특징으로 하는 전계 방출 소자.A polyimide structure formed on the bottom plate of the field emission device; A conductive polyimide carbide layer formed on the entire outer surface of the polyimide structure; And a spacer having a portion embedded in an upper portion of the conductive polyimide carbide layer and the conductive polyimide structure. 유리 기판 상부에 형성된 전계 방출 소자 하판 상의 스페이서 형성부에 폴리이미드 도포물을 디스펜서를 이용하여 도포하는 단계와; 상기 도포된 폴리이미드 도포물을 고온에서 소성한 후, 이온 조사를 통해 상기 폴리이미드 도포물 외부 전면에 도전성 탄화층을 형성하는 단계와; 고온에서 상기 도전성 폴리이미드 탄화층 및 폴리이미드 도포물을 연화한 후 스페이서를 삽입하여 그 일부가 매립되도록 하는 단계를 포함하는 것을 특징으로 하는 전계 방출 소자 제조 방법.Applying a polyimide coating material using a dispenser to the spacer formation portion on the bottom plate of the field emission device formed on the glass substrate; Baking the applied polyimide coating at a high temperature, and then forming a conductive carbonization layer on the entire outer surface of the polyimide coating through ion irradiation; And softening the conductive polyimide carbide layer and the polyimide coating at a high temperature so as to insert a spacer to bury a portion thereof. 제 2항에 있어서, 상기 폴리이미드 도포물을 소성하는 단계는 질소 분위기에서 350도 이상의 온도로 3시간동안 실시하는 것을 특징으로 하는 전계 방출 소자 제조 방법.The method of claim 2, wherein the firing of the polyimide coating material is performed at a temperature of 350 degrees or higher for 3 hours in a nitrogen atmosphere. 제 2항에 있어서, 상기 이온 조사는 100keV의 에너지를 가지는 아르곤 이온을 이용하는 것을 특징으로 하는 전계 방출 소자 제조 방법.The method of manufacturing a field emission device according to claim 2, wherein the ion irradiation uses argon ions having an energy of 100 keV.