KR20040065335A - 시모스 이미지센서의 제조방법 - Google Patents

시모스 이미지센서의 제조방법 Download PDF

Info

Publication number
KR20040065335A
KR20040065335A KR1020030002193A KR20030002193A KR20040065335A KR 20040065335 A KR20040065335 A KR 20040065335A KR 1020030002193 A KR1020030002193 A KR 1020030002193A KR 20030002193 A KR20030002193 A KR 20030002193A KR 20040065335 A KR20040065335 A KR 20040065335A
Authority
KR
South Korea
Prior art keywords
film
ion implantation
substrate
image sensor
forming
Prior art date
Application number
KR1020030002193A
Other languages
English (en)
Other versions
KR100461973B1 (ko
Inventor
홍희정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0002193A priority Critical patent/KR100461973B1/ko
Publication of KR20040065335A publication Critical patent/KR20040065335A/ko
Application granted granted Critical
Publication of KR100461973B1 publication Critical patent/KR100461973B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60P—VEHICLES ADAPTED FOR LOAD TRANSPORTATION OR TO TRANSPORT, TO CARRY, OR TO COMPRISE SPECIAL LOADS OR OBJECTS
    • B60P1/00—Vehicles predominantly for transporting loads and modified to facilitate loading, consolidating the load, or unloading
    • B60P1/04—Vehicles predominantly for transporting loads and modified to facilitate loading, consolidating the load, or unloading with a tipping movement of load-transporting element
    • B60P1/26—Means for controlling movement of tailboards or sideboards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60J—WINDOWS, WINDSCREENS, NON-FIXED ROOFS, DOORS, OR SIMILAR DEVICES FOR VEHICLES; REMOVABLE EXTERNAL PROTECTIVE COVERINGS SPECIALLY ADAPTED FOR VEHICLES
    • B60J5/00—Doors
    • B60J5/10—Doors arranged at the vehicle rear
    • B60J5/108—Doors arranged at the vehicle rear for load transporting vehicles or public transport, e.g. lorries, trucks, buses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60P—VEHICLES ADAPTED FOR LOAD TRANSPORTATION OR TO TRANSPORT, TO CARRY, OR TO COMPRISE SPECIAL LOADS OR OBJECTS
    • B60P7/00—Securing or covering of load on vehicles
    • B60P7/02—Covering of load
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60P—VEHICLES ADAPTED FOR LOAD TRANSPORTATION OR TO TRANSPORT, TO CARRY, OR TO COMPRISE SPECIAL LOADS OR OBJECTS
    • B60P3/00—Vehicles adapted to transport, to carry or to comprise special loads or objects
    • B60P3/20—Refrigerated goods vehicles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2200/00—Type of vehicle
    • B60Y2200/10—Road Vehicles
    • B60Y2200/14—Trucks; Load vehicles, Busses

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Transportation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 트렌치 소자분리막의 측벽 및 하부의 기판내에 형성되어 크로스 토크 및 누설전류를 감소시키는 기능을 하는 채널스톱 이온주입영역을 형성함에 있어, 고집적화에 대응하는 좁은 폭에서도 고에너지 이온주입공정을 적용가능케 한 방법에 관한 것이다. 특히, 본 발명은 아이-라인(I-line) 스텝퍼를 사용하는 경우에도 자외선(Deep UV) 스텝퍼를 사용하는 경우와 동등한 해상도를 얻을 수 있도록 자기정렬마스크를 사용한 이온주입공정을 적용하여 공정의 안정화를 이룬 것이다.

Description

시모스 이미지센서의 제조방법{Method for fabricating CMOS image sensor}
본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 고집적화에 따른 좁은 폭에서도 고에너지 이온주입공정을 이용한 채널스톱 이온주입영역을 형성하여 인접픽셀간의 누화현상이나 누설전류 등을 감소시킨 발명이다. 또한, 본 발명은 사진공정에서 아이-라인(I-line) 스텝퍼(stepper)를 사용하는 경우에도, 자외선(Deep Ultra Violet) 스텝퍼를 사용하는 경우와 동등한 해상도를 얻을 수 있도록 자기정렬마스크를 사용함으로써 오버레이 마진이 적은 경우에도 공정의 안정화를 이룬 발명이다.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드와, 포토다이오드(PD)에서 모아진 광전하를 플로팅확산영역(FD) 으로 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(FD)를 리셋시키기 위한 리셋 트랜지스터 (Rx)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(Dx), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(Sx)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다.
도1b는 도1a에 도시된 이미지센서의 단위화소에서 포토다이오드와 트랜스퍼 트랜지스터(Tx)를 중심으로 그 단면구조를 도시한 도면으로, 포토다이오드를 구성하는 4개의 트랜지스터 중에서 트랜스퍼 트랜지스터의 게이트 전극만 도시하였으며나머지 트랜지스터들은 도시하지 않았다.
이러한 점을 참조하면 설명하면 먼저, p형 반도체 기판(10) 상에 에피택셜 성장된 p형 에피층(11)이 형성되어 있으며, p형 에피층(11)의 상부에는 활성영역과 필드영역을 정의하는 필드산화막(12)이 트렌치 구조를 이용하여 형성되어 있다.
이와같은 트렌치 구조의 필드산화막(12) 하부에는 채널스톱 이온주입영역(13)이 형성되어 있으며, 활성영역에는 트랜스퍼 트랜지스터의 게이트 전극(14)과 그 측벽에 형성된 스페이서(15)가 도시되어 있다.
p/n/p형 포토다이오드를 구성하는 p형 이온주입영역(16)은 p형 에피층(11)의 표면으로부터 일정깊이에 형성되어 있으며, p형 이온주입영역(16)의 하부에는 상기 p형 이온주입영역(16)과 접하며 일정깊이를 갖는 고농도의 제 1 n형 이온주입영역(17)이 형성되어 있으며, 고농도의 제 1 n형 이온주입영역(17)의 하부에는 제 1 n형 이온주입영역(17)과 접하며 저농도의 제 2 n형 이온주입영역(18)이 일정깊이에 형성되어 있다.
이와 같이, 반도체 기판 표면근처에 형성된 p형 이온주입영역(16)과 그 하부에 위치한 제 1 n형 이온주입영역(17), 제 2 n형 이온주입영역(18) 그리고 p형 에피층(11)이 pn 접합을 이루면서 p/n/p포토다이오드 역할을 하게 된다.
n형 이온주입영역을 하나로 형성하는 것보다 도1b에 도시된 바와 같이 농도가 다른 2개의 n형 이온주입영역(17, 18)으로 형성하게 되면, 광전하의 터널링 효율을 높일 수 있어 이미지센서의 효율을 증가시킬 수 있다. 이에 대해선 본 출원인이 2000년 9월 21일자에 출원된 특허출원(출원번호 10-2000-0055500)에 상세히 설명되어 있으므로 상술하지 않는다.
여기서 도1b에 도시된 필드산화막(12)은 0.3 ∼ 0.4㎛의 깊이를 갖게 형성되어 있으며 필드산화막(12)의 폭은 대략 0.2 ∼ 0.3㎛정도이다. 또한, 포토다이오드를 이루는 pn 접합의 깊이(A)는 대략적으로 0.8 ∼ 1.0㎛의 깊이를 갖는다.
이미지센서가 장착되는 각종 기기들이 점차로 소형화되어 감에 따라 이미지센서 역시 소형화되어 가는 추세인데, 이와같이 소형화된 이미지센서에서는 인접픽셀간의 전기적 절연이 중요한 이슈로 부각되고 있다.
이는 도1b에 도시된 바와같이 채널스톱 이온주입영역(13)이 형성된 깊이가 포토다이오드의 pn 정션의 깊이보다 얕기 때문에, 인접픽셀간에 발생하는 누화현상(cross talk)이나 누설전류등을 제대로 방지하지 못하고 있기 때문이다.
이러한 단점을 방지하기 위해서는 채널스톱 이온주입영역(13)을 기판 깊숙히 형성하여야만 하는데 먼저, LOCOS(Local Oxidation of Silicon) 방법을 이용하여 이러한 채널스톱 이온주입영역을 형성하는 방법을 고려해 볼 수 있다.
LOCOS 방법을 이용할 경우에는, 필드산화막을 3000 ∼ 4000Å 정도 열산화시켜 형성한 뒤에 채널스톱 이온주입을 위한 마스크공정과 이온주입공정을 차례로 진행하게 되면 기판 깊숙히 형성된 채널스톱 이온주입영역을 얻을 수 있다.
하지만, 잘 알려진 바와같이 LOCOS 공정을 이용한 소자는 STI(Shallow Trench Isolation) 공정을 이용한 소자에 비해 집적도가 현저히 떨어지기 때문에 현재의 미세화된 이미지센서 제조공정에는 적합치 않은 단점이 있다.
다음으로 STI 공정을 이용하는 경우를 살펴보면, STI 공정을 이용하여 기판깊숙히 채널스톱 이온주입영역을 형성하기 위해서는, 고에너지 이온주입공정을 이용하여야 하는데, 고에너지 이온주입공정에서 이온주입마스크로 사용되는 감광막의 두께는 2㎛ 이상이 되어야 선택적 이온주입이 가능하다.
하지만, 감광막의 두께가 2㎛ 이상인 경우에는 감광막 마스크 패턴 형성시, 트렌치 구조의 바닥이나 측벽에 찌꺼기(residue)가 남을 수 있는 단점이 있으며, 또한 오버레이 마진(overlay margin)이 매우 부족해지는 단점이 있다.
또 다른 단점으로, 감광막의 두께가 1㎛ 이상일 경우에는 패턴형성을 위한 사진장비로 Deep UV(Ultra Violet) 스텝퍼(stepper)를 사용할 수 없고, 아이-라인(I-line) 스텝퍼(stepper)를 사용할 수 밖에 없다.
그런데, 아이라인 스텝퍼로는 0.2 내지 0.3㎛의 최소 회로선폭을 구현해 낼수 없기 때문에 0.18㎛급의 고 집적화 이미지센서에는 적용이 불가능한 단점이 있었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 이미지센서의 고집적화에 대응하는 좁은 폭에서도 고 에너지 이온주입공정을 이용한 채널스톱 이온주입영역 형성을 가능케한 시모스 이미지센서의 제조방법과, 자기정렬된 이온주입마스크를 사용함으로써, 아이라인 스텝퍼를 사용한 경우에도 Deep UV 스텝퍼를 사용한 것과 동일한 해상도를 갖는 시모스 이미지센서의 제조방법을 제공함을 그 목적으로 한다.
도1a은 1개의 포토다이오드와 4개의 트랜지스터로 구성된 이미지센서의 단위화소의 구성을 도시한 회로도,
도1b는 도1a에 도시된 회로도에서 포토다이오드와 트랜스퍼 트랜지스터를 중심으로 단위화소의 단면구조를 도시한 단면도,
도2a 내지 도2d는 본 발명의 제 1 실시예에 따른 시모스 이미지센서에서 트렌치 소자분리공정의 순서를 도시한 공정순서도,
도3a 내지 도3c는 본 발명의 제 2 실시예에 따른 시모스 이미지센서에서 트렌치 소자분리공정의 순서를 도시한 공정순서도,
도4a 내지 도4c는 본 발명의 제 3 실시예에 따른 시모스 이미지센서에서 트렌치 소자분리공정의 순서를 도시한 공정순서도,
도5a 내지 도5c는 본 발명의 제 4 실시예에 따른 시모스 이미지센서에서 트렌치 소자분리공정의 순서를 도시한 공정순서도,
도6a 내지 도6c는 본 발명의 제 5 실시예에 따른 시모스 이미지센서에서 트렌치 소자분리공정의 순서를 도시한 공정순서도,
도7은 본 발명에 따라 형성된 시모스 이미지센서에서 포토다이오드와 트랜스퍼 트랜지스터를 중심으로 단위화소의 단면구조를 도시한 단면도.
*도면의 주요부분에 대한 부호의 설명*
20 : p형 기판 21 : p형 에피층
22 : 버퍼산화막 23 : 패드질화막
24 : 반사방지막 25 : 제 1 감광막
26 : 제 2 감광막 27 : 채널스톱 이온주입영역
28 : 트렌치 구조
상기한 목적을 달성하기 위한 본 발명은, 기판내에 형성된 포토다이오드용 도핑영역과, 상기 포토다이오용 도핑영역에 인접하여 형성된 소자분리막과, 상기 소자분리막 하부의 상기 기판내에서 상기 포토다이오용 도핑영역보다 깊게 형성된 채널스톱 이온주입영역을 포함하는 이미지센서의 제조방법에 있어서, 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 제 1 오픈부를 갖는 제 1 감광막 패턴을 형성하는 단계; 상기 제 1 감광막 패턴을 마스크로 하여 상기 기판의 표면이 드러나도록 상기 절연막을 식각하는 단계; 상기 제 1 오픈부와 오버랩되며 상기 제 1 오픈부보다 큰 폭의 제 2 오픈부를 갖는 제 2 감광막 패턴을 형성하는 단계; 이온주입에 의해 상기 기판 내부에 상기 채널스톱 이온주입영역을 형성하는 단계; 노출된 상기 기판을 일부 식각하여 트렌치를 형성하는 단계; 및 상기 트렌치내에 상기 소자분리막용 절연물을 매립하는 단계를 포함하여 이루어진다.
또한, 본 발명은 기판내에 형성된 포토다이오드용 도핑영역과, 상기 포토다이오용 도핑영역에 인접하여 형성된 소자분리막과, 상기 소자분리막 하부의 상기 기판내에서 상기 포토다이오용 도핑영역보다 깊게 형성된 채널스톱 이온주입영역을 포함하는 이미지센서의 제조방법에 있어서, 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 제 1 오픈부를 갖는 제 1 감광막 패턴을 형성하는 단계; 상기 제 1 감광막 패턴을 마스크로 하여 상기 기판의 표면이 드러나도록 상기 절연막을 식각하는 단계; 노출된 상기 기판을 일부 식각하여 트렌치를 형성하는 단계; 상기 제 1 오픈부와 오버랩되며 상기 제 1 오픈부보다 큰 폭의 제 2 오픈부를 갖는 제 2 감광막 패턴을 형성하는 단계; 이온주입에 의해 상기 기판 내부에 상기 채널스톱 이온주입영역을 형성하는 단계; 및 상기 트렌치내에 상기 소자분리막용 절연물을 매립하는 단계를 포함하여 이루어진다.
본 발명은 자기정렬된 이온주입 마스크를 사용하여 이온주입공정을 진행함으로써 아이라인 스텝퍼를 사용하는 경우에도 Deep UV 스텝퍼를 사용한 것과 동일한 해상도를 얻을 수 있어, 이를 이용한 트렌치 구조의 소자분리막을 형성하여 인접픽셀간의 누화현상이나 누설전류 특성을 향상시킨 발명이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2a 내지 도2d는 본 발명의 제 1 실시예에 따른 이미지센서의 트렌치 소자분리막 형성공정을 도시한 공정순서도로서 이를 참조하여 본 발명을 설명한다.
먼저, 도2a에 도시된 바와 같이 고농도의 p형 기판(20)상에 저농도의 p형 에피층(21)을 에피택셜 성장시킨다. 이와같이 p형 에피층(21)을 사용하는 이유는 첫째, 저농도의 p형 에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있기 때문이며. 둘째로는 p형 에피층(21)의 하부에 고농도의 p+기판(20)을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.
다음으로 p형 에피층(21) 상에 버퍼산화막(22)과 패드질화막(23)을 차례로 형성한다. 패드질화막(23)으로는 SiN을 사용하며, 1000 ∼ 2000Å의 두께를 갖도록 형성한다. 소자의 특성변경이나 스트레스 완하 등을 위해서는 패드질화막(23)으로 사용된 SiN 대신에 SiC 또는 SiLK와 같은 저유전율 유기절연막을 사용할 수도 있다.
이어서, 패드질화막(23) 상에 반사방지막(24)을 600Å 정도의 두께로 형성하고 반사방지막(24) 상에 제 1 감광막(Photo Resist)(25)을 도포하는데, 제 1 감광막(25)은 사진장비의 해상도(resolution) 확보가 가능한한 가장 두껍게 도포한다. 이는 후속 이온주입공정에서 제 1 감광막(25)이 자기정렬(Self-aligned) 마스크 역할을 하기 때문이며 바람직하게는 0.8㎛ 정도로 한다.
이와 같이 제 1 감광막(25)을 도포한 후에, 트렌치 구조를 형성하기 위한 STI 마스킹(masking) 공정을 진행하여 제 1 감광막(25)의 소정부분을 제거한다. 이때, 제 1 감광막(25)은 그 두께가 0.8㎛ 정도이므로 STI 마스킹 공정에서 Deep UV 스텝퍼를 사용할 수 있다. 이와같은 이유로 제 1 감광막을 패터닝하는 STI 마스킹 공정에서는 회로선폭이 0.2 ∼ 0.3㎛인 패턴형성이 가능하다.
다음으로, 도2a에 도시된 바와같이 트렌치 구조가 형성될 에피층(21) 표면을 오픈시키기 위하여, 상기 반사방지막(24)과 패드질화막(23) 및 버퍼산화막(22)의소정부분을 제거하여 에피층(21)의 표면을 오픈시킨다.
패드질화막(23)과 버퍼산화막(22)을 식각하는 공정후에, 남아있는 제 1 감광막(25)은 많이 남아있을수록 후속공정에서 유용하게 사용될 수 있으며, 식각공정 후 남아있는 제 1 감광막(25)은 그 두께가 0.6㎛ 이상이 되도록 식각공정의 조건을 조절할 수 있다.
일반적인 STI 형성공정에서는 STI 마스킹 공정이후에 건식식각, 습식식각 또는 이온주입공정 등을 이용하여 굳어진 감광막을 제거하는 PR(Photo Resist) ashing 공정이 수행되지만, 본 발명의 제 1 실시예에서는 PR Ashing 공정이 수행되지 않는다.
다음으로 도2b에 도시된 바와 같이, 이온주입 마스킹 공정에 사용되는 제 2 감광막(26)을 제 1 감광막(25) 상에 형성한다. 이온주입 마스킹에 사용되는 제 2 감광막(26)은 너무 두꺼우거나 너무 얇아도 좋지않은데, 제 2 감광막(26)이 너무 두꺼울 경우에는 STI 마스킹 공정으로 형성된 패턴사이에 찌꺼기가 남을 우려가 있으며, 너무 얇을 경우에는 후속 이온주입공정에서 마진(margin)이 부족해 질 수 있기때문이다. 바람직하게 제 2 감광막(26)은 1 ∼2 ㎛의 두께를 갖는다.
여기서, 제 2 감광막(26)은 아이라인 스텝퍼를 사용하여 현상기 때문에 1㎛ 이상의 두께를 가져도 되나, 2㎛ 이상의 두께인 경우라면 찌꺼기가 발생할 수도 있기 때문에 1 ∼2 ㎛의 두께를 갖는 것이 바람직하다.
전술한 바와같이, 제 2 감광막(26)은 아이라인 스텝퍼를 사용하여 현상되어 소정부분이 제거되는데, 도2b에 도시된 바와 같이 제 1 감광막(25) 보다 넓은 폭을갖도록 소정부분이 제거된다.
다음으로 도2b에 도시된 바와 같이 보론(B11)을 소스(source)로 하여 채널스톱 이온주입영역(27) 형성을 위한 이온주입공정이 수행된다. 이온주입공정시에는, 이온주입마스크로 사용된 제 2 감광막(26)이외에도 제 1 감광막(25) 및 패드질화막(23)과 버퍼산화막(22)이 자기정렬된 이온주입마스크 역할을 하여 오버레이 마진이 부족한 경우에도 안정적으로 채널스톱 이온주입영역(27)을 형성할 수 있게 한다.
이때, 사용되는 이온주입에너지는 250 ∼ 350KeV 의 고에너지이며, 이와같은 고에너지 이온주입을 이용하기 때문에 기판 표면으로부터 약 0.8 ∼ 1.5㎛ 정도의 깊이에 채널스톱 이온주입영역을 형성할 수 있어 인접 픽셀간의 누화현상이나 누설전류를 방지할 수 있게 된다.
다음으로 도2c에 도시된 바와같이 제 2 감광막(26), 제 1 감광막(25) 및 반사방지막(24)을 제거하는 Ashing 공정을 수행한 뒤에, 패드질화막(23)을 식각마스크로하여 p형 에피층(21)의 소정부분을 식각하는 STI 식각공정을 진행하여 트렌치 구조(28)를 형성한다. 트렌치 구조(28)의 깊이는 0.3 ∼ 0.4㎛ 정도이므로, 트렌치 구조의 하부에는 채널스톱 이온주입영역(27)이 형성되어 있다.
이어서, 도2d에 도시된 바와같이 필드산화막(29)으로 트렌치구조(28)를 갭-필(gap-fill) 하는 공정을 진행하고 상기 필드산화막(29)에 대한 어닐공정을 수행하여 필드산화막의 특성을 원하는 방형으로 조정한다.
이후에 갭필된 필드산화막(29)을 화학기계연마(Chemical Mechanical Polishing : CMP)하여 평탄화시킨 후, 패드질화막(23)을 제거하면 STI 공정에 의한 소자분리막 형성이 완성된다.
다음으로 도3a 내지 도3c를 참조하여 본 발명의 제 2 실시예에 대해 설명한다. 본 발명의 제 2 실시예는 본 발명의 제 1 실시예에 따른 소자분리막 형성공정에서 도2b에 도시된 이온주입공정과 도2c에 도시된 트렌치 구조를 형성하기 위한 STI 식각공정의 순서를 바꾸어서 소자분리막을 형성한 것이다.
이러한 점을 참조하여 본 발명의 제 2 실시예를 설명하면 먼저, 도3a에 도시된 바와같이 p형 기판(20)상에 형성된 p형 에피층(21)을 형성하고 p형 에피층(21) 상에 버퍼산화막(22), 패드질화막(23), 반사방지막(24), 제 1 감광막(25)을 차례로 형성한 후에 UV 스텝퍼를 이용한 마스킹 공정을 수행하여 제 1 감광막(25)의 소정부분을 제거한다.
이후에 트렌치 구조가 형성될 에피층(21) 표면을 오픈시키기 위하여, 상기 반사방지막(24)과 패드질화막(23) 및 버퍼산화막(22)의 소정부분을 제거하여 에피층(21)의 표면을 오픈시킨다.
이후에 도3b에 도시된 바와같이, 제 1 감광막(25)을 식각배리어로 하여 p형 에피층(21)의 소정부분을 식각하는 STI 식각공정을 진행하여 트렌치 구조(28)를 형성한다.
이어서 도3c에 도시된 바와 같이 제 1 감광막(25) 상에 제 2 감광막(26)을 형성하고 아이라인 스텝퍼를 이용한 이온주입 마스킹 공정을 수행하여 제 2감광막(26)의 소정부분을 제거한다. 이때 제 2 감광막(26)은 아이라인 스텝퍼를 사용하여 사진공정이 진행되기 때문에 제 1 감광막(25) 보다는 넓은 폭을 갖게 패터닝된다.
이후에 보론(B11)을 소스로 하는 고에너지 이온주입공정을 진행하여 트렌치 구조의 하부에 형성되는 채널스톱 이온주입영역(27)을 형성한다. 다음으로 제 2 감광막(26)과 제 1 감광막(25) 및 반사방지막(24)을 제거하는 Aashing 공정을 수행한 후에 트렌치 구조를 절연막으로 갭-필하는 공정을 수행한다. 이후의 공정은 제 1 실시예와 같다. 본 발명의 제 2 실시예에서는 트렌치 식각을 먼저 수행한 뒤에, 이온주입공정이 진행되므로 이온주입에너지가 제 1 실시예보다 감소할 수 있는 장점이 있다.
다음으로 도4a 내지 도4e를 참조하여 본 발명의 제 3 실시예에 대해 설명한다. 본 발명의 제 3 실시예에서는 패드질화막의 두께를 두껍게 형성하여 제 2 감광막과 패드질화막을 이온주입마스크로 사용하는 것이 특징이다.
먼저, 도4a에 도시된 바와같이 p형 기판(20)상에 형성된 p형 에피층(21)을 형성하고 p형 에피층(21) 상에 버퍼산화막(22), 패드질화막(23)을 차례로 형성한다. 이때 패드질화막(23)을 형성하는 물질로는 SiN 대신에 SiC 또는 SiLK와 같은 저유전율 유기절연막을 사용할 수도 있는데, 그 두께를 수 ㎛ 정도로 두껍게 형성한다. 그 이유는 두꺼운 패드질화막이 이온주입공정 진행시에 자기정렬 마스크 역할을 하게하기 위해서이다.
다음으로 패드질화막(23) 상에 반사방지막(24), 제 1 감광막(25)을 차례로 형성한 후에 UV 스텝퍼를 이용한 마스킹 공정을 수행하여 제 1 감광막(25)의 소정부분을 제거한다. 이후에 트렌치 구조가 형성될 에피층(21) 표면을 오픈시키기 위하여, 상기 반사방지막(24)과 패드질화막(23) 및 버퍼산화막(22)의 소정부분을 제거하여 에피층(21)의 표면을 오픈시킨다.
이어서 제 1 감광막(25)을 제거하는 PR ashing 공정을 진행한다. 본 발명의 제 3 실시예에서는 제 1 감광막(25)이 사진공정 이후에 제거되며, 이온주입공정에서 자기정렬마스크 역할을 하는 것은 두꺼워진 패드질화막(23)과 제 2 감광막이 담당한다.
이와같이 제 1 감광막(25)이 제거된 이후에, 도4b에 도시된 바와 같이 패드질화막(23)을 식각배리어(barrier)로 하여 에피층(21)의 소정부분을 제거하여 트렌치 구조(28)를 형성하는 STI 식각공정을 진행한다.
이후에 도4c에 도시된 바와 같이 제 2 감광막(26)을 패드질화막(23) 상에 형성한다. 제 2 감광막(26)은 채널스톱 이온주입영역(27) 형성을 위한 이온주입마스킹 공정에 이용되며 아이라인 스텝퍼를 이용하여 제 2 감광막(26)의 소정부분이 제거된 패턴이 형성된다.
이후에 제 2 감광막(26)과 패드질화막(23)을 이온주입 마스크로 하고 보론(B11)을 소스로 하는 고 에너지 이온주입공정이 진행된다. 이때의 이온주입에너지는 STI 식각이 선행되어 있으므로 본 발명의 제 1 실시예보다는 감소시킬 수 있다.
보론을 소스로 하는 고에너지 이온주입공정에서 이온주입마스크로 사용되는 제 2 감광막(26)이외에도 두꺼워진 패드질화막(23)이 자기정렬된 이온주입 마스크 역할을 하게 되므로 아이라인 스텝퍼를 사용하여 이온주입 마스크로 사용된 제 2 감광막을 패턴시키더라도 Deep UV 스텝퍼를 사용한 경우와 동일한 해상도를 얻을 수 있다.
이와 같이 채널스톱 이온주입영역(27)을 형성한 이후에 제 2 감광막(26)을 제거하는 PR ashing 공정을 진행하고, 트렌치 구조를 절연막으로 갭필하는 공정을 수행한다. 이후의 공정은 본 발명의 제 1 실시예와 동일하므로 상술하지 않는다.
다음으로 도5a 내지 도5c를 참조하여 본 발명의 제 4 실시예에 대해 설명한다. 본 발명의 제 4 실시예에서는 트렌치 구조를 절연막으로 갭필하고 평탄화공정을 수행하기 전에 채널스톱 이온주입영역을 형성하기 위한 고에너지 이온주입공정이 진행된다.
도5a 내지 도5c를 참조하면 먼저, 도5a에 도시된 바와 같이 p형 기판(20)상에 형성된 p형 에피층(21)을 형성하고 p형 에피층(21) 상에 버퍼산화막(22), 패드질화막(23)을 차례로 형성한다. 이때 패드질화막(23)을 형성하는 물질로는 SiN 대신에 SiC 또는 SiLK와 같은 저유전율 유기절연막을 사용할 수도 있는데, 그 두께를 수 ㎛ 정도로 두껍게 형성한다. 그 이유는 두꺼운 패드질화막이 이온주입공정 진행시에 자기정렬 마스크 역할을 하게하기 위해서이다.
다음으로 패드질화막(23) 상에 반사방지막(24), 제 1 감광막(25)을 차례로형성한 후에 UV 스텝퍼를 이용한 마스킹 공정을 수행하여 제 1 감광막(25)의 소정부분을 제거한다. 이후에 트렌치 구조가 형성될 에피층(21) 표면을 오픈시키기 위하여, 상기 반사방지막(24)과 패드질화막(23) 및 버퍼산화막(22)의 소정부분을 제거하여 에피층(21)의 표면을 오픈시킨다.
이어서 제 1 감광막(25)을 제거하는 PR ashing 공정을 진행한다. 본 발명의 제 4 실시예에서는 제 1 감광막(25)이 사진공정 이후에 제거되며, 이온주입공정에서 자기정렬마스크 역할을 하는 것은 두꺼워진 패드질화막(23)이 담당하게 된다.
이와같이 제 1 감광막(25)이 제거된 이후에, 도5b에 도시된 바와 같이 패드질화막(23)을 식각배리어(barrier)로 하여 에피층(21)의 소정부분을 제거하여 트렌치 구조(28)를 형성하는 STI 식각공정을 진행한다.
이어서 도5c에 도시된 바와같이 트렌치 구조를 절연막(29)으로 갭필하는 공정을 수행한다. 트렌치 구조를 절연막으로 갭필한 이후에 갭필절연막(29)의 특성을 원하는 특성으로 변화시키기 위한 어닐링 공정을 수행한다.
이후에 갭필된 절연막 상에 제 2 감광막(26)을 형성하고 아이라인 스텝퍼를 사용한 사진공정을 진행하여 제 2 감광막(26)의 소정부분이 제거된 패턴을 형성한다.
다음으로 제 2 감광막(26)과 자기정렬된 패드질화막(29)을 이온주입마스크로 하여 채널스톱 이온주입영역(27)을 형성하기 위한 고에너지 이온주입공정을 진행한다. 본 발명의 제 4 실시예에서는 트렌치 구조를 절연막으로 갭필한 이후에 트렌치 구조의 하부에 채널스톱 이온주입영역을 형성하기 위한 이온주입공정이 진행되므로본 발명의 제 1 실시예에서보다 높은 이온주입에너지를 필요로 한다.
이와같이 채널스톱 이온주입영역(27)을 형성한 이후에 제 2 감광막(26)을 제거하는 PR ashing 공정을 진행하고 화학기계연마를 수행하여 절연막(29)을 평탄화시키고 패드질화막(23) 제거하면 트렌치 소자분리막이 완성된다.
다음으로 도6a 내지 도6c를 참조하여 본 발명의 제 5 실시예에 대해 설명한다. 본 발명의 제 5 실시예에서는 트렌치 구조를 절연막으로 갭필하고 화학기계연마를 이용하여 절연막을 평탄화시킨 이후에 제 2 감광막을 이용하여 고에너지 이온주입공정을 진행하여 채널스톱 이온주입영역을 형성한다.
도6a 내지 도6c를 참조하면 먼저, 도6a에 도시된 바와 같이 p형 기판(20)상에 형성된 p형 에피층(21)을 형성하고 p형 에피층(21) 상에 버퍼산화막(22), 패드질화막(23)을 차례로 형성한다. 이때, 패드질화막(23)을 형성하는 물질로는 SiN 대신에 SiC 또는 SiLK와 같은 저유전율 유기절연막을 사용할 수도 있는데, 그 두께를 수 ㎛ 정도로 두껍게 형성한다. 그 이유는 두꺼운 패드질화막이 이온주입공정 진행시에 자기정렬 마스크 역할을 하게하기 위해서이다.
다음으로 패드질화막(23) 상에 반사방지막(24), 제 1 감광막(25)을 차례로 형성한 후에 UV 스텝퍼를 이용한 마스킹 공정을 수행하여 제 1 감광막(25)의 소정부분을 제거한다. 이후에 트렌치 구조가 형성될 에피층(21) 표면을 오픈시키기 위하여, 상기 반사방지막(24)과 패드질화막(23) 및 버퍼산화막(22)의 소정부분을 제거하여 에피층(21)의 표면을 오픈시킨다.
이어서 제 1 감광막(25)을 제거하는 PR ashing 공정을 진행한다. 본 발명의제 5 실시예에서는 제 1 감광막(25)이 사진공정 이후에 제거되며, 이온주입공정에서 자기정렬마스크 역할을 하는 것은 두꺼워진 패드질화막(23)이 담당하게 된다.
이와같이 제 1 감광막(25)이 제거된 이후에, 도5b에 도시된 바와 같이 패드질화막(23)을 식각배리어(barrier)로 하여 에피층(21)의 소정부분을 제거하여 트렌치 구조(28)를 형성하는 STI 식각공정을 진행한다.
이어서 도6c에 도시된 바와같이 트렌치 구조를 절연막(29)으로 갭필하는 공정을 수행한다. 트렌치 구조를 절연막으로 갭필한 이후에 갭필절연막(29)의 특성을 원하는 특성으로 변화시키기 위한 어닐링 공정을 수행한다. 어닐링 공정이후에 상기 패드질화막(23)의 표면이 노출될때까지 상기 갭필절연막(29)을 화학기계연마하여 평탄화시킨다.
이후에 평탄화된 패드질화막(23) 상에 제 2 감광막(26)을 형성하고 아이라인 스텝퍼를 사용한 사진공정을 진행하여 제 2 감광막(26)의 소정부분이 제거된 패턴을 형성한다.
다음으로 제 2 감광막(26)과 자기정렬된 패드질화막(29)을 이온주입마스크로 하여 채널스톱 이온주입영역(27)을 형성하기 위한 고에너지 이온주입공정을 진행한다. 본 발명의 제 5 실시예에서는 트렌치 구조를 절연막으로 갭필한 이후에 트렌치 구조의 하부에 채널스톱 이온주입영역을 형성하기 위한 이온주입공정이 진행되므로 본 발명의 제 1 실시예에서보다 높은 이온주입에너지를 필요로 한다.
이와같이 채널스톱 이온주입영역(27)을 형성한 이후에 제 2 감광막(26)을 제거하는 PR ashing 공정을 진행하고 패드질화막(23)을 제거하면 트렌치 소자분리막이 완성된다.
도7은 본 발명의 일실시예에 따라 형성된 시모스 이미지센서의 단위화소에서 트랜스퍼 트랜지스터와 포토다이오드를 중심으로 그 단면구조를 도시한 단면도로서, p형 반도체 기판(30) 상에 에피택셜 성장된 p형 에피층(31)이 형성되어 있으며, p형 에피층(31)의 상부에는 활성영역과 필드영역을 정의하는 필드산화막(32)이 트렌치 구조를 이용하여 형성되어 있다.
이같은 트렌치 구조의 필드산화막(32) 하부에는 채널스톱 이온주입영역(33)이 형성되어 있으며, 활성영역에는 트랜스퍼 트랜지스터의 게이트 전극(34)과 그 측벽에 형성된 스페이서(35)가 도시되어 있다.
p/n/p형 포토다이오드를 구성하는 p형 이온주입영역(36)은 p형 에피층(31)의 표면으로부터 일정깊이에 형성되어 있으며, p형 이온주입영역(36)의 하부에는 상기 p형 이온주입영역(36)과 접하며 일정깊이를 갖는 고농도의 제 1 n형 이온주입영역(37)이 형성되어 있으며, 고농도의 제 1 n형 이온주입영역(37)의 하부에는 제 1 n형 이온주입영역(37)과 접하며 저농도의 제 2 n형 이온주입영역(38)이 일정깊이에 형성되어 있다.
이와 같이, 반도체 기판 표면근처에 형성된 p형 이온주입영역(36)과 그 하부에 위치한 제 1 n형 이온주입영역(37), 제 2 n형 이온주입영역(38) 그리고 p형 에피층(31)이 pn 접합을 이루면서 p/n/p포토다이오드 역할을 하게 된다.
도1b에 도시된 종래기술과 비교하여 보면, 채널스톱 이온주입영역의 깊이가 0.8 ∼ 1.5㎛ 정도로 깊어졌기 때문에 인접셀간의 누화현상이나 누설전류 등을 감소시킬 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명을 이미지센서의 제조에 적용하게 되면 인접 셀 간의 누화현상이나 누설전류등을 감소시켜 이미지센서의 특성을 향상시킬 수 있으며 또한, 사진장비로 아이라인 스텝퍼를 사용한 경우에도 자기정렬된 이온주입마스크를 사용하기 때문에 Deep UV 스텝퍼를 사용한 경우와 동일한 해상도를 얻을 수 있어 제조원가를 감소시킬 수 있는 효과가 있다.

Claims (8)

  1. 기판내에 형성된 포토다이오드용 도핑영역과, 상기 포토다이오용 도핑영역에 인접하여 형성된 소자분리막과, 상기 소자분리막 하부의 상기 기판내에서 상기 포토다이오용 도핑영역보다 깊게 형성된 채널스톱 이온주입영역을 포함하는 이미지센서의 제조방법에 있어서,
    기판 상에 절연막을 형성하는 단계;
    상기 절연막 상에 제 1 오픈부를 갖는 제 1 감광막 패턴을 형성하는 단계;
    상기 제 1 감광막 패턴을 마스크로 하여 상기 기판의 표면이 드러나도록 상기 절연막을 식각하는 단계;
    상기 제 1 오픈부와 오버랩되며 상기 제 1 오픈부보다 큰 폭의 제 2 오픈부를 갖는 제 2 감광막 패턴을 형성하는 단계;
    이온주입에 의해 상기 기판 내부에 상기 채널스톱 이온주입영역을 형성하는 단계;
    노출된 상기 기판을 일부 식각하여 트렌치를 형성하는 단계; 및
    상기 트렌치내에 상기 소자분리막용 절연물을 매립하는 단계
    를 포함하는 시모스 이미지센서의 제조방법.
  2. 기판내에 형성된 포토다이오드용 도핑영역과, 상기 포토다이오용 도핑영역에인접하여 형성된 소자분리막과, 상기 소자분리막 하부의 상기 기판내에서 상기 포토다이오용 도핑영역보다 깊게 형성된 채널스톱 이온주입영역을 포함하는 이미지센서의 제조방법에 있어서,
    기판 상에 절연막을 형성하는 단계;
    상기 절연막 상에 제 1 오픈부를 갖는 제 1 감광막 패턴을 형성하는 단계;
    상기 제 1 감광막 패턴을 마스크로 하여 상기 기판의 표면이 드러나도록 상기 절연막을 식각하는 단계;
    노출된 상기 기판을 일부 식각하여 트렌치를 형성하는 단계;
    상기 제 1 오픈부와 오버랩되며 상기 제 1 오픈부보다 큰 폭의 제 2 오픈부를 갖는 제 2 감광막 패턴을 형성하는 단계;
    이온주입에 의해 상기 기판 내부에 상기 채널스톱 이온주입영역을 형성하는 단계; 및
    상기 트렌치내에 상기 소자분리막용 절연물을 매립하는 단계
    를 포함하는 시모스 이미지센서의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제 1 감광막 패턴을 형성하는 단계는,
    상기 절연막 상에 0.8㎛ 두께의 제 1 감광막을 도포하는 단계; 및
    Deep UV 스텝퍼를 사용하여 0.2 ∼ 0.3㎛의 폭을 갖는 제 1 오픈부를 형성하는 단계
    를 포함하여 이루어지는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제 2 감광막 패턴을 형성하는 단계는,
    상기 제 1 감광막 패턴상에 1.0 ∼ 2.0㎛ 두께의 제 2 감광막을 도포하는 단계; 및
    아이라인 스텝퍼를 사용하여 제 2 오픈부를 형성하는 단계
    를 포함하여 이루어지는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 채널스톱 이온주입영역은 기판표면으로부터 0.8 ∼ 1.5㎛ 의 깊이에 형성되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
  6. 제1항에 있어서,
    상기 이온주입공정은 250 ∼ 350KeV 의 에너지와 보론을 소스로 하여 수행되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
  7. 제1항 또는 제2항에 있어서,
    상기 절연막은,
    버퍼산화막, 패드막, 반사방지막이 차례로 적층되어 형성된 것을 특징으로 하는 시모스 이미지센서의 제조방법.
  8. 제7항에 있어서,
    상기 패드막은 질화막, SiC, SiLK 중 어느 하나인 것을 특징으로 하는 시모스 이미지센서의 제조방법.
KR10-2003-0002193A 2003-01-13 2003-01-13 시모스 이미지센서의 제조방법 KR100461973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0002193A KR100461973B1 (ko) 2003-01-13 2003-01-13 시모스 이미지센서의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0002193A KR100461973B1 (ko) 2003-01-13 2003-01-13 시모스 이미지센서의 제조방법

Publications (2)

Publication Number Publication Date
KR20040065335A true KR20040065335A (ko) 2004-07-22
KR100461973B1 KR100461973B1 (ko) 2004-12-18

Family

ID=37355531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0002193A KR100461973B1 (ko) 2003-01-13 2003-01-13 시모스 이미지센서의 제조방법

Country Status (1)

Country Link
KR (1) KR100461973B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688584B1 (ko) * 2006-01-03 2007-03-02 삼성전자주식회사 시모스 이미지 센서 및 그 센서의 제조방법
KR100741875B1 (ko) * 2004-09-06 2007-07-23 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
US8178937B2 (en) 2008-09-22 2012-05-15 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing the same
US8614113B2 (en) 2010-09-29 2013-12-24 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
KR20140093029A (ko) * 2013-01-17 2014-07-25 삼성전자주식회사 수직 구조 전송 게이트 전극을 갖는 시모스 이미지 센서 및 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837271B1 (ko) 2006-08-10 2008-06-12 삼성전자주식회사 반도체 장치 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741875B1 (ko) * 2004-09-06 2007-07-23 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
KR100688584B1 (ko) * 2006-01-03 2007-03-02 삼성전자주식회사 시모스 이미지 센서 및 그 센서의 제조방법
US8178937B2 (en) 2008-09-22 2012-05-15 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing the same
US8614113B2 (en) 2010-09-29 2013-12-24 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
KR20140093029A (ko) * 2013-01-17 2014-07-25 삼성전자주식회사 수직 구조 전송 게이트 전극을 갖는 시모스 이미지 센서 및 제조방법

Also Published As

Publication number Publication date
KR100461973B1 (ko) 2004-12-18

Similar Documents

Publication Publication Date Title
KR100461975B1 (ko) 이미지센서의 트렌치 소자분리막 형성방법
KR100619396B1 (ko) 시모스 이미지 센서 및 그 제조방법
JP4444596B2 (ja) イメージセンサのハイブリッド素子分離構造の製造方法
KR100461973B1 (ko) 시모스 이미지센서의 제조방법
CN100477245C (zh) Cmos图像传感器及其制造方法
KR20070029369A (ko) 암전류 발생을 억제할 수 있는 이미지센서 제조 방법
KR100748318B1 (ko) 이미지센서 및 그 제조 방법
KR20040059943A (ko) 질화막과 수소어닐공정을 이용하여 암전류를 감소시킨시모스 이미지센서의 제조방법
KR100748324B1 (ko) 이미지센서의 제조 방법
KR100790208B1 (ko) 이미지센서 제조 방법
KR100776151B1 (ko) 고집적 이미지센서 제조 방법
KR100477791B1 (ko) 시모스 이미지 센서의 제조방법
KR100535911B1 (ko) 시모스 이미지 센서 및 그 제조방법
KR100538378B1 (ko) 이미지센서 및 그 제조방법
KR100731099B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR20050062143A (ko) 이미지센서 픽셀영역의 소자분리 방법
KR100790287B1 (ko) 이미지센서 제조 방법
KR20040058689A (ko) 시모스 이미지센서의 제조방법
KR20040058754A (ko) 시모스 이미지센서 및 그 제조방법
KR20040059759A (ko) 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법
KR100535920B1 (ko) 시모스 이미지 센서의 제조방법
KR100748317B1 (ko) 이미지센서의 제조 방법
KR20040058753A (ko) 시모스 이미지센서 및 그 제조방법
KR100644523B1 (ko) 암신호를 감소시킬 수 있는 이미지센서의 제조 방법
KR20040059429A (ko) 시모스 이미지센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee