KR20040059985A - Method for fabricating capacitor in semiconductor device - Google Patents

Abstract

PURPOSE: A method for manufacturing a capacitor of a semiconductor device is provided to be capable of improving leakage current. CONSTITUTION: A conductive layer(22) as a lower electrode is formed on a semiconductor substrate(20). A dielectric film(24) made of SrTiO3 is formed on the conductive layer. An alumina layer(25) is formed on the dielectric film by ALD(Atomic Layer Deposition) using O2 plasma. Then, a conductive layer(26) as an upper electrode is formed on the alumina layer.

Description

반도체 장치의 캐패시터 제조방법{Method for fabricating capacitor in semiconductor device}Method for fabricating capacitor in semiconductor device

본 발명은 반도체 집적회로의 제조방법에 관한 것으로, 특히 반도체 장치의 캐패시터 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor integrated circuit, and more particularly, to a method for manufacturing a capacitor of a semiconductor device.

반도체 소자, 특히 DRAM(Dynamic Random Access Memory)의 반도체 메모리의 집적도가 증가함에 따라 정보 기억을 위한 기본 단위인 메모리 셀의 면적이 급격하게 축소되고 있다.As the degree of integration of semiconductor devices, in particular DRAM (Dynamic Random Access Memory) semiconductor memories, increases, the area of memory cells, which are basic units for information storage, is rapidly being reduced.

이러한 메모리 셀 면적의 축소는 셀 캐패시터의 면적 감소를 수반하여, 센싱 마진과 센싱 속도를 떨어뜨리고, α-입자에 의한 소프트 에러(Soft Error)에 대한 내구성이 저하되는 문제점을 유발하게 된다. 따라서, 제한된 셀 면적에서 충분한 정전용량을 확보할 수 있는 방안이 필요하게 되었다.Such a reduction in the memory cell area is accompanied by a reduction in the area of the cell capacitor, thereby lowering the sensing margin and the sensing speed, and causes a problem that the durability against soft errors caused by α-particles is degraded. Accordingly, there is a need for a method capable of securing sufficient capacitance in a limited cell area.

캐패시터의 정전용량(C)은 하기의 수학식 1과 같이 정의된다.The capacitance C of the capacitor is defined as in Equation 1 below.

C=ε·As/dC = ε · As / d

여기서, ε은 유전률, As는 전극의 유효 표면적, d는 전극간 거리를 각각 나타낸 것이다.Is the dielectric constant, As is the effective surface area of the electrode, and d is the distance between the electrodes.

따라서, 캐패시터의 정전용량을 늘리기 위해서는 전극의 표면적을 넓히거나, 유전체 박막의 두께를 줄이거나, 유전률을 높여야 한다.Therefore, in order to increase the capacitance of the capacitor, it is necessary to increase the surface area of the electrode, reduce the thickness of the dielectric thin film, or increase the dielectric constant.

이 중에서 전극의 표면적을 넓히는 방안이 제일 먼저 고려되어 왔다. 콘케이브(concave) 구조, 실린더(sylinder) 구조, 다층 핀(fin) 구조 등과 같은 3차원 구조의 캐패시터는 모두 제한된 레이아웃 면적에서 전극의 유효 표면적을 증대시키기 위하여 제안된 것이다. 그러나, 이러한 방법은 반도체 소자가 초고집적화 되면서 전극의 유효 표면적을 증대시키는데 한계를 보이고 있다.Among these, the first method of increasing the surface area of the electrode has been considered. Capacitors of three-dimensional structures, such as concave structures, cylinder structures, multilayer fin structures, and the like, are all proposed to increase the effective surface area of electrodes in a limited layout area. However, this method has a limitation in increasing the effective surface area of the electrode as the semiconductor device is very high integration.

그리고, 전극간 거리(d)를 최소화하기 위해 유전체 박막의 두께를 감소시키는 방안은 유전체 박막의 두께가 감소함에 따라 누설전류가 증가하는 문제 때문에 역시 그 한계에 직면하고 있다.In addition, the method of reducing the thickness of the dielectric thin film in order to minimize the distance between electrodes (d) also faces the limitation due to the problem that the leakage current increases as the thickness of the dielectric thin film is reduced.

따라서, 근래에 들어서는 주로 유전체 박막의 유전율의 증대를 통한 캐패시터의 정전용량 확보에 초점을 맞추어 연구, 개발이 진행되고 있다. 전통적으로, 실리콘산화막이나 실리콘질화막을 유전체 박막 재료로 사용한 캐패시터가 주류를 이루었으나, 최근에는 Ta₂O₅등의 고유전체 물질을 유전체박막 재료로 적용하고 하는 MIS(Metal-Insulator-Poly Si) 구조의 캐패시터를 주로 사용하고 있다.Therefore, in recent years, research and development have been focused on securing capacitance of a capacitor mainly by increasing the dielectric constant of a dielectric thin film. Traditionally, capacitors using silicon oxide films or silicon nitride films as the dielectric thin film have become mainstream, but recently, a metal-insulator-poly si (MIS) structure using high dielectric materials such as Ta ₂ O ₅ as the dielectric thin film material is used. The capacitor is mainly used.

도1a 내지 도1c는 종래기술에 의한 반도체 장치의 캐패시터 제조방법을 나타낸 공정단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the prior art.

먼저 도1a에 도시된 바와 같이, 기판상에 층간절연막(11)을 형성하고, 그 상부에 하부전극(12)를 형성한다. 이어서 하부전극(12)상에 유전체 박막(13)을 형성한다.First, as shown in FIG. 1A, an interlayer insulating film 11 is formed on a substrate, and a lower electrode 12 is formed thereon. Subsequently, a dielectric thin film 13 is formed on the lower electrode 12.

유전체 박막(13)은 Ta₂O₅(ε=25), Al₂O₃(ε=8), HfO₂(ε=25) 또는 SrTiO₃(ε=200)등의 고유전체를 사용하여, 화학기상증착법등의 공정으로 400℃이상의 온도에서 형성한다.The dielectric thin film 13 is formed by using a high dielectric material such as Ta ₂ O ₅ (ε = 25), Al ₂ O ₃ (ε = 8), HfO ₂ (ε = 25), or SrTiO ₃ (ε = 200). It is formed at a temperature of 400 ℃ or higher by a process such as vapor deposition.

이어서 도1b에 도시된 바와 같이, 유전체 박막(13)의 결정화를 위해 600℃이상의 고온에서 열공정을 진행한다.Subsequently, as shown in FIG. 1B, a thermal process is performed at a high temperature of 600 ° C. or higher to crystallize the dielectric thin film 13.

이어서 도1c에 도시된 바와 같이, 유전체 박막(13) 상에 상부전극(14)를 형성한다.Subsequently, as shown in FIG. 1C, the upper electrode 14 is formed on the dielectric thin film 13.

상기와 같이 고집적 반도체 장치에서는 유전체 박막(13)으로 전통적으로 사용했던 SiO₂또는 Si₃N₄대신에 고유전율을 가지는 Ta₂O₅, Al₂O₃, HfO₂또는 SrTiO₃를 형성하고, 유전율향상을 위한 열공정을 고온으로 하고 있다.As described above, in the highly integrated semiconductor device, Ta ₂ O ₅ , Al ₂ O ₃ , HfO _2, or SrTiO ₃ having a high dielectric constant is formed instead of SiO ₂ or Si ₃ N _4, which has been conventionally used as the dielectric thin film 13. The thermal process for improvement is made high temperature.

그러나, 유전체 박막(13)의 결정화를 위한 고온 열공정을 진행하고 나면, 유전체 박막내에서는 전기적으로 취약한 결정립계의 형성으로 누설전류 특성이 열화되는 문제점이 나타난다. 결정립계는 유전체 박막내에서의 결정의 배열이 달라지는 경계부분을 말하며, 이 경계부분을 통해 누설전류가 흐르게 되는 것이다.However, after the high temperature thermal process for crystallization of the dielectric thin film 13, there is a problem that the leakage current characteristics deteriorate due to the formation of electrically weak grain boundaries in the dielectric thin film. The grain boundary refers to a boundary where the arrangement of crystals in the dielectric thin film is different, and leakage current flows through the boundary.

본 발명은 반도체 장치에서 누설전류 특성이 저하되지 않는 캐패시터 제조방법을 제공함을 목적으로 한다.An object of the present invention is to provide a method of manufacturing a capacitor in which leakage current characteristics are not degraded in a semiconductor device.

도1a 내지 도1c는 종래기술에 따른 반도체 장치의 캐패시터 제조방법을 나타내는 공정단면도.1A to 1C are cross-sectional views showing a method of manufacturing a capacitor of a semiconductor device according to the prior art.

도2a 내지 도2e는 본 발명의 바람직한 실시예에 따른 반도체 장치의 캐패시터 제조방법을 나타내는 공정단면도.2A to 2E are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with a preferred embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

20 : 기판20: substrate

21 : 층간절연막21: interlayer insulating film

22 : 하부전극22: lower electrode

23 : 질화막23: nitride film

24 : 유전체박막24: dielectric thin film

25 : 알루미나25: alumina

26 : 상부전극26: upper electrode

상기의 목적을 달성하기 위한 본 발명은 기판상에 하부전극용 도전성막을 형성하는 단계; 상기 하부전극용 도전성막상에 유전체 박막을 형성하는 단계; 상기 유전체 박막상에 알루미나막을 형성하는 단계; 및 상기 알루미나상에 상부전극용 도전성막을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법을 제공한다.The present invention for achieving the above object is a step of forming a conductive film for the lower electrode on the substrate; Forming a dielectric thin film on the conductive film for the lower electrode; Forming an alumina film on the dielectric thin film; And forming a conductive film for the upper electrode on the alumina.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도2a 내지 도2e는 본 발명에 의한 바람직한 실시예에 따른 반도체장치의 캐패시터 제조방법을 나타내는 도면이다.2A to 2E are views showing a capacitor manufacturing method of a semiconductor device according to a preferred embodiment of the present invention.

도2a에 도시된 바와 같이, 본 실시예에 따른 반도체 장치의 캐패시터 제조방법은 기판(20)상에 층간절연막(21)을 형성한다. 층간절연막(21)은 USG(Undoped-Silicate Glass), PSG(Phospho-Silicate Glass), BPSG(Boro-Phospho-Silicate Glass), HDP(High density Plasma) 산화막, SOG(Spin On Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막 또는 HDP(high densigy plasma)를 이용한 산화막등을 사용하거나 열 산화막(Thermal Oxide; 퍼니스에서 600~1,100℃사이의 고온으로 실리콘 기판을 산화시켜 형성하는 막)으로 형성할 수 있다.As shown in Fig. 2A, the capacitor manufacturing method of the semiconductor device according to the present embodiment forms the interlayer insulating film 21 on the substrate 20. Figs. The interlayer insulating film 21 may be made of USG (Undoped-Silicate Glass), PSG (Phospho-Silicate Glass), BPSG (Boro-Phospho-Silicate Glass), HDP (High density Plasma) oxide film, SOG (Spin On Glass) film, TEOS ( It can be formed using a Tetra Ethyl Ortho Silicate (HDT) film, an oxide film using HDP (high densigy plasma), or a thermal oxide film (Thermal Oxide). .

이어서 도2b에 도시된 바와 같이, 도전성막으로 하부전극용 전도막(22)을 형성한다.Subsequently, as shown in FIG. 2B, a conductive film 22 for lower electrodes is formed of a conductive film.

하부전극용 전도막(22)은 도전성폴리실리콘막, 이리듐, 루테늄, 이리듐옥사이드, 루테늄옥사이드, 텅스텐, 백금, 텅스텐질화막, 티타늄질화막등을 이용하여 형성한다.The lower electrode conductive film 22 is formed using a conductive polysilicon film, iridium, ruthenium, iridium oxide, ruthenium oxide, tungsten, platinum, tungsten nitride film, titanium nitride film, or the like.

이어서 도2c에 도시된 바와 같이, 하부전극용 전도막(22)의 표면에 질화막(23)을 얇게(바람직하게는 10 ~ 15Å) 형성한다. 질화막(23)은 NH₃플라즈마 또는 NH₃분위기에서의 어닐공정을 이용하거나 저압화학기상증착법으로 Si₃N₄형성한다.Subsequently, as shown in FIG. 2C, the nitride film 23 is formed thinly (preferably 10-15 micrometers) on the surface of the conductive film 22 for lower electrodes. The nitride film 23 is formed of Si ₃ N ₄ by using an annealing process in an NH ₃ plasma or NH ₃ atmosphere or by low pressure chemical vapor deposition.

이어서 유전체박막(24)을 형성한다. 질화막(23)은 하부전극(22)이 도전성 폴리실리콘막인 경우에 후속 열공정등을 거치면서 하부전극 표면에 저유전율의 산화막이 생성되어 전체 캐패시터의 캐패시턴스가 저하되는 것을 방지하기 위한 막이다.Subsequently, the dielectric thin film 24 is formed. When the lower electrode 22 is a conductive polysilicon film, the nitride film 23 is a film for preventing a low dielectric constant oxide film from being generated on the surface of the lower electrode through a subsequent thermal process or the like to reduce the capacitance of the entire capacitor.

유전체 박막(24)은 SrTiO₃를 이용하여 200 ~ 350℃의 온도에서 원자층착법등의 공정을 이용하여 40 ~ 100Å 범위의 두께로 형성한다. 유전체 박막(24)은 Ta₂O₅,HfO₂또는 (Ba,Sr)TiO₃를 사용할 수도 있다. 유전체 박막(24)는 화학기상증착법과 단원자 증착법 또는 소스 공급을 주기적으로 반복하는 펄스 화학기상증착법등의 방법을 이용해서 형성한다.The dielectric thin film 24 is formed using a SrTiO ₃ to a thickness in the range of 40 to 100 kW using a process such as atomic layer deposition at a temperature of 200 to 350 ° C. The dielectric thin film 24 may use Ta ₂ O ₅ , HfO _2, or (Ba, Sr) TiO ₃ . The dielectric thin film 24 is formed using a chemical vapor deposition method, a monoatomic vapor deposition method, or a method such as a pulsed chemical vapor deposition method which periodically repeats a source supply.

이어서 도2d에 도시된 바와 같이 유전체 박막(24) 상에 알루미나(Al₂O₃)막(25)을 형성한다. 이 때 알루미나막(25)는 O₃플라즈마나 O₂플라즈마를 이용하여 원자층증착법으로 5 ~ 20Å 범위의 두께로 형성한다. 여기서의 원자층증착법 공정에서는 산화원으로 H₂O, 오존(O₃) 또는 산소플라즈마를 사용한다.Subsequently, an alumina (Al ₂ O ₃ ) film 25 is formed on the dielectric thin film 24 as shown in FIG. 2D. At this time, the alumina film 25 is formed to a thickness of 5 ~ 20 5 by atomic layer deposition using O ₃ plasma or O ₂ plasma. In the atomic layer deposition process here, H ₂ O, ozone (O ₃ ) or oxygen plasma is used as the oxidation source.

여기서 형성하는 알루미나막(25)는 800℃ 이하의 고온에서는 결정립계가 생성되지 않는 특성을 가지고 있다.The alumina film 25 formed here has a characteristic that no grain boundary is produced at a high temperature of 800 ° C. or lower.

또한, 알루미나막(25)을 O₃플라즈마나 O₂플라즈마를 이용하여 형성하게 되면, 알루미나막 내에 잉여의 산소가 존재하여 후속 유전체 박막의 결정화를 위한 열공정에서 유전체박막내의 산소공공(vacancy)을 제거하는 산소공급원으로 작용하여 유전체 박막의 특성을 향상시킬 수 있다.In addition, when the alumina film 25 is formed by using an O ₃ plasma or an O ₂ plasma, excess oxygen is present in the alumina film, so that oxygen vacancies in the dielectric thin film are removed in a thermal process for crystallization of subsequent dielectric thin films. By acting as an oxygen source to remove, it is possible to improve the characteristics of the dielectric thin film.

이어서 500 ~ 700℃ 범위의 온도에서 유전체 박막의 결정화를 위한 로(furnace)열처리 또는 급속열처리 공정을 이용하여 열처리 공정을 진행한다. 여기서의 열처리공정에서는 Ar,N₂분위기에서 또는 진공에서 진행한다.Subsequently, a heat treatment process is performed using a furnace heat treatment or rapid heat treatment process for crystallization of the dielectric thin film at a temperature in the range of 500 to 700 ° C. In the heat treatment step here, it is carried out in an Ar, N ₂ atmosphere or in a vacuum.

이 때 실시하는 고온 열공정의 공정온도를 800℃ 이하로 유지하게 되면 유전체 박막(24)에 결정립계가 생성되더라도, 그상부에 형성된 알루미나막(25)은 결정립계가 생성되지 않는다. 따라서 유전체 박막(24)의 결정립계를 통한 누설전류를 방지할 수 있는 것이다.If the process temperature of the high temperature thermal process performed at this time is maintained at 800 degrees C or less, even if a grain boundary is produced in the dielectric thin film 24, the alumina film 25 formed on it does not produce a grain boundary. Therefore, leakage current through the grain boundary of the dielectric thin film 24 can be prevented.

이어서 도2e에 도시된 바와 같이, 상부전극용 전도막(26)을 원자층증착법, 화학기상증착법 또는 전기도금(Elctro plating), 스퍼터링법등을 이용해서 형성한다. 도전성폴리실리콘막, 이리듐, 루테늄, 이리듐옥사이드, 루테늄옥사이드, 텅스텐, 백금, 텅스텐질화막, 티타늄질화막등을 이용하여 형성한다.Next, as shown in FIG. 2E, the upper electrode conductive film 26 is formed by atomic layer deposition, chemical vapor deposition, electroplating, sputtering, or the like. It is formed using a conductive polysilicon film, iridium, ruthenium, iridium oxide, ruthenium oxide, tungsten, platinum, tungsten nitride film, titanium nitride film and the like.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

예컨대 전술한 실시예에서 단순적층형 캐패시터에 대해 설명하였으나, 본 발명을 3차원 콘케이브형 캐패시터 또는 3차원 실린더형 캐패시터에 적용할 수 있다.For example, in the above-described embodiment, a simple stacked capacitor has been described, but the present invention can be applied to a three-dimensional concave capacitor or a three-dimensional cylindrical capacitor.

본 발명에 의해 고유전율의 가지면서도 누설전류 특성이 향상된 고집적 반도체 소자의 캐패시터를 안정적으로 제조할 수 있다.According to the present invention, a capacitor of a highly integrated semiconductor device having a high dielectric constant and improved leakage current characteristics can be stably manufactured.

Claims (7)

기판상에 하부전극용 도전성막을 형성하는 단계;Forming a conductive film for the lower electrode on the substrate; 상기 하부전극용 도전성막상에 Sr-Ti-O계 유전체막을 형성하는 단계;Forming an Sr-Ti-O-based dielectric film on the conductive film for the lower electrode; 상기 유전체막상에 알루미나막을 형성하는 단계; 및Forming an alumina film on the dielectric film; And 상기 알루미나막상에 상부전극용 도전성막을 형성하는 단계Forming an upper electrode conductive film on the alumina film 를 포함하는 반도체 장치의 캐패시터 제조방법.Capacitor manufacturing method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 유전체막의 결정화를 위해 열처리를 수행하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.And performing heat treatment for crystallization of the dielectric film. 제 2 항에 있어서,The method of claim 2, 상기 알루미나막은 오존 플라즈마 또는 산소 플라즈마를 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.And the alumina film is formed using an ozone plasma or an oxygen plasma. 제 3 항에 있어서,The method of claim 3, wherein 상기 열처리 공정은The heat treatment process 500 ~ 700℃ 범위의 온도에서 진행하는 것을 특징으로 하는 반도체장치의 캐패시터 제조방법.A capacitor manufacturing method of a semiconductor device, characterized in that proceeding at a temperature in the range of 500 ~ 700 ℃. 제 5 항에 있어서,The method of claim 5, wherein 상기 유전체 박막은,The dielectric thin film, SrTiO₃, Ta₂O₅, HfO₂또는 (Ba,Sr)TiO₃를 중에서 선택된 하나를 사용하는 것을 특징으로 하는 반도체 장치의 캐패시터.A capacitor of a semiconductor device, characterized in that one selected from SrTiO ₃ , Ta ₂ O ₅ , HfO _2, or (Ba, Sr) TiO ₃ is used. 제 5 항에 잇어서,According to claim 5, 상기 알루미나막의 두께는 5 ~ 15Å의 범위로 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The thickness of the alumina film is formed in the range of 5 ~ 15 kPa capacitor manufacturing method of a semiconductor device. 제 6 항에 있어서,The method of claim 6, 상기 유전체 박막의 두께는 40 ~ 100Å 인 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The thickness of the dielectric thin film is a capacitor manufacturing method of the semiconductor device, characterized in that.