KR20040058753A - CMOS image sensor and method for fabricating thereof - Google Patents
CMOS image sensor and method for fabricating thereof Download PDFInfo
- Publication number
- KR20040058753A KR20040058753A KR1020020085137A KR20020085137A KR20040058753A KR 20040058753 A KR20040058753 A KR 20040058753A KR 1020020085137 A KR1020020085137 A KR 1020020085137A KR 20020085137 A KR20020085137 A KR 20020085137A KR 20040058753 A KR20040058753 A KR 20040058753A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- isolation layer
- photodiode
- image sensor
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000002955 isolation Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052796 boron Inorganic materials 0.000 claims abstract description 28
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000012546 transfer Methods 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims description 80
- 229910001449 indium ion Inorganic materials 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 241001168730 Simo Species 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 229910052738 indium Inorganic materials 0.000 abstract description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 6
- 230000003287 optical effect Effects 0.000 abstract description 2
- 230000005527 interface trap Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010893 electron trap Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
본 발명은 시모스 이미지센서에 관한 것으로 특히, 트렌치 소자분리막을 구비한 시모스 이미지센서에서 인듐(indium) 이온주입영역을 트렌치 소자분리막의 측벽에 형성하고 보론(boron) 이온주입영역을 트렌치 소자분리막의 저면에 형성하여 소자분리막과 포토다이오드의 계면에 존재하는 계면함정의 영향을 감소시키면서 동시에 포토다이오드의 깊이를 증가시킬 수 있게 한 시모스 이미지센서 및 그 제조방법에 관한 것이다BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CMOS image sensor. In particular, in a CMOS image sensor having a trench isolation layer, an indium ion implantation region is formed on the sidewall of the trench isolation layer, and a boron ion implantation region is formed on the bottom surface of the trench isolation layer. The present invention relates to a CMOS image sensor and a method of manufacturing the same, which reduce the influence of the interface trap present at the interface between the device isolation film and the photodiode and increase the depth of the photodiode.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) includes individual metal-oxide-silicon (MOS) capacitors. A device in which charge carriers are stored and transported in a capacitor while being in close proximity to each other. Complementary MOS image sensors use CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. A device employing a switching scheme that creates MOS transistors as many as pixels and sequentially detects outputs using the MOS transistors.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.CCD (charge coupled device) has many disadvantages such as complicated driving method, high power consumption, high number of mask process steps, complicated process, and difficult to implement signal processing circuit in CCD chip. In order to overcome such drawbacks, the development of a CMOS image sensor using a sub-micron CMOS manufacturing technology has been studied in recent years. The CMOS image sensor forms an image by forming a photodiode and a MOS transistor in a unit pixel and sequentially detects signals in a switching method, and implements an image by using a CMOS manufacturing technology, which consumes less power and uses 30 to 40 masks as many as 20 masks. Compared to CCD process that requires two masks, the process is very simple, and it is possible to make various signal processing circuits and one chip, which is attracting attention as the next generation image sensor.
근래에 IMT(International Mobile Telecommunication) 2000과 관련한 거대한 시모스 이미지센서의 시장 중에 하나인 동영상 기능을 장착한 휴대폰의 경우에, 그 사이즈가 점차 감소하고 있으며 이에 따라 휴대폰에 장착되는 시모스 이미지센서 칩 역시 더욱 소형화가 요구되고 있다. 이와같이 소형화된 시모스 이미지센서에서는 단위화소에 장착된 포토다이오드 역시 종래에 비해 그 크기가 감소하기 때문에 포토다이오드의 용량을 확보하여 양질의 화질을 얻기위한 여러 연구가 진행되고 있다.Recently, in the case of a mobile phone equipped with a video function, which is one of the huge market for CMOS image sensors related to IMT (International Mobile Telecommunication) 2000, the size of the mobile phone is gradually decreasing and accordingly, the CMOS image sensor chip mounted in the mobile phone is further miniaturized. Is required. As described above, in the miniaturized CMOS image sensor, since the size of the photodiode mounted on the unit pixel is also reduced compared to the conventional art, various researches are being conducted to secure the capacity of the photodiode to obtain high quality image quality.
포토다이오드의 용량을 확보하기 위한 방법으로, 포토다이오드를 깊게 형성하는 방법을 생각해 볼 수 있는데, 이와같이 포토다이오드를 깊게 형성할 경우에는 인접소자간의 누화(cross talk)현상이나 누설전류가 문제시 되기 때문에, 이를 방지할 새로운 소자분리기술이 요구되고 있다.As a method for securing the capacity of the photodiode, a method of forming a photodiode deeply can be considered. In the case of forming a photodiode deeply, cross talk between adjacent devices and leakage current are problematic. New device isolation techniques are needed to prevent this.
이러한 점을 참조하여 종래기술을 설명한다. 먼저, 도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도이다.The prior art will be described with reference to these points. First, FIG. 1A is a circuit diagram illustrating a unit pixel including one photodiode PD and four MOS transistors in a conventional CMOS image sensor.
도1a를 참조하면 종래의 포토다이오드는 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.Referring to FIG. 1A, a photodiode of the related art receives light to generate photocharges, and a transfer transistor 101 for transporting photocharges collected from the photodiode 100 to the floating diffusion region 102. And a reset transistor 103 for setting the potential of the floating diffusion region to a desired value and discharging electric charges to reset the floating diffusion region 102, and a drive transistor serving as a source follower buffer amplifier. 104, and a select transistor 105 that enables addressing in a switching role. Outside the unit pixel, a load transistor 106 is formed to read an output signal.
그리고, 도1b 내지 도1j는 도1a에 도시된 이미지센서의 단위화소에서 포토다이오드와 트랜스퍼 트랜지스터(101)를 중심으로 그 단면구조를 도시한 도면으로, 단위화소를 구성하는 4개의 트랜지스터 중에서 트랜스퍼 트랜지스터만 도시하였으며 나머지 트랜지스터들은 도시하지 않았다.1B to 1J illustrate the cross-sectional structure of the photodiode and the transfer transistor 101 in the unit pixel of the image sensor shown in FIG. 1A. The transfer transistor is used among four transistors constituting the unit pixel. Only shown and the rest of the transistors are not shown.
도1b 내지 도1j를 참조하여 종래기술에 따른 시모스 이미지센서의 제조공정을 설명하면, 먼저 반도체 기판(11) 상에 산화막(12)과 질화막(13)을 적층하여 형성한 후에, 감광막 등을 이용한 마스킹 공정을 이용하여 트렌치 소자분리막이 형성될 트렌치 구조를 형성한다.Referring to FIGS. 1B to 1J, a manufacturing process of a CMOS image sensor according to the related art will be described. First, an oxide film 12 and a nitride film 13 are stacked on a semiconductor substrate 11, and then a photosensitive film or the like is used. A masking process is used to form a trench structure in which a trench isolation layer is to be formed.
다음으로 도1b에 도시된 바와같이 트렌치 구조를 절연막(14)으로 매립하여 트렌치 소자분리막을 완성한다. 이후 도1c에서와 같이 이온주입마스크(15)를 이용하여 트랜지스터의 특성조절이나 혹은 웰(well)을 형성하기 위한 이온주입공정을 진행한다.Next, as shown in FIG. 1B, the trench structure is filled with the insulating layer 14 to complete the trench isolation layer. Thereafter, as illustrated in FIG. 1C, the ion implantation process is performed using the ion implantation mask 15 to control the characteristics of the transistor or to form a well.
이이서 도1d에 도시된 바와같이 반도체 기판 상에 게이트 절연막(16)과 게이트 폴리실리콘(17)을 적층형성하고 이를 원하는 모양으로 패터닝하여 트랜지스터의 게이트를 형성한다.Next, as shown in FIG. 1D, the gate insulating layer 16 and the gate polysilicon 17 are stacked on the semiconductor substrate and patterned into a desired shape to form a gate of the transistor.
다음으로 도1e에 도시된 바와같이 이온주입마스크(18)를 이용하여 포토다이오드용 n형 이온주입영역(19)을 형성한다. 이때, n형 이온주입영역(19)의 일측은 게이트 전극(17)에 정렬되며 타측은 소자분리막(14)에 정렬된다.Next, as shown in FIG. 1E, an n-type ion implantation region 19 for photodiode is formed using the ion implantation mask 18. At this time, one side of the n-type ion implantation region 19 is aligned with the gate electrode 17, and the other side is aligned with the device isolation layer 14.
다음으로 도1f 내지 도1g에 도시된 바와같이 게이트 전극(17)의 양 측벽에 스페이서(20)를 형성하고, 이온주입마스크(21)를 이용하여 게이트전극(17)의 타측에 플로팅확산영역(22)을 형성한다.Next, as shown in FIGS. 1F to 1G, spacers 20 are formed on both sidewalls of the gate electrode 17, and the floating diffusion region is formed on the other side of the gate electrode 17 using the ion implantation mask 21. 22).
이어서 도1h에 도시된 바와같이 이온주입마스크(23)을 이용하여 포토다이오용 p형 이온주입영역(24)을 형성한다. 이때 포토다이오드용 p형 이온주입영역(24)의 일측은 스페이서(20)에 정렬되며 타측은 소자분리막(14)에 정렬되어 형성된다.Subsequently, as shown in FIG. 1H, the p-type ion implantation region 24 for photodiodes is formed using the ion implantation mask 23. As shown in FIG. At this time, one side of the p-type ion implantation region 24 for photodiodes is formed to be aligned with the spacer 20 and the other side is aligned with the device isolation film 14.
이와같은 구조를 갖는 종래의 시모스 이미지센서는 여러가지 문제점을 갖고있는데 이에 대해 설명하면 다음과 같다.The conventional CMOS image sensor having such a structure has various problems, which will be described below.
첫째, 트렌치 구조를 형성하기 위한 식각공정에서 입은 데미지(damage)로 인해, 트렌치 소자분리막과 실리콘 기판 사이의 계면에 전자함정이 많이 발생하는 단점이 있었다. 이와같은 전자함정은 포토다이오드에서 광전변환된 전하들을 포획하는 함정으로 작용하여 포토다이오드의 전하저장능력을 감소시켜 이미지센서의 특성을 저하시키는 요인이 되고 있다.First, due to damage in the etching process for forming the trench structure, there was a disadvantage that a lot of electron traps occur at the interface between the trench isolation layer and the silicon substrate. Such an electron trap acts as a trap to trap the photoelectric conversion charges in the photodiode, thereby reducing the charge storage capability of the photodiode, thereby deteriorating the characteristics of the image sensor.
이와같은 문제를 해결하고자, 트렌치 소자분리막의 측벽에 보론을 이용한 이온주입영역을 형성하여 트렌치 소자분리막과 실리콘 기판 사이의 계면에 존재하는 계면함정의 영향을 감소시키고자 하는 방법이 제시되었으나, 이 방법에는 다음과 같은 문제점이 있었다. 보론은 실리콘 기판 내에서 매우 큰 확산계수를 갖고 있기 때문에, 자칫하면 확산된 보론 이온에 의해 포토다이오드가 잠식되어 포토다이오드의 용량이 감소하는 문제가 있었다.In order to solve this problem, a method of reducing the influence of the interface trap present at the interface between the trench isolation layer and the silicon substrate by forming an ion implantation region using boron on the sidewall of the trench isolation layer has been proposed. There were the following problems. Since boron has a very large diffusion coefficient in the silicon substrate, there is a problem in that the photodiode is eroded by the diffused boron ions, thereby reducing the capacity of the photodiode.
둘째로, 점차로 미세화되어가는 단위화소의 사이즈에서는 트렌치 소자분리막 만으로는 인접소자간의 전기적 절연이 불충분하여 누화현상이나 누설전류등을 충분히 억제하지 못하는 문제가 있었다.Second, in the size of the unit pixels gradually miniaturized, the trench isolation layer alone has insufficient electrical insulation between adjacent devices, and thus there is a problem that the crosstalk phenomenon and the leakage current cannot be sufficiently suppressed.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 트렌치 소자분리막의 측벽에는 인듐 이온주입영역을 형성하고 트렌치 소자분리막의 저면에는 보론 이온주입영역을 형성하여 계면함정에 의한 포토다이오드의 용량감소를 방지함과 동시에 포토다이오드의 깊이를 증가시킬 수 있게 한 시모스 이미지센서 및 그 제조방법을 제공하고자 한다.The present invention is to solve the above-mentioned problems, the indium ion implantation region is formed on the sidewalls of the trench isolation layer and the boron ion implantation region is formed on the bottom of the trench isolation layer to reduce the capacity of the photodiode by the interface trap To prevent and at the same time increase the depth of the photodiode to provide a CMOS image sensor and a method of manufacturing the same.
도1a는 4개의 트랜지스터와 1개의 포토다이오드로 구성된 통상적인 시모스 이미지센서의 단위화소의 구성을 도시한 회로도,1A is a circuit diagram showing the configuration of unit pixels of a conventional CMOS image sensor composed of four transistors and one photodiode;
도1b 내지 도1j는 종래기술에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도,1B to 1J are cross-sectional views illustrating a manufacturing process of a CMOS image sensor according to the prior art;
도2a 내지 도2j는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도.2A to 2J are cross-sectional views illustrating a manufacturing process of the CMOS image sensor according to an exemplary embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
31 : 기판 32 : 표면산화막31 substrate 32 surface oxide film
33 : 질화막 34 : 인듐 이온주입영역33 nitride layer 34 indium ion implantation region
35 : 보론 이온주입영역 36 : 트렌치 소자분리막35 boron ion implantation region 36 trench isolation layer
37 : 게이트 절연막 38 : 트랜스퍼 트랜지스터37 gate insulating film 38 transfer transistor
39 : 포토다이오드용 n형 이온주입영역39: n-type ion implantation region for photodiode
40 : 스페이서 41 : 플로팅확산영역40: spacer 41: floating diffusion area
42 : 포토다이오드용 p형 이온주입영역42: p-type ion implantation region for photodiode
A : 제 1 마스크 B : 제 2 마스크A: first mask B: second mask
C : 제 3 마스크 D : 제 4 마스크C: third mask D: fourth mask
E : 제 5 마스크E: fifth mask
상기한 목적을 달성하기 위한 본 발명은, 포토다이오드용 도핑영역과 트랜스퍼 트랜지스터를 구비한 시모스 이미지센서에 있어서, 제1도전형의 반도체 기판과 상기 기판의 일정영역에 형성된 트렌치 소자분리막; 상기 소자분리막의 측벽에 형성된 인듐 이온주입영역; 상기 소자분리막의 저면에 형성된 보론 이온주입영역; 상기 기판 상에 형성된 트랜스퍼 트랜지스터; 및 상기 소자분리막과 상기 트랜스퍼 트랜지스터 사이의 상기 기판 내부에 형성된 포토다이오드용 도핑영역을 포함하여 이루어진다.According to another aspect of the present invention, there is provided a CMOS image sensor including a photodiode doped region and a transfer transistor, comprising: a trench isolation layer formed in a first conductive semiconductor substrate and a predetermined region of the substrate; An indium ion implantation region formed on a sidewall of the device isolation layer; A boron ion implantation region formed on a bottom surface of the device isolation layer; A transfer transistor formed on the substrate; And a doped region for a photodiode formed in the substrate between the device isolation layer and the transfer transistor.
또한, 본 발명은 포토다이오드용 도핑영역과 트랜스퍼 트랜지스터를 구비한 시모스 이미지센서의 제조방법에 있어서, 제 1 도전형의 반도체 기판 상에 표면산화막과 질화막을 적층하여 형성하는 단계; 상기 표면산화막과 질화막 및 상기 기판의 일정부분을 식각하여 트렌치 구조를 형성하고 상기 트렌치 구조의 측벽에 인듐 이온주입영역을 형성하는 단계; 상기 트렌치 구조의 저면에 보론 이온주입영역을 형성하는 단계; 상기 기판 상에 트랜스퍼 트랜지스터를 형성하는 단계; 및 상기 트랜스퍼 트랜지스터와 상기 소자분리막 사이에 포토다이오용 도핑영역을 형성하는 단계를 포함하여 이루어진다.In addition, the present invention provides a method for manufacturing a CMOS image sensor having a doped region for a photodiode and a transfer transistor, comprising: forming a surface oxide film and a nitride film on a semiconductor substrate of a first conductivity type; Etching a portion of the surface oxide film, the nitride film, and the substrate to form a trench structure, and forming an indium ion implantation region on a sidewall of the trench structure; Forming a boron ion implantation region on a bottom of the trench structure; Forming a transfer transistor on the substrate; And forming a doped region for photodiode between the transfer transistor and the device isolation layer.
본 발명은 트렌치 소자분리막의 측벽에 인듐을 이용한 이온주입영역을 형성하고 트렌치 소자분리막의 저면에는 보론을 이용한 이온주입영역을 형성함으로써 트렌치 소자분리막과 실리콘 기판 사이의 계면에 존재하는 전자함정의 영향을 감소시키며 또한 포토다이오드의 깊이를 증가시킬 수 있게 한 발명이다. 인듐 이온주입영역을 트렌치 소자의 측벽에 형성할 경우, 계면함정으로부터 포토다이오드영역을 격리할 수 있어, 포토다이오드의 전하저장능력이 감소하는 것을 방지할 수 있으며 또한, 인듐(indium)은 보론(boron)에 비해 상대적으로 확산속도가 느리기 때문에 포토다이오드쪽으로 확산되어 포토다이오드 영역을 잠식하는 문제를 해결할 수 있다. 그리고 트렌치 소자분리막의 저면에 형성된 보론 이온주입영역은 트렌치 소자분리막 보다 깊게 형성되어 인접소자간의 전기적 절연효과를 높여주기 때문에, 포토다이오드를 종래보다 깊게 형성할 수 있게 해준다. 보론의 확산속도는 인듐에 비해 빠르지만, 트렌치 소자분리막의 저면에 보론 이온주입영역이 형성되는 관계로, 포토다이오드영역을 침범하는 정도가 큰 문제가 되지 않는다.The present invention forms an ion implantation region using indium on the sidewall of the trench isolation layer, and forms an ion implantation region using boron on the bottom of the trench isolation layer, thereby affecting the effects of the electron trap present at the interface between the trench isolation layer and the silicon substrate. It is an invention that allows to reduce and also increase the depth of the photodiode. In the case where the indium ion implantation region is formed on the sidewall of the trench element, the photodiode region can be isolated from the interface trap, thereby preventing the photodiode's charge storage ability from being reduced, and indium is boron. Since the diffusion speed is relatively slow compared to), it is possible to solve the problem of diffusing toward the photodiode and encroaching on the photodiode region. In addition, since the boron ion implantation region formed on the bottom of the trench isolation layer is formed deeper than the trench isolation layer to enhance the electrical insulation effect between adjacent devices, the photodiode can be formed deeper than before. Although the diffusion rate of boron is faster than that of indium, since the boron ion implantation region is formed on the bottom of the trench isolation layer, the degree of invasion of the photodiode region is not a big problem.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
도2a 내지 도2j는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도로서 이를 참조하여 설명한다.2A to 2J are process cross-sectional views illustrating a manufacturing process of the CMOS image sensor according to an exemplary embodiment of the present invention.
먼저 도2a에 도시된 바와같이 기판(31) 상에 표면산화막(32)과 질화막(33)을 적층하여 형성하고 그 상부에 감광막(미도시) 등을 도포하고 이를 패터닝하여 소자분리막이 형성될 반도체 기판(31)의 표면을 노출시킨다. 이후 질화막(33)을 식각마스크로 하여 반도체 기판(31)을 식각하여 트렌치 구조를 형성한다.First, as shown in FIG. 2A, a surface oxide film 32 and a nitride film 33 are stacked and formed on a substrate 31, and a photoresist film (not shown) is applied on the substrate 31 and patterned thereon to form a device isolation film. The surface of the substrate 31 is exposed. Afterwards, the semiconductor substrate 31 is etched using the nitride film 33 as an etching mask to form a trench structure.
이어서 PMOS 트랜지스터와 NMOS 트랜지스터가 형성될 영역을 구분하는 제 1 마스크(A)를 형성하고 이를 패터닝하여 NMOS 트랜지스터가 형성될 영역을 오픈시킨다. 이후에 상기 제 1 마스크(A)를 이온주입마스크로 하여 인듐을 이온주입소스로 하는 이온주입공정을 실시하여 트렌치 구조의 측벽과 저면에 인듐 이온주입영역(34)을 형성한다. 이때 질화막(33) 및 표면산화막(32)의 존재로 인해 표면산화막(32) 하부의 기판(31) 내부에는 인듐 이온주입영역이 형성되지 않는다.Subsequently, a first mask A that separates a region in which the PMOS transistor and the NMOS transistor are to be formed is formed and patterned to open the region in which the NMOS transistor is to be formed. Thereafter, an ion implantation process using an indium as an ion implantation source using the first mask A as an ion implantation mask is performed to form an indium ion implantation region 34 on the sidewall and the bottom of the trench structure. At this time, due to the presence of the nitride film 33 and the surface oxide film 32, an indium ion implantation region is not formed in the substrate 31 under the surface oxide film 32.
트렌치 구조의 측벽에 인듐 이온주입영역(34)을 형성하기 위해서는, 적절한 경사각(tilt)과 비틀림(twist) 및 회전공정(rotation)을 수반하여 이온주입공정을 진행한다.In order to form the indium ion implantation region 34 on the sidewall of the trench structure, an ion implantation process is performed with an appropriate tilt, twist and rotation.
본 발명의 일실시예에서는 경사각으로는 3 ∼ 45°가 적용되며, 비틀림(twist)으로는 0 ∼ 360°가 적용되고 회전은 2회 내지 4회가 적용된다. 그리고, 이온주입에너지는 10 ∼ 200kev 로 하며, 도즈량(doze)은 1.0 ×1011∼ 1.0 ×1014atoms/㎠ 으로 한다. 이와같이 트렌치 구조의 측벽에 형성된 인듐 이온주입영역(34)은 계면함정에 의해 포토다이오드의 전하전장능력이 감소되는 것을 방지해 준다.In an embodiment of the present invention, 3 to 45 ° is applied as the inclination angle, 0 to 360 ° is applied as the twist and 2 to 4 rotations are applied. The ion implantation energy is 10 to 200 kev, and the dose is 1.0 x 10 11 to 1.0 x 10 14 atoms / cm 2. As such, the indium ion implantation region 34 formed on the sidewall of the trench structure prevents the charge charge capability of the photodiode from being reduced by the interface trap.
다음으로 보론 이온주입영역(35)을 트렌치 구조의 저면에 형성하는데 이를 위한 이온주입공정시에는 경사각을 적용하지 않는다. 확산속도가 빠른 보론이온주입영역이 트렌치 소자분리막의 측벽에 형성될 경우, 포토다이오드 쪽으로 확산하여 포토다이오드 영역을 잠식할 우려가 있기 때문이다.Next, the boron ion implantation region 35 is formed on the bottom of the trench structure, but the inclination angle is not applied during the ion implantation process. This is because when the boron ion implantation region having a high diffusion speed is formed on the sidewall of the trench isolation layer, the boron ion implantation region may diffuse toward the photodiode and erode the photodiode region.
대신에, 트렌치 구조의 저면에 형성된 보론 이온주입영역은 전술한 빠른 확산속도를 이용하여 기판 깊숙히 확산되어 형성되어, 인접소자간의 전기적인 절연을 더욱 확실하게 해준다. 따라서, 포토다이오드의 깊이를 증가시켜도 인접소자간의 전기적 절연을 가능케 해준다.Instead, the boron ion implantation region formed on the bottom of the trench structure is formed to be deeply diffused into the substrate by using the above-described fast diffusion rate, to further ensure electrical insulation between adjacent elements. Thus, increasing the depth of the photodiode enables electrical isolation between adjacent devices.
보론 이온주입영역(35)을 형성하기 위한 이온주입공정은 20 ∼ 100kev 의 이온주입에너지와, 1.0 ×1011∼ 1.0 ×1013atoms/㎠ 의 도즈량(doze)을 이용하여 수행된다.The ion implantation process for forming the boron ion implantation region 35 is performed using an ion implantation energy of 20 to 100 kev and a dose of 1.0 × 10 11 to 1.0 × 10 13 atoms / cm 2.
이와같이 인듐 이온주입영역(34)과 보론 이온주입영역(35)을 형성한 이후에 열처리 공정이 수행되는데, 상기 열처리는 트렌치 소자분리막이 형성된 이후에 수행될 수도 있으며 또는 보론 이온주입영역(35)이 형성된 직후에 수행될 수도 있다.As such, after the indium ion implantation region 34 and the boron ion implantation region 35 are formed, a heat treatment process is performed. The heat treatment may be performed after the trench isolation layer is formed, or the boron ion implantation region 35 may be formed. It may be performed immediately after it is formed.
이와같은 열처리공정은 급속열처리(Rapid Thermal Process : RTP)를 이용하여 수행된다. 급속열처리의 경우, 900 ∼1150℃의 온도에서 10 ∼ 30 초 동안 N2분위기에서 수행되며, 온도 증가속도는 30 ∼ 150 ℃/sec 으로 하고, 온도 감소속도는 20 ∼ 100 ℃/sec 으로 한다.Such a heat treatment process is performed using a rapid thermal process (RTP). In the case of rapid heat treatment, the temperature is performed in an N 2 atmosphere at a temperature of 900 to 1150 ° C. for 10 to 30 seconds, the temperature increase rate is 30 to 150 ° C./sec, and the temperature decrease rate is 20 to 100 ° C./sec.
다음으로 도2c에 도시된 바와같이 트렌치 구조를 절연막(36)으로 매립한 후, 화학기계연마(Chemical Mecgnical Deposition : CMP) 등을 통해 제 1 마스크(A), 질화막(33), 및 표면산화막(32)을 제거하여 트렌치 소자분리막(36)을 형성한다.Next, as shown in FIG. 2C, the trench structure is filled with the insulating film 36, and then, through chemical mechanical polishing (CMP), the first mask A, the nitride film 33, and the surface oxide film ( 32), the trench isolation layer 36 is formed.
다음으로 도2d에 도시된 바와같이 제 2 마스크(B)를 이용하여 트랜지스터의 문턱전압을 제어하기 위한 이온주입공정을 실시한다. 포토다이오드 측면에 형성되는 트랜스퍼 트랜지스터(38)는 포토다이오드에 저장된 전하를 플로팅확산영역으로 전달하는 트랜지스터이므로 문턱전압이 거의 0 volt에 가까워야 전하운송효율이 우수하다. 따라서 이와같은 트랜지스터를 형성하기 위해서 p웰 공정을 진행하거나 또는 문턱전압조절을 위한 이온주입공정이 진행된다.Next, as illustrated in FIG. 2D, an ion implantation process for controlling the threshold voltage of the transistor is performed using the second mask B. FIG. The transfer transistor 38 formed on the side of the photodiode is a transistor that transfers the charge stored in the photodiode to the floating diffusion region, so that the charge transfer efficiency is excellent when the threshold voltage is close to 0 volt. Therefore, a p well process or an ion implantation process for adjusting the threshold voltage is performed to form such a transistor.
다음으로 도2e에 도시된 바와같이 반도체 기판(31) 상에 게이트 절연막(37)과 게이트 폴리실리콘(38)을 적층 형성하고, 이를 패턴닝하여 트랜지스퍼 트랜지스터를 형성한다.Next, as shown in FIG. 2E, the gate insulating layer 37 and the gate polysilicon 38 are stacked on the semiconductor substrate 31, and patterned to form a transistor transistor.
다음으로 도2f에 도시된 바와같이 일측은 트랜스퍼 트랜지스터의 게이트 전극(38)의 중앙에 정렬되며 타측은 소자분리막(36) 상에 정렬되도록 패터닝된 제 3 마스크(C)를 형성하고, 포토다이오드용 n형 이온주입영역(39)을 형성하기 위한 이온주입공정을 실시한다. 따라서, 포토다이오드용 n형 이온주입영역(39)은 일측은 게이트전극(38)에 정렬되며 타측은 소자분리막(36)에 정렬된다. 그리고 포토다이오드용 n형 이온주입영역(39)은 0.5 내지 수 ㎛의 깊이를 갖게 형성한다.Next, as shown in FIG. 2F, one side is aligned with the center of the gate electrode 38 of the transfer transistor, and the other side is formed with a third mask C patterned to be aligned on the device isolation layer 36. An ion implantation step for forming the n-type ion implantation region 39 is performed. Accordingly, the n-type ion implantation region 39 for the photodiode is aligned with the gate electrode 38 on one side and the isolation layer 36 on the other side. The n-type ion implantation region 39 for the photodiode is formed to have a depth of 0.5 to several μm.
포토다이오드용 n형 이온주입영역(39)을 형성하기 위한 이온주입시, 적절한 경사각도(tilt)와 트위스트(twist)를 이용하여 이온주입을 실시한다. 그리고, 이온주입소스로는 인(Phosphorus)을 이용하고 도즈량(doze)은 1.0 ×1011∼ 1.0 ×1013atoms/㎠ 으로 하며, 100 ∼ 400 KeV의 이온주입에너지를 사용한다. 경사각으로는0 ∼ 60°가 적용되며, 비틀림(twist)으로는 0 ∼ 360°가 적용된다.At the time of ion implantation for forming the n-type ion implantation region 39 for photodiodes, ion implantation is performed using an appropriate tilt angle and twist. Phosphorus is used as the ion implantation source, and the dose is 1.0 × 10 11 to 1.0 × 10 13 atoms / cm 2, and ion implantation energy of 100 to 400 KeV is used. 0 to 60 ° is applied as the inclination angle, and 0 to 360 ° is applied as the twist.
다음으로 도2g에 도시된 바와같이 트랜스퍼 트랜지스터 게이트 전극(38)의 양 측벽에 스페이서(40)를 형성한다. 이어서 도2h에 도시된 바와같이 일측은 트랜스퍼 트랜지스터의 게이트 전극(38)에 정렬되며 타측은 소자분리막(36) 상에 정렬되도록 패터닝된 제 4 마스크(D)를 형성하고, 플로팅확산영역(41)을 형성하기 위한 이온주입공정을 실시한다.Next, as shown in FIG. 2G, spacers 40 are formed on both sidewalls of the transfer transistor gate electrode 38. Subsequently, as shown in FIG. 2H, one side is aligned with the gate electrode 38 of the transfer transistor and the other side is formed with a fourth mask D patterned to be aligned on the device isolation layer 36, and the floating diffusion region 41 is formed. An ion implantation step is performed to form a film.
다음으로 도2i에 도시된 바와같이 포토다이오드용 p형 이온주입영역(42)을 형성하기 위한 이온주입공정을 진행하는데, 이를 위하여 일측은 트랜스퍼 트랜지스터의 게이트 전극(38)의 중앙에 정렬되며 타측은 소자분리막(36) 상에 정렬되도록 패터닝된 제 5 마스크(E)를 형성하고 이온주입공정을 실시한다. 따라서, 포토다이오드용 p형 이온주입영역(42)은 일측은 스페이서(40)에 정렬되고 타측은 소자분리막(36)에 정렬되게 형성된다.Next, as shown in FIG. 2I, an ion implantation process for forming a p-type ion implantation region 42 for photodiodes is performed. For this purpose, one side is aligned with the center of the gate electrode 38 of the transfer transistor, and the other side is A fifth mask E patterned to be aligned on the device isolation layer 36 is formed and an ion implantation process is performed. Accordingly, the p-type ion implantation region 42 for photodiode is formed so that one side is aligned with the spacer 40 and the other side is aligned with the device isolation layer 36.
포토다이오드용 p형 이온주입영역(42)을 형성하기 위한 이온주입공정은 이온주입소스로는 보론, 또는 BF2를 이용하고, 도즈량(doze)은 1.0 ×1012∼ 5.0 ×1013atoms/㎠ 으로 하여, 적절한 트위스트(twist)와 경사각을 이용하여 이온주입을 실시한다. 보론이 소스인 경우에는 1 ∼ 10 KeV의 이온주입에너지를 사용하며, BF2소스의 경우에는 10 ∼ 40 KeV의 이온주입에너지를 사용한다. 경사각으로는 0 ∼ 30°가 적용되며, 비틀림(twist)으로는 0 ∼ 360°가 적용된다. 그리고 포토다이오드용 p형 이온주입영역은 0.5㎛ 미만의 깊이를 갖게 형성된다. 도2j는 제 5마스크(E)가 제거된 후의 모습을 보인 도면이다.In the ion implantation process for forming the p-type ion implantation region 42 for photodiodes, boron or BF 2 is used as the ion implantation source, and the dose is 1.0 × 10 12 to 5.0 × 10 13 atoms / It is cm 2, and ion implantation is performed using an appropriate twist and inclination angle. When boron is a source, ion implantation energy of 1 to 10 KeV is used, and for BF 2 source, ion implantation energy of 10 to 40 KeV is used. 0 to 30 degrees are applied as the inclination angle, and 0 to 360 degrees are applied as the twist. The p-type ion implantation region for photodiodes is formed to have a depth of less than 0.5 μm. 2J is a view showing the state after the fifth mask E is removed.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.
상기한 바와같은 본 발명을 적용하면, 트렌치 소자분리막의 계면에 존재하는 결함에 의해 포토다이오드의 전하저장능력이 감소하는 것을 방지할 수 있으며 또한, 전기적 절연을 확보하여 포토다이오드의 깊이를 증가시킬 수 있어 시모스 이미지센서의 화질의 선명도를 높일 수 있는 효과가 있다.By applying the present invention as described above, it is possible to prevent the charge storage capacity of the photodiode from decreasing due to defects present at the interface of the trench isolation layer, and to increase the depth of the photodiode by securing electrical insulation. There is an effect that can increase the sharpness of the image quality of the CMOS image sensor.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085137A KR20040058753A (en) | 2002-12-27 | 2002-12-27 | CMOS image sensor and method for fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085137A KR20040058753A (en) | 2002-12-27 | 2002-12-27 | CMOS image sensor and method for fabricating thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040058753A true KR20040058753A (en) | 2004-07-05 |
Family
ID=37350825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020085137A KR20040058753A (en) | 2002-12-27 | 2002-12-27 | CMOS image sensor and method for fabricating thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040058753A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100869750B1 (en) * | 2007-08-30 | 2008-11-21 | 주식회사 동부하이텍 | An image sensor and a method of manufacturing the same |
| US9443892B2 (en) | 2013-02-25 | 2016-09-13 | Samsung Electronics Co., Ltd. | Image sensor and method of forming the same |
| US9524995B2 (en) | 2013-03-04 | 2016-12-20 | Samsung Electronics Co., Ltd. | Image sensors including conductive pixel separation structures |
-
2002
- 2002-12-27 KR KR1020020085137A patent/KR20040058753A/en not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100869750B1 (en) * | 2007-08-30 | 2008-11-21 | 주식회사 동부하이텍 | An image sensor and a method of manufacturing the same |
| US9443892B2 (en) | 2013-02-25 | 2016-09-13 | Samsung Electronics Co., Ltd. | Image sensor and method of forming the same |
| US9524995B2 (en) | 2013-03-04 | 2016-12-20 | Samsung Electronics Co., Ltd. | Image sensors including conductive pixel separation structures |
| US9754994B2 (en) | 2013-03-04 | 2017-09-05 | Samsung Electronics Co., Ltd. | Image sensors including conductive pixel separation structures and methods of fabricating the same |
| US9780142B1 (en) | 2013-03-04 | 2017-10-03 | Samsung Electronics Co., Ltd. | Image sensors including conductive pixel separation structures |
| USRE48878E1 (en) | 2013-03-04 | 2022-01-04 | Samsung Electronics Co., Ltd. | Image sensors including conductive pixel separation structures |
| USRE49793E1 (en) | 2013-03-04 | 2024-01-09 | Samsung Electronics Co., Ltd. | Image sensors including conductive pixel separation structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100461975B1 (en) | Method for forming trench isolation layer in image sensor | |
| US7524695B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
| KR100523671B1 (en) | Cmos image sensor with double gateoxide and method of fabricating the same | |
| KR100757654B1 (en) | Cmos image sensor and method for manufacturing the same | |
| KR20040008912A (en) | Hybrid isolation method for Image sensor | |
| KR100293718B1 (en) | Improved manufacturing method of image sensor | |
| KR20050106937A (en) | Cmos image sensor with reduced etch damage | |
| KR20010061353A (en) | Image sensor and method for fabrocating the same | |
| KR20040058691A (en) | CMOS image sensor with reduced crosstalk and method for fabricating thereof | |
| KR20010061349A (en) | Image sensor and method for fabrocating the same | |
| KR20070029369A (en) | Method for fabrication of image sensor for preventing generation of dark current | |
| KR100461973B1 (en) | Method for fabricating CMOS image sensor | |
| KR20040058753A (en) | CMOS image sensor and method for fabricating thereof | |
| KR100477791B1 (en) | Method for manufacturing a cmos image sensor | |
| KR100830328B1 (en) | CMOS Image sensor and method for fabricaing the same | |
| KR20040058754A (en) | CMOS image sensor and method for fabricating thereof | |
| KR20040058692A (en) | CMOS image sensor with shield layer protecting surface of photo diode and method for fabricating thereof | |
| KR20040058689A (en) | Fabricating method of cmos image sensor | |
| KR20040065332A (en) | CMOS image sensor with ion implantation region as isolation layer and method for fabricating thereof | |
| KR100749270B1 (en) | CMOS Image sensor and method for fabricaing the same | |
| KR20040058697A (en) | CMOS image sensor with curing photo diode's surface defects and method for fabricating thereof | |
| KR20050062143A (en) | Isolation method of cmos image sensor in pixel area | |
| KR20060127498A (en) | Method of fabricating cmos image sensor to reduce the dark current | |
| KR20040095910A (en) | Cmos image sensor and method of manufacturing the same | |
| KR20040058739A (en) | Fabricating method of CMOS image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |