KR100461973B1 - Method for fabricating CMOS image sensor - Google Patents

Method for fabricating CMOS image sensor Download PDF

Info

Publication number
KR100461973B1
KR100461973B1 KR10-2003-0002193A KR20030002193A KR100461973B1 KR 100461973 B1 KR100461973 B1 KR 100461973B1 KR 20030002193 A KR20030002193 A KR 20030002193A KR 100461973 B1 KR100461973 B1 KR 100461973B1
Authority
KR
South Korea
Prior art keywords
ion implantation
film
image sensor
substrate
forming
Prior art date
Application number
KR10-2003-0002193A
Other languages
Korean (ko)
Other versions
KR20040065335A (en
Inventor
홍희정
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0002193A priority Critical patent/KR100461973B1/en
Publication of KR20040065335A publication Critical patent/KR20040065335A/en
Application granted granted Critical
Publication of KR100461973B1 publication Critical patent/KR100461973B1/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60P—VEHICLES ADAPTED FOR LOAD TRANSPORTATION OR TO TRANSPORT, TO CARRY, OR TO COMPRISE SPECIAL LOADS OR OBJECTS
    • B60P1/00—Vehicles predominantly for transporting loads and modified to facilitate loading, consolidating the load, or unloading
    • B60P1/04—Vehicles predominantly for transporting loads and modified to facilitate loading, consolidating the load, or unloading with a tipping movement of load-transporting element
    • B60P1/26—Means for controlling movement of tailboards or sideboards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60J—WINDOWS, WINDSCREENS, NON-FIXED ROOFS, DOORS, OR SIMILAR DEVICES FOR VEHICLES; REMOVABLE EXTERNAL PROTECTIVE COVERINGS SPECIALLY ADAPTED FOR VEHICLES
    • B60J5/00—Doors
    • B60J5/10—Doors arranged at the vehicle rear
    • B60J5/108—Doors arranged at the vehicle rear for load transporting vehicles or public transport, e.g. lorries, trucks, buses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60P—VEHICLES ADAPTED FOR LOAD TRANSPORTATION OR TO TRANSPORT, TO CARRY, OR TO COMPRISE SPECIAL LOADS OR OBJECTS
    • B60P7/00—Securing or covering of load on vehicles
    • B60P7/02—Covering of load
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60P—VEHICLES ADAPTED FOR LOAD TRANSPORTATION OR TO TRANSPORT, TO CARRY, OR TO COMPRISE SPECIAL LOADS OR OBJECTS
    • B60P3/00—Vehicles adapted to transport, to carry or to comprise special loads or objects
    • B60P3/20—Refrigerated goods vehicles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2200/00—Type of vehicle
    • B60Y2200/10—Road Vehicles
    • B60Y2200/14—Trucks; Load vehicles, Busses

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Transportation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 트렌치 소자분리막의 측벽 및 하부의 기판내에 형성되어 크로스 토크 및 누설전류를 감소시키는 기능을 하는 채널스톱 이온주입영역을 형성함에 있어, 고집적화에 대응하는 좁은 폭에서도 고에너지 이온주입공정을 적용가능케 한 방법에 관한 것이다. 특히, 본 발명은 아이-라인(I-line) 스텝퍼를 사용하는 경우에도 자외선(Deep UV) 스텝퍼를 사용하는 경우와 동등한 해상도를 얻을 수 있도록 자기정렬마스크를 사용한 이온주입공정을 적용하여 공정의 안정화를 이룬 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a CMOS image sensor, and more particularly, to forming a channel stop ion implantation region formed in a sidewall and a lower substrate of a trench isolation layer to reduce cross talk and leakage current. The present invention relates to a method for applying a high energy ion implantation process even at a narrow width. In particular, the present invention stabilizes the process by applying an ion implantation process using a self-aligned mask so that even when using an I-line stepper to obtain the same resolution as when using a deep UV stepper Will be achieved.

Description

시모스 이미지센서의 제조방법{Method for fabricating CMOS image sensor}Method for manufacturing CMOS image sensor {Method for fabricating CMOS image sensor}

본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 고집적화에 따른 좁은 폭에서도 고에너지 이온주입공정을 이용한 채널스톱 이온주입영역을 형성하여 인접픽셀간의 누화현상이나 누설전류 등을 감소시킨 발명이다. 또한, 본 발명은 사진공정에서 아이-라인(I-line) 스텝퍼(stepper)를 사용하는 경우에도, 자외선(Deep Ultra Violet) 스텝퍼를 사용하는 경우와 동등한 해상도를 얻을 수 있도록 자기정렬마스크를 사용함으로써 오버레이 마진이 적은 경우에도 공정의 안정화를 이룬 발명이다.The present invention relates to a method for manufacturing a CMOS image sensor. In particular, a channel stop ion implantation region using a high energy ion implantation process is formed even at a narrow width due to high integration to reduce crosstalk and leakage current between adjacent pixels. In addition, the present invention uses a self-aligning mask so that even when an I-line stepper is used in a photographic process, a resolution equivalent to that of using a deep ultra violet stepper can be obtained. Even if the overlay margin is low, the invention achieves stabilization of the process.

일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) includes individual metal-oxide-silicon (MOS) capacitors. A device in which charge carriers are stored and transported in a capacitor while being in close proximity to each other. Complementary MOS image sensors use CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. A device employing a switching scheme that creates MOS transistors as many as pixels and sequentially detects outputs using the MOS transistors.

도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드와, 포토다이오드(PD)에서 모아진 광전하를 플로팅확산영역(FD) 으로 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(FD)를 리셋시키기 위한 리셋 트랜지스터 (Rx)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(Dx), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(Sx)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다.FIG. 1A is a circuit diagram showing a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor, and includes a photodiode for generating photocharges by receiving light and a photodiode ( A transfer transistor Tx for transporting the photocharges collected from the PD) to the floating diffusion region FD, and a reset for setting the potential of the floating diffusion region to a desired value and discharging the electric charge to reset the floating diffusion region FD. A transistor Rx, a drive transistor Dx serving as a source follower buffer amplifier, and a select transistor Sx for addressing can be configured as a switching role. Outside the unit pixel, a load transistor is formed to read an output signal.

도1b는 도1a에 도시된 이미지센서의 단위화소에서 포토다이오드와 트랜스퍼 트랜지스터(Tx)를 중심으로 그 단면구조를 도시한 도면으로, 포토다이오드를 구성하는 4개의 트랜지스터 중에서 트랜스퍼 트랜지스터의 게이트 전극만 도시하였으며나머지 트랜지스터들은 도시하지 않았다.FIG. 1B illustrates a cross-sectional structure of a photodiode and a transfer transistor Tx in a unit pixel of the image sensor illustrated in FIG. 1A, and illustrates only a gate electrode of a transfer transistor among four transistors constituting the photodiode. The remaining transistors are not shown.

이러한 점을 참조하면 설명하면 먼저, p형 반도체 기판(10) 상에 에피택셜 성장된 p형 에피층(11)이 형성되어 있으며, p형 에피층(11)의 상부에는 활성영역과 필드영역을 정의하는 필드산화막(12)이 트렌치 구조를 이용하여 형성되어 있다.Referring to this point, first, an epitaxially grown p-type epitaxial layer 11 is formed on a p-type semiconductor substrate 10, and an active region and a field region are formed on the p-type epitaxial layer 11. The field oxide film 12 to be defined is formed using a trench structure.

이와같은 트렌치 구조의 필드산화막(12) 하부에는 채널스톱 이온주입영역(13)이 형성되어 있으며, 활성영역에는 트랜스퍼 트랜지스터의 게이트 전극(14)과 그 측벽에 형성된 스페이서(15)가 도시되어 있다.The channel stop ion implantation region 13 is formed under the trench oxide field 12, and the gate electrode 14 of the transfer transistor and the spacer 15 formed on the sidewall thereof are illustrated in the active region.

p/n/p형 포토다이오드를 구성하는 p형 이온주입영역(16)은 p형 에피층(11)의 표면으로부터 일정깊이에 형성되어 있으며, p형 이온주입영역(16)의 하부에는 상기 p형 이온주입영역(16)과 접하며 일정깊이를 갖는 고농도의 제 1 n형 이온주입영역(17)이 형성되어 있으며, 고농도의 제 1 n형 이온주입영역(17)의 하부에는 제 1 n형 이온주입영역(17)과 접하며 저농도의 제 2 n형 이온주입영역(18)이 일정깊이에 형성되어 있다.The p-type ion implantation region 16 constituting the p / n / p-type photodiode is formed at a predetermined depth from the surface of the p-type epitaxial layer 11, and the p-type ion implantation region 16 is located below the p-type ion implantation region 16. A high concentration of the first n-type ion implantation region 17 is formed in contact with the type ion implantation region 16 and has a predetermined depth, and the first n-type ion is located below the high concentration of the first n-type ion implantation region 17. The low concentration second n-type ion implantation region 18 is formed in contact with the implantation region 17 at a predetermined depth.

이와 같이, 반도체 기판 표면근처에 형성된 p형 이온주입영역(16)과 그 하부에 위치한 제 1 n형 이온주입영역(17), 제 2 n형 이온주입영역(18) 그리고 p형 에피층(11)이 pn 접합을 이루면서 p/n/p포토다이오드 역할을 하게 된다.As described above, the p-type ion implantation region 16 formed near the surface of the semiconductor substrate, the first n-type ion implantation region 17, the second n-type ion implantation region 18, and the p-type epilayer 11 positioned below the semiconductor substrate 11 are formed. ) Forms a pn junction and acts as a p / n / p photodiode.

n형 이온주입영역을 하나로 형성하는 것보다 도1b에 도시된 바와 같이 농도가 다른 2개의 n형 이온주입영역(17, 18)으로 형성하게 되면, 광전하의 터널링 효율을 높일 수 있어 이미지센서의 효율을 증가시킬 수 있다. 이에 대해선 본 출원인이 2000년 9월 21일자에 출원된 특허출원(출원번호 10-2000-0055500)에 상세히 설명되어 있으므로 상술하지 않는다.When forming two n-type ion implantation regions 17 and 18 having different concentrations, as shown in FIG. 1B, rather than forming one n-type ion implantation region, the tunneling efficiency of photocharge can be increased, thereby improving the efficiency of the image sensor. Can be increased. This is not described in detail because the present applicant is described in detail in the patent application (Application No. 10-2000-0055500) filed on September 21, 2000.

여기서 도1b에 도시된 필드산화막(12)은 0.3 ∼ 0.4㎛의 깊이를 갖게 형성되어 있으며 필드산화막(12)의 폭은 대략 0.2 ∼ 0.3㎛정도이다. 또한, 포토다이오드를 이루는 pn 접합의 깊이(A)는 대략적으로 0.8 ∼ 1.0㎛의 깊이를 갖는다.Here, the field oxide film 12 shown in Fig. 1B is formed to have a depth of 0.3 to 0.4 mu m, and the width of the field oxide film 12 is about 0.2 to 0.3 mu m. Further, the depth A of the pn junction constituting the photodiode has a depth of approximately 0.8 to 1.0 mu m.

이미지센서가 장착되는 각종 기기들이 점차로 소형화되어 감에 따라 이미지센서 역시 소형화되어 가는 추세인데, 이와같이 소형화된 이미지센서에서는 인접픽셀간의 전기적 절연이 중요한 이슈로 부각되고 있다.As various devices equipped with the image sensor are gradually miniaturized, the image sensor is also miniaturized. In such a miniaturized image sensor, electrical insulation between adjacent pixels is emerging as an important issue.

이는 도1b에 도시된 바와같이 채널스톱 이온주입영역(13)이 형성된 깊이가 포토다이오드의 pn 정션의 깊이보다 얕기 때문에, 인접픽셀간에 발생하는 누화현상(cross talk)이나 누설전류등을 제대로 방지하지 못하고 있기 때문이다.Since the depth where the channel stop ion implantation region 13 is formed is shallower than the depth of the pn junction of the photodiode, as shown in FIG. 1B, crosstalk or leakage current occurring between adjacent pixels is not properly prevented. Because you are not.

이러한 단점을 방지하기 위해서는 채널스톱 이온주입영역(13)을 기판 깊숙히 형성하여야만 하는데 먼저, LOCOS(Local Oxidation of Silicon) 방법을 이용하여 이러한 채널스톱 이온주입영역을 형성하는 방법을 고려해 볼 수 있다.In order to prevent this disadvantage, the channel stop ion implantation region 13 must be formed deep in the substrate. First, a method of forming such a channel stop ion implantation region using a local oxide of silicon (LOCOS) method may be considered.

LOCOS 방법을 이용할 경우에는, 필드산화막을 3000 ∼ 4000Å 정도 열산화시켜 형성한 뒤에 채널스톱 이온주입을 위한 마스크공정과 이온주입공정을 차례로 진행하게 되면 기판 깊숙히 형성된 채널스톱 이온주입영역을 얻을 수 있다.In the case of using the LOCOS method, the channel oxide film is thermally oxidized to about 3000 to 4000 kV, and then the mask stop for channel stop ion implantation and the ion implantation step are sequentially performed to obtain a channel stop ion implantation region deep in the substrate.

하지만, 잘 알려진 바와같이 LOCOS 공정을 이용한 소자는 STI(Shallow Trench Isolation) 공정을 이용한 소자에 비해 집적도가 현저히 떨어지기 때문에 현재의 미세화된 이미지센서 제조공정에는 적합치 않은 단점이 있다.However, as is well known, the device using the LOCOS process has a significantly lower integration degree than the device using the shallow trench isolation (STI) process, which is not suitable for the current miniaturized image sensor manufacturing process.

다음으로 STI 공정을 이용하는 경우를 살펴보면, STI 공정을 이용하여 기판깊숙히 채널스톱 이온주입영역을 형성하기 위해서는, 고에너지 이온주입공정을 이용하여야 하는데, 고에너지 이온주입공정에서 이온주입마스크로 사용되는 감광막의 두께는 2㎛ 이상이 되어야 선택적 이온주입이 가능하다.Next, in the case of using the STI process, in order to form a channel stop ion implantation region deep in the substrate using the STI process, a high energy ion implantation process should be used, and a photoresist film used as an ion implantation mask in the high energy ion implantation process The thickness of should be more than 2㎛ selective ion implantation is possible.

하지만, 감광막의 두께가 2㎛ 이상인 경우에는 감광막 마스크 패턴 형성시, 트렌치 구조의 바닥이나 측벽에 찌꺼기(residue)가 남을 수 있는 단점이 있으며, 또한 오버레이 마진(overlay margin)이 매우 부족해지는 단점이 있다.However, when the thickness of the photoresist film is 2 μm or more, when the photoresist mask pattern is formed, residues may remain on the bottom or sidewalls of the trench structure, and there is a disadvantage in that the overlay margin is very insufficient. .

또 다른 단점으로, 감광막의 두께가 1㎛ 이상일 경우에는 패턴형성을 위한 사진장비로 Deep UV(Ultra Violet) 스텝퍼(stepper)를 사용할 수 없고, 아이-라인(I-line) 스텝퍼(stepper)를 사용할 수 밖에 없다.As another disadvantage, when the thickness of the photoresist film is 1 μm or more, Deep UV (Ultra Violet) stepper cannot be used as a photographing device for pattern formation, and an I-line stepper can be used. There is no choice but to.

그런데, 아이라인 스텝퍼로는 0.2 내지 0.3㎛의 최소 회로선폭을 구현해 낼수 없기 때문에 0.18㎛급의 고 집적화 이미지센서에는 적용이 불가능한 단점이 있었다.However, since the eyeline stepper cannot implement a minimum circuit line width of 0.2 to 0.3 μm, it cannot be applied to a high integrated image sensor of 0.18 μm.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 이미지센서의 고집적화에 대응하는 좁은 폭에서도 고 에너지 이온주입공정을 이용한 채널스톱 이온주입영역 형성을 가능케한 시모스 이미지센서의 제조방법과, 자기정렬된 이온주입마스크를 사용함으로써, 아이라인 스텝퍼를 사용한 경우에도 Deep UV 스텝퍼를 사용한 것과 동일한 해상도를 갖는 시모스 이미지센서의 제조방법을 제공함을 그 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and a method of manufacturing a CMOS image sensor capable of forming a channel stop ion implantation region using a high energy ion implantation process even at a narrow width corresponding to high integration of an image sensor, and self-alignment It is an object of the present invention to provide a method for manufacturing a CMOS image sensor having the same resolution as using a deep UV stepper even when an eyeline stepper is used.

도1a은 1개의 포토다이오드와 4개의 트랜지스터로 구성된 이미지센서의 단위화소의 구성을 도시한 회로도,1A is a circuit diagram showing the configuration of a unit pixel of an image sensor composed of one photodiode and four transistors;

도1b는 도1a에 도시된 회로도에서 포토다이오드와 트랜스퍼 트랜지스터를 중심으로 단위화소의 단면구조를 도시한 단면도,FIG. 1B is a cross-sectional view showing a cross-sectional structure of a unit pixel around a photodiode and a transfer transistor in the circuit diagram shown in FIG. 1A;

도2a 내지 도2d는 본 발명의 제 1 실시예에 따른 시모스 이미지센서에서 트렌치 소자분리공정의 순서를 도시한 공정순서도,2A to 2D are process flow charts showing the sequence of trench isolation in the CMOS image sensor according to the first embodiment of the present invention;

도3a 내지 도3c는 본 발명의 제 2 실시예에 따른 시모스 이미지센서에서 트렌치 소자분리공정의 순서를 도시한 공정순서도,3A to 3C are process flowcharts showing the sequence of trench isolation in a CMOS image sensor according to a second embodiment of the present invention;

도4a 내지 도4c는 본 발명의 제 3 실시예에 따른 시모스 이미지센서에서 트렌치 소자분리공정의 순서를 도시한 공정순서도,4A to 4C are process flowcharts showing the sequence of trench isolation in a CMOS image sensor according to a third embodiment of the present invention;

도5a 내지 도5c는 본 발명의 제 4 실시예에 따른 시모스 이미지센서에서 트렌치 소자분리공정의 순서를 도시한 공정순서도,5A to 5C are process flowcharts showing a procedure of trench isolation in a CMOS image sensor according to a fourth embodiment of the present invention;

도6a 내지 도6c는 본 발명의 제 5 실시예에 따른 시모스 이미지센서에서 트렌치 소자분리공정의 순서를 도시한 공정순서도,6A through 6C are process flowcharts illustrating a process of trench isolation in a CMOS image sensor according to a fifth embodiment of the present invention;

도7은 본 발명에 따라 형성된 시모스 이미지센서에서 포토다이오드와 트랜스퍼 트랜지스터를 중심으로 단위화소의 단면구조를 도시한 단면도.7 is a cross-sectional view showing a cross-sectional structure of a unit pixel centering on a photodiode and a transfer transistor in a CMOS image sensor formed according to the present invention;

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

20 : p형 기판 21 : p형 에피층20: p-type substrate 21: p-type epi layer

22 : 버퍼산화막 23 : 패드질화막22: buffer oxide film 23: pad nitride film

24 : 반사방지막 25 : 제 1 감광막24: antireflection film 25: first photosensitive film

26 : 제 2 감광막 27 : 채널스톱 이온주입영역26 second photosensitive film 27 channel stop ion implantation region

28 : 트렌치 구조28: trench structure

상기한 목적을 달성하기 위한 본 발명은, 기판내에 형성된 포토다이오드용 도핑영역과, 상기 포토다이오용 도핑영역에 인접하여 형성된 소자분리막과, 상기 소자분리막 하부의 상기 기판내에서 상기 포토다이오용 도핑영역보다 깊게 형성된 채널스톱 이온주입영역을 포함하는 이미지센서의 제조방법에 있어서, 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 제 1 오픈부를 갖는 제 1 감광막 패턴을 형성하는 단계; 상기 제 1 감광막 패턴을 마스크로 하여 상기 기판의 표면이 드러나도록 상기 절연막을 식각하는 단계; 상기 제 1 오픈부와 오버랩되며 상기 제 1 오픈부보다 큰 폭의 제 2 오픈부를 갖는 제 2 감광막 패턴을 형성하는 단계; 이온주입에 의해 상기 기판 내부에 상기 채널스톱 이온주입영역을 형성하는 단계; 노출된 상기 기판을 일부 식각하여 트렌치를 형성하는 단계; 및 상기 트렌치내에 상기 소자분리막용 절연물을 매립하는 단계를 포함하여 이루어진다.According to an aspect of the present invention, a doped region for photodiodes formed in a substrate, an isolation layer formed adjacent to the doped region for photodiodes, and a doped region for photodiodes in the substrate below the isolation layer A method of manufacturing an image sensor including a channel stop ion implantation region formed deeper, the method comprising: forming an insulating film on a substrate; Forming a first photosensitive film pattern having a first open portion on the insulating film; Etching the insulating film to expose the surface of the substrate using the first photoresist pattern as a mask; Forming a second photosensitive film pattern overlapping the first open part and having a second open part having a width greater than that of the first open part; Forming the channel stop ion implantation region in the substrate by ion implantation; Partially etching the exposed substrate to form a trench; And embedding the insulator for the device isolation layer in the trench.

또한, 본 발명은 기판내에 형성된 포토다이오드용 도핑영역과, 상기 포토다이오용 도핑영역에 인접하여 형성된 소자분리막과, 상기 소자분리막 하부의 상기 기판내에서 상기 포토다이오용 도핑영역보다 깊게 형성된 채널스톱 이온주입영역을 포함하는 이미지센서의 제조방법에 있어서, 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 제 1 오픈부를 갖는 제 1 감광막 패턴을 형성하는 단계; 상기 제 1 감광막 패턴을 마스크로 하여 상기 기판의 표면이 드러나도록 상기 절연막을 식각하는 단계; 노출된 상기 기판을 일부 식각하여 트렌치를 형성하는 단계; 상기 제 1 오픈부와 오버랩되며 상기 제 1 오픈부보다 큰 폭의 제 2 오픈부를 갖는 제 2 감광막 패턴을 형성하는 단계; 이온주입에 의해 상기 기판 내부에 상기 채널스톱 이온주입영역을 형성하는 단계; 및 상기 트렌치내에 상기 소자분리막용 절연물을 매립하는 단계를 포함하여 이루어진다.The present invention also provides a photodiode doped region formed in a substrate, a device isolation film formed adjacent to the photodiode doped region, and a channel stop ion formed deeper in the substrate below the device isolation film than the photodiode doped region. A method of manufacturing an image sensor including an injection region, the method comprising: forming an insulating film on a substrate; Forming a first photosensitive film pattern having a first open portion on the insulating film; Etching the insulating film to expose the surface of the substrate using the first photoresist pattern as a mask; Partially etching the exposed substrate to form a trench; Forming a second photosensitive film pattern overlapping the first open part and having a second open part having a width greater than that of the first open part; Forming the channel stop ion implantation region in the substrate by ion implantation; And embedding the insulator for the device isolation layer in the trench.

본 발명은 자기정렬된 이온주입 마스크를 사용하여 이온주입공정을 진행함으로써 아이라인 스텝퍼를 사용하는 경우에도 Deep UV 스텝퍼를 사용한 것과 동일한 해상도를 얻을 수 있어, 이를 이용한 트렌치 구조의 소자분리막을 형성하여 인접픽셀간의 누화현상이나 누설전류 특성을 향상시킨 발명이다.According to the present invention, an ion implantation process is performed using a self-aligned ion implantation mask, so that even when an eyeline stepper is used, the same resolution as that of using a deep UV stepper can be obtained. The invention improves crosstalk between pixels and leakage current characteristics.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.

도2a 내지 도2d는 본 발명의 제 1 실시예에 따른 이미지센서의 트렌치 소자분리막 형성공정을 도시한 공정순서도로서 이를 참조하여 본 발명을 설명한다.2A to 2D are process flowcharts illustrating a process of forming a trench isolation layer of an image sensor according to a first embodiment of the present invention.

먼저, 도2a에 도시된 바와 같이 고농도의 p형 기판(20)상에 저농도의 p형 에피층(21)을 에피택셜 성장시킨다. 이와같이 p형 에피층(21)을 사용하는 이유는 첫째, 저농도의 p형 에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있기 때문이며. 둘째로는 p형 에피층(21)의 하부에 고농도의 p+기판(20)을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.First, as shown in FIG. 2A, the low concentration p-type epitaxial layer 21 is epitaxially grown on the high concentration p-type substrate 20. The reason for using the p-type epitaxial layer 21 is as follows. First, since there is a low concentration of the p-type epitaxial layer, the depletion region of the photodiode can be increased largely and deeply. because you can increase your ability). Secondly, when a high concentration of p + substrate 20 is provided under the p-type epitaxial layer 21, the charge is rapidly recombined before the charge is diffused to neighboring pixel units. This is because the change in the transfer function of the photocharge can be reduced by reducing the random diffusion.

다음으로 p형 에피층(21) 상에 버퍼산화막(22)과 패드질화막(23)을 차례로 형성한다. 패드질화막(23)으로는 SiN을 사용하며, 1000 ∼ 2000Å의 두께를 갖도록 형성한다. 소자의 특성변경이나 스트레스 완하 등을 위해서는 패드질화막(23)으로 사용된 SiN 대신에 SiC 또는 SiLK와 같은 저유전율 유기절연막을 사용할 수도 있다.Next, the buffer oxide film 22 and the pad nitride film 23 are sequentially formed on the p-type epitaxial layer 21. SiN is used as the pad nitride film 23 and is formed to have a thickness of 1000 to 2000 GPa. In order to change the characteristics of the device or to alleviate stress, a low dielectric constant organic insulating film such as SiC or SiLK may be used instead of SiN used as the pad nitride film 23.

이어서, 패드질화막(23) 상에 반사방지막(24)을 600Å 정도의 두께로 형성하고 반사방지막(24) 상에 제 1 감광막(Photo Resist)(25)을 도포하는데, 제 1 감광막(25)은 사진장비의 해상도(resolution) 확보가 가능한한 가장 두껍게 도포한다. 이는 후속 이온주입공정에서 제 1 감광막(25)이 자기정렬(Self-aligned) 마스크 역할을 하기 때문이며 바람직하게는 0.8㎛ 정도로 한다.Subsequently, the anti-reflection film 24 is formed on the pad nitride film 23 to a thickness of about 600 mm and the first photo-resist film 25 is coated on the anti-reflection film 24. Apply as thick as possible to ensure the resolution of photographic equipment. This is because the first photosensitive film 25 serves as a self-aligned mask in a subsequent ion implantation process, and preferably about 0.8 μm.

이와 같이 제 1 감광막(25)을 도포한 후에, 트렌치 구조를 형성하기 위한 STI 마스킹(masking) 공정을 진행하여 제 1 감광막(25)의 소정부분을 제거한다. 이때, 제 1 감광막(25)은 그 두께가 0.8㎛ 정도이므로 STI 마스킹 공정에서 Deep UV 스텝퍼를 사용할 수 있다. 이와같은 이유로 제 1 감광막을 패터닝하는 STI 마스킹 공정에서는 회로선폭이 0.2 ∼ 0.3㎛인 패턴형성이 가능하다.After applying the first photosensitive film 25 in this manner, an STI masking process for forming a trench structure is performed to remove a predetermined portion of the first photosensitive film 25. In this case, since the thickness of the first photoresist layer 25 is about 0.8 μm, a deep UV stepper may be used in the STI masking process. For this reason, in the STI masking process for patterning the first photosensitive film, a pattern with a circuit line width of 0.2 to 0.3 mu m is possible.

다음으로, 도2a에 도시된 바와같이 트렌치 구조가 형성될 에피층(21) 표면을 오픈시키기 위하여, 상기 반사방지막(24)과 패드질화막(23) 및 버퍼산화막(22)의소정부분을 제거하여 에피층(21)의 표면을 오픈시킨다.Next, as shown in FIG. 2A, predetermined portions of the anti-reflection film 24, the pad nitride film 23, and the buffer oxide film 22 are removed to open the surface of the epitaxial layer 21 on which the trench structure is to be formed. The surface of the epi layer 21 is opened.

패드질화막(23)과 버퍼산화막(22)을 식각하는 공정후에, 남아있는 제 1 감광막(25)은 많이 남아있을수록 후속공정에서 유용하게 사용될 수 있으며, 식각공정 후 남아있는 제 1 감광막(25)은 그 두께가 0.6㎛ 이상이 되도록 식각공정의 조건을 조절할 수 있다.After the process of etching the pad nitride layer 23 and the buffer oxide layer 22, the remaining first photoresist layer 25 may be more useful in a subsequent process, and the first photoresist layer 25 remaining after the etching process may be more useful. Silver can adjust the conditions of the etching process so that the thickness is 0.6㎛ or more.

일반적인 STI 형성공정에서는 STI 마스킹 공정이후에 건식식각, 습식식각 또는 이온주입공정 등을 이용하여 굳어진 감광막을 제거하는 PR(Photo Resist) ashing 공정이 수행되지만, 본 발명의 제 1 실시예에서는 PR Ashing 공정이 수행되지 않는다.In the general STI forming process, after the STI masking process, a PR (Photo Resist) ashing process of removing the hardened photoresist film is performed using dry etching, wet etching, or ion implantation, but in the first embodiment of the present invention, the PR Ashing process This is not done.

다음으로 도2b에 도시된 바와 같이, 이온주입 마스킹 공정에 사용되는 제 2 감광막(26)을 제 1 감광막(25) 상에 형성한다. 이온주입 마스킹에 사용되는 제 2 감광막(26)은 너무 두꺼우거나 너무 얇아도 좋지않은데, 제 2 감광막(26)이 너무 두꺼울 경우에는 STI 마스킹 공정으로 형성된 패턴사이에 찌꺼기가 남을 우려가 있으며, 너무 얇을 경우에는 후속 이온주입공정에서 마진(margin)이 부족해 질 수 있기때문이다. 바람직하게 제 2 감광막(26)은 1 ∼2 ㎛의 두께를 갖는다.Next, as shown in FIG. 2B, a second photosensitive film 26 used in the ion implantation masking process is formed on the first photosensitive film 25. The second photoresist layer 26 used for the ion implantation masking may not be too thick or too thin. If the second photoresist layer 26 is too thick, residue may remain between the patterns formed by the STI masking process and may be too thin. This is because margins may be insufficient in subsequent ion implantation processes. Preferably, the second photosensitive film 26 has a thickness of 1 to 2 mu m.

여기서, 제 2 감광막(26)은 아이라인 스텝퍼를 사용하여 현상기 때문에 1㎛ 이상의 두께를 가져도 되나, 2㎛ 이상의 두께인 경우라면 찌꺼기가 발생할 수도 있기 때문에 1 ∼2 ㎛의 두께를 갖는 것이 바람직하다.Here, the second photosensitive film 26 may have a thickness of 1 μm or more because of the development using an eyeline stepper. However, if the thickness is 2 μm or more, the second photosensitive film 26 may have a thickness of 1 to 2 μm. .

전술한 바와같이, 제 2 감광막(26)은 아이라인 스텝퍼를 사용하여 현상되어 소정부분이 제거되는데, 도2b에 도시된 바와 같이 제 1 감광막(25) 보다 넓은 폭을갖도록 소정부분이 제거된다.As described above, the second photosensitive film 26 is developed using an eyeline stepper to remove a predetermined portion, and as shown in FIG. 2B, the predetermined portion is removed to have a wider width than the first photosensitive film 25.

다음으로 도2b에 도시된 바와 같이 보론(B11)을 소스(source)로 하여 채널스톱 이온주입영역(27) 형성을 위한 이온주입공정이 수행된다. 이온주입공정시에는, 이온주입마스크로 사용된 제 2 감광막(26)이외에도 제 1 감광막(25) 및 패드질화막(23)과 버퍼산화막(22)이 자기정렬된 이온주입마스크 역할을 하여 오버레이 마진이 부족한 경우에도 안정적으로 채널스톱 이온주입영역(27)을 형성할 수 있게 한다.Next, as shown in FIG. 2B, an ion implantation process for forming the channel stop ion implantation region 27 is performed using boron B 11 as a source. In the ion implantation process, in addition to the second photosensitive film 26 used as the ion implantation mask, the first photosensitive film 25, the pad nitride film 23, and the buffer oxide film 22 serve as self-aligned ion implantation masks, thereby providing an overlay margin. Even if it is insufficient, the channel stop ion implantation region 27 can be stably formed.

이때, 사용되는 이온주입에너지는 250 ∼ 350KeV 의 고에너지이며, 이와같은 고에너지 이온주입을 이용하기 때문에 기판 표면으로부터 약 0.8 ∼ 1.5㎛ 정도의 깊이에 채널스톱 이온주입영역을 형성할 수 있어 인접 픽셀간의 누화현상이나 누설전류를 방지할 수 있게 된다.At this time, the ion implantation energy used is high energy of 250 to 350 KeV. Since the high energy ion implantation is used, the channel stop ion implantation region can be formed at a depth of about 0.8 to 1.5 μm from the surface of the substrate so that the adjacent pixels Crosstalk of the liver and leakage current can be prevented.

다음으로 도2c에 도시된 바와같이 제 2 감광막(26), 제 1 감광막(25) 및 반사방지막(24)을 제거하는 Ashing 공정을 수행한 뒤에, 패드질화막(23)을 식각마스크로하여 p형 에피층(21)의 소정부분을 식각하는 STI 식각공정을 진행하여 트렌치 구조(28)를 형성한다. 트렌치 구조(28)의 깊이는 0.3 ∼ 0.4㎛ 정도이므로, 트렌치 구조의 하부에는 채널스톱 이온주입영역(27)이 형성되어 있다.Next, as shown in FIG. 2C, after the ashing process of removing the second photoresist layer 26, the first photoresist layer 25, and the anti-reflection film 24 is performed, the p-type nitride layer 23 is used as an etching mask. The trench structure 28 is formed by performing an STI etching process for etching a predetermined portion of the epitaxial layer 21. Since the depth of the trench structure 28 is about 0.3 to 0.4 mu m, a channel stop ion implantation region 27 is formed in the lower portion of the trench structure.

이어서, 도2d에 도시된 바와같이 필드산화막(29)으로 트렌치구조(28)를 갭-필(gap-fill) 하는 공정을 진행하고 상기 필드산화막(29)에 대한 어닐공정을 수행하여 필드산화막의 특성을 원하는 방형으로 조정한다.Subsequently, as shown in FIG. 2D, a process of gap-filling the trench structure 28 with the field oxide film 29 is performed, and an annealing process is performed on the field oxide film 29. Adjust the characteristics to the desired square.

이후에 갭필된 필드산화막(29)을 화학기계연마(Chemical Mechanical Polishing : CMP)하여 평탄화시킨 후, 패드질화막(23)을 제거하면 STI 공정에 의한 소자분리막 형성이 완성된다.Thereafter, the gap-filled field oxide film 29 is planarized by chemical mechanical polishing (CMP), and then the pad nitride film 23 is removed to form the device isolation film by the STI process.

다음으로 도3a 내지 도3c를 참조하여 본 발명의 제 2 실시예에 대해 설명한다. 본 발명의 제 2 실시예는 본 발명의 제 1 실시예에 따른 소자분리막 형성공정에서 도2b에 도시된 이온주입공정과 도2c에 도시된 트렌치 구조를 형성하기 위한 STI 식각공정의 순서를 바꾸어서 소자분리막을 형성한 것이다.Next, a second embodiment of the present invention will be described with reference to FIGS. 3A to 3C. In the second embodiment of the present invention, the device is formed by changing the order of the ion implantation process shown in FIG. 2B and the STI etching process for forming the trench structure shown in FIG. 2C in the device isolation film forming process according to the first embodiment of the present invention. A separator is formed.

이러한 점을 참조하여 본 발명의 제 2 실시예를 설명하면 먼저, 도3a에 도시된 바와같이 p형 기판(20)상에 형성된 p형 에피층(21)을 형성하고 p형 에피층(21) 상에 버퍼산화막(22), 패드질화막(23), 반사방지막(24), 제 1 감광막(25)을 차례로 형성한 후에 UV 스텝퍼를 이용한 마스킹 공정을 수행하여 제 1 감광막(25)의 소정부분을 제거한다.Referring to this point, the second embodiment of the present invention will be described. First, as shown in FIG. 3A, the p-type epi layer 21 formed on the p-type substrate 20 is formed, and the p-type epi layer 21 is formed. After forming the buffer oxide film 22, the pad nitride film 23, the anti-reflection film 24, and the first photosensitive film 25 on the surface, a masking process using a UV stepper is performed to remove a predetermined portion of the first photosensitive film 25. Remove

이후에 트렌치 구조가 형성될 에피층(21) 표면을 오픈시키기 위하여, 상기 반사방지막(24)과 패드질화막(23) 및 버퍼산화막(22)의 소정부분을 제거하여 에피층(21)의 표면을 오픈시킨다.In order to open the surface of the epitaxial layer 21 on which the trench structure is to be formed later, the surface of the epitaxial layer 21 is removed by removing a predetermined portion of the anti-reflection film 24, the pad nitride film 23, and the buffer oxide film 22. Open it.

이후에 도3b에 도시된 바와같이, 제 1 감광막(25)을 식각배리어로 하여 p형 에피층(21)의 소정부분을 식각하는 STI 식각공정을 진행하여 트렌치 구조(28)를 형성한다.Subsequently, as shown in FIG. 3B, the trench structure 28 is formed by performing an STI etching process of etching a predetermined portion of the p-type epitaxial layer 21 using the first photoresist layer 25 as an etching barrier.

이어서 도3c에 도시된 바와 같이 제 1 감광막(25) 상에 제 2 감광막(26)을 형성하고 아이라인 스텝퍼를 이용한 이온주입 마스킹 공정을 수행하여 제 2감광막(26)의 소정부분을 제거한다. 이때 제 2 감광막(26)은 아이라인 스텝퍼를 사용하여 사진공정이 진행되기 때문에 제 1 감광막(25) 보다는 넓은 폭을 갖게 패터닝된다.Subsequently, as illustrated in FIG. 3C, the second photoresist layer 26 is formed on the first photoresist layer 25, and an ion implantation masking process using an eyeline stepper is performed to remove a predetermined portion of the second photoresist layer 26. In this case, the second photoresist layer 26 is patterned to have a wider width than the first photoresist layer 25 because the photolithography process is performed using an eyeline stepper.

이후에 보론(B11)을 소스로 하는 고에너지 이온주입공정을 진행하여 트렌치 구조의 하부에 형성되는 채널스톱 이온주입영역(27)을 형성한다. 다음으로 제 2 감광막(26)과 제 1 감광막(25) 및 반사방지막(24)을 제거하는 Aashing 공정을 수행한 후에 트렌치 구조를 절연막으로 갭-필하는 공정을 수행한다. 이후의 공정은 제 1 실시예와 같다. 본 발명의 제 2 실시예에서는 트렌치 식각을 먼저 수행한 뒤에, 이온주입공정이 진행되므로 이온주입에너지가 제 1 실시예보다 감소할 수 있는 장점이 있다.Thereafter, a high energy ion implantation process using boron B 11 as a source is performed to form a channel stop ion implantation region 27 formed under the trench structure. Next, an Aashing process is performed to remove the second photoresist film 26, the first photoresist film 25, and the anti-reflection film 24, followed by a gap-filling process of the trench structure with the insulating film. The subsequent process is the same as in the first embodiment. In the second embodiment of the present invention, since the ion implantation process is performed after the trench etching is performed first, the ion implantation energy is reduced than the first embodiment.

다음으로 도4a 내지 도4e를 참조하여 본 발명의 제 3 실시예에 대해 설명한다. 본 발명의 제 3 실시예에서는 패드질화막의 두께를 두껍게 형성하여 제 2 감광막과 패드질화막을 이온주입마스크로 사용하는 것이 특징이다.Next, a third embodiment of the present invention will be described with reference to FIGS. 4A to 4E. In the third embodiment of the present invention, the thickness of the pad nitride film is made thick so that the second photosensitive film and the pad nitride film are used as ion implantation masks.

먼저, 도4a에 도시된 바와같이 p형 기판(20)상에 형성된 p형 에피층(21)을 형성하고 p형 에피층(21) 상에 버퍼산화막(22), 패드질화막(23)을 차례로 형성한다. 이때 패드질화막(23)을 형성하는 물질로는 SiN 대신에 SiC 또는 SiLK와 같은 저유전율 유기절연막을 사용할 수도 있는데, 그 두께를 수 ㎛ 정도로 두껍게 형성한다. 그 이유는 두꺼운 패드질화막이 이온주입공정 진행시에 자기정렬 마스크 역할을 하게하기 위해서이다.First, as shown in FIG. 4A, a p-type epitaxial layer 21 formed on the p-type substrate 20 is formed, and a buffer oxide film 22 and a pad nitride film 23 are sequentially formed on the p-type epitaxial layer 21. Form. In this case, as the material for forming the pad nitride film 23, a low dielectric constant organic insulating film such as SiC or SiLK may be used instead of SiN. The reason is that the thick pad nitride film serves as a self-aligning mask during the ion implantation process.

다음으로 패드질화막(23) 상에 반사방지막(24), 제 1 감광막(25)을 차례로 형성한 후에 UV 스텝퍼를 이용한 마스킹 공정을 수행하여 제 1 감광막(25)의 소정부분을 제거한다. 이후에 트렌치 구조가 형성될 에피층(21) 표면을 오픈시키기 위하여, 상기 반사방지막(24)과 패드질화막(23) 및 버퍼산화막(22)의 소정부분을 제거하여 에피층(21)의 표면을 오픈시킨다.Next, after the anti-reflection film 24 and the first photoresist film 25 are sequentially formed on the pad nitride film 23, a masking process using a UV stepper is performed to remove a predetermined portion of the first photoresist film 25. In order to open the surface of the epitaxial layer 21 on which the trench structure is to be formed later, the surface of the epitaxial layer 21 is removed by removing a predetermined portion of the anti-reflection film 24, the pad nitride film 23, and the buffer oxide film 22. Open it.

이어서 제 1 감광막(25)을 제거하는 PR ashing 공정을 진행한다. 본 발명의 제 3 실시예에서는 제 1 감광막(25)이 사진공정 이후에 제거되며, 이온주입공정에서 자기정렬마스크 역할을 하는 것은 두꺼워진 패드질화막(23)과 제 2 감광막이 담당한다.Subsequently, a PR ashing process of removing the first photosensitive film 25 is performed. In the third embodiment of the present invention, the first photoresist film 25 is removed after the photolithography process, and the thickened pad nitride film 23 and the second photoresist film serve as the self-alignment mask in the ion implantation process.

이와같이 제 1 감광막(25)이 제거된 이후에, 도4b에 도시된 바와 같이 패드질화막(23)을 식각배리어(barrier)로 하여 에피층(21)의 소정부분을 제거하여 트렌치 구조(28)를 형성하는 STI 식각공정을 진행한다.After the first photoresist film 25 is removed in this manner, as shown in FIG. 4B, the trench structure 28 is removed by removing a predetermined portion of the epi layer 21 using the pad nitride film 23 as an etch barrier. The STI etching process is performed.

이후에 도4c에 도시된 바와 같이 제 2 감광막(26)을 패드질화막(23) 상에 형성한다. 제 2 감광막(26)은 채널스톱 이온주입영역(27) 형성을 위한 이온주입마스킹 공정에 이용되며 아이라인 스텝퍼를 이용하여 제 2 감광막(26)의 소정부분이 제거된 패턴이 형성된다.Thereafter, as shown in FIG. 4C, a second photosensitive film 26 is formed on the pad nitride film 23. The second photoresist layer 26 is used in an ion implantation masking process for forming the channel stop ion implantation region 27, and a pattern in which a predetermined portion of the second photoresist layer 26 is removed using an eyeline stepper is formed.

이후에 제 2 감광막(26)과 패드질화막(23)을 이온주입 마스크로 하고 보론(B11)을 소스로 하는 고 에너지 이온주입공정이 진행된다. 이때의 이온주입에너지는 STI 식각이 선행되어 있으므로 본 발명의 제 1 실시예보다는 감소시킬 수 있다.Subsequently, a high energy ion implantation process is performed using the second photosensitive film 26 and the pad nitride film 23 as an ion implantation mask and boron B 11 as a source. In this case, since the ion implantation energy is preceded by the STI etching, the ion implantation energy can be reduced rather than the first embodiment of the present invention.

보론을 소스로 하는 고에너지 이온주입공정에서 이온주입마스크로 사용되는 제 2 감광막(26)이외에도 두꺼워진 패드질화막(23)이 자기정렬된 이온주입 마스크 역할을 하게 되므로 아이라인 스텝퍼를 사용하여 이온주입 마스크로 사용된 제 2 감광막을 패턴시키더라도 Deep UV 스텝퍼를 사용한 경우와 동일한 해상도를 얻을 수 있다.In addition to the second photoresist layer 26 used as an ion implantation mask in the high energy ion implantation process using boron as a source, the thickened pad nitride layer 23 serves as a self-aligned ion implantation mask. Even if the second photoresist film used as a mask is patterned, the same resolution as in the case of using the Deep UV stepper can be obtained.

이와 같이 채널스톱 이온주입영역(27)을 형성한 이후에 제 2 감광막(26)을 제거하는 PR ashing 공정을 진행하고, 트렌치 구조를 절연막으로 갭필하는 공정을 수행한다. 이후의 공정은 본 발명의 제 1 실시예와 동일하므로 상술하지 않는다.After the channel stop ion implantation region 27 is formed in this manner, a PR ashing process of removing the second photoresist layer 26 is performed, and a process of gap filling the trench structure with an insulating layer is performed. The subsequent steps are the same as those of the first embodiment of the present invention and will not be described.

다음으로 도5a 내지 도5c를 참조하여 본 발명의 제 4 실시예에 대해 설명한다. 본 발명의 제 4 실시예에서는 트렌치 구조를 절연막으로 갭필하고 평탄화공정을 수행하기 전에 채널스톱 이온주입영역을 형성하기 위한 고에너지 이온주입공정이 진행된다.Next, a fourth embodiment of the present invention will be described with reference to FIGS. 5A to 5C. In the fourth embodiment of the present invention, a high energy ion implantation process is performed to form a channel stop ion implantation region before gap filling the trench structure with an insulating film and performing the planarization process.

도5a 내지 도5c를 참조하면 먼저, 도5a에 도시된 바와 같이 p형 기판(20)상에 형성된 p형 에피층(21)을 형성하고 p형 에피층(21) 상에 버퍼산화막(22), 패드질화막(23)을 차례로 형성한다. 이때 패드질화막(23)을 형성하는 물질로는 SiN 대신에 SiC 또는 SiLK와 같은 저유전율 유기절연막을 사용할 수도 있는데, 그 두께를 수 ㎛ 정도로 두껍게 형성한다. 그 이유는 두꺼운 패드질화막이 이온주입공정 진행시에 자기정렬 마스크 역할을 하게하기 위해서이다.5A to 5C, first, as shown in FIG. 5A, a p-type epitaxial layer 21 formed on a p-type substrate 20 is formed, and a buffer oxide film 22 is formed on the p-type epitaxial layer 21. The pad nitride film 23 is formed in this order. In this case, as the material for forming the pad nitride film 23, a low dielectric constant organic insulating film such as SiC or SiLK may be used instead of SiN. The reason is that the thick pad nitride film serves as a self-aligning mask during the ion implantation process.

다음으로 패드질화막(23) 상에 반사방지막(24), 제 1 감광막(25)을 차례로형성한 후에 UV 스텝퍼를 이용한 마스킹 공정을 수행하여 제 1 감광막(25)의 소정부분을 제거한다. 이후에 트렌치 구조가 형성될 에피층(21) 표면을 오픈시키기 위하여, 상기 반사방지막(24)과 패드질화막(23) 및 버퍼산화막(22)의 소정부분을 제거하여 에피층(21)의 표면을 오픈시킨다.Next, after the anti-reflection film 24 and the first photoresist film 25 are sequentially formed on the pad nitride film 23, a masking process using a UV stepper is performed to remove a predetermined portion of the first photoresist film 25. In order to open the surface of the epitaxial layer 21 on which the trench structure is to be formed later, the surface of the epitaxial layer 21 is removed by removing a predetermined portion of the anti-reflection film 24, the pad nitride film 23, and the buffer oxide film 22. Open it.

이어서 제 1 감광막(25)을 제거하는 PR ashing 공정을 진행한다. 본 발명의 제 4 실시예에서는 제 1 감광막(25)이 사진공정 이후에 제거되며, 이온주입공정에서 자기정렬마스크 역할을 하는 것은 두꺼워진 패드질화막(23)이 담당하게 된다.Subsequently, a PR ashing process of removing the first photosensitive film 25 is performed. In the fourth embodiment of the present invention, the first photoresist film 25 is removed after the photolithography process, and the thickened pad nitride film 23 plays the role of a self-alignment mask in the ion implantation process.

이와같이 제 1 감광막(25)이 제거된 이후에, 도5b에 도시된 바와 같이 패드질화막(23)을 식각배리어(barrier)로 하여 에피층(21)의 소정부분을 제거하여 트렌치 구조(28)를 형성하는 STI 식각공정을 진행한다.After the first photosensitive film 25 is removed in this manner, as shown in FIG. 5B, the trench structure 28 is removed by removing a predetermined portion of the epi layer 21 using the pad nitride film 23 as an etch barrier. The STI etching process is performed.

이어서 도5c에 도시된 바와같이 트렌치 구조를 절연막(29)으로 갭필하는 공정을 수행한다. 트렌치 구조를 절연막으로 갭필한 이후에 갭필절연막(29)의 특성을 원하는 특성으로 변화시키기 위한 어닐링 공정을 수행한다.Next, as shown in FIG. 5C, a process of gap filling the trench structure with the insulating layer 29 is performed. After the trench structure is gapfilled with an insulating film, an annealing process is performed to change the characteristics of the gapfill insulating film 29 to desired properties.

이후에 갭필된 절연막 상에 제 2 감광막(26)을 형성하고 아이라인 스텝퍼를 사용한 사진공정을 진행하여 제 2 감광막(26)의 소정부분이 제거된 패턴을 형성한다.Thereafter, the second photosensitive layer 26 is formed on the gap-filled insulating layer, and a photo process using an eyeline stepper is performed to form a pattern from which a predetermined portion of the second photosensitive layer 26 is removed.

다음으로 제 2 감광막(26)과 자기정렬된 패드질화막(29)을 이온주입마스크로 하여 채널스톱 이온주입영역(27)을 형성하기 위한 고에너지 이온주입공정을 진행한다. 본 발명의 제 4 실시예에서는 트렌치 구조를 절연막으로 갭필한 이후에 트렌치 구조의 하부에 채널스톱 이온주입영역을 형성하기 위한 이온주입공정이 진행되므로본 발명의 제 1 실시예에서보다 높은 이온주입에너지를 필요로 한다.Next, a high energy ion implantation process is performed to form the channel stop ion implantation region 27 using the second photoresist layer 26 and the self-aligned pad nitride layer 29 as ion implantation masks. In the fourth embodiment of the present invention, since the ion implantation process is performed to form the channel stop ion implantation region under the trench structure after gap filling the trench structure with the insulating film, ion implantation energy higher than that of the first embodiment of the present invention. Need.

이와같이 채널스톱 이온주입영역(27)을 형성한 이후에 제 2 감광막(26)을 제거하는 PR ashing 공정을 진행하고 화학기계연마를 수행하여 절연막(29)을 평탄화시키고 패드질화막(23) 제거하면 트렌치 소자분리막이 완성된다.After the channel stop ion implantation region 27 is formed in this manner, a PR ashing process for removing the second photoresist layer 26 is performed and chemical mechanical polishing is performed to planarize the insulating layer 29 and to remove the pad nitride layer 23. The device isolation film is completed.

다음으로 도6a 내지 도6c를 참조하여 본 발명의 제 5 실시예에 대해 설명한다. 본 발명의 제 5 실시예에서는 트렌치 구조를 절연막으로 갭필하고 화학기계연마를 이용하여 절연막을 평탄화시킨 이후에 제 2 감광막을 이용하여 고에너지 이온주입공정을 진행하여 채널스톱 이온주입영역을 형성한다.Next, a fifth embodiment of the present invention will be described with reference to Figs. 6A to 6C. In the fifth embodiment of the present invention, the trench structure is gapfilled with an insulating film, and after the planarization of the insulating film using chemical mechanical polishing, a high energy ion implantation process is performed using the second photosensitive film to form a channel stop ion implantation region.

도6a 내지 도6c를 참조하면 먼저, 도6a에 도시된 바와 같이 p형 기판(20)상에 형성된 p형 에피층(21)을 형성하고 p형 에피층(21) 상에 버퍼산화막(22), 패드질화막(23)을 차례로 형성한다. 이때, 패드질화막(23)을 형성하는 물질로는 SiN 대신에 SiC 또는 SiLK와 같은 저유전율 유기절연막을 사용할 수도 있는데, 그 두께를 수 ㎛ 정도로 두껍게 형성한다. 그 이유는 두꺼운 패드질화막이 이온주입공정 진행시에 자기정렬 마스크 역할을 하게하기 위해서이다.6A to 6C, first, as shown in FIG. 6A, a p-type epitaxial layer 21 formed on a p-type substrate 20 is formed, and a buffer oxide film 22 is formed on the p-type epitaxial layer 21. The pad nitride film 23 is formed in this order. In this case, as a material for forming the pad nitride film 23, a low dielectric constant organic insulating film such as SiC or SiLK may be used instead of SiN. The reason is that the thick pad nitride film serves as a self-aligning mask during the ion implantation process.

다음으로 패드질화막(23) 상에 반사방지막(24), 제 1 감광막(25)을 차례로 형성한 후에 UV 스텝퍼를 이용한 마스킹 공정을 수행하여 제 1 감광막(25)의 소정부분을 제거한다. 이후에 트렌치 구조가 형성될 에피층(21) 표면을 오픈시키기 위하여, 상기 반사방지막(24)과 패드질화막(23) 및 버퍼산화막(22)의 소정부분을 제거하여 에피층(21)의 표면을 오픈시킨다.Next, after the anti-reflection film 24 and the first photoresist film 25 are sequentially formed on the pad nitride film 23, a masking process using a UV stepper is performed to remove a predetermined portion of the first photoresist film 25. In order to open the surface of the epitaxial layer 21 on which the trench structure is to be formed later, the surface of the epitaxial layer 21 is removed by removing a predetermined portion of the anti-reflection film 24, the pad nitride film 23, and the buffer oxide film 22. Open it.

이어서 제 1 감광막(25)을 제거하는 PR ashing 공정을 진행한다. 본 발명의제 5 실시예에서는 제 1 감광막(25)이 사진공정 이후에 제거되며, 이온주입공정에서 자기정렬마스크 역할을 하는 것은 두꺼워진 패드질화막(23)이 담당하게 된다.Subsequently, a PR ashing process of removing the first photosensitive film 25 is performed. In the fifth embodiment of the present invention, the first photosensitive film 25 is removed after the photolithography process, and the thickened pad nitride film 23 serves as a self-alignment mask in the ion implantation process.

이와같이 제 1 감광막(25)이 제거된 이후에, 도5b에 도시된 바와 같이 패드질화막(23)을 식각배리어(barrier)로 하여 에피층(21)의 소정부분을 제거하여 트렌치 구조(28)를 형성하는 STI 식각공정을 진행한다.After the first photosensitive film 25 is removed in this manner, as shown in FIG. 5B, the trench structure 28 is removed by removing a predetermined portion of the epi layer 21 using the pad nitride film 23 as an etch barrier. The STI etching process is performed.

이어서 도6c에 도시된 바와같이 트렌치 구조를 절연막(29)으로 갭필하는 공정을 수행한다. 트렌치 구조를 절연막으로 갭필한 이후에 갭필절연막(29)의 특성을 원하는 특성으로 변화시키기 위한 어닐링 공정을 수행한다. 어닐링 공정이후에 상기 패드질화막(23)의 표면이 노출될때까지 상기 갭필절연막(29)을 화학기계연마하여 평탄화시킨다.Subsequently, as shown in FIG. 6C, a process of gap filling the trench structure with the insulating layer 29 is performed. After the trench structure is gapfilled with an insulating film, an annealing process is performed to change the characteristics of the gapfill insulating film 29 to desired properties. After the annealing process, the gap fill insulating layer 29 is chemically polished and planarized until the surface of the pad nitride layer 23 is exposed.

이후에 평탄화된 패드질화막(23) 상에 제 2 감광막(26)을 형성하고 아이라인 스텝퍼를 사용한 사진공정을 진행하여 제 2 감광막(26)의 소정부분이 제거된 패턴을 형성한다.Thereafter, the second photoresist layer 26 is formed on the planarized pad nitride layer 23, and a photo process using an eyeline stepper is performed to form a pattern from which a predetermined portion of the second photoresist layer 26 is removed.

다음으로 제 2 감광막(26)과 자기정렬된 패드질화막(29)을 이온주입마스크로 하여 채널스톱 이온주입영역(27)을 형성하기 위한 고에너지 이온주입공정을 진행한다. 본 발명의 제 5 실시예에서는 트렌치 구조를 절연막으로 갭필한 이후에 트렌치 구조의 하부에 채널스톱 이온주입영역을 형성하기 위한 이온주입공정이 진행되므로 본 발명의 제 1 실시예에서보다 높은 이온주입에너지를 필요로 한다.Next, a high energy ion implantation process is performed to form the channel stop ion implantation region 27 using the second photoresist layer 26 and the self-aligned pad nitride layer 29 as ion implantation masks. In the fifth embodiment of the present invention, since the ion implantation process for forming the channel stop ion implantation region under the trench structure is performed after gap filling the trench structure with the insulating film, ion implantation energy higher than that in the first embodiment of the present invention. Need.

이와같이 채널스톱 이온주입영역(27)을 형성한 이후에 제 2 감광막(26)을 제거하는 PR ashing 공정을 진행하고 패드질화막(23)을 제거하면 트렌치 소자분리막이 완성된다.After the channel stop ion implantation region 27 is formed in this manner, a PR ashing process of removing the second photoresist layer 26 is performed and the pad nitride layer 23 is removed to complete the trench isolation layer.

도7은 본 발명의 일실시예에 따라 형성된 시모스 이미지센서의 단위화소에서 트랜스퍼 트랜지스터와 포토다이오드를 중심으로 그 단면구조를 도시한 단면도로서, p형 반도체 기판(30) 상에 에피택셜 성장된 p형 에피층(31)이 형성되어 있으며, p형 에피층(31)의 상부에는 활성영역과 필드영역을 정의하는 필드산화막(32)이 트렌치 구조를 이용하여 형성되어 있다.FIG. 7 is a cross-sectional view illustrating a cross-sectional structure of a transfer transistor and a photodiode in a unit pixel of a CMOS image sensor formed in accordance with an embodiment of the present invention, wherein p is epitaxially grown on a p-type semiconductor substrate 30. The epitaxial layer 31 is formed, and a field oxide film 32 defining an active region and a field region is formed on the upper portion of the p-type epitaxial layer 31 using a trench structure.

이같은 트렌치 구조의 필드산화막(32) 하부에는 채널스톱 이온주입영역(33)이 형성되어 있으며, 활성영역에는 트랜스퍼 트랜지스터의 게이트 전극(34)과 그 측벽에 형성된 스페이서(35)가 도시되어 있다.The channel stop ion implantation region 33 is formed under the trench oxide field 32, and the gate electrode 34 of the transfer transistor and the spacer 35 formed on the sidewall thereof are shown in the active region.

p/n/p형 포토다이오드를 구성하는 p형 이온주입영역(36)은 p형 에피층(31)의 표면으로부터 일정깊이에 형성되어 있으며, p형 이온주입영역(36)의 하부에는 상기 p형 이온주입영역(36)과 접하며 일정깊이를 갖는 고농도의 제 1 n형 이온주입영역(37)이 형성되어 있으며, 고농도의 제 1 n형 이온주입영역(37)의 하부에는 제 1 n형 이온주입영역(37)과 접하며 저농도의 제 2 n형 이온주입영역(38)이 일정깊이에 형성되어 있다.The p-type ion implantation region 36 constituting the p / n / p-type photodiode is formed at a predetermined depth from the surface of the p-type epitaxial layer 31, and the p-type ion implantation region 36 is formed below the p-type ion implantation region 36. A high concentration of the first n-type ion implantation region 37 is formed in contact with the type ion implantation region 36 and has a predetermined depth, and the first n-type ion is located below the high concentration of the first n-type ion implantation region 37. The low concentration second n-type ion implantation region 38 is in contact with the implantation region 37 at a predetermined depth.

이와 같이, 반도체 기판 표면근처에 형성된 p형 이온주입영역(36)과 그 하부에 위치한 제 1 n형 이온주입영역(37), 제 2 n형 이온주입영역(38) 그리고 p형 에피층(31)이 pn 접합을 이루면서 p/n/p포토다이오드 역할을 하게 된다.As described above, the p-type ion implantation region 36 formed near the surface of the semiconductor substrate, the first n-type ion implantation region 37, the second n-type ion implantation region 38, and the p-type epilayer 31 positioned thereunder. ) Forms a pn junction and acts as a p / n / p photodiode.

도1b에 도시된 종래기술과 비교하여 보면, 채널스톱 이온주입영역의 깊이가 0.8 ∼ 1.5㎛ 정도로 깊어졌기 때문에 인접셀간의 누화현상이나 누설전류 등을 감소시킬 수 있다.Compared with the prior art shown in FIG. 1B, since the depth of the channel stop ion implantation region is deepened to about 0.8 to 1.5 mu m, crosstalk between adjacent cells, leakage current, and the like can be reduced.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.

본 발명을 이미지센서의 제조에 적용하게 되면 인접 셀 간의 누화현상이나 누설전류등을 감소시켜 이미지센서의 특성을 향상시킬 수 있으며 또한, 사진장비로 아이라인 스텝퍼를 사용한 경우에도 자기정렬된 이온주입마스크를 사용하기 때문에 Deep UV 스텝퍼를 사용한 경우와 동일한 해상도를 얻을 수 있어 제조원가를 감소시킬 수 있는 효과가 있다.When the present invention is applied to the manufacture of the image sensor, it is possible to improve the characteristics of the image sensor by reducing crosstalk and leakage current between adjacent cells. Since the same resolution as using the Deep UV stepper can be obtained, there is an effect that can reduce the manufacturing cost.

Claims (8)

기판내에 형성된 포토다이오드용 도핑영역과, 상기 포토다이오용 도핑영역에 인접하여 형성된 소자분리막과, 상기 소자분리막 하부의 상기 기판내에서 상기 포토다이오용 도핑영역보다 깊게 형성된 채널스톱 이온주입영역을 포함하는 이미지센서의 제조방법에 있어서,A photodiode doped region formed in the substrate, a device isolation film formed adjacent to the photodiode doped region, and a channel stop ion implantation region formed deeper in the substrate below the device isolation film than the photodiode doped region. In the manufacturing method of the image sensor, 기판 상에 절연막을 형성하는 단계;Forming an insulating film on the substrate; 상기 절연막 상에 제 1 오픈부를 갖는 제 1 감광막 패턴을 형성하는 단계;Forming a first photosensitive film pattern having a first open portion on the insulating film; 상기 제 1 감광막 패턴을 마스크로 하여 상기 기판의 표면이 드러나도록 상기 절연막을 식각하는 단계;Etching the insulating film to expose the surface of the substrate using the first photoresist pattern as a mask; 상기 제 1 오픈부와 오버랩되며 상기 제 1 오픈부보다 큰 폭의 제 2 오픈부를 갖는 제 2 감광막 패턴을 형성하는 단계;Forming a second photosensitive film pattern overlapping the first open part and having a second open part having a width greater than that of the first open part; 이온주입에 의해 상기 기판 내부에 상기 채널스톱 이온주입영역을 형성하는 단계;Forming the channel stop ion implantation region in the substrate by ion implantation; 노출된 상기 기판을 일부 식각하여 트렌치를 형성하는 단계; 및Partially etching the exposed substrate to form a trench; And 상기 트렌치내에 상기 소자분리막용 절연물을 매립하는 단계Embedding the insulator for the device isolation layer in the trench 를 포함하는 시모스 이미지센서의 제조방법.Method for manufacturing a CMOS image sensor comprising a. 기판내에 형성된 포토다이오드용 도핑영역과, 상기 포토다이오용 도핑영역에인접하여 형성된 소자분리막과, 상기 소자분리막 하부의 상기 기판내에서 상기 포토다이오용 도핑영역보다 깊게 형성된 채널스톱 이온주입영역을 포함하는 이미지센서의 제조방법에 있어서,A photodiode doped region formed in the substrate, a device isolation film formed adjacent to the photodiode doped region, and a channel stop ion implantation region formed deeper in the substrate below the device isolation film than the photodiode doped region. In the manufacturing method of the image sensor, 기판 상에 절연막을 형성하는 단계;Forming an insulating film on the substrate; 상기 절연막 상에 제 1 오픈부를 갖는 제 1 감광막 패턴을 형성하는 단계;Forming a first photosensitive film pattern having a first open portion on the insulating film; 상기 제 1 감광막 패턴을 마스크로 하여 상기 기판의 표면이 드러나도록 상기 절연막을 식각하는 단계;Etching the insulating film to expose the surface of the substrate using the first photoresist pattern as a mask; 노출된 상기 기판을 일부 식각하여 트렌치를 형성하는 단계;Partially etching the exposed substrate to form a trench; 상기 제 1 오픈부와 오버랩되며 상기 제 1 오픈부보다 큰 폭의 제 2 오픈부를 갖는 제 2 감광막 패턴을 형성하는 단계;Forming a second photosensitive film pattern overlapping the first open part and having a second open part having a width greater than that of the first open part; 이온주입에 의해 상기 기판 내부에 상기 채널스톱 이온주입영역을 형성하는 단계; 및Forming the channel stop ion implantation region in the substrate by ion implantation; And 상기 트렌치내에 상기 소자분리막용 절연물을 매립하는 단계Embedding the insulator for the device isolation layer in the trench 를 포함하는 시모스 이미지센서의 제조방법.Method for manufacturing a CMOS image sensor comprising a. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제 1 감광막 패턴을 형성하는 단계는,Forming the first photoresist pattern may include 상기 절연막 상에 0.8㎛ 두께의 제 1 감광막을 도포하는 단계; 및Coating a first photosensitive film having a thickness of 0.8 μm on the insulating film; And Deep UV 스텝퍼를 사용하여 0.2 ∼ 0.3㎛의 폭을 갖는 제 1 오픈부를 형성하는 단계Forming a first opening having a width of 0.2 to 0.3 μm using a Deep UV stepper 를 포함하여 이루어지는 것을 특징으로 하는 시모스 이미지센서의 제조방법.Method of manufacturing a CMOS image sensor comprising a. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제 2 감광막 패턴을 형성하는 단계는,Forming the second photosensitive film pattern, 상기 제 1 감광막 패턴상에 1.0 ∼ 2.0㎛ 두께의 제 2 감광막을 도포하는 단계; 및Coating a second photosensitive film having a thickness of 1.0 to 2.0 μm on the first photosensitive film pattern; And 아이라인 스텝퍼를 사용하여 제 2 오픈부를 형성하는 단계Forming a second opening using an eyeline stepper 를 포함하여 이루어지는 것을 특징으로 하는 시모스 이미지센서의 제조방법.Method of manufacturing a CMOS image sensor comprising a. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 채널스톱 이온주입영역은 기판표면으로부터 0.8 ∼ 1.5㎛ 의 깊이에 형성되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The channel stop ion implantation region is a method of manufacturing a CMOS image sensor, characterized in that formed in a depth of 0.8 ~ 1.5㎛ from the substrate surface. 제1항에 있어서,The method of claim 1, 상기 이온주입공정은 250 ∼ 350KeV 의 에너지와 보론을 소스로 하여 수행되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The ion implantation process is a method of manufacturing a CMOS image sensor, characterized in that performed using a source of energy and boron of 250 ~ 350KV. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 절연막은,The insulating film, 버퍼산화막, 패드막, 반사방지막이 차례로 적층되어 형성된 것을 특징으로 하는 시모스 이미지센서의 제조방법.A buffer oxide film, a pad film, and an anti-reflection film are stacked in that formed method for manufacturing a CMOS image sensor. 제7항에 있어서,The method of claim 7, wherein 상기 패드막은 질화막, SiC, SiLK 중 어느 하나인 것을 특징으로 하는 시모스 이미지센서의 제조방법.The pad film is a method of manufacturing a CMOS image sensor, characterized in that any one of the nitride film, SiC, SiLK.
KR10-2003-0002193A 2003-01-13 2003-01-13 Method for fabricating CMOS image sensor KR100461973B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0002193A KR100461973B1 (en) 2003-01-13 2003-01-13 Method for fabricating CMOS image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0002193A KR100461973B1 (en) 2003-01-13 2003-01-13 Method for fabricating CMOS image sensor

Publications (2)

Publication Number Publication Date
KR20040065335A KR20040065335A (en) 2004-07-22
KR100461973B1 true KR100461973B1 (en) 2004-12-18

Family

ID=37355531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0002193A KR100461973B1 (en) 2003-01-13 2003-01-13 Method for fabricating CMOS image sensor

Country Status (1)

Country Link
KR (1) KR100461973B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586170B2 (en) 2006-08-10 2009-09-08 Samsung Electronics Co., Ltd. Image sensors including impurity layer adjacent isolation region
KR101038789B1 (en) * 2008-09-22 2011-06-03 주식회사 동부하이텍 Image Sensor and Method for Manufacturing Thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741875B1 (en) * 2004-09-06 2007-07-23 동부일렉트로닉스 주식회사 CMOS Image sensor and method for fabricating the same
KR100688584B1 (en) * 2006-01-03 2007-03-02 삼성전자주식회사 Cmos image sensor and method of fabricating the same sensor
KR101770289B1 (en) 2010-09-29 2017-08-23 삼성전자주식회사 Image sensor and method of forming the same
KR102087233B1 (en) * 2013-01-17 2020-03-10 삼성전자주식회사 Semiconductor cmos image sensor(cis) having vertical transfer gate (vtg) and a method for production thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586170B2 (en) 2006-08-10 2009-09-08 Samsung Electronics Co., Ltd. Image sensors including impurity layer adjacent isolation region
US8415189B2 (en) 2006-08-10 2013-04-09 Samsung Electronics Co., Ltd. Methods of fabricating image sensors including impurity layer isolation regions
KR101038789B1 (en) * 2008-09-22 2011-06-03 주식회사 동부하이텍 Image Sensor and Method for Manufacturing Thereof

Also Published As

Publication number Publication date
KR20040065335A (en) 2004-07-22

Similar Documents

Publication Publication Date Title
KR100619396B1 (en) CMOS Image sensor and its fabricating method
KR100461975B1 (en) Method for forming trench isolation layer in image sensor
KR20040008912A (en) Hybrid isolation method for Image sensor
KR20080062052A (en) Cmos image sensor and method of manufaturing the same
KR20050029431A (en) Cmos image sensor and its fabricating method
KR100461973B1 (en) Method for fabricating CMOS image sensor
CN100477245C (en) CMOS image sensor and method for manufacturing the same
KR20040059943A (en) Fabricating method of CMOS image sensor having reduced dark current with nitride layer and hydrogen annealing
KR20070029369A (en) Method for fabrication of image sensor for preventing generation of dark current
KR100748318B1 (en) Image sensor and method for fabricating the same
KR100748324B1 (en) fabricating method Image sensor
KR100790208B1 (en) Fabricating method of Image sensor
KR100776151B1 (en) A fabricating method of image sensor with improved high intergation
KR100535911B1 (en) CMOS image sensor and its fabricating method
KR100477791B1 (en) Method for manufacturing a cmos image sensor
KR100538378B1 (en) Image sensor and method of manufacturing the same
KR20050062143A (en) Isolation method of cmos image sensor in pixel area
KR100790287B1 (en) Fabricating method of Image sensor
KR20040058689A (en) Fabricating method of cmos image sensor
KR100870823B1 (en) Imase sensor and method for fabricating of the same
KR20040058754A (en) CMOS image sensor and method for fabricating thereof
KR20040059759A (en) CMOS image sensor with new shape isolation layer and method for fabricating the same
KR100535920B1 (en) Method for fabricating CMOS Image sensor
KR100644523B1 (en) Method for fabricating image sensor with decreased dark signal
KR100748317B1 (en) Method for fabricating image sensor

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee