KR102201929B1 - 프로브 카드 - Google Patents
프로브 카드 Download PDFInfo
- Publication number
- KR102201929B1 KR102201929B1 KR1020190126421A KR20190126421A KR102201929B1 KR 102201929 B1 KR102201929 B1 KR 102201929B1 KR 1020190126421 A KR1020190126421 A KR 1020190126421A KR 20190126421 A KR20190126421 A KR 20190126421A KR 102201929 B1 KR102201929 B1 KR 102201929B1
- Authority
- KR
- South Korea
- Prior art keywords
- disposed
- hole
- elastic plate
- area
- substrate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06716—Elastic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 실시예는 프로브 카드에 관한 것이다. 일 측면에 따른 프로브 카드는, 상면으로부터 하면을 관통하는 비아홀을 포함하는 기판; 상기 기판의 하부에 배치되는 탄성 플레이트; 상기 기판의 상면에 솔더링(Soldering)되는 인쇄회로기판; 상기 비아홀 내 충진되는 도전재; 및 상단이 상기 도전재와 전기적으로 연결되고, 하단이 웨이퍼와 접촉하는 니들을 포함하며, 상기 탄성 플레이트에는 상면으로부터 하면을 관통하도록 형성되어, 상기 니들의 적어도 일부를 수용하는 홀이 형성되고, 상기 탄성 플레이트의 재질은 폴리이미드 계열 또는 에폭시로 형성된다.
Description
본 실시예는 프로브 카드에 관한 것이다.
일반적으로 반도체 집적 회로 장치들은 복수의 집적 회로 칩들이 아주 복잡하면서 정교하게 패키징되어 형성된다.
이러한 반도체 집적 회로들에 대한 전기적 특성 검사를 수행하여, 반도체 집적 회로의 불량 여부를 검사하게 되는데, 일반적으로 프로브 카드(probe card)라는 검사 장치가 사용된다. 상기 프로브 카드는 반도체 집적 회로의 웨이퍼와 테스터(tester)를 전기적으로 연결하는 기능을 한다.
프로브 카드는, 테스트 장비로부터 전기적 신호를 받기 위한 인쇄회로기판과, 전기적 신호를 패드에 전달하는 니들과, 다수의 비아홀(via hole)이 형성된 기판을 포함할 수 있다.
반도체 집적 회로에는 다수의 집적 회로 칩들이 배치되므로, 이를 검사하기 위한 니들 및 비아홀 또한 상기 다수의 집적 회로 칩들에 대응되게 배치되어야 한다. 그러나, 프로브 카드의 제한된 영역으로 인해, 다수의 배선 패턴 및 비아홀을 동시에 구현하기에는 어려움이 있다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 제안된 것으로서, 기판 내 다수의 비아홀 및 니들을 컴팩트하게 배치할 수 있고, 웨이퍼 접속 시 발생되는 가압력을 탄력적으로 지지할 수 있는 프로브 카드를 제공하는 데 목적이 있다.
본 실시예에 따른 프로브 카드는, 상면으로부터 하면을 관통하는 비아홀을 포함하는 기판; 상기 기판의 하부에 배치되는 탄성 플레이트; 상기 기판의 상면에 솔더링(Soldering)되는 인쇄회로기판; 상기 비아홀 내 충진되는 도전재; 및 상단이 상기 도전재와 전기적으로 연결되고, 하단이 웨이퍼와 접촉하는 니들을 포함하며, 상기 탄성 플레이트에는 상면으로부터 하면을 관통하도록 형성되어, 상기 니들의 적어도 일부를 수용하는 홀이 형성되고, 상기 탄성 플레이트의 재질은 폴리이미드 계열 또는 에폭시로 형성된다.
본 실시예를 통해, 기판 상에 인쇄회로기판이 결합되는 제1연결부가 비아홀과 연결되는 제2연결부와 상호 구획되게 배치되므로, 인쇄회로기판의 결합 영역을 보다 넓게 확보할 수 있는 장점이 있다.
또한, 프로브 카드를 형성하는 기판이 단일층으로 형성되므로, 제조 공정이 용이하고, 프로브 카드의 전체 크기가 축소될 수 있는 장점이 있다.
또한, 단일층의 기판 상에 다수의 금속배선전극을 통한 전기적 연결구조를 형성하여, 보다 많은 도전 범프 영역을 컴팩트하게 배치할 수 있는 장점이 있다.
도 1은 본 발명의 실시예에 따른 프로브 카드의 구조도.
도 2은 본 발명의 실시예에 따른 기판의 상면을 도시한 평면도.
도 3은 본 발명의 제2실시예에 따른 프로브 카드의 구조도.
도 2은 본 발명의 실시예에 따른 기판의 상면을 도시한 평면도.
도 3은 본 발명의 제2실시예에 따른 프로브 카드의 구조도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한 개 이상)”로 기재되는 경우 A,B,C로 조합할 수 있는 모든 조합 중 하나이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐 만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속'되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우뿐 만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 본 발명의 실시예에 따른 프로브 카드의 구조도 이고, 도 2은 본 발명의 실시예에 따른 기판의 상면을 도시한 평면도 이다.
도 1 및 2를 참조하면, 본 발명의 실시예에 따른 프로브 카드는, 기판(110)과, 상기 기판(110)의 상부에 배치되는 인쇄회로기판(190)과, 상기 기판(110)의 하부에 배치되는 탄성 플레이트(140)를 포함할 수 있다.
상기 기판(110)은 글라스(glass), 사파이어(Al2O3), 탄화 규소(SiC) 및 석영(quartz)과 같은 투명한 기판을 포함할 수 있다. 이와 달리, 상기 기판(110)은 인쇄회로기판(Printed Circuit Board, PCB)로 구현될 수도 있다.
상기 기판(110)에는 다수의 비아홀(via hole)(112)이 형성될 수 있다. 상기 비아홀(112)은 상기 기판(110)의 상면으로부터 하면을 관통하도록 형성될 수 있다. 상기 비아홀(112)은 상기 기판(110)의 상면으로부터 하면까지 단면적이 일정하게 형성될 수 있다. 상기 비아홀(112)은 길이 방향이 상기 기판(110)의 상면 또는 하면에 수직하게 형성될 수 있다. 상기 비아홀(112)의 단면 형상은 원형일 수 있다. 상기 비아홀(112) 내에는 도전재가 충진될 수 있다.
상기 기판(110)의 상면에는 상기 인쇄회로기판(190)과 전기적으로 연결되는 제1연결부(111)와, 상기 비아홀(112)의 상면에 배치되는 제2연결부(114)와, 상기 제1연결부(111)와 상기 제2연결부(114)를 전기적으로 연결하는 금속배선전극(150)이 형성될 수 있다.
상기 제1연결부(111)는 복수로 구비되어, 상기 기판(110)의 길이 방향을 따라 상호 이격되게 배치될 수 있다. 상기 제1연결부(111)에는 상기 인쇄회로기판(190)이 전기적으로 연결될 수 있다. 상기 제1연결부(111)의 상면과 상기 인쇄회로기판(190)의 하면 사이에는 솔더부(194)가 배치될 수 있다. 즉, 상기 인쇄회로기판(190)은 상기 기판(110)의 상면에 솔더링될 수 있다.
상기 제2연결부(114)는 복수로 구비되어, 상기 기판(110)의 길이 방향을 따라 상호 이격되게 배치될 수 있다. 상기 제2연결부(114)는 상기 제1연결부(111)와 이격되게 배치될 수 있다. 일 예로, 상기 제1연결부(111)는 상기 기판(110)의 상면 일 가장자리에 배치되고, 상기 제2연결부(114)는 상기 기판(110)의 상면 타 가장자리에 배치될 수 있다. 여기서, 상기 일 가장자리와 상기 타 가장자리는 상호 대향할 수 있다.
상기 제1연결부(111)와 상기 제2연결부(114)가 상호 이격되게 배치되므로, 상기 기판(110) 상에 상기 인쇄회로기판(190)의 결합 영역을 보다 넓게 확보할 수 있는 장점이 있다.
상기 제1연결부(111)와 상기 제2연결부(114)는 상기 금속배선전극(150)에 의해 상호 전기적으로 연결될 수 있다. 상기 금속배선전극(150)은 상기 기판(110)의 상면에 패터닝(patterning)될 수 있다. 상기 금속배선전극(150)의 경우 마스크를 통한 포토 공정에 의해 형성되며 전자 빔 증착 (e-beamevaporator), 스퍼터링 (sputtering), 프린팅 (printing) 또는 도금 공정에 의해 형성될 수 있다.
또한, 상기 금속배선전극(150)은 상기 기판(110) 상에 포토-에칭(photo-etching) 공정에 의해 형성된 트렌치(trench) 영역에 형성될 수도 있으며, 설정패턴에 따라 적절한 방법으로 금속배선전극(150) 패턴을 형성할 수 있다.
상기 금속배선전극(150)은 복수의 제1연결부(111) 중 하나의 제1연결부(111)에 일단이 배치되고, 복수의 제2연결부(114) 중 하나의 제2연결부(114)에 일단이 배치될 수 있다.
상기 금속배선전극(150)은 적어도 하나의 절곡부를 포함할 수 있다. 일 예로, 하나의 금속배선전극(150)에는 서로 다른 각도를 형성하는 복수의 직선부가 포함될 수 있다.
한편, 상기 기판(110)의 상면에는 절연막(미도시)이 형성될 수 있다. 상기 절연막은 수지 형태의 폴리이미드 또는 에폭시 계열로 형성될 수 있다. 이로 인해, 상기 제1연결부(111), 상기 제2연결부(114) 및 상기 금속배선전극(150)이 절연될 수 있다.
상기 절연막은 화학기상증착법(CVD), 전자빔 증착(e-beam evaporator), 스퍼터링(sputtering), 프린팅(printing) 공정 및 코팅 공정 중 어느 하나의 방법에 의해 형성될 수 있다.
한편, 본 실시예에서는 상기 제1연결부(111)와 상기 제2연결부(114)가 상기 기판(110)의 상면에 상호 구획되게 배치되는 것을 예로 들고 있으나, 이를 한정하는 것은 아니며, 상기 인쇄회로기판(190)은 상기 제2연결부(114)에 직접적으로 솔더링 될 수 있다. 이 경우, 상기 기판(110)의 상면에는 상기 제1연결부(111)와 상기 금속배선전극(150)이 생략될 수 있다.
상기 기판(110)의 하면에는 금속 전극(120)이 배치될 수 있다. 상기 금속 전극(120)은 상기 비아홀(112) 내 충진된 충진된 도전재와 전기적으로 연결될 수 있다. 상기 금속 전극(120)에는 전극부(122)가 배치될 수 있다. 상기 전극부(122)는 상기 비아홀(112) 내 충진된 도전재와 후술할 니들(130)을 전기적으로 연결할 수 있다. 상기 전극부(122)는 복수로 구비되어, 상기 다수의 비아홀(112)과 하나씩 전기적으로 연결될 수 있다. 상기 전극부(122)는 상기 니들(130)의 상단에 전기적으로 연결될 수 있다. 상기 전극부(122)는 상기 니들(130)의 상단을 형성할 수 있다. 상기 금속 전극(120) 내 전극부(122)는 상기 비아홀(112)과 1:1로 매칭될 수 있다. 상기 니들(130)은 복수로 구비될 수 있고, 상기 전극부(122)는 복수의 상기 니들(130)과 1:1로 매칭될 수 있다.
상기 기판(110)의 하면에는 상기 탄성 플레이트(140)가 배치될 수 있다. 상기 탄성 플레이트(140)는 상기 금속 전극(120)의 하면에 배치될 수 있다. 상기 탄성 플레이트(140)에는 상기 니들(130)이 관통하는 홀이 형성될 수 있다.
상기 탄성 플레이트(140)의 재질은 폴리이미드 계열 또는 에폭시로 형성될 수 있다. 이로 인해, 상기 탄성 플레이트(140)는 상기 니들(130)을 탄력적으로 지지할 수 있다.
상기 탄성 플레이트(140)는 서로 다른 플레이트가 상, 하 방향으로 적층되어, 복수의 층을 형성할 수 있다. 일 예로, 상기 탄성 플레이트(140)는 상기 기판(110)의 하면에 배치되는 제1탄성 플레이트(141)와, 상기 제1탄성 플레이트(141)의 하면에 배치되는 제2탄성 플레이트(142)와, 상기 제2탄성 플레이트(142)의 하면에 배치되는 제3탄성 플레이트(143)와, 상기 제3탄성 플레이트(143)의 하면에 배치되는 제4탄성 플레이트(144)와, 상기 제4탄성 플레이트(144)의 하면에 배치되는 제5탄성 플레이트(145)와, 상기 제5탄성 플레이트(145)의 하면에 배치되는 제6탄성 플레이트(146)를 포함할 수 있다.
상기 제1 내지 6탄성 플레이트(141, 142, 143, 144, 145, 146)에는 각각 상기 니들(130)이 배치되는 홀이 형성될 수 있다. 일 예로, 상기 제1탄성 플레이트(141)에는 상면으로부터 하면을 관통하는 제1홀이 형성될 수 있다. 상기 제2탄성 플레이트(142)에는 상면으로부터 하면을 관통하는 제2홀이 형성될 수 있다. 상기 제3탄성 플레이트(143)에는 상면으로부터 하면을 관통하는 제3홀이 형성될 수 있다. 상기 제4탄성 플레이트(144)에는 상면으로부터 하면을 관통하는 제4홀이 형성될 수 있다. 상기 제5탄성 플레이트(145)에는 상면으로부터 하면을 관통하는 제5홀이 형성될 수 있다. 상기 제6탄성 플레이트(146)에는 상면으로부터 하면을 관통하는 제6홀이 형성될 수 있다.
상기 제1 내지 6탄성 플레이트(141, 142, 143, 144, 145, 146)에 형성된 홀들은 각각 이웃한 탄성 플레이트에 형성되는 홀과 소정거리 단차지게 배치될 수 있다. 상기 제1 내지 6탄성 플레이트(141, 142, 143, 144, 145, 146)에 형성된 홀들은 각각 이웃한 탄성 플레이트에 배치되는 홀과 일부만 상, 하 방향으로 오버랩되게 배치되고, 나머지 영역은 상, 하 방향으로 오버랩되지 않게 배치될 수 있다.
또한, 복수의 탄성 플레이트(141, 142, 143, 144, 145, 146) 중 어느 하나의 탄성 플레이트에 배치된 홀은, 복수의 탄성 플레이트(141, 142, 143, 144, 145, 146) 중 다른 하나의 탄성 플레이트에 배치된 홀과 상, 하 방향으로 오버랩되지 않게 배치될 수 있다. 예를 들어, 상기 제1탄성 플레이트(141)에 형성된 제1홀과 상기 제4탄성 플레이트(144)에 형성된 제4홀은 상, 하 방향으로 오버랩되지 않게 배치될 수 있다. 또한, 상기 제4탄성 플레이트(144)에 형성된 상기 제4홀은 상기 제6탄성 플레이트(146)에 형성된 상기 제6홀과 상, 하 방향으로 오버랩되지 않게 배치될 수 있다.
그리고, 상기 복수의 탄성 플레이트(141, 142, 143, 144, 145, 146) 중 최상단에 배치된 탄성 플레이트에 형성된 홀과 최하단에 배치된 탄성 플레이트에 형성된 홀은 상, 하 방향으로 오버랩되게 배치될 수 있다. 예를 들어, 상기 제1탄성 플레이트(141)에 배치된 상기 제1홀은 상기 제6탄성플레이트(146)에 배치된 상기 제6홀과 상, 하 방향으로 오버랩되게 배치될 수 있다.
상기 니들(130)은 일단이 상기 금속 전극(120)에 전기적으로 연결되고, 타단이 상기 탄성 플레이트(140)의 외측에 배치될 수 있다. 상기 니들(130)의 타단에는 상기 웨이퍼(300) 상에 배치된 패드(310)와 전기적으로 연결되는 접촉부(138)가 형성될 수 있다.
상기 니들(130)은 탄성력을 제공하는 금속 재질로 형성될 수 있다.
상기 니들(130)은 길이 방향으로 곡선을 형성하도록 배치될 수 있다. 상기 니들(130)은 적어도 하나의 절곡 영역을 포함할 수 있다. 상기 니들(130)의 중앙 영역은 상, 하단에 비해 외측으로 돌출되도록 배치될 수 있다.
상세히, 상기 니들(130)은 상기 제1홀에 배치되는 제1영역(131)과, 상기 제2홀에 배치되는 제2영역(132)과, 상기 제3홀에 배치되는 제3영역(133)과, 상기 제4홀에 배치되는 제4영역(134)과, 상기 제5홀에 배치되는 제5영역(135)과, 상기 제6홀에 배치되는 제6영역(136)과, 상기 제6탄성 플레이트(146)의 하면에 배치되는 제7영역(137)을 포함할 수 있다.
상기 제1영역(131)은 최상단에 배치되어, 상기 전극부(122)와 전기적으로 연결될 수 있다. 상기 제7영역(137)의 하면에는 상기 접촉부(138)가 배치될 수 있다. 상기 접촉부(138)는 볼(Ball) 형상일 수 있다.
상기 제1 내지 6탄성 플레이트(141, 142, 143, 144, 145, 146)에 형성된 홀들이 각각 이웃한 탄성 플레이트에 형성된 홀과 단차지거나, 일부만 상, 하 방향으로 오버랩되게 배치되므로, 상기 제1 내지 6영역(131, 132, 133, 134, 135, 136)은 상, 하 방향으로 이웃한 영역과 측 방향으로 소정거리 단차지게 배치될 수 있다. 이로 인해, 상기 니들(130)은 길이 방향으로 곡선을 형성하도록 배치될 수 있다.
상기와 같은 구조에 따르면, 상기 니들(130)을 수용하는 상기 탄성 플레이트(140)의 탄성력 외에도, 상기 니들(130) 자체의 형상에 따른 탄성력에 의해 상기 접촉부(138)와 상기 웨이퍼(300)의 접촉 시, 상기 니들(130)이 탄력적으로 지지될 수 있는 장점이 있다. 또한, 상기 니들(130)과 상기 웨이퍼(300)의 접촉 해제 시 상기 니들(130)의 위치가 탄성력에 의해 원위치로 복귀될 수 있으므로, 상기 프로브 카드의 사용에 따른 부품들의 손상을 방지할 수 있고, 프로브 카드의 수명을 보다 향상시킬 수 있는 장점이 있다.
상술한 바와 같이, 상기 비아홀(112) 내에는 도전재가 충진된다. 상기 도전재는 전해 도금 또는 무전해 도금에 의한 금속으로 충진되거나, 전도성 폴리머로 충진될 수 있다.
상기 전해 도금 또는 무전해 도금에 의한 금속으로 충진하는 경우에는, 상기 비아홀(112)이 형성된 기판(110) 표면 상에 시드층(seed layer)을 형성하고, 상기 비아홀(112) 충진을 위한 포토레지스트로 패턴을 형성하여 포토리소그래피 공정 후, 도금 공정을 통해 상기 시드층으로부터 비아홀(112)에 도전재로 도전 금속을 채울 수 있다. 여기에서 상기 시드층은 전자빔 증착(e-beam evaporator), 스퍼터링(sputtering) 등에 의해 형성될 수 있다.
또한, 도금 공정의 경우 도전 금속은 도금성이 우수하고 전기저항이 낮은 Ni, Cu, Ag, Au, NiCo, W 등이 사용될 수 있으며, 상기 시드층은 Ti/Cu, Cr/Cu, Ti/Ni, Cr/Ni, Ti/Au, Cr/Au, Ti/Ag, Cr/Ag, TiW/Au 중 어느 하나 또는 다수의 조합으로 형성될 수 있다.
상기와 같은 구조에 따르면, 기판 상에 인쇄회로기판이 결합되는 제1연결부가 비아홀과 연결되는 제2연결부와 상호 구획되게 배치되므로, 인쇄회로기판의 결합 영역을 보다 넓게 확보할 수 있는 장점이 있다.
또한, 프로브 카드를 형성하는 기판이 단일층으로 형성되므로, 제조 공정이 용이하고, 프로브 카드의 전체 크기가 축소될 수 있는 장점이 있다.
또한, 단일층의 기판 상에 다수의 금속배선전극을 통한 전기적 연결구조를 형성하여, 보다 많은 도전 범프 영역을 컴팩트하게 배치할 수 있는 장점이 있다.
도 3은 본 발명의 제2실시예에 따른 프로브 카드의 구조도 이다.
본 실시예에서는 다른 부분에 있어서는 제 1 실시 예와 동일하고, 다만 니들 및 탄성 플레이트의 배치 구조에 관한 차이가 있다. 따라서, 이하에서는 본 실시 예의 특징적인 부분에 있어서만 설명을 하고, 나머지 부분에 있어서는 제 1 실시 예를 원용하기로 한다.
도 3을 참조하면, 본 실시예에서는 기판(110)의 하면에 제1탄성 플레이트(210)와, 제2탄성 플레이트(220)가 배치될 수 있다.
상기 제1탄성 플레이트(210)와 상기 제2탄성 플레이트(220)의 재질은 각각 재질은 폴리이미드 계열 또는 에폭시로 형성될 수 있다.
상기 제1탄성 플레이트(210)의 두께는 상기 제2탄성 플레이트(220)의 두께 보다 얇게 형성될 수 있다.
상기 제1탄성 플레이트(210)에는 니들의 적어도 일부가 배치되는 제1홀이 형성될 수 있다. 상기 제2탄성 플레이트(220)에는 니들의 적어도 다른 일부가 배치되는 제2홀이 형성될 수 있다. 상기 제1홀의 단면적은 상기 제2홀의 단면적 보다 크게 형성될 수 있다.
상기 니들은, 상기 제1홀에 배치되는 제1영역(212)과, 상기 제2홀(214)에 배치되는 제2영역(214)과, 상기 제2탄성 플레이트(220)의 하면에 배치되는 제3영역(230)과, 상기 제3영역(230)의 하면에 배치되는 접촉부(232)를 포함할 수 있다.
상기 제1영역(212)은 금속 전극(120) 내 전극부와 전기적으로 연결될 수 있다. 상기 제1영역(212)의 단면적은 상기 제2영역(214)의 단면적 보다 크게 형성될 수 있다. 그리고, 상기 제3영역(230)의 단면적은 상기 제1영역(212) 또는 상기 제2영역(214)의 단면적 보다 크게 형성될 수 있다. 일 예로, 상기 제3영역(230)의 단면적은 상기 제1영역(212)의 단면적과 상기 제2영역(214)의 단면적의 합보다 크게 형성될 수 있다. 상기 제3영역(230)의 단면적은 상기 제1영역(212)의 단면적 보다 3배 이상 크게 형성될 수 있다.
상기 제1영역(212)의 상, 하 방향 높이는 상기 제2영역(214)의 상, 하 방향 높이 보다 짧게 형성될 수 있다.
상기와 같은 구조에 따르면, 상기 접촉부(232)가 배치되는 상기 제3영역(230)의 단면적을 타 영역 보다 크게 형성하여, 상기 웨이퍼(300) 상의 패드(310)와 접촉 시 상기 니들이 안정적으로 상기 탄성 플레이트(210, 220)에 의해 지지될 수 있는 장점이 있다. 즉, 상기 니들과 상기 웨이퍼(300)의 접촉 상태가 보다 안정적으로 유지될 수 있다.
이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 이상에서 기재된 '포함하다', '구성하다' 또는 '가지다' 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
Claims (11)
- 상면으로부터 하면을 관통하는 비아홀을 포함하는 기판;
상기 기판의 하부에 배치되는 탄성 플레이트;
상기 기판의 상면에 솔더링(Soldering)되는 인쇄회로기판;
상기 비아홀 내 충진되는 도전재; 및
상단이 상기 도전재와 전기적으로 연결되고, 하단이 웨이퍼와 접촉하는 니들을 포함하며,
상기 탄성 플레이트에는 상면으로부터 하면을 관통하도록 형성되어, 상기 니들의 적어도 일부를 수용하는 홀이 형성되고,
상기 탄성 플레이트의 재질은 폴리이미드 계열 또는 에폭시로 형성되는 프로브 카드.
- 제1항에 있어서,
상기 니들은 길이 방향으로 곡선을 형성하도록 배치되는 프로브 카드.
- 제1항에 있어서,
상기 니들은 중앙부가 상, 하단에 비해 외측으로 돌출되도록 배치되는 프로브 카드.
- 제1항에 있어서,
상기 탄성 플레이트는 복수로 구비되어, 상, 하 방향으로 배치되고,
상기 복수의 탄성 플레이트는,
제1홀을 포함하는 제1탄성 플레이트;
상기 제1탄성 플레이트의 하부에 배치되며, 제2홀을 포함하는 제2탄성 플레이트;
상기 제2탄성 플레이트의 하부에 배치되며, 제3홀을 포함하는 제3탄성 플레이트;
상기 제3탄성 플레이트의 하부에 배치되며, 제4홀을 포함하는 제4탄성 플레이트; 및
상기 제4탄성 플레이트의 하부에 배치되며, 제5홀을 포함하는 제5탄성 플레이트를 포함하고,
상기 제1내지 5홀은 각각 이웃한 탄성 플레이트에 배치된 홀과 소정거리 단차지게 배치되는 프로브 카드.
- 제4항에 있어서,
상기 복수의 탄성 플레이트 중 어느 하나의 탄성 플레이트에 배치된 홀은, 상기 복수의 탄성 플레이트 중 다른 하나의 탄성 플레이트에 배치된 홀과 상, 하 방향으로 오버랩되지 않게 배치되는 프로브 카드.
- 제4항에 있어서,
상기 복수의 탄성 플레이트 중 최상단에 배치되는 탄성 플레이트에 형성된 홀은, 상기 복수의 탄성 플레이트 중 최하단에 배치되는 탄성 플레이트에 형성된 홀과 상, 하 방향으로 오버랩되게 배치되는 프로브 카드.
- 제4항에 있어서,
상기 니들은,
상기 제1홀에 배치되는 제1영역;
상기 제2홀에 배치되는 제2영역;
상기 제3홀에 배치되는 제3영역;
상기 제4홀에 배치되는 제4영역;
상기 제5홀에 배치되는 제5영역; 및
상기 제5탄성 플레이트의 하면에 배치되어, 하면에 접촉부가 형성되는 제6영역을 포함하고,
상기 제1내지 5영역은 각각 이웃한 영역과 측 방향으로 소정거리 단차지게 배치되는 프로브 카드.
- 제1항에 있어서,
상기 탄성 플레이트는 복수로 구비되어, 상, 하 방향으로 배치되고,
상기 복수의 탄성 플레이트는,
제1홀을 포함하는 제1탄성 플레이트; 및
상기 제1탄성 플레이트의 하부에 배치되며, 제2홀을 포함하는 제2탄성 플레이트를 포함하며,
상기 제1홀의 단면적은 상기 제2홀의 단면적 보다 크게 형성되는 프로브 카드.
- 제8항에 있어서,
상기 니들은,
상기 제1홀에 배치되는 제1영역;
상기 제2홀에 배치되는 제2영역;
상기 제2탄성 플레이트의 하면에 배치되는 제3영역; 및
상기 제3영역의 하면에 배치되는 접촉부를 포함하고,
상기 제3영역의 단면적은 상기 제1영역의 단면적 또는 상기 제2영역의 단면적 보다 크게 형성되는 프로브 카드.
- 제1항에 있어서,
상기 기판의 상면에는,
상기 인쇄회로기판이 솔더링되는 복수의 제1연결부;
상기 비아홀의 상부에 배치되는 복수의 제2연결부; 및
상기 복수의 제1연결부와 상기 복수의 제2연결부를 전기적으로 연결하는 금속배선전극이 배치되는 프로브 카드.
- 제 10 항에 있어서,
상기 복수의 제1연결부는 상기 기판 상면 일 가장자리에 상호 이격되게 배치되고,
상기 복수의 제2연결부는 상기 기판 상면 타 가장자리에 상호 이격되게 배치되는 프로브 카드.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190126421A KR102201929B1 (ko) | 2019-10-11 | 2019-10-11 | 프로브 카드 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190126421A KR102201929B1 (ko) | 2019-10-11 | 2019-10-11 | 프로브 카드 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR102201929B1 true KR102201929B1 (ko) | 2021-01-12 |
Family
ID=74129861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190126421A KR102201929B1 (ko) | 2019-10-11 | 2019-10-11 | 프로브 카드 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102201929B1 (ko) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990037422A (ko) * | 1997-10-28 | 1999-05-25 | 가네꼬 히사시 | 프로브 카드 및 프로브 카드의 제조방법 |
KR20010111118A (ko) * | 2000-06-08 | 2001-12-17 | 윤수 | 프로브 카드 |
KR20040048253A (ko) * | 2002-12-02 | 2004-06-07 | 주식회사 아이씨멤즈 | 외팔보 형태의 프로브 카드 및 그 제조 방법 |
KR20110058005A (ko) * | 2009-11-25 | 2011-06-01 | 윌테크놀러지(주) | 프로브 카드 |
KR20120031628A (ko) * | 2010-09-27 | 2012-04-04 | 주식회사 에스디에이 | 니들모듈 및 이를 포함하는 프로브카드 |
KR20170096480A (ko) * | 2016-02-16 | 2017-08-24 | (주) 루켄테크놀러지스 | 프로브 카드 |
KR101980865B1 (ko) * | 2017-11-28 | 2019-05-23 | 주식회사 에스디에이 | 프로브 카드 |
KR20190061647A (ko) * | 2017-11-28 | 2019-06-05 | 주식회사 에스디에이 | 프로브 카드용 공간 변환기 및 그 제조방법 |
KR20200063009A (ko) * | 2018-11-27 | 2020-06-04 | 주식회사 에스디에이 | 프로브 카드 |
-
2019
- 2019-10-11 KR KR1020190126421A patent/KR102201929B1/ko active IP Right Grant
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990037422A (ko) * | 1997-10-28 | 1999-05-25 | 가네꼬 히사시 | 프로브 카드 및 프로브 카드의 제조방법 |
KR20010111118A (ko) * | 2000-06-08 | 2001-12-17 | 윤수 | 프로브 카드 |
KR20040048253A (ko) * | 2002-12-02 | 2004-06-07 | 주식회사 아이씨멤즈 | 외팔보 형태의 프로브 카드 및 그 제조 방법 |
KR20110058005A (ko) * | 2009-11-25 | 2011-06-01 | 윌테크놀러지(주) | 프로브 카드 |
KR20120031628A (ko) * | 2010-09-27 | 2012-04-04 | 주식회사 에스디에이 | 니들모듈 및 이를 포함하는 프로브카드 |
KR20170096480A (ko) * | 2016-02-16 | 2017-08-24 | (주) 루켄테크놀러지스 | 프로브 카드 |
KR101980865B1 (ko) * | 2017-11-28 | 2019-05-23 | 주식회사 에스디에이 | 프로브 카드 |
KR20190061647A (ko) * | 2017-11-28 | 2019-06-05 | 주식회사 에스디에이 | 프로브 카드용 공간 변환기 및 그 제조방법 |
KR20200063009A (ko) * | 2018-11-27 | 2020-06-04 | 주식회사 에스디에이 | 프로브 카드 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7898276B2 (en) | Probe card with stacked substrate | |
US8138609B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20130299221A1 (en) | Space transformer for probe card and method of manufacturing the same | |
US20110063066A1 (en) | Space transformer for probe card and method of repairing space transformer | |
US20080157792A1 (en) | Probe Card and Method of Manufacturing the Same | |
KR20090085726A (ko) | 공간 변환기 및 이를 포함하는 프로브 카드 | |
US7825410B2 (en) | Semiconductor device | |
US20040012405A1 (en) | Probe card with full wafer contact configuration | |
CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
KR102229729B1 (ko) | 검사장치용 배선기판 | |
US8435045B2 (en) | Electrical connecting apparatus and method for manufacturing the same | |
US10935574B2 (en) | Probe card assembly | |
US9459286B2 (en) | Large-area probe card and method of manufacturing the same | |
KR102406863B1 (ko) | 웨이퍼 검사를 위한 프로브 장치 | |
KR102201929B1 (ko) | 프로브 카드 | |
TW201303309A (zh) | 探針卡及其製作方法 | |
JP2005061851A (ja) | プローブカード用基板 | |
KR102616036B1 (ko) | 웨이퍼 검사를 위한 프로브 장치 | |
KR101856124B1 (ko) | 프로브모듈 및 그 제조방법 | |
US10510652B2 (en) | Method of manufacturing semiconductor device | |
US20030234660A1 (en) | Direct landing technology for wafer probe | |
KR100947916B1 (ko) | 프로브 카드용 인쇄회로기판 | |
JP4492976B2 (ja) | 半導体装置 | |
JP2010025629A (ja) | プローブカード | |
TW201203417A (en) | Circuit board of probe card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |