KR20040023451A - The LED chip structure for applying Porous Silicone Wafer And the manufacturing method - Google Patents
The LED chip structure for applying Porous Silicone Wafer And the manufacturing method Download PDFInfo
- Publication number
- KR20040023451A KR20040023451A KR1020020055182A KR20020055182A KR20040023451A KR 20040023451 A KR20040023451 A KR 20040023451A KR 1020020055182 A KR1020020055182 A KR 1020020055182A KR 20020055182 A KR20020055182 A KR 20020055182A KR 20040023451 A KR20040023451 A KR 20040023451A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- led chip
- layer
- emitting layer
- wafer
- Prior art date
Links
Abstract
Description
본 발명은 엘이디(LED: Light Emitting Diode)의 칩(chip)에 관한 것으로서, 특히 LED칩의 발광부를 실리콘 웨이퍼의 표면에 형성하여 제조공정을 단순화하여투자비용을 절감시킬수 있도록 함은 물론, 표면발광에 따른 발광효율을 증대시켜 가격 및 품질에서 경쟁력을 갖출수 있도록 하는 LED칩 구조 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip of an LED (Light Emitting Diode). In particular, a light emitting part of an LED chip is formed on a surface of a silicon wafer, thereby simplifying a manufacturing process and reducing investment costs. The present invention relates to an LED chip structure and a method of manufacturing the same, which can increase the luminous efficiency according to the present invention so as to be competitive in price and quality.
일반적으로, LED칩은 파장이 400∼700nm인 빛을 발산하는 반도체로서, 그 수요가 지속적으로 증가되는 추세이다.In general, LED chips are semiconductors emitting light having a wavelength of 400 to 700 nm, and demand thereof is continuously increasing.
이러한, LED칩은 발광부에서 3.5∼4.5볼트, 10∼50mA의 낮은 전압, 전류를 인가하여 빛을 발산할수 있어야 한다.The LED chip must emit light by applying a low voltage and current of 3.5 to 4.5 volts and 10 to 50 mA in the light emitting unit.
이에, 종래 3,5족 화합물 반도체를 이용한 LED칩은 도 1 내지 도 3에서와 같이, 반도체 표면에 이물질을 도핑하고 이 이물질을 고온(700∼900℃)의 열로 확산시켜 빛을 발생시킬수 있는 발광층(정션부위로서 p형 반도체(p층)와 n형 반도체(n층)의 경계면)(1)을 만들어 반도체 특성을 갖도록 하였다.Therefore, the LED chip using the conventional Group 3, 5 compound semiconductor, as shown in Figures 1 to 3, doped with a foreign material on the surface of the semiconductor and the light emitting layer capable of generating light by diffusing the foreign material with heat of high temperature (700 ~ 900 ℃) (Interface of p-type semiconductor (p layer) and n-type semiconductor (n layer) as junction region) (1) was made to have semiconductor characteristics.
즉, 상기 발광층(1)인 정션부위에서 정공과 전자의 결합에 의해 빛이 발생하게 되는 것이다.That is, light is generated by the combination of holes and electrons in the junction portion of the light emitting layer 1.
그리고, 상기 발광층(1)의 상면에는 본딩패드(3)를 형성하고, n층의 저면에는 백 메탈층(2)을 형성하였다.A bonding pad 3 was formed on the top surface of the light emitting layer 1, and a back metal layer 2 was formed on the bottom surface of the n layer.
그러나, 종래 LED칩의 경우, 상기와 같은 발광층(1)의 정션과정에서 어려운 점은 도핑된 불순물이 확산되었을 때 발광층(1)을 균일하게 형성하여야 하지만, 그 정션과정이 복잡하게 이루어지는 관계로 높은 제조비용이 소요되는 단점을 갖고 있다.However, in the case of the conventional LED chip, the difficulty in the junction process of the light emitting layer 1 as described above is that the light emitting layer 1 should be uniformly formed when the doped impurities are diffused, but because the junction process is complicated, It has a disadvantage of manufacturing cost.
더불어, 빛을 발산하는 발광층(1)이 웨이퍼의 내부에 위치하게 때문에, 빛의발광효율 또한 크게 떨어지는 폐단이 따랐다.In addition, since the light emitting layer 1 that emits light is located inside the wafer, a closed stage in which the light emission efficiency of the light also falls significantly is followed.
한편, 종래에는 제조된 LED칩은 프레임 또는 인쇄회로기판(PCB)에 직접 붙이지 못하고 LED칩의 백 메탈층(2)(back metal)에 실버 에폭시(silver epoxy)를 본딩하여야 하는 불편함이 따랐을뿐만 아니라, 상기 실버 에폭시의 접착력이 약화될 경우에는 LED칩이 불안정한 결합상태가 되면서 그 신뢰성이 크게 저하되는 폐단도 따랐다.Meanwhile, in the related art, the manufactured LED chip cannot be directly attached to a frame or a printed circuit board (PCB), but it is inconvenient to bond silver epoxy to a back metal layer 2 of the LED chip. In addition, when the adhesive force of the silver epoxy is weakened, the LED chip is in an unstable bonding state, and the reliability is greatly reduced.
또한, 종래에는 발광층(정션부위로서 p형 반도체(p층)와 n형 반도체(n층)의 경계면)(1)의 형성으로 인한 LED칩 두께가 250∼300㎛를 나타내는 바, 이로인하여 LED칩의 박형화가 이루어지지 못하는 문제점을 갖고 있었다.In addition, conventionally, since the thickness of the LED chip due to the formation of the light emitting layer (the interface between the p-type semiconductor (p layer) and the n-type semiconductor (n layer) as the junction region) 1 is 250 to 300 탆, which is why the LED chip It was a problem that could not be made thinner.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서 본 발명의 목적은, LED칩의 발광층을 실리콘 웨이퍼의 표면에 형성하므로서, LED칩의 제조공정을 단순화하여 투자비용을 절감시키도록 함은 물론, 표면발광에 따른 발광효율을 증대시켜 가격 및 품질에서 경쟁력을 갖출수 있도록 하는 LED칩 구조 및 그 제조방법을 제공하려는 것이다.Accordingly, an object of the present invention is to solve the conventional problems as described above, the object of the present invention is to form a light emitting layer of the LED chip on the surface of the silicon wafer, thereby simplifying the manufacturing process of the LED chip to reduce the investment cost Of course, to provide an LED chip structure and a method of manufacturing the same to increase the luminous efficiency according to the surface light emission to be competitive in price and quality.
본 발명은 LED칩의 백 메탈층을 형성할 때 유텍틱 본드(eutectic bond; 칩 밑면의 금속층과 프레임 또는 PCB 표면의 금속층을 분리, 화학적으로 연결시키는 금속결합을 말함)를 가능하게 하므로서, 종래에서와 같이 실버 에폭시의 사용으로 인한 LED칩의 접착력 약화로 인한 LED칩의 불안정한 신뢰성을 개선하려는 것이다.The present invention enables a eutectic bond when forming the back metal layer of the LED chip, which refers to a metal bond that separates and chemically connects the metal layer on the bottom of the chip with the metal layer on the frame or PCB surface. As described above, the unstable reliability of the LED chip due to the weakening of the adhesion of the LED chip due to the use of silver epoxy is to be improved.
본 발명은, n층의 생략으로 부터 LED칩의 재료인 실리콘 웨이퍼의 두께를100㎛ 이내로 얇게 하므로서 LED칩의 부품 박형화를 달성할수 있도록 하려는 것이다.The present invention is intended to achieve the thinning of components of the LED chip by reducing the thickness of the silicon wafer, which is the material of the LED chip, to within 100 μm from the omission of the n layer.
도 1은 종래 3,5족 화합물 LED칩의 구조를 보인 평면도.1 is a plan view showing the structure of a conventional Group 3, 5 compound LED chip.
도 2는 종래 3,5족 화합물 LED칩의 구조를 보인 측면도.Figure 2 is a side view showing the structure of a conventional group 3,5 compound LED chip.
도 3은 종래 3,5족 화합물 LED칩의 제조 공정도.3 is a manufacturing process diagram of a conventional Group 3, 5 compound LED chip.
도 4는 본 발명의 일실시예로 실리콘 LED칩의 구조를 보인 평면도.Figure 4 is a plan view showing the structure of a silicon LED chip in one embodiment of the present invention.
도 5는 본 발명의 일실시예로 실리콘 LED칩의 구조를 보인 측면도.Figure 5 is a side view showing the structure of a silicon LED chip in one embodiment of the present invention.
도 6은 본 발명의 일실시예로 실리콘 LED칩의 제조 공정도.Figure 6 is a manufacturing process of the silicon LED chip in one embodiment of the present invention.
*도면의주요부분에대한부호의설명** Explanation of symbols on the main parts of the drawings *
10; 발광층 20; 백 메탈층10; Light emitting layer 20; Back metal layer
30; 본딩패드층30; Bonding pad layer
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 일실시예를 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도 6은 본 발명의 일실시예로 실리콘 LED칩의 제조 공정도 이다.6 is a manufacturing process diagram of a silicon LED chip according to an embodiment of the present invention.
도 6에 도시된 바와같이, 실리콘 웨이퍼를 개별소자로 분리하는 단계,As shown in Figure 6, separating the silicon wafer into individual elements,
상기 분리된 개별소자의 표면(p층)에 소정량(10∼100mA/㎠)의 전류밀도를 인가하여 산화층을 형성하는 한편, 그 산화층을 불산(HF)과 에탄올(CH3CH2OH)의 혼합용액으로 식각하여 소정크기(약 30∼70nm)의 포어(pore)를 형성하는 단계,An oxide layer is formed by applying a current density of a predetermined amount (10 to 100 mA / cm 2) to the surface (p layer) of the separated individual element, and the oxide layer is formed of hydrofluoric acid (HF) and ethanol (CH 3 CH 2 OH). Etching into a mixed solution to form pores of a predetermined size (about 30 to 70 nm),
상기 형성된 포어에 불소이온(F-)을 주입하여 다결정화시킨 발광층(10)을 형성하는 단계;Injecting fluorine ions (F − ) into the formed pores to form a polycrystalline light emitting layer (10);
상기 발광층(10)의 위로 본딩패드 패턴 형성 후 기상 증착법에 의해 본딩패드층(bonding pad)(30)을 형성하는 단계; 및,Forming a bonding pad layer 30 by vapor deposition after forming a bonding pad pattern on the light emitting layer 10; And,
상기 발광층(10)을 갖는 웨이퍼의 바닥면에 유텍틱 본드(eutectic bond)가 가능하도록 기상증착법으로 바나듐, 니켈, 골드를 이용하여 백 메탈층(back metal)(20)을 형성하는 단계; 로 진행함을 특징으로 한다.Forming a back metal layer (20) using vanadium, nickel, and gold by vapor deposition to enable eutectic bonds on the bottom surface of the wafer having the light emitting layer (10); Characterized in proceeding to.
한편, 도 4 및 도 5는 상기의 제조 공정으로 부터 나타나는 LED칩의 구조를 보인 도면으로서, 도 4는 본 발명의 일실시예로 실리콘 LED칩의 구조를 보인 평면도이고, 도 5는 본 발명의 일실시예로 실리콘 LED칩의 구조를 보인 측면도 이다.On the other hand, Figure 4 and 5 is a view showing the structure of the LED chip resulting from the manufacturing process, Figure 4 is a plan view showing the structure of a silicon LED chip in one embodiment of the present invention, Figure 5 is a view of the present invention In one embodiment is a side view showing the structure of a silicon LED chip.
도 4 및 도 5에 도시된 바와같이, 실리콘 웨이퍼로 부터 분리된 개별소자의 표면(p층)에 다결정화된 발광층(10)을 형성하고,As shown in Figs. 4 and 5, a polycrystallized light emitting layer 10 is formed on the surface (p layer) of an individual element separated from the silicon wafer,
상기 발광층(10)의 상단면에는 본딩패드층(30)을 형성하되, 상기 발광층(10)을 갖는 웨이퍼의 바닥면에는 유텍틱 본드(eutectic bond)가 가능하도록 백 메탈층(20)을 형성시킨 구조를 이루고 있다.The bonding pad layer 30 is formed on the top surface of the light emitting layer 10, and the back metal layer 20 is formed on the bottom surface of the wafer having the light emitting layer 10 to enable eutectic bonds. It is structured.
이와같이 구성된 본 발명의 일실시예에 대한 작용을 첨부된 도 4 내지 도 6을 참조하여 설명하면 다음과 같다.Referring to Figures 4 to 6 attached to the operation of an embodiment of the present invention configured as described above are as follows.
먼저, 실리콘 웨이퍼를 개별소자로 분리한 후, 상기 분리된 개별소자의 표면(p층)에 소정량(10∼100mA/㎠)의 전류밀도를 인가하여 산화층을 형성한다.First, after separating the silicon wafer into individual elements, an oxide layer is formed by applying a current density of a predetermined amount (10 to 100 mA / cm 2) to the surface (p layer) of the separated individual elements.
그리고, 상기 산화층을 불산(HF)과 에탄올(CH3CH2OH)의 혼합용액으로 식각하여 소정크기(약 30∼70nm)의 포어(pore)를 형성한다.The oxide layer is etched with a mixed solution of hydrofluoric acid (HF) and ethanol (CH 3 CH 2 OH) to form pores of a predetermined size (about 30 to 70 nm).
이후, 상기 형성된 포어에 불소이온(F-)을 주입하면, 상기 p층의 위에는 높은 발광효율을 갖도록 하는 다결정의 발광층(10)이 형성된다.Subsequently, when fluorine ions (F − ) are injected into the formed pores, a polycrystalline light emitting layer 10 having high luminous efficiency is formed on the p layer.
한편, 상기 발광층(10)의 상단면에는 본딩패드 패턴 형성 후 기상증착법으로 페드메탈층(30)을 형성시킨다.On the other hand, the upper surface of the light emitting layer 10 to form a bonding pad pattern and then to form a ped metal layer 30 by vapor deposition method.
그리고, 상기 발광층(10)을 갖는 웨이퍼의 바닥면에는 유텍틱 본드(eutectic bond)가 가능하도록 기상증착법으로 바나듐, 니켈, 골드를 이용하여 백 메탈층(20)을 형성시키면, 하나의 LED칩이 완성된다.In addition, when the back metal layer 20 is formed on the bottom surface of the wafer having the light emitting layer 10 by using vapor deposition, vanadium, nickel, and gold to enable eutectic bonds, one LED chip is formed. Is completed.
이때, 상기 LED칩을 프레임이나 PCB에 다이본딩(die bonding)할 경우, 상기 LED칩에 형성된 백 메탈층(20)의 유텍틱 결합으로 부터 LED칩과 프레임 또는 PCB의 결합은 종래에서와 같이 실버 에폭시를 사용하지 않고도 용이하게 이루어질수 있게 되는 것이다.At this time, when die bonding the LED chip to the frame or PCB, the combination of the LED chip and the frame or PCB from the eutectic coupling of the back metal layer 20 formed on the LED chip is silver as in the prior art It can be easily made without using an epoxy.
즉, 본 발명은 LED칩의 발광층을 실리콘 웨이퍼의 표면에 형성하므로서, 종래 n층을 생략할수 있을뿐만 아니라 그 제조공정을 단순화할수 있는 특징이 있으며, 더불어 표면발광에 따른 발광효율을 증대시킬수 있는 특징을 갖게 되는 것이다.That is, the present invention forms a light emitting layer of the LED chip on the surface of the silicon wafer, thereby not only omitting the conventional n layer but also simplifying the manufacturing process, and also increasing the luminous efficiency according to the surface light emission. Will have.
이상에서 설명한 바와같이 본 발명은 LED칩의 제조공정을 단순화하여 투자비용을 절감시키도록 함은 물론, 표면발광에 따른 발광효율을 증대시켜 가격 및 품질에서 경쟁력을 갖출수 있도록 하고, 더불어 LED칩의 백 메탈층을 형성할 때 유텍틱 본드(eutectic bond; 칩 밑면의 금속층과 프레임 또는 PCB 표면의 금속층을 분리, 화학적으로 연결시키는 금속결합을 말함)를 가능하게 하므로서 종래에서와 같이 실버 에폭시의 사용으로 인한 LED칩의 접착력 약화로 인한 LED칩의 불안정한 신뢰성을 개선할수 있으며, n층의 생략으로 부터 LED칩의 재료인 실리콘 웨이퍼의 두께를 100㎛ 이내로 얇게 하므로서 LED칩의 부품 박형화를 달성하는 효과를 제공한다.As described above, the present invention not only reduces the investment cost by simplifying the manufacturing process of the LED chip, but also increases the luminous efficiency according to the surface light emission, thereby making it possible to be competitive in price and quality. When forming a back metal layer, it is possible to use a eutectic bond (a metal bond that separates and chemically connects the metal layer on the bottom of the chip with the metal layer on the surface of the frame or PCB). It can improve the unstable reliability of the LED chip due to weak adhesion of the LED chip due to the weakening of the adhesion of the LED chip, and the thickness of the silicon wafer, which is the material of the LED chip, can be reduced to within 100 μm from the omission of the n-layer, thereby achieving the effect of thinning the LED chip components. do.
본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와같은 변경은 청구범위 기재의 범위내에 있게 된다.The present invention is not limited to the above-described specific preferred embodiments, and various modifications can be made by any person having ordinary skill in the art without departing from the gist of the present invention claimed in the claims. Of course, such changes will fall within the scope of the claims.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020055182A KR20040023451A (en) | 2002-09-11 | 2002-09-11 | The LED chip structure for applying Porous Silicone Wafer And the manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020055182A KR20040023451A (en) | 2002-09-11 | 2002-09-11 | The LED chip structure for applying Porous Silicone Wafer And the manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040023451A true KR20040023451A (en) | 2004-03-18 |
Family
ID=37327097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020055182A KR20040023451A (en) | 2002-09-11 | 2002-09-11 | The LED chip structure for applying Porous Silicone Wafer And the manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040023451A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763894B1 (en) * | 2006-03-21 | 2007-10-05 | 삼성에스디아이 주식회사 | Method of manufacturing display device using LED chips |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326210A (en) * | 1993-05-13 | 1994-11-25 | Mitsubishi Electric Corp | Sub-mount for optical semiconductor element |
| JPH077179A (en) * | 1993-06-16 | 1995-01-10 | Sanyo Electric Co Ltd | Light emitting element |
| JPH1012917A (en) * | 1996-06-25 | 1998-01-16 | Hitachi Cable Ltd | Light emitting diode and fabrication thereof |
-
2002
- 2002-09-11 KR KR1020020055182A patent/KR20040023451A/en not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326210A (en) * | 1993-05-13 | 1994-11-25 | Mitsubishi Electric Corp | Sub-mount for optical semiconductor element |
| JPH077179A (en) * | 1993-06-16 | 1995-01-10 | Sanyo Electric Co Ltd | Light emitting element |
| JPH1012917A (en) * | 1996-06-25 | 1998-01-16 | Hitachi Cable Ltd | Light emitting diode and fabrication thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763894B1 (en) * | 2006-03-21 | 2007-10-05 | 삼성에스디아이 주식회사 | Method of manufacturing display device using LED chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514720B2 (en) | White light emitting device | |
| US9018665B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| JP2005129907A (en) | Electrode structure and semiconductor light emitting element having it | |
| US20020053872A1 (en) | Light emitting diode and method of making the same | |
| JP2005311364A (en) | Light-emitting device, method for manufacturing the same, and luminescence system using the same | |
| JP2002353507A (en) | Light-emitting diode and manufacturing method therefor | |
| JP2013536987A (en) | Light emitting diode chip | |
| JP4366810B2 (en) | Method for forming light emitting diode | |
| JP4116387B2 (en) | Semiconductor light emitting device | |
| KR20110039639A (en) | Sub-mount for light emitting diode | |
| US6657238B2 (en) | Light emitting diode and illuminator using the same | |
| JPH1032351A (en) | Light emitting device | |
| KR20040021079A (en) | White Light Emitting Diode and its method of making | |
| KR20040023451A (en) | The LED chip structure for applying Porous Silicone Wafer And the manufacturing method | |
| JP2001085750A (en) | Nitride semiconductor light-emitting chip | |
| KR20020084649A (en) | Structure of LED chip and the manufacturing method | |
| KR20050082040A (en) | Method of forming light emitting diode | |
| JP5592904B2 (en) | Semiconductor light emitting device | |
| JP2006019666A (en) | Light emitting unit and light emitting device | |
| KR100407773B1 (en) | GaN LIGHT EMITTING DEVICE AND THE PACKAGE THEREOF | |
| KR100874653B1 (en) | Gallium nitride light emitting diode and method for manufacturing the same | |
| KR100404416B1 (en) | LED and method of fabricating thereof | |
| JP4765688B2 (en) | LIGHT EMITTING DEVICE MANUFACTURING METHOD AND LIGHT EMITTING DEVICE | |
| US20210399168A1 (en) | Light emitting device | |
| JP2002083997A (en) | Semiconductor luminous element and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |