KR20040017556A - Plasma display panel and driving method thereof - Google Patents

Plasma display panel and driving method thereof Download PDF

Info

Publication number
KR20040017556A
KR20040017556A KR1020020049689A KR20020049689A KR20040017556A KR 20040017556 A KR20040017556 A KR 20040017556A KR 1020020049689 A KR1020020049689 A KR 1020020049689A KR 20020049689 A KR20020049689 A KR 20020049689A KR 20040017556 A KR20040017556 A KR 20040017556A
Authority
KR
South Korea
Prior art keywords
period
plasma display
sustain
display panel
liquid crystal
Prior art date
Application number
KR1020020049689A
Other languages
Korean (ko)
Other versions
KR100482334B1 (en
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0049689A priority Critical patent/KR100482334B1/en
Publication of KR20040017556A publication Critical patent/KR20040017556A/en
Application granted granted Critical
Publication of KR100482334B1 publication Critical patent/KR100482334B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A plasma display panel and a driving method thereof are provided to improve the contrast and stabilize the discharge by using ferroelectric liquid crystal. CONSTITUTION: A plasma display panel includes an LCD panel(60) to display picture images. One frame period is divided into plural subfields including a reset period for resetting cells, an address period for selecting the cells, and a sustain period for displaying the selected cells. The ferroelectric liquid crystal is injected into the LCD panel(60). The LCD panel(60) is used for shielding the light from the plasma display panel by controlling an aligning state of the ferroelectric liquid crystal. The LCD panel(60) includes an upper electrode(60a) and a lower electrode(60c) for driving the ferroelectric liquid crystal.

Description

플라즈마 표시장치 및 그 구동방법{Plasma Display Panel and Driving Method Thereof}Plasma Display and Driving Method Thereof

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 강유전성 액정을 채용하여 콘트라스트를 향상시킬 수 있는 플라즈마 표시장치 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display device and a driving method thereof capable of improving contrast by employing ferroelectric liquid crystals.

최근들어, 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, "PDP"라 한다)이 주목받고 있다. PDP는 통상 디지털 비디오데이터에 따라 화소들 각각의 방전기간을 조절함으로써 화상을 표시하게 된다. 이러한 PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 교류형 PDP가 대표적이다.Recently, a plasma display panel (hereinafter referred to as "PDP"), which is easy to manufacture a large panel, has attracted attention as a flat panel display device. The PDP normally displays an image by adjusting the discharge period of each pixel according to the digital video data. As such a PDP, an AC type PDP having three electrodes and driven by an AC voltage is typical.

도 1은 통상적으로 교류형 PDP에 매트릭스 형태로 배열되어진 셀 구조를 나타내는 사시도이며, 도 2는 도 1에 도시된 PDP의 단면도를 나타낸다.1 is a perspective view illustrating a cell structure typically arranged in an alternating current PDP in a matrix form, and FIG. 2 is a cross-sectional view of the PDP shown in FIG. 1.

도 1 및 도 2를 참조하면, PDP 셀은 상부기판(10) 상에 순차적으로 형성된 유지전극쌍(14, 16), 상부 유전체층(18) 및 보호막(20)을 가지는 상판과,하부기판(12) 상에 순차적으로 형성된 어드레스전극(22), 하부 유전체층(24), 격벽(26) 및 형광체층(28)을 가지는 하판을 구비한다. 상부기판(10)과 하부기판(12)은 격벽(26)에 의해 평행하게 이격된다. 유지전극쌍(14, 16) 각각은 도 3에 도시된 바와 같이 상대적으로 넓은 폭을 가지며 90% 이상의 광투과율이 좋은 투명전극물질(ITO)로 이루어진 투명전극(14A, 16A)과, 상대적으로 좁은 폭을 가지는 금속전극(14B, 16B)으로 이루어진다. 여기서, 투명전극물질(ITO)은 저항값이 크므로 전력을 효율적으로 전달하지 못한다. 따라서, 투명전극(14A, 16A) 상에 도전성이 좋은 물질, 예를 들면 은(Ag)나 구리(Cu)로 이루어진 금속전극(14B, 16B)을 형성시킴으로써 투명전극(14A, 16A)의 저항성분을 보상한다. 이러한 유지전극쌍(14, 16)은 주사전극 및 유지전극으로 구성된다. 주사전극(14)에는 패널 주사를 위한 주사신호와 방전유지를 위한 유지신호가 주로 공급되고, 유지전극(16)에는 유지신호가 주로 공급된다. 상부 유전체층(18)과 하부 유전체층(24)에는 전하가 축적된다. 보호막(20)은 스퍼터링에 의한 상부 유전체층(18)의 손상을 방지하여 PDP의 수명을 늘릴 뿐만 아니라 2차 전자의 방출 효율을 높이게 된다. 보호막(20)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(22)은 상기 유지전극쌍(14, 16)과 교차하게 형성된다. 이 어드레스전극(22)에는 디스플레이될 셀들을 선택하기 위한 데이터신호가 공급된다. 격벽(26)은 어드레스전극(22)과 나란하게 형성되어 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 형광체층(28)은 하부 유전체층(24) 및 격벽(26)의 표면에 도포되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다.그리고, 가스방전을 위한 불활성 가스가 내부의 방전공간에 주입되어진다.1 and 2, a PDP cell includes an upper plate having sustain electrode pairs 14 and 16, an upper dielectric layer 18, and a passivation layer 20 sequentially formed on an upper substrate 10, and a lower substrate 12. ), A lower plate having an address electrode 22, a lower dielectric layer 24, a partition wall 26, and a phosphor layer 28 formed sequentially. The upper substrate 10 and the lower substrate 12 are spaced in parallel by the partition wall 26. Each of the sustain electrode pairs 14 and 16 has a relatively wide width and a relatively narrow transparent electrode 14A and 16A made of a transparent electrode material (ITO) having a light transmittance of 90% or more, as shown in FIG. Made of metal electrodes 14B and 16B having a width. Here, the transparent electrode material (ITO) has a large resistance value and thus does not transmit power efficiently. Therefore, the resistive components of the transparent electrodes 14A and 16A are formed on the transparent electrodes 14A and 16A by forming metals 14B and 16B having a good conductivity, for example, silver (Ag) or copper (Cu). To compensate. The sustain electrode pairs 14 and 16 are composed of a scan electrode and a sustain electrode. The scan signal for the panel scan and the sustain signal for maintaining the discharge are mainly supplied to the scan electrode 14, and the sustain signal is mainly supplied to the sustain electrode 16. Charges accumulate in the upper dielectric layer 18 and the lower dielectric layer 24. The protective film 20 prevents damage to the upper dielectric layer 18 by sputtering, thereby increasing the lifetime of the PDP and increasing the emission efficiency of secondary electrons. As the protective film 20, magnesium oxide (MgO) is usually used. The address electrode 22 is formed to cross the sustain electrode pairs 14 and 16. The address electrode 22 is supplied with a data signal for selecting cells to be displayed. The partition wall 26 is formed in parallel with the address electrode 22 to prevent ultraviolet rays generated by the discharge from leaking to adjacent cells. The phosphor layer 28 is applied to the surfaces of the lower dielectric layer 24 and the partition wall 26 to generate visible light of any one of red, green, and blue. In addition, an inert gas for discharging a gas discharges inside the discharge space. Is injected into.

이러한 PDP 방전셀은 어드레스전극(22)과 주사전극(14) 사이의 대향방전에 의해 선택된 후 유지전극쌍(14, 16) 사이의 면방전에 의해 방전을 유지하게 된다. 방전셀에서는 유지방전시 발생되는 자외선에 의해 형광체(28)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 방전셀들을 가지는 PDP는 화상을 표시하게 된다. 이 경우, PDP는 비디오데이터에 따라 방전셀의 방전유지기간, 즉 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다.The PDP discharge cell is selected by the counter discharge between the address electrode 22 and the scan electrode 14, and then sustains the discharge by the surface discharge between the sustain electrode pairs 14 and 16. In the discharge cell, the fluorescent substance 28 emits light by ultraviolet rays generated during sustain discharge, so that visible light is emitted to the outside of the cell. As a result, the PDP having the discharge cells displays an image. In this case, the PDP implements a gray scale required for displaying an image by adjusting the discharge sustain period of the discharge cell, that is, the number of sustain discharges according to the video data.

이러한 교류 면방전형 PDP는 화상의 계조(Gray Scale)를 표현하기 위하여 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 실례로, 도 3에 도시된 바와 같이 8비트의 비디오 데이터를 이용하여 256계조로 화상이 표시되는 경우 각 방전셀에서의 1 프레임 표시 기간(예를 들면, 1/60초=약 16.7msec)은 8개의 서브 필드(SF1 내지 SF8)로 분할하게 된다. 각 서브 필드(SF1 내지 SF8)는 다시 리셋기간, 어드레스기간 및 서스테인기간으로 분할하고, 그 유지기간에 1:2:4:8:…:128의 비율로 가중치를 부여하게 된다. 여기서, 리셋기간은 방전셀을 초기화하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 리셋기간과 어드레스기간은 각 서브필드 기간에 동일하게 할당된다.The AC surface discharge type PDP is driven by being divided into a plurality of subfields in order to express gray scale of an image, and in each subfield period, gradation display is performed by performing light emission in proportion to the weight of video data. do. For example, as shown in FIG. 3, when an image is displayed in 256 gray scales using 8-bit video data, one frame display period (for example, 1/60 second = about 16.7 msec) in each discharge cell is It is divided into eight subfields SF1 to SF8. Each of the subfields SF1 to SF8 is further divided into a reset period, an address period and a sustain period, and 1: 2: 4: 8:... The weight is given at the ratio of 128. Here, the reset period is a period for initializing the discharge cells, the address period is a period during which selective address discharge occurs according to the logic value of the video data, and the sustain period is such that the discharge is maintained in the discharge cell in which the address discharge has occurred. It is a period. The reset period and the address period are equally allocated to each subfield period.

도 4는 종래 기술에 따른 플라즈마 디스플레이 패널의 구동파형도이다.4 is a driving waveform diagram of a plasma display panel according to the prior art.

도 4를 참조하면, 모든 서브필드(SF1 내지 SF8)의 리셋기간(RPD)에는 스캔전극(Y)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up)시 전압이 증가하고 셋다운(Set-down) 시에는 전압이 감소하는 형태를 가진다. 셋업 시 리셋방전이 발생되어 상부 유전층(14)에 벽전하가 형성된다. 이어서, 셋다운 시 감소하는 전압에 의해 불요의 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운 시 서스테인전극(Z)에 정극성(+)의 직류전압을 공급한다. 이 정극성(+)의 직류전압에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운 시 스캔전극(Y)이 서스테인전극(Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업 시 생성된 벽전하들이 감소하게 된다.Referring to FIG. 4, the reset pulse RP is supplied to the scan electrode Y in the reset period RPD of all the subfields SF1 to SF8. The reset pulse RP has a form of ramp wave in which the voltage increases when set up and the voltage decreases when set down. A reset discharge occurs during setup to form wall charges in the upper dielectric layer 14. Subsequently, the charged voltage is partially erased by the decreasing voltage during set down so that the wall charge is reduced enough to help the next address discharge without causing an erroneous discharge. In order to reduce the wall charge, a positive DC voltage is supplied to the sustain electrode Z when the reset pulse RP is set down. Since the reset pulse RP is supplied in a gradually decreasing form with respect to the positive DC voltage, the scan electrode Y becomes a negative polarity relative to the sustain electrode Z at the time of set down, that is, the polarity is reduced. This inversion reduces the wall charges generated during setup.

어드레스기간(APD)에서 스캔전극(Y)에 부극성의 스캔전압(Vy)을 가지는 스캔펄스(SP)가 공급됨과 아울러 동시에 어드레스전극(X)에 어드레스전압(Va)에 해당하는 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.In the address period APD, the scan pulse SP having the negative scan voltage Vy is supplied to the scan electrode Y, and the data pulse DP corresponding to the address voltage Va is applied to the address electrode X. Is supplied to generate an address discharge. The wall charge formed by this address discharge is maintained for the period during which the other discharge cells are addressed.

서스테인기간(SPD)의 시작부에서 스캔전극(Y)에 트리거링펄스(TP)를 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀(1)들에서 유지방전이 개시되게 한다. 이어서, 서스테인전극(Z)과 스캔전극(Y)에 교번적으로 서스테인전압(Vs)에 해당하는 서스테인펄스(SUSPz, SUSPy)를 공급하여 서스테인기간(SPD) 동안 유지방전이 유지되게 한다.The triggering pulse TP is supplied to the scan electrode Y at the beginning of the sustain period SPD to start sustain discharge in the discharge cells 1 in which wall charges are sufficiently formed in the address period APD. Subsequently, sustain pulses SUSPz and SUSPy corresponding to the sustain voltage Vs are alternately supplied to the sustain electrode Z and the scan electrode Y to maintain the sustain discharge during the sustain period SPD.

이러한 서스테인기간(SPD)에 이은 소거기간(EPD)에서는 서스테인전극(Z)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 소거펄스(EP)는 발광크기가 작게끔 램프파 형태를 가지거나 방전 소거를 위해 1㎲ 정도의 짧은 펄스폭을 가지게 된다. 이러한 소거펄스(EP)에 의한 짧은 소거방전으로 하전입자들이 소거되어 방전이 중지된다.In the erase period EPD subsequent to the sustain period SPD, the discharge pulse EP is supplied to the sustain electrode Z to stop the discharge. The erasing pulse EP has a ramp wave shape so that the light emission size is small, or a short pulse width of about 1 ms for the discharge erasing. The charged particles are erased by the short erase discharge by the erase pulse EP to stop the discharge.

이와 같은 방식으로 구동하는 PDP는 리셋기간과 어드레스기간 동안 방전셀 내에 전하를 축적시키기 위하여 전 방전셀에 걸쳐 백색 발광이 일어나야 하는데, 이 발광에 의하여 화상의 콘트라스트(contrast)가 떨어지는 결과를 초래하게 된다. 또한, 계조 표현시 필드 간의 밝기 차이에 의하여 비트 노이즈(bit noise)에 의해 윤곽이 생기는 콘터 노이즈(contour noise)가 발생하는 문제점이 대두된다.In the PDP driving in this manner, white light emission should occur over all the discharge cells in order to accumulate charges in the discharge cells during the reset period and the address period, resulting in the contrast of the image falling. . In addition, a problem arises in that contour noise, which is outlined by bit noise, is generated due to the difference in brightness between fields in gray scale expression.

따라서, 본 발명의 목적은 강유전성 액정을 채용하여 콘트라스트를 향상시킬 수 있는 플라즈마 표시장치 및 그 구동방법을 제공하는 데 있다.Accordingly, it is an object of the present invention to provide a plasma display device and a driving method thereof that can improve contrast by employing ferroelectric liquid crystals.

본 발명의 다른 목적은 강유전성 액정을 이용하여 방전을 안정화시킬 수 있는 플라즈마 표시장치 및 그 구동방법을 제공하는 데 있다.Another object of the present invention is to provide a plasma display device and a driving method thereof capable of stabilizing discharge using ferroelectric liquid crystals.

본 발명의 또 다른 목적은 서스테인기간을 동일하게 하여 콘터 노이즈의 영향을 저감시킬 수 있는 플라즈마 표시장치 및 그 구동방법을 제공하는 데 있다.It is still another object of the present invention to provide a plasma display device and a driving method thereof capable of reducing the influence of the controller noise by making the sustain period the same.

도 1은 종래의 3전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀을 나타내는 사시도.1 is a perspective view showing a discharge cell of a conventional three-electrode AC surface discharge plasma display panel.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 단면도.FIG. 2 is a cross-sectional view of the plasma display panel shown in FIG. 1. FIG.

도 3은 도 1에 도시된 플라즈마 디스플레이 패널의 구동방법을 나타내는 도면.3 is a view illustrating a method of driving the plasma display panel shown in FIG. 1;

도 4는 도 1에 도시된 플라즈마 디스플레이 패널의 구동파형도.4 is a driving waveform diagram of the plasma display panel shown in FIG. 1;

도 5는 본 발명의 실시 예에 따른 플라즈마 표시장치를 나타내는 단면도.5 is a cross-sectional view illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 6은 도 5에 도시된 플라즈마 표시장치의 구동방법을 나타내는 도면.FIG. 6 is a diagram illustrating a method of driving the plasma display device shown in FIG. 5.

도 7은 본 발명의 다른 실시 예에 따른 플라즈마 표시장치의 구동방법을 나타내는 도면.7 is a diagram illustrating a method of driving a plasma display device according to another exemplary embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10, 40 : 상부기판12, 42 : 하부기판10, 40: upper substrate 12, 42: lower substrate

14, 44 : 주사전극16, 46 : 유지전극14, 44: scanning electrode 16, 46: sustain electrode

18, 48 : 상부 유전체층20, 50 : 보호막18, 48: upper dielectric layer 20, 50: protective film

22, 52 : 어드레스전극24, 54 : 하부 유전체층22, 52: address electrode 24, 54: lower dielectric layer

26, 56 : 격벽28, 58 : 형광체층26, 56: partition wall 28, 58: phosphor layer

60 : 액정패널60: liquid crystal panel

상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 표시장치는 한 프레임 기간을 셀을 초기화하기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀에 대하여 표시를 행하는 서스테인기간을 각각 포함하는 다수의 서브필드로 나누어 화상을 표시하는 플라즈마 디스플레이 패널과, 강유전성 액정이 주입되며 강유전성 액정의 배열 상태를 제어하여 플라즈마 디스플레이 패널로부터의 광을 차단하는 액정패널을 구비하는 것을 특징으로 한다.In order to achieve the above object, a plasma display device according to the present invention comprises a plurality of frame periods each including a reset period for initializing a cell, an address period for selecting a cell, and a sustain period for displaying a selected cell. And a liquid crystal panel in which the ferroelectric liquid crystal is injected and the light is emitted from the plasma display panel by controlling the arrangement state of the ferroelectric liquid crystal.

상기 액정패널은 상부전극과, 상부전극과 대향되며 상부전극과의 전압차에 의해 강유전성 액정을 구동시키는 하부전극을 구비하는 것을 특징으로 한다.The liquid crystal panel is characterized by having an upper electrode and a lower electrode facing the upper electrode and driving the ferroelectric liquid crystal by a voltage difference with the upper electrode.

본 발명에 따른 플라즈마 표시장치의 구동방법은 한 프레임 기간을 셀을 초기화하기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀에 대하여 표시를 행하는 서스테인기간을 각각 포함하는 다수의 서브필드로 나누는 단계와, 리셋기간 동안 플라즈마 디스플레이 패널의 전셀을 초기화함과 플라즈마 디스플레이 패널 상에 탑재된 강유전성 액정을 제어하여 플라즈마 디스플레이 패널로부터의 광을 차단하는 단계를 포함하는 것을 특징으로 한다.A method of driving a plasma display device according to the present invention divides one frame period into a plurality of subfields each including a reset period for initializing a cell, an address period for selecting a cell, and a sustain period for displaying a selected cell. And initializing all cells of the plasma display panel during the reset period and controlling ferroelectric liquid crystals mounted on the plasma display panel to block light from the plasma display panel.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예들을 도 5 및 도 7을 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 5 and 7.

도 5를 참조하면, 본 발명의 실시 예에 따른 플라즈마 표시장치는 상부기판(40) 상에 순차적으로 형성된 유지전극쌍(44, 46), 상부 유전체층(48) 및보호막(50)을 가지는 상판과, 하부기판(42) 상에 순차적으로 형성된 어드레스전극(52), 하부 유전체층(54), 격벽(56) 및 형광체층(58)을 가지는 하판으로 구성되는 PDP와, PDP 상에 설치되며 강유전성 액정(Ferroelectric Liquid Crystal : 이하 "FLC"라 함, 60b)으로 구동하는 액정패널(60)을 구비한다.Referring to FIG. 5, a plasma display device according to an exemplary embodiment of the present invention may include an upper plate including sustain electrode pairs 44 and 46, an upper dielectric layer 48, and a passivation layer 50 sequentially formed on an upper substrate 40. And a PDP formed of a lower plate having an address electrode 52, a lower dielectric layer 54, a partition 56, and a phosphor layer 58 sequentially formed on the lower substrate 42, and a ferroelectric liquid crystal disposed on the PDP. Ferroelectric Liquid Crystal: hereafter referred to as " FLC ", a liquid crystal panel 60 driven by 60b) is provided.

유지전극쌍(44, 46) 각각은 상대적으로 넓은 폭을 가지며 90% 이상의 광투과율이 좋은 투명전극물질(ITO)로 이루어진 투명전극(44A, 46A)과, 상대적으로 좁은 폭을 가지는 금속전극(44B, 46B)으로 이루어진다.Each of the sustain electrode pairs 44 and 46 has a relatively wide width and a transparent electrode 44A and 46A made of a transparent electrode material (ITO) having a light transmittance of 90% or more, and a metal electrode 44B having a relatively narrow width. , 46B).

어드레스전극(52)은 상기 유지전극쌍(44, 46)과 교차하게 형성된다. 이 어드레스전극(52)에는 디스플레이될 셀들을 선택하기 위한 데이터신호가 공급된다.The address electrode 52 is formed to cross the sustain electrode pairs 44 and 46. The address electrode 52 is supplied with a data signal for selecting cells to be displayed.

액정패널(60)은 공통전압이 공급되는 상부전극(60a)과, 상기 화소전압이 공급되는 하부전극(60c)과, 상기 상부전극(60a)과 하부전극(60c) 사이에 주입되는 FLC(60b)로 구성된다.The liquid crystal panel 60 includes an upper electrode 60a supplied with a common voltage, a lower electrode 60c supplied with the pixel voltage, and an FLC 60b injected between the upper electrode 60a and the lower electrode 60c. It is composed of

액정패널(60)은 FLC(60b)의 배열 상태에 따라 광량을 제어하여 화면에 원하는 화상을 표시한다. 이를 위해, FLC(60b)는 상부전극(60a)과 하부전극(60c)의 전압차에 따라 액정 배열 상태가 바뀌며 광을 차단하거나 투과시키는 역할을 한다. 이러한 액정패널(60)의 광투과 및 차단에 따라 상판과 하판 사이에서 발생되는 광량을 제어할 수 있게 된다. 이때, 액정패널(60)에 사용되는 FLC(60b)는 전기적, 자기적 성질이 같은 영역의 층구조를 이루는 스메틱층을 따라, 즉 가상 콘(cone)의 외곽선을 그리면서 회전한다. FLC(60b)는 외부 전기장에 상관없이 자발분극(Spontaneous Polarization)하는 특성을 가지는 액정으로서 다른 모드의액정에 비하여 응답속도가 상당히 빠르며, 특별한 전극구조나 보상 필름의 사용없이 넓은 시야각을 구현할 수 있는 장점을 가진다.The liquid crystal panel 60 controls the amount of light in accordance with the arrangement state of the FLC 60b to display a desired image on the screen. To this end, the FLC 60b changes the liquid crystal arrangement state according to the voltage difference between the upper electrode 60a and the lower electrode 60c and serves to block or transmit light. According to the light transmission and blocking of the liquid crystal panel 60, the amount of light generated between the upper and lower plates can be controlled. In this case, the FLC 60b used in the liquid crystal panel 60 rotates along the smectic layer forming a layer structure of a region having the same electrical and magnetic properties, that is, drawing an outline of a virtual cone. FLC (60b) is a liquid crystal having spontaneous polarization regardless of an external electric field. Its response speed is considerably faster than other liquid crystals, and a wide viewing angle can be achieved without using a special electrode structure or compensation film. Has

이러한 PDP는 어드레스전극(52)과 주사전극(44) 사이의 대향방전에 의해 셀이 선택된 후 유지전극쌍(44, 46) 사이의 면방전에 의해 방전을 유지하게 된다. PDP 셀에서는 유지방전시 발생되는 자외선에 의해 형광체(58)가 발광함으로써 가시광이 셀 외부로 방출되게 되는데, 이 방출되는 가시광을 액정패널(60)의 FLC(60b)에서 제어한다. 다시 말하면, 플라즈마 방전에 의해 발생된 광을 차단 및 제어하여 화상을 표시하게 된다. 이 경우, PDP는 비디오데이터에 따라 셀의 방전유지기간 횟수를 조절함과 아울러 FLC(60c)의 온/오프 특성을 이용하여 계조(Gray Scale)를 구현하게 된다.The PDP maintains the discharge by the surface discharge between the sustain electrode pairs 44 and 46 after the cell is selected by the opposite discharge between the address electrode 52 and the scan electrode 44. In the PDP cell, the fluorescent material 58 emits light by ultraviolet rays generated during sustain discharge, and visible light is emitted to the outside of the cell. The emitted light is controlled by the FLC 60b of the liquid crystal panel 60. In other words, an image is displayed by blocking and controlling the light generated by the plasma discharge. In this case, the PDP adjusts the number of discharge sustain periods of the cell according to the video data and implements gray scale by using on / off characteristics of the FLC 60c.

이를 위해, 본 발명의 플라즈마 표시장치는 다수개의 서브필드로 분리하여 구동하며 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨과 아울러 각 서브필드의 리셋기간에는 FLC를 오프(OFF)시키며 어드레스 및 서스테인기간에는 FLC를 온(ON)시킴으로써 계조를 표시한다. 실례로, 도 6에 도시된 바와 같이 8비트의 비디오 데이터를 이용하여 256계조로 화상이 표시되는 경우 각 방전셀에서의 1 프레임 표시 기간(예를 들면, 1/60초=약 16.7msec)은 8개의 서브 필드(SF1 내지 SF8)로 분할하게 된다. 각 서브 필드(SF1 내지 SF8)는 다시 리셋기간, 어드레스기간 및 서스테인기간으로 분할하고, 그 서스테인기간에 1:2:4:8:…:128의 비율로 가중치를 부여하게 된다. 이때, 리셋기간과 어드레스기간은 각 서브필드 기간에 동일하게 할당된다. 이 중에서 리셋기간은 어드레스 방전에 관계없이 패널 전체에서 리셋방전에 의한 광이 발생되며 이 광은 콘트라스트를 저하시키는 주요인이 된다. 이에 따라, 리셋기간동안 액정패널의 FLC를 오프시킴으로써 PDP에서 발생하는 광을 차단한다. 이와 아울러 어드레스기간과 서스테인기간에서는 FLC를 온시켜 PDP로부터의 광을 투과시킨다. 이에 따라, 본 발명에 의한 PDP는 리셋기간 동안의 불요광을 차단함과 아울러 리셋기간동안의 광이 어드레스 및 서스테인기간에 영향을 미치지 않으므로 콘트라스트를 향상시킬 수 있다.To this end, the plasma display device of the present invention is driven by dividing into a plurality of subfields. In each subfield period, light emission is performed in proportion to the weight of video data, and the FLC is turned off during the reset period of each subfield. The gray level is displayed by turning on the FLC during the address and sustain periods. For example, as shown in FIG. 6, when an image is displayed in 256 gray scales using 8-bit video data, one frame display period (for example, 1/60 second = about 16.7 msec) in each discharge cell is determined. It is divided into eight subfields SF1 to SF8. Each of the subfields SF1 to SF8 is further divided into a reset period, an address period and a sustain period, and 1: 2: 4: 8:... The weight is given at the ratio of 128. At this time, the reset period and the address period are equally allocated to each subfield period. Among these, in the reset period, light generated by reset discharge is generated in the entire panel irrespective of the address discharge, and this light is a main factor for lowering the contrast. Accordingly, the light generated in the PDP is blocked by turning off the FLC of the liquid crystal panel during the reset period. In addition, in the address period and the sustain period, the FLC is turned on to transmit light from the PDP. Accordingly, the PDP according to the present invention can block the unnecessary light during the reset period and can improve the contrast since the light during the reset period does not affect the address and the sustain period.

한편, 본 발명의 다른 실시 예에 따른 플라즈마 표시장치의 구동방법은 다수의 서브필드의 서스테인기간을 동일하게 할당하여 각 서브필드의 발광 휘도가 동일하게 함과 아울러 FLC를 구동시키는 전압을 다르게 설정하여 계조를 구현한다.On the other hand, the driving method of the plasma display device according to another embodiment of the present invention by assigning the sustain period of the plurality of sub-fields to the same, the emission luminance of each sub-field is the same and the voltage for driving the FLC is set differently Implement gradation.

예를 들어, 도 7에 도시된 바와 같이 제1 서브필드(SF1)에서는 FLC의 구동전압을 낮게 설정하여 제1 투과율(L1)을 가지는 구동을 한다. 여기서, 제1 투광율(L1)은 FLC가 오프(OFF)된 상태의 블랙레벨에 가장 가까운 어두운 휘도가 된다. 이어서, 제2 서브필드(SF2)에서는 FLC의 구동전압을 제1 서브필드(SF1)의 구동전압보다는 높게 설정하여 제1 투과율(L1)보다는 높은 제2 투과율(L2)을 가지는 구동을 가진다. 이러한 방법으로 최종의 제n 서브필드(SFn)에서는 FLC를 100% 온(ON)시켜 최고의 투과율(Ln)이 되게 한다. 이렇게 FLC의 구동전압을 다르게 함으로써 광투과율을 서로 다르게 설정하며 이들 조합에 의해 계조를 구현하게 된다.For example, as shown in FIG. 7, in the first subfield SF1, the driving voltage of the FLC is set low to drive the first transmittance L1. Here, the first light transmittance L1 is a dark luminance closest to the black level in the state where the FLC is OFF. Subsequently, in the second subfield SF2, the driving voltage of the FLC is set higher than the driving voltage of the first subfield SF1 to have a driving having a second transmittance L2 higher than the first transmittance L1. In this way, in the final nth subfield SFn, the FLC is turned on 100% to obtain the highest transmittance Ln. By varying the driving voltage of the FLC, the light transmittance is set differently, and the gray scale is realized by these combinations.

종래의 PDP는 각 서브필드의 서스테인기간의 서스테인 펄스수를 다르게 하여 계조를 구현한다. 방전셀 내의 벽전압이 서스테인 펄스수의 개수에 영향을 받는 것을 감안할 때, 벽전압을 안정화시키는 데에는 수개 내지 수십개의 서스테인 방전이 필요하게 된다. 서스테인 펄스수가 적은 낮은 계조 직후의 벽전압 상태와 서스테인 수가 많은 높은 계조 직후의 벽전압 상태가 다름에 따라 서브필드마다 리셋방전을 하더라도 결국 각 서브필드에 의한 벽전압 상태가 달라지게 되어 구동전압 마진이 작아지는 단점을 가진다.The conventional PDP implements gradation by varying the number of sustain pulses in the sustain period of each subfield. Given that the wall voltage in the discharge cell is affected by the number of sustain pulses, several to several tens of sustain discharges are required to stabilize the wall voltage. As the wall voltage state immediately after low gradation with low number of sustain pulses and the wall voltage state immediately after high gradation with high number of sustains is different, even if a reset discharge is performed for each subfield, the wall voltage state of each subfield is changed. It has the disadvantage of being smaller.

이와 대비하여, 본 발명에서는 각 서브필드의 서스테인 펄스수가 동일하므로 각 서브필드는 동일하게 벽전압을 형성시키므로 안정하게 플라즈마 방전을 일으킬 수 있는 장점을 가진다.In contrast, in the present invention, since the number of sustain pulses in each subfield is the same, each subfield forms the same wall voltage, which has the advantage of stable plasma discharge.

또한, 본 발명에서 리셋기간동안에는 액정패널의 FLC를 오프시킴으로써 PDP에서 발생하는 광을 차단한다. 이에 따라, 본 발명에 의한 PDP는 리셋기간 동안의 불요광을 차단함과 아울러 리셋기간동안의 광이 어드레스 및 서스테인기간에 영향을 미치지 않으므로 콘트라스트를 향상시킬 수 있다. 이때, 어드레스기간동안에는 액정패널의 FLC를 온시켜 PDP로부터의 광을 투과시킨다.In the present invention, the light generated in the PDP is blocked by turning off the FLC of the liquid crystal panel during the reset period. Accordingly, the PDP according to the present invention can block the unnecessary light during the reset period and can improve the contrast since the light during the reset period does not affect the address and the sustain period. At this time, during the address period, the FLC of the liquid crystal panel is turned on to transmit light from the PDP.

한편, 본 발명은 도 4에 도시된 바와 같이 제n-1 서브필드(SFn-1)의 제n-1 투과율(Ln-1)을 256레벨에서 127레벨로 설정하고 제n 서브필드(SFn)의 제n 투과율(Ln)을 128레벨로 설정한다면 서스테인기간은 동일하면서 휘도차이를 구현할 수 있으므로 콘터 노이즈(contour noise)를 저감시킬 수 있다.Meanwhile, in the present invention, as shown in FIG. 4, the n-th transmittance Ln-1 of the n-th subfield SFn-1 is set from 256 levels to 127 levels, and the n-th subfield SFn If the n th transmittance Ln is set to 128 levels, the sustain period is the same and the luminance difference can be realized, so that the contour noise can be reduced.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법은 리셋기간동안 FLC를 오프시킴으로써 리셋기간의 불요광을 차단하여 콘트라스트를 향상시킬 수 있다. 또한, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법은 각 서스테인기간을 동일하게 설정할 수 있으므로 각 서브필드 후의 벽전압 상태가 균일하여 구동마진의 확보가 가능하게 되어 플라즈마 방전이 안정화될 수 있다. 나아가, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법은 서스테인기간을 동일하면서 휘도 차이를 구현할 수 있으므로 콘터 노이즈를 저감시킬 수 있다.As described above, the plasma display panel and the driving method thereof according to the present invention can improve contrast by blocking the undesired light of the reset period by turning off the FLC during the reset period. In addition, in the plasma display panel and the driving method thereof according to the present invention, since each sustain period can be set to be the same, the wall voltage state after each subfield is uniform, so that driving margin can be secured and plasma discharge can be stabilized. Furthermore, the plasma display panel and the driving method thereof according to the present invention can implement the difference in luminance while maintaining the same sustain period, thereby reducing the controller noise.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (7)

한 프레임 기간을 셀을 초기화하기 위한 리셋기간, 상기 셀을 선택하기 위한 어드레스기간 및 상기 선택된 셀에 대하여 표시를 행하는 서스테인기간을 각각 포함하는 다수의 서브필드로 나누어 화상을 표시하는 플라즈마 디스플레이 패널과,A plasma display panel for displaying an image by dividing one frame period into a plurality of subfields each including a reset period for initializing a cell, an address period for selecting the cell, and a sustain period for displaying the selected cell; 강유전성 액정이 주입되며 상기 강유전성 액정의 배열 상태를 제어하여 상기 플라즈마 디스플레이 패널로부터의 광을 차단하는 액정패널을 구비하는 것을 특징으로 하는 플라즈마 표시장치.And a liquid crystal panel for injecting ferroelectric liquid crystals and controlling the arrangement of the ferroelectric liquid crystals to block light from the plasma display panel. 제 1 항에 있어서,The method of claim 1, 상기 액정패널은 상부전극과,The liquid crystal panel has an upper electrode, 상기 상부전극과 대향되며 상기 상부전극과의 전압차에 의해 상기 강유전성 액정을 구동시키는 하부전극을 구비하는 것을 특징으로 하는 플라즈마 표시장치.And a lower electrode facing the upper electrode and driving the ferroelectric liquid crystal due to a voltage difference from the upper electrode. 한 프레임 기간을 셀을 초기화하기 위한 리셋기간, 상기 셀을 선택하기 위한 어드레스기간 및 상기 선택된 셀에 대하여 표시를 행하는 서스테인기간을 각각 포함하는 다수의 서브필드로 나누는 단계와,Dividing one frame period into a plurality of subfields each including a reset period for initializing a cell, an address period for selecting the cell, and a sustain period for displaying the selected cell; 상기 리셋기간 동안 플라즈마 디스플레이 패널의 전셀을 초기화함과 상기 플라즈마 디스플레이 패널 상에 탑재된 강유전성 액정을 제어하여 상기 플라즈마 디스플레이 패널로부터의 광을 차단하는 단계를 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.Initializing all the cells of the plasma display panel during the reset period and controlling ferroelectric liquid crystals mounted on the plasma display panel to block light from the plasma display panel. . 제 3 항에 있어서,The method of claim 3, wherein 상기 어드레스기간 동안 상기 플라즈마 디스플레이 패널의 셀을 선택하는 단계와,Selecting a cell of the plasma display panel during the address period; 상기 서스테인기간 동안 선택된 셀을 표시하는 단계를 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.And displaying the selected cell during the sustain period. 제 3 항에 있어서,The method of claim 3, wherein 상기 서스테인기간은 상기 각 서브필드에 할당된 휘도 가중치에 따라 다르게 설정된 서스테인 펄스수를 가지는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.And said sustain period has a number of sustain pulses set differently according to a luminance weight assigned to each of said subfields. 제 3 항에 있어서,The method of claim 3, wherein 상기 서스테인기간은 상기 서브필드마다 동일한 것을 특징으로 하는 플라즈마 표시장치의 구동방법.And the sustain period is the same for each of the subfields. 제 6 항에 있어서,The method of claim 6, 상기 서스테인기간동안 상기 강유전성 액정의 구동전압을 상기 각 서브필드에 할당된 휘도 가중치에 따라 다르게 설정하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.And a driving voltage of the ferroelectric liquid crystal is differently set during the sustain period according to a luminance weight assigned to each subfield.
KR10-2002-0049689A 2002-08-22 2002-08-22 Plasma Display Panel and Driving Method Thereof KR100482334B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0049689A KR100482334B1 (en) 2002-08-22 2002-08-22 Plasma Display Panel and Driving Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0049689A KR100482334B1 (en) 2002-08-22 2002-08-22 Plasma Display Panel and Driving Method Thereof

Publications (2)

Publication Number Publication Date
KR20040017556A true KR20040017556A (en) 2004-02-27
KR100482334B1 KR100482334B1 (en) 2005-04-13

Family

ID=37323089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0049689A KR100482334B1 (en) 2002-08-22 2002-08-22 Plasma Display Panel and Driving Method Thereof

Country Status (1)

Country Link
KR (1) KR100482334B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482345B1 (en) * 2002-11-27 2005-04-14 엘지전자 주식회사 Method for driving plasma display panel using liquid crystal
KR100510183B1 (en) * 2002-09-14 2005-08-26 엘지전자 주식회사 Plasma Display Panel And Apparatus and Method For Driving Thereof
CN100351877C (en) * 2005-04-21 2007-11-28 西安交通大学 Method for driving ferroelectric panel display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265392A (en) * 1992-03-18 1993-10-15 Fujitsu Ltd Display device
JPH06274128A (en) * 1993-03-23 1994-09-30 Fujitsu General Ltd Plasma display device
JPH0736021A (en) * 1993-07-20 1995-02-07 Fujitsu General Ltd Plasma display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510183B1 (en) * 2002-09-14 2005-08-26 엘지전자 주식회사 Plasma Display Panel And Apparatus and Method For Driving Thereof
KR100482345B1 (en) * 2002-11-27 2005-04-14 엘지전자 주식회사 Method for driving plasma display panel using liquid crystal
CN100351877C (en) * 2005-04-21 2007-11-28 西安交通大学 Method for driving ferroelectric panel display device

Also Published As

Publication number Publication date
KR100482334B1 (en) 2005-04-13

Similar Documents

Publication Publication Date Title
KR100503603B1 (en) Method of driving plasma display panel
KR100374100B1 (en) Method of driving PDP
KR100482334B1 (en) Plasma Display Panel and Driving Method Thereof
JP4719463B2 (en) Driving method of plasma display panel
KR100533724B1 (en) Driving method and apparatus of plasma display panel
KR20020058982A (en) Plasma display panel and driving method thereof
KR100353679B1 (en) Method for driving plasma display panel
JP2002358047A (en) Driving method of plasma display panel using selective inversion address system
KR100477600B1 (en) Driving Method of Plasma Display Panel Using Selective Inversion Address Method
KR100667362B1 (en) Apparatus and Method for Driving Plasma Display Panel
KR100487001B1 (en) Driving Method of Plasma Display Panel
KR100260943B1 (en) Quad-electrode plasma display device and its driving method
KR100378623B1 (en) Plasma Display Panel and Method for Driving the same
KR100510183B1 (en) Plasma Display Panel And Apparatus and Method For Driving Thereof
KR20040021364A (en) Driving Method of Plasma Display Panel
KR100421678B1 (en) Plasma Display Panel
KR100297433B1 (en) Method of driving PDP
KR100547977B1 (en) Driving Method of Plasma Display Panel
KR100237213B1 (en) Triple-electrode surface discharge plasma display panel
KR100801476B1 (en) Driving method for plasma display panel and plasma display panel of using this method
KR100802337B1 (en) Plasma display apparatus and the mathod of the apparatus
KR100646319B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100511794B1 (en) Method for driving plasma display panel
KR100774870B1 (en) Plasma Display Apparatus
KR100493621B1 (en) Method of driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee