KR20040006381A - 코덱 시스템 - Google Patents

코덱 시스템 Download PDF

Info

Publication number
KR20040006381A
KR20040006381A KR1020020040652A KR20020040652A KR20040006381A KR 20040006381 A KR20040006381 A KR 20040006381A KR 1020020040652 A KR1020020040652 A KR 1020020040652A KR 20020040652 A KR20020040652 A KR 20020040652A KR 20040006381 A KR20040006381 A KR 20040006381A
Authority
KR
South Korea
Prior art keywords
converter
digital
variable length
signal
offset
Prior art date
Application number
KR1020020040652A
Other languages
English (en)
Inventor
유세진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020040652A priority Critical patent/KR20040006381A/ko
Publication of KR20040006381A publication Critical patent/KR20040006381A/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124Quantisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 아날로그 신호를 디지털 신호로 변환할 때 발생하는 오차를 이용하여 아날로그 신호와 부가의 디지털 정보를 함께 코딩하고 이를 디코딩하는 코덱 시스템에 관한 것으로, 입력되는 디지털 정보를 이용하여 옵셋을 결정하고, 입력되는 아날로그 신호에 상기 옵셋을 적용하여 출력하는 옵셋 컨트롤러; 옵셋 컨트롤러에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터; A/D 컨버터에서 출력되는 디지털 신호를 가변장 부호화를 적용하여 데이터를 압축하는 가변장 부호기; 가변장 부호기에서 압축된 데이터를 푸는 가변장 복호기; 가변장 복호기에서 압축이 풀린 신호에서 디지털 정보를 복원하는 복원수단; 및 가변장 복호기에서 압축이 풀린 신호로부터 아날로그 신호를 복원하는 D/A 컨버터를 구비하는 것을 특징으로 하고, 제한된 데이터 전송 용량을 지닌 통신 채널에서 아날로그 신호에 부가의 디지털 정보를 함게 코딩하여 전송함으로써 채널의 통신 효율을 높일 수 있는 효과가 있다.

Description

코덱 시스템{System for CODEC(coder and decoder)}
본 발명은 코덱 시스템에 관한 것으로, 아날로그 신호를 디지털 신호로 변환할 때 발생하는 오차를 이용하여 아날로그 신호와 부가의 디지털 정보를 함께 코딩하고 이를 디코딩하는 코덱 시스템에 관한 것이다.
통신 기술의 발달과 더불어 음성이나 영상 데이터의 전달이 빈번해 지고 있다.
이러한 신호들은 기본적으로 아날로그 신호(Analog Signal)로 이루어져 있어서 통신 채널이나 기타 장비 상의 잡음(Noise)에 민감하다.
최근에는 아날로그 신호를 디지털 신호(Digital Signal)로 변환하여 통신 채널(Communication Channel)을 통해 전달하고, 다시 아날로그 신호로 변환하여 사용자에게 전달하는 디지털 신호 처리(DSP : Digital Signal Processing) 시스템의 사용이 증가하고 있다.
그러나 통신 채널에 따라 전달 가능한 데이터의 양은 제한되어 있기 때문에, 대용량 데이터 전달 시스템의 구축에는 어려움이 따른다.
우리가 사는 일상 생활에서 접하는 신호들은 모두가 아날로그 신호이다.
아날로그 신호는 그 특성상 잡음에 약하고, 신호 처리 시스템의 구축이 디지털 신호보다 어려운 경향이 있다.
그래서 일반적인 데이터 통신 시스템을 구축할 때에는 아날로그 신호와 디지털 신호를 상호 변환 해주는 A/D 컨버터(Analog-to-Digital Converter)와 D/A 컨버터(Digital-to-Analog Converter)가 포함되고, 디지털로 변환된 신호를 처리하게 된다.
이때 요구되는 사항은 아날로그 신호의 왜곡 없이 디지털 신호로 제대로 변환하는 것이다.
도 1은 이러한 일반적인 데이터 통신 시스템의 구성도로, 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터(10), 변환된 디지털 신호를 다시 아날로그 신호로 변환하는 D/A 컨버터(20)를 구비한다.
그 밖에 A/D 컨버터(10)와 D/A 컨버터(20)를 이어 데이터 전송을 가능하게하는 통신 채널(30)이 구비되어 있다.
그리하여, 아날로그 신호를 A/D 컨버터(10)에서 디지털 신호로 변환하여 신호 처리에 사용하고, 이를 다시 D/A 컨버터(20)를 사용하여 아날로그 신호로 복원한다.
이러한 데이터 통신 시스템에서 변환된 디지털 신호의 왜곡율은 사용된 A/D 컨버터(10)와 D/A 컨버터(20)의 샘플링(Sampling) 주기 및 양자화(Quantization) 비트 수에 의해 크게 달라진다.
즉, 샘플링 주기가 빠르고 할당된 양자화 비트 수가 많을수록 아날로그 신호와의 차이가 적어진다.
그러나, 대부분의 통신 채널(30)은 데이터 전달 용량이 제한되어 있고, 채널(30)의 상태에 따라 그 용량이 가변적이기 때문에 안정적인 데이터의 전달이 쉽지 않다.
이러한 상황에서 아날로그 신호의 변환에 많은 비트 수를 할당하고, 샘플링 주기를 높이는 것은 한계가 있다.
또한, 텔레 텍스트(Tele-Text), 고화질 TV(Compatible High Definition TV), 쌍방향 비디오 디스크(Interactive Videodisc) 등의 시스템의 경우, 영상 및 음성 신호 외의 디지털 정보를 요구할 때가 많다.
일반적으로는 이러한 디지털 정보를 TV 신호의 수직, 수평 블랭킹 구간(Horizontal and Vertical Blanking Interval)에 할당하여 보내지만, 이 구간은 상대적으로 짧기 때문에 많은 양의 디지털 정보를 전송하는 데에는 어려움이 따른다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 아날로그 신호에 부가의 디지털 정보를 함께 코딩하고 이를 디코딩하는 것을 목적으로 한다.
도 1은 일반적인 데이터 통신 시스템의 구성도.
도 2a와 도 2b는 A/D 컨버터의 아날로그 입력 레벨에 대한 디지털 출력 레벨을 보여주는 도면.
도 3a 내지 도 3d는 2 비트의 디지털 정보를 코딩할 때 A/D 컨버터의 아날로그 입력 레벨과 디지털 출력 레벨의 상관 관계를 보여주는 도면.
도 4는 본 발명에 따른 코덱 시스템의 구성도.
도 5는 도 4의 옵셋 컨트롤러의 세부 구성도.
이를 위하여, 본 발명에 따른 코덱 시스템은, 입력되는 디지털 정보를 이용하여 옵셋을 결정하고, 입력되는 아날로그 신호에 상기 옵셋을 적용하여 출력하는 옵셋 컨트롤러; 옵셋 컨트롤러에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터; A/D 컨버터에서 출력되는 디지털 신호를 가변장 부호화를 적용하여 데이터를 압축하는 가변장 부호기; 가변장 부호기에서 압축된 데이터를 푸는 가변장 복호기; 가변장 복호기에서 압축이 풀린 신호에서 디지털 정보를 복원하는 복원수단; 및 가변장 복호기에서 압축이 풀린 신호로부터 아날로그 신호를 복원하는 D/A 컨버터를 구비하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.
아날로그 신호를 디지털화 하기 위해서는 크게 두 가지 과정이 필요하다.
첫째는 아날로그 신호의 샘플링이고, 다음으로 샘플링된 데이터의 양자화 과정이다.
일반적으로 샘플링 주기가 빠를수록, 그리고 양자화 비트 수가 클수록 변환 오류가 적어져서 신호의 왜곡이 줄어든다.
이 중에서 샘플링 속도가 일정하다고 가정하면, 샘플링된 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터의 성능에 의해 신호의 변환 오류가 결정된다.
다음 도 2a와 도 2b는 5 비트 A/D 컨버터를 사용할 경우 아날로그 입력 레벨에 대한 디지털 출력 레벨을 보여주는 것으로, 동일한 아날로그 입력에 대하여 변환할 수 있는 출력 레벨의 양자화 값을 보여주고 있다.
실제 사용자가 구별하지 못할 정도의 왜곡을 고려할 때, 동일한 아날로그 입력을 도 2a와 도 2b와 같이 나누어 변환함으로써 아날로그 신호에 디지털 정보를 포함시킬 수 있다.
각각의 경우 디지털 출력 레벨은 도 2a의 경우 {2, 6, 10, 14, …, 30}의 집합이 되며, 도 2b의 경우 {4, 8, 12, 16, …, 32}의 집합이 된다.
이러한 도 2a의 집합에 디지털 값 '0'을 지정하고, 도 2b의 집합에 디지털 값 '1'을 지정하면, 수신부에서는 이와 같은 양자화 레벨을 보고 숨겨진 디지털 정보를 추출할 수 있게 된다.
위와 같은 방법으로 디지털 정보의 비트 수를 확장할 수 있다.
도 3a 내지 도 3d는 2 비트의 디지털 정보를 코딩할 때의 아날로그 입력 레벨과 디지털 출력 레벨의 상관 관계를 보여주고 있다.
도 2a 및 도 2b와 달리 도 3a 내지 도 3d에서는 동일한 아날로그 신호에 대해서 4가지의 양자화 레벨을 지정하고 있다.
도 3a와 도 3b는 도 2a와 도 2b에서 설명한 바와 같고, 도 3c와 도 3d는 각각 디지털 출력 레벨의 집합으로 {1, 5, 9, 13, …, 29}와 {3, 7, 11, 15, …, 31}의 집합을 갖게 된다.
그러면 각 집합에 대해 디지털 정보 '00', '01', '10', '11'을 지정할 수 있고, 이렇게 함으로써 디지털 정보의 코딩 효율을 높일 수 있게 된다.
즉, 하나의 픽셀을 2개의 허용 가능한 오차를 갖는 양자화 레벨로 나눌 수 있다면 1 비트의 디지털 정보를 코딩하는 것이 가능하며, 4개의 양자화 레벨로 나눌 수 있다면 2 비트의 디지털 정보를 코딩하는 것이 가능한 것이다.
이를 일반적으로 표현하자면, 아날로그 신호를 N개의 양자화 레벨로 나눌 수 있다고 할 때 코딩할 수 있는 디지털 정보의 비트 수는 Log2N으로 표현할 수 있다.
그러나, 아날로그 신호를 디지털 신호로 변환할 때 양자화 레벨을 나누어 비트 수를 크게 할수록 원래 아날로그 신호와의 오차로 인해 신호의 왜곡이 커지게 된다.
일반적으로 허용 가능한 오차를 갖는 양자화 레벨은 A/D 컨버터로 출력할 수 있는 양자화 레벨의 1/4 이하가 된다.
즉, 위의 예와 같이 5 비트 A/D 컨버터를 사용할 경우, 32(=25)개의 양자화 레벨을 갖게 되므로, 동일한 아날로그 신호에 대해 8개 이하의 양자화 레벨로 표현되어야 한다.
상술된 바와 같이, 디지털 값으로 표현된 아날로그 신호는 원래의 아날로그 신호와 더불어 부가의 디지털 정보를 갖게 된다.
그리고, 본 발명은 이렇게 표현된 디지털 신호에 다시 가변장부호화(Variable Length Coding) 과정을 추가하여 코딩 효율을 높여준다.
여기서, 가변장 부호화는 런-렝쓰 부호화(Run Length Coding) 방법을 사용한다.
도 4는 본 발명에 따른 코덱 시스템의 구성도로, 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터(40), A/D 컨버터(40)의 출력 전압 레벨을 결정하는 옵셋 컨트롤러(Offset Controller)(50), 디지털 신호를 가변장 부호화를 적용하여 데이터 압축을 하는 가변장 부호기(60), 압축된 데이터를 푸는 가변장 복호기(70), 디지털 정보를 복원하는 마이크로 프로세서(80), 디지털 신호를 아날로그 신호로 변환하는 D/A 컨버터(90)를 구비한다.
그 밖에 가변장 부호기(60)와 가변장 복호기(70)를 이어 데이터 전송을 가능하게 하는 통신 채널(100)이 구비되어 있다.
시스템의 입력은 TV 신호와 같은 아날로그 신호와 부가 정보를 포함하는 디지털 정보이다.
아날로그 신호는 A/D 컨버터(40)에 의해 디지털 신호로 표현된다.
이때, 양자화 과정에 사용되는 A/D 컨버터(40)의 옵셋(Offset), 즉 출력의 전압 레벨을 결정하는 옵셋 컨트롤러(50)가 사용된다.
옵셋 컨트롤러(50)는 도 5와 같이, 디지털 정보의 값에 따라 옵셋 전압을 발생시키는 옵셋 전압 발생기(110)와, 옵셋 전압 발생기(110)의 전압에 따라 후단에 연결된 래더 저항(Ladder Resister)을 조절하여 입력되는 아날로그 신호의 옵셋을 조절하는 옵셋 전압 드라이버(120)로 구현할 수 있다.
옵셋 컨트롤러(50)의 입력은 아날로그 신호와 함께 코딩하려는 디지털 정보가 된다.
즉, 이러한 디지털 정보의 값에 따라서 A/D 컨버터(40)에 입력되는 아날로그 신호의 옵셋을 제어해주고, 이에 따라 아날로그 신호의 양자화 레벨이 결정된다.
아날로그 신호와 함께 코딩하려는 디지털 정보의 비트 수는 1 비트부터 A/D 컨버터(40)의 양자화 레벨 수의 1/4 수준까지 변경 가능하며, 비트 수에 따라 코딩 효율과 아날로그 신호의 왜곡율이 결정된다.
이렇게 A/D 컨버터(40)에서 아날로그 신호와 부가의 디지털 정보가 함께 코딩되어 출력된 디지털 신호는 가변장 부호기(60)에서 가변장 부호화가 적용되어 데이터 압축이 수행된다.
압축된 신호는 통신 채널(100)을 통해 가변장 복호기(70)에 전달되고 가변장 부호화된 신호를 복원하게 된다.
이렇게 가변장 복호기(70)에서 복원된 신호는 먼저 마이크로프로세서(80)에 전달되어 아날로그 신호 속에 포함되어 코딩 되었던 디지털 정보가 복원되고, 그 후 디지털 정보가 제거된 신호가 D/A 컨버터(90)에 전달되어 원래의 아날로그 신호로 복원되게 된다.
여기서, 마이크로프로세서(80)는 디지털 신호 처리(DSP) 시스템으로 대치될 수 있다.
상술된 바와 같이 본 발명은 아날로그 신호에 부가의 디지털 정보를 함께 코딩하여 전송한 후 디지털 정보를 디코딩하여 복원하고 아날로그 신호를 복원하는시스템이다.
상술된 바와 같이, 본 발명은 제한된 데이터 전송 용량을 지닌 통신 채널에서 아날로그 신호에 부가의 디지털 정보를 함게 코딩하여 전송함으로써 채널의 통신 효율을 높일 수 있는 효과가 있다.
그리고, 가변장 부호화를 적용함으로써 대용량의 디지털 정보를 전송하는데 유리하다.
또한, 텔레 텍스트, 고화질 TV, 쌍방향 비디오 디스크 등과 같이 디지털 정보의 전송이 필요한 시스템에 적용될 경우 기존 채널을 이용하여 더욱 많은 디지털 정보를 전송할 수 있는 효과가 있다.

Claims (5)

  1. 입력되는 디지털 정보를 이용하여 옵셋을 결정하고, 입력되는 아날로그 신호에 상기 옵셋을 적용하여 출력하는 옵셋 컨트롤러;
    상기 옵셋 컨트롤러에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터(Analog-to-Digital Converter);
    상기 A/D 컨버터에서 출력되는 디지털 신호를 가변장 부호화를 적용하여 데이터를 압축하는 가변장 부호기;
    상기 가변장 부호기에서 압축된 데이터를 푸는 가변장 복호기;
    상기 가변장 복호기에서 압축이 풀린 신호에서 상기 디지털 정보를 복원하는 복원수단; 및
    상기 가변장 복호기에서 압축이 풀린 신호로부터 상기 아날로그 신호를 복원하는 D/A 컨버터(Digital-to-Analog Converter)를 구비하는 것을 특징으로 하는 코덱 시스템.
  2. 제 1 항에 있어서,
    상기 옵셋 컨트롤러는,
    상기 디지털 정보의 값에 따라 옵셋 전압을 발생시키는 옵셋 전압 발생기와;
    상기 옵셋 전압 발생기의 전압에 따라 후단에 연결된 래더 저항(Ladder Resister)을 조절하여 상기 입력되는 아날로그 신호의 옵셋을 조절하는 옵셋 전압드라이버(120)를 구비하는 것을 특징으로 하는 코덱 시스템.
  3. 제 1 항과 제 2 항 중 어느 한 항에 있어서,
    상기 옵셋 전압은 상기 디지털 정보의 비트 수에 따라 그 레벨이 구별되어, 상기 입력되는 아날로그 신호에 적용되고,
    상기 A/D 컨버터는 상기 출력 레벨이 조정된 아날로그 신호를 샘플링하고 양자화하여 디지털 신호로 변환하는 것을 특징으로 하는 코덱 시스템.
  4. 제 1 항에 있어서,
    상기 복원 수단은 마이크로 프로세서로 구현되는 것을 특징으로 하는 코덱 시스템.
  5. 제 1 항에 있어서,
    상기 복원 수단은 디지털 신호 처리(DSP : Digital Signal Processing) 시스템으로 구현되는 것을 특징으로 하는 코덱 시스템.
KR1020020040652A 2002-07-12 2002-07-12 코덱 시스템 KR20040006381A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020040652A KR20040006381A (ko) 2002-07-12 2002-07-12 코덱 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040652A KR20040006381A (ko) 2002-07-12 2002-07-12 코덱 시스템

Publications (1)

Publication Number Publication Date
KR20040006381A true KR20040006381A (ko) 2004-01-24

Family

ID=37316281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040652A KR20040006381A (ko) 2002-07-12 2002-07-12 코덱 시스템

Country Status (1)

Country Link
KR (1) KR20040006381A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571781B1 (ko) * 2002-08-13 2006-04-18 삼성전자주식회사 디지털 비디오 시스템의 a/d 변환장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571781B1 (ko) * 2002-08-13 2006-04-18 삼성전자주식회사 디지털 비디오 시스템의 a/d 변환장치 및 방법

Similar Documents

Publication Publication Date Title
US5956673A (en) Detection and bypass of tandem vocoding using detection codes
EP0806032B1 (en) Method and apparatus for detection and bypass of tandem vocoding
EP1299879B1 (en) Encoding and decoding of a digital signal
EP0771120A3 (en) Video encoding and decoding apparatus
JPS6482711A (en) Encoding device
JPS60245316A (ja) 同期式近即時符号化装置
WO1994009594A1 (en) Encoder and decoder
KR20040006381A (ko) 코덱 시스템
KR100802091B1 (ko) 멀티미디어 데이터의 다중 출력 방법 및 시스템
JP2820096B2 (ja) 符号化方式および復号方式
US5727075A (en) Multipoint communication apparatus with reduced number of audio decoders
US6037992A (en) Audio transmission in the video stream with adaptive gain
US7944388B1 (en) Quantization splitting multiple description encoder
Jayant et al. Adaptive aperture coding for speech waveforms—I
US5038221A (en) Luminance encoded digital audio system
KR970001170B1 (ko) 디지탈 처리시스템의 디지탈 데이타 압축복원처리기
US20030002576A1 (en) Apparatus and method for compression of data in protection and control communications between protective relays in a power system
US20030154496A1 (en) Efficient transmission of digital return path data in cable television return path
JPS59123892A (ja) 音声符号化装置
KR100490638B1 (ko) 디지털오디오신호의무손실부호화를위한부호화및복호화시스템
KR960003626B1 (ko) 변환 부호화된 오디오 신호의 난청자용 복호화 방법
JP3842187B2 (ja) 圧縮・伸張方法及び圧縮・伸張装置
Buchanan et al. Speech and Audio Signals
JPH08322047A (ja) 予測符号化装置及び予測複号化装置
JPH01192288A (ja) 画像信号通信方法及び画像信号通信システム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITB Written withdrawal of application