KR20040006381A - System for CODEC(coder and decoder) - Google Patents

System for CODEC(coder and decoder) Download PDF

Info

Publication number
KR20040006381A
KR20040006381A KR1020020040652A KR20020040652A KR20040006381A KR 20040006381 A KR20040006381 A KR 20040006381A KR 1020020040652 A KR1020020040652 A KR 1020020040652A KR 20020040652 A KR20020040652 A KR 20020040652A KR 20040006381 A KR20040006381 A KR 20040006381A
Authority
KR
South Korea
Prior art keywords
converter
digital
variable length
signal
offset
Prior art date
Application number
KR1020020040652A
Other languages
Korean (ko)
Inventor
유세진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020040652A priority Critical patent/KR20040006381A/en
Publication of KR20040006381A publication Critical patent/KR20040006381A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124Quantisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

PURPOSE: A codec system is provided to code digital information in addition to analog signals in a communication channel of a limited data transmission capacity, thereby increasing the communication efficiency of the channel. CONSTITUTION: A codec system includes an A/D converter(40), an offset controller(50) for determining an output voltage level of the A/D converter, and a variable length coder(60) for compressing data of the digital signals by variable length coding. A variable length decoder(70) releases the compression of the data. A microprocessor(80) recovers the digital information. A D/A converter(90) converts the digital signals to original analog signals. The signal restored by the variable length decoder is transmitted to the microprocessor for restoring the digital information included in and coded together with the analog signals. The signals from which the digital information is removed is transmitted to the D/A converter to be restored to the original analog signals.

Description

코덱 시스템{System for CODEC(coder and decoder)}Codec system {System for CODEC (coder and decoder)}

본 발명은 코덱 시스템에 관한 것으로, 아날로그 신호를 디지털 신호로 변환할 때 발생하는 오차를 이용하여 아날로그 신호와 부가의 디지털 정보를 함께 코딩하고 이를 디코딩하는 코덱 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a codec system, and more particularly, to a codec system that codes and decodes an analog signal and additional digital information by using an error generated when converting an analog signal into a digital signal.

통신 기술의 발달과 더불어 음성이나 영상 데이터의 전달이 빈번해 지고 있다.With the development of communication technology, the transmission of voice and video data has become frequent.

이러한 신호들은 기본적으로 아날로그 신호(Analog Signal)로 이루어져 있어서 통신 채널이나 기타 장비 상의 잡음(Noise)에 민감하다.These signals are basically analog signals that are sensitive to noise on communication channels or other equipment.

최근에는 아날로그 신호를 디지털 신호(Digital Signal)로 변환하여 통신 채널(Communication Channel)을 통해 전달하고, 다시 아날로그 신호로 변환하여 사용자에게 전달하는 디지털 신호 처리(DSP : Digital Signal Processing) 시스템의 사용이 증가하고 있다.In recent years, the use of digital signal processing (DSP) systems that convert analog signals into digital signals and transmit them through communication channels, and then convert them into analog signals and deliver them to users has increased. Doing.

그러나 통신 채널에 따라 전달 가능한 데이터의 양은 제한되어 있기 때문에, 대용량 데이터 전달 시스템의 구축에는 어려움이 따른다.However, since the amount of data that can be transmitted is limited depending on the communication channel, it is difficult to construct a large data transmission system.

우리가 사는 일상 생활에서 접하는 신호들은 모두가 아날로그 신호이다.The signals we encounter in our daily lives are all analog signals.

아날로그 신호는 그 특성상 잡음에 약하고, 신호 처리 시스템의 구축이 디지털 신호보다 어려운 경향이 있다.Analog signals tend to be less susceptible to noise, and the construction of signal processing systems tends to be more difficult than digital signals.

그래서 일반적인 데이터 통신 시스템을 구축할 때에는 아날로그 신호와 디지털 신호를 상호 변환 해주는 A/D 컨버터(Analog-to-Digital Converter)와 D/A 컨버터(Digital-to-Analog Converter)가 포함되고, 디지털로 변환된 신호를 처리하게 된다.Therefore, when building a general data communication system, an analog-to-digital converter and a digital-to-analog converter, which convert analog signals and digital signals, are included. Processed signals.

이때 요구되는 사항은 아날로그 신호의 왜곡 없이 디지털 신호로 제대로 변환하는 것이다.What is required is a proper conversion of the digital signal without distortion of the analog signal.

도 1은 이러한 일반적인 데이터 통신 시스템의 구성도로, 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터(10), 변환된 디지털 신호를 다시 아날로그 신호로 변환하는 D/A 컨버터(20)를 구비한다.1 is a block diagram of a general data communication system, and includes an A / D converter 10 for converting an analog signal into a digital signal, and a D / A converter 20 for converting the converted digital signal into an analog signal.

그 밖에 A/D 컨버터(10)와 D/A 컨버터(20)를 이어 데이터 전송을 가능하게하는 통신 채널(30)이 구비되어 있다.In addition, the communication channel 30 is connected to the A / D converter 10 and the D / A converter 20 to enable data transmission.

그리하여, 아날로그 신호를 A/D 컨버터(10)에서 디지털 신호로 변환하여 신호 처리에 사용하고, 이를 다시 D/A 컨버터(20)를 사용하여 아날로그 신호로 복원한다.Thus, the analog signal is converted into a digital signal in the A / D converter 10 and used for signal processing, and the signal is restored to the analog signal using the D / A converter 20 again.

이러한 데이터 통신 시스템에서 변환된 디지털 신호의 왜곡율은 사용된 A/D 컨버터(10)와 D/A 컨버터(20)의 샘플링(Sampling) 주기 및 양자화(Quantization) 비트 수에 의해 크게 달라진다.The distortion rate of the converted digital signal in such a data communication system varies greatly depending on the sampling period and the number of quantization bits of the A / D converter 10 and the D / A converter 20 used.

즉, 샘플링 주기가 빠르고 할당된 양자화 비트 수가 많을수록 아날로그 신호와의 차이가 적어진다.That is, the faster the sampling period and the greater the number of allocated quantization bits, the smaller the difference from the analog signal.

그러나, 대부분의 통신 채널(30)은 데이터 전달 용량이 제한되어 있고, 채널(30)의 상태에 따라 그 용량이 가변적이기 때문에 안정적인 데이터의 전달이 쉽지 않다.However, most communication channels 30 have limited data transfer capacity, and the capacity of the communication channels 30 is variable according to the state of the channel 30, so that stable data transfer is not easy.

이러한 상황에서 아날로그 신호의 변환에 많은 비트 수를 할당하고, 샘플링 주기를 높이는 것은 한계가 있다.In such a situation, it is limited to allocate a large number of bits and to increase the sampling period for the conversion of the analog signal.

또한, 텔레 텍스트(Tele-Text), 고화질 TV(Compatible High Definition TV), 쌍방향 비디오 디스크(Interactive Videodisc) 등의 시스템의 경우, 영상 및 음성 신호 외의 디지털 정보를 요구할 때가 많다.In addition, systems such as tele-text, high-definition television, and interactive video discs often require digital information other than video and audio signals.

일반적으로는 이러한 디지털 정보를 TV 신호의 수직, 수평 블랭킹 구간(Horizontal and Vertical Blanking Interval)에 할당하여 보내지만, 이 구간은 상대적으로 짧기 때문에 많은 양의 디지털 정보를 전송하는 데에는 어려움이 따른다.In general, the digital information is allocated to the horizontal and vertical blanking intervals of the TV signal and sent. However, since this interval is relatively short, it is difficult to transmit a large amount of digital information.

상기와 같은 문제점을 해결하기 위하여, 본 발명은 아날로그 신호에 부가의 디지털 정보를 함께 코딩하고 이를 디코딩하는 것을 목적으로 한다.In order to solve the above problems, an object of the present invention is to code and decode additional digital information together in an analog signal.

도 1은 일반적인 데이터 통신 시스템의 구성도.1 is a block diagram of a general data communication system.

도 2a와 도 2b는 A/D 컨버터의 아날로그 입력 레벨에 대한 디지털 출력 레벨을 보여주는 도면.2A and 2B show digital output levels versus analog input levels of an A / D converter.

도 3a 내지 도 3d는 2 비트의 디지털 정보를 코딩할 때 A/D 컨버터의 아날로그 입력 레벨과 디지털 출력 레벨의 상관 관계를 보여주는 도면.3A to 3D show the correlation between the analog input level and the digital output level of an A / D converter when coding two bits of digital information.

도 4는 본 발명에 따른 코덱 시스템의 구성도.4 is a block diagram of a codec system according to the present invention;

도 5는 도 4의 옵셋 컨트롤러의 세부 구성도.5 is a detailed configuration diagram of the offset controller of FIG. 4.

이를 위하여, 본 발명에 따른 코덱 시스템은, 입력되는 디지털 정보를 이용하여 옵셋을 결정하고, 입력되는 아날로그 신호에 상기 옵셋을 적용하여 출력하는 옵셋 컨트롤러; 옵셋 컨트롤러에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터; A/D 컨버터에서 출력되는 디지털 신호를 가변장 부호화를 적용하여 데이터를 압축하는 가변장 부호기; 가변장 부호기에서 압축된 데이터를 푸는 가변장 복호기; 가변장 복호기에서 압축이 풀린 신호에서 디지털 정보를 복원하는 복원수단; 및 가변장 복호기에서 압축이 풀린 신호로부터 아날로그 신호를 복원하는 D/A 컨버터를 구비하는 것을 특징으로 한다.To this end, the codec system according to the present invention, an offset controller for determining the offset using the input digital information, and applying the offset to the input analog signal and outputs; An A / D converter for converting an analog signal output from an offset controller into a digital signal; A variable length encoder for compressing data by applying variable length coding to the digital signal output from the A / D converter; A variable length decoder for solving the compressed data in the variable length encoder; Restoring means for restoring digital information from the decompressed signal in the variable length decoder; And a D / A converter for recovering an analog signal from the decompressed signal in the variable length decoder.

이하, 본 발명에 따른 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

아날로그 신호를 디지털화 하기 위해서는 크게 두 가지 과정이 필요하다.To digitize analog signals, two steps are necessary.

첫째는 아날로그 신호의 샘플링이고, 다음으로 샘플링된 데이터의 양자화 과정이다.The first is the sampling of the analog signal, and the next is the quantization process of the sampled data.

일반적으로 샘플링 주기가 빠를수록, 그리고 양자화 비트 수가 클수록 변환 오류가 적어져서 신호의 왜곡이 줄어든다.In general, the faster the sampling period and the larger the number of quantization bits, the less conversion error, resulting in less distortion of the signal.

이 중에서 샘플링 속도가 일정하다고 가정하면, 샘플링된 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터의 성능에 의해 신호의 변환 오류가 결정된다.Assuming that the sampling rate is constant, the conversion error of the signal is determined by the ability of the A / D converter to convert the sampled analog signal into a digital signal.

다음 도 2a와 도 2b는 5 비트 A/D 컨버터를 사용할 경우 아날로그 입력 레벨에 대한 디지털 출력 레벨을 보여주는 것으로, 동일한 아날로그 입력에 대하여 변환할 수 있는 출력 레벨의 양자화 값을 보여주고 있다.2A and 2B show digital output levels for analog input levels when using a 5-bit A / D converter, and show quantization values of output levels that can be converted for the same analog input.

실제 사용자가 구별하지 못할 정도의 왜곡을 고려할 때, 동일한 아날로그 입력을 도 2a와 도 2b와 같이 나누어 변환함으로써 아날로그 신호에 디지털 정보를 포함시킬 수 있다.In consideration of distortions that cannot be distinguished by an actual user, digital information may be included in an analog signal by dividing and converting the same analog input as shown in FIGS. 2A and 2B.

각각의 경우 디지털 출력 레벨은 도 2a의 경우 {2, 6, 10, 14, …, 30}의 집합이 되며, 도 2b의 경우 {4, 8, 12, 16, …, 32}의 집합이 된다.In each case, the digital output level is equal to {2, 6, 10, 14,... , 30}, and in the case of FIG. 2B, {4, 8, 12, 16,... , 32}.

이러한 도 2a의 집합에 디지털 값 '0'을 지정하고, 도 2b의 집합에 디지털 값 '1'을 지정하면, 수신부에서는 이와 같은 양자화 레벨을 보고 숨겨진 디지털 정보를 추출할 수 있게 된다.If the digital value '0' is assigned to the set of FIG. 2A and the digital value '1' is assigned to the set of FIG. 2B, the receiver may extract hidden digital information based on the quantization level.

위와 같은 방법으로 디지털 정보의 비트 수를 확장할 수 있다.In this way, the number of bits of digital information can be extended.

도 3a 내지 도 3d는 2 비트의 디지털 정보를 코딩할 때의 아날로그 입력 레벨과 디지털 출력 레벨의 상관 관계를 보여주고 있다.3A to 3D show the correlation between the analog input level and the digital output level when coding two bits of digital information.

도 2a 및 도 2b와 달리 도 3a 내지 도 3d에서는 동일한 아날로그 신호에 대해서 4가지의 양자화 레벨을 지정하고 있다.Unlike FIGS. 2A and 2B, four quantization levels are designated for the same analog signal in FIGS. 3A to 3D.

도 3a와 도 3b는 도 2a와 도 2b에서 설명한 바와 같고, 도 3c와 도 3d는 각각 디지털 출력 레벨의 집합으로 {1, 5, 9, 13, …, 29}와 {3, 7, 11, 15, …, 31}의 집합을 갖게 된다.3A and 3B are the same as described with reference to FIGS. 2A and 2B, and FIGS. 3C and 3D are sets of digital output levels, respectively. , 29} and {3, 7, 11, 15,... , 31}.

그러면 각 집합에 대해 디지털 정보 '00', '01', '10', '11'을 지정할 수 있고, 이렇게 함으로써 디지털 정보의 코딩 효율을 높일 수 있게 된다.Then, digital information '00', '01', '10', and '11' can be designated for each set, thereby increasing the coding efficiency of digital information.

즉, 하나의 픽셀을 2개의 허용 가능한 오차를 갖는 양자화 레벨로 나눌 수 있다면 1 비트의 디지털 정보를 코딩하는 것이 가능하며, 4개의 양자화 레벨로 나눌 수 있다면 2 비트의 디지털 정보를 코딩하는 것이 가능한 것이다.That is, if one pixel can be divided into quantization levels having two allowable errors, it is possible to code one bit of digital information, and if it can be divided into four quantization levels, it is possible to code two bits of digital information. .

이를 일반적으로 표현하자면, 아날로그 신호를 N개의 양자화 레벨로 나눌 수 있다고 할 때 코딩할 수 있는 디지털 정보의 비트 수는 Log2N으로 표현할 수 있다.Generally speaking, when an analog signal can be divided into N quantization levels, the number of bits of digital information that can be coded can be expressed as Log 2 N.

그러나, 아날로그 신호를 디지털 신호로 변환할 때 양자화 레벨을 나누어 비트 수를 크게 할수록 원래 아날로그 신호와의 오차로 인해 신호의 왜곡이 커지게 된다.However, when converting an analog signal into a digital signal, the larger the number of bits by dividing the quantization level, the greater the distortion of the signal due to an error with the original analog signal.

일반적으로 허용 가능한 오차를 갖는 양자화 레벨은 A/D 컨버터로 출력할 수 있는 양자화 레벨의 1/4 이하가 된다.Generally, the quantization level with an acceptable error is less than 1/4 of the quantization level that can be output to the A / D converter.

즉, 위의 예와 같이 5 비트 A/D 컨버터를 사용할 경우, 32(=25)개의 양자화 레벨을 갖게 되므로, 동일한 아날로그 신호에 대해 8개 이하의 양자화 레벨로 표현되어야 한다.That is, when using a 5-bit A / D converter as in the above example, because it has 32 (= 25 5 ) quantization levels, it should be expressed with 8 or less quantization levels for the same analog signal.

상술된 바와 같이, 디지털 값으로 표현된 아날로그 신호는 원래의 아날로그 신호와 더불어 부가의 디지털 정보를 갖게 된다.As described above, the analog signal represented by the digital value will have additional digital information in addition to the original analog signal.

그리고, 본 발명은 이렇게 표현된 디지털 신호에 다시 가변장부호화(Variable Length Coding) 과정을 추가하여 코딩 효율을 높여준다.In addition, the present invention increases the coding efficiency by adding a variable length coding process to the digital signal represented as described above.

여기서, 가변장 부호화는 런-렝쓰 부호화(Run Length Coding) 방법을 사용한다.Here, variable length coding uses a run length coding method.

도 4는 본 발명에 따른 코덱 시스템의 구성도로, 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터(40), A/D 컨버터(40)의 출력 전압 레벨을 결정하는 옵셋 컨트롤러(Offset Controller)(50), 디지털 신호를 가변장 부호화를 적용하여 데이터 압축을 하는 가변장 부호기(60), 압축된 데이터를 푸는 가변장 복호기(70), 디지털 정보를 복원하는 마이크로 프로세서(80), 디지털 신호를 아날로그 신호로 변환하는 D/A 컨버터(90)를 구비한다.4 is a configuration diagram of a codec system according to the present invention, which includes an A / D converter 40 for converting an analog signal into a digital signal and an offset controller for determining an output voltage level of the A / D converter 40 ( 50), a variable length encoder 60 for compressing data by applying variable length coding to a digital signal, a variable length decoder 70 for decompressing compressed data, a microprocessor 80 for restoring digital information, and a digital signal as an analog signal. And a D / A converter 90 for converting into a signal.

그 밖에 가변장 부호기(60)와 가변장 복호기(70)를 이어 데이터 전송을 가능하게 하는 통신 채널(100)이 구비되어 있다.In addition, a communication channel 100 is provided to connect the variable length encoder 60 and the variable length decoder 70 to enable data transmission.

시스템의 입력은 TV 신호와 같은 아날로그 신호와 부가 정보를 포함하는 디지털 정보이다.The input of the system is digital information including analog signals and additional information such as TV signals.

아날로그 신호는 A/D 컨버터(40)에 의해 디지털 신호로 표현된다.The analog signal is represented as a digital signal by the A / D converter 40.

이때, 양자화 과정에 사용되는 A/D 컨버터(40)의 옵셋(Offset), 즉 출력의 전압 레벨을 결정하는 옵셋 컨트롤러(50)가 사용된다.In this case, an offset controller 50 that determines the offset of the A / D converter 40 used in the quantization process, that is, the voltage level of the output is used.

옵셋 컨트롤러(50)는 도 5와 같이, 디지털 정보의 값에 따라 옵셋 전압을 발생시키는 옵셋 전압 발생기(110)와, 옵셋 전압 발생기(110)의 전압에 따라 후단에 연결된 래더 저항(Ladder Resister)을 조절하여 입력되는 아날로그 신호의 옵셋을 조절하는 옵셋 전압 드라이버(120)로 구현할 수 있다.The offset controller 50, as shown in Figure 5, the offset voltage generator 110 for generating an offset voltage according to the value of the digital information, and a ladder resistor (Ladder Resister) connected to the rear end in accordance with the voltage of the offset voltage generator 110 The offset voltage driver 120 adjusts the offset of the input analog signal by adjusting.

옵셋 컨트롤러(50)의 입력은 아날로그 신호와 함께 코딩하려는 디지털 정보가 된다.The input of the offset controller 50 is digital information to be coded together with the analog signal.

즉, 이러한 디지털 정보의 값에 따라서 A/D 컨버터(40)에 입력되는 아날로그 신호의 옵셋을 제어해주고, 이에 따라 아날로그 신호의 양자화 레벨이 결정된다.That is, the offset of the analog signal input to the A / D converter 40 is controlled according to the value of the digital information, and thus the quantization level of the analog signal is determined.

아날로그 신호와 함께 코딩하려는 디지털 정보의 비트 수는 1 비트부터 A/D 컨버터(40)의 양자화 레벨 수의 1/4 수준까지 변경 가능하며, 비트 수에 따라 코딩 효율과 아날로그 신호의 왜곡율이 결정된다.The number of bits of digital information to be coded together with the analog signal can be changed from 1 bit to 1/4 level of the number of quantization levels of the A / D converter 40, and coding efficiency and distortion rate of the analog signal are determined according to the number of bits. .

이렇게 A/D 컨버터(40)에서 아날로그 신호와 부가의 디지털 정보가 함께 코딩되어 출력된 디지털 신호는 가변장 부호기(60)에서 가변장 부호화가 적용되어 데이터 압축이 수행된다.As described above, the analog signal and the additional digital information are coded and output by the A / D converter 40, and the variable length encoder 60 is applied to the variable length encoding to perform data compression.

압축된 신호는 통신 채널(100)을 통해 가변장 복호기(70)에 전달되고 가변장 부호화된 신호를 복원하게 된다.The compressed signal is transmitted to the variable length decoder 70 through the communication channel 100 and reconstructs the variable length coded signal.

이렇게 가변장 복호기(70)에서 복원된 신호는 먼저 마이크로프로세서(80)에 전달되어 아날로그 신호 속에 포함되어 코딩 되었던 디지털 정보가 복원되고, 그 후 디지털 정보가 제거된 신호가 D/A 컨버터(90)에 전달되어 원래의 아날로그 신호로 복원되게 된다.The signal recovered in the variable length decoder 70 is first transmitted to the microprocessor 80 to recover digital information included in an analog signal and then coded. Then, the signal from which the digital information has been removed is converted to the D / A converter 90. It is delivered to and restored to the original analog signal.

여기서, 마이크로프로세서(80)는 디지털 신호 처리(DSP) 시스템으로 대치될 수 있다.Here, the microprocessor 80 may be replaced with a digital signal processing (DSP) system.

상술된 바와 같이 본 발명은 아날로그 신호에 부가의 디지털 정보를 함께 코딩하여 전송한 후 디지털 정보를 디코딩하여 복원하고 아날로그 신호를 복원하는시스템이다.As described above, the present invention is a system for decoding and restoring digital information after decoding and transmitting additional digital information to an analog signal.

상술된 바와 같이, 본 발명은 제한된 데이터 전송 용량을 지닌 통신 채널에서 아날로그 신호에 부가의 디지털 정보를 함게 코딩하여 전송함으로써 채널의 통신 효율을 높일 수 있는 효과가 있다.As described above, the present invention has the effect of improving the communication efficiency of the channel by coding and transmitting additional digital information together in the analog signal in the communication channel having a limited data transmission capacity.

그리고, 가변장 부호화를 적용함으로써 대용량의 디지털 정보를 전송하는데 유리하다.In addition, it is advantageous to transmit a large amount of digital information by applying variable length coding.

또한, 텔레 텍스트, 고화질 TV, 쌍방향 비디오 디스크 등과 같이 디지털 정보의 전송이 필요한 시스템에 적용될 경우 기존 채널을 이용하여 더욱 많은 디지털 정보를 전송할 수 있는 효과가 있다.In addition, when applied to a system that requires the transmission of digital information, such as teletext, high-definition TV, interactive video discs, there is an effect that can transmit more digital information using the existing channel.

Claims (5)

입력되는 디지털 정보를 이용하여 옵셋을 결정하고, 입력되는 아날로그 신호에 상기 옵셋을 적용하여 출력하는 옵셋 컨트롤러;An offset controller for determining an offset by using input digital information and applying the offset to an input analog signal and outputting the offset; 상기 옵셋 컨트롤러에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터(Analog-to-Digital Converter);An analog-to-digital converter (A / D converter) for converting an analog signal output from the offset controller into a digital signal; 상기 A/D 컨버터에서 출력되는 디지털 신호를 가변장 부호화를 적용하여 데이터를 압축하는 가변장 부호기;A variable length encoder for compressing data by applying variable length coding to the digital signal output from the A / D converter; 상기 가변장 부호기에서 압축된 데이터를 푸는 가변장 복호기;A variable length decoder for solving the compressed data in the variable length encoder; 상기 가변장 복호기에서 압축이 풀린 신호에서 상기 디지털 정보를 복원하는 복원수단; 및Restoring means for restoring the digital information from the decompressed signal in the variable length decoder; And 상기 가변장 복호기에서 압축이 풀린 신호로부터 상기 아날로그 신호를 복원하는 D/A 컨버터(Digital-to-Analog Converter)를 구비하는 것을 특징으로 하는 코덱 시스템.And a digital-to-analog converter (D / A converter) for restoring the analog signal from the decompressed signal in the variable length decoder. 제 1 항에 있어서,The method of claim 1, 상기 옵셋 컨트롤러는,The offset controller, 상기 디지털 정보의 값에 따라 옵셋 전압을 발생시키는 옵셋 전압 발생기와;An offset voltage generator configured to generate an offset voltage according to the value of the digital information; 상기 옵셋 전압 발생기의 전압에 따라 후단에 연결된 래더 저항(Ladder Resister)을 조절하여 상기 입력되는 아날로그 신호의 옵셋을 조절하는 옵셋 전압드라이버(120)를 구비하는 것을 특징으로 하는 코덱 시스템.And an offset voltage driver (120) for adjusting an offset of the input analog signal by adjusting a ladder resistor connected to a rear end according to the voltage of the offset voltage generator. 제 1 항과 제 2 항 중 어느 한 항에 있어서,The method according to any one of claims 1 and 2, 상기 옵셋 전압은 상기 디지털 정보의 비트 수에 따라 그 레벨이 구별되어, 상기 입력되는 아날로그 신호에 적용되고,The offset voltage is applied to the input analog signal, the level of which is differentiated according to the number of bits of the digital information, 상기 A/D 컨버터는 상기 출력 레벨이 조정된 아날로그 신호를 샘플링하고 양자화하여 디지털 신호로 변환하는 것을 특징으로 하는 코덱 시스템.And the A / D converter samples, quantizes, and converts the analog signal having the adjusted output level into a digital signal. 제 1 항에 있어서,The method of claim 1, 상기 복원 수단은 마이크로 프로세서로 구현되는 것을 특징으로 하는 코덱 시스템.The restoring means is a codec system, characterized in that implemented by a microprocessor. 제 1 항에 있어서,The method of claim 1, 상기 복원 수단은 디지털 신호 처리(DSP : Digital Signal Processing) 시스템으로 구현되는 것을 특징으로 하는 코덱 시스템.The restoring means is a codec system, characterized in that implemented in the Digital Signal Processing (DSP) system.
KR1020020040652A 2002-07-12 2002-07-12 System for CODEC(coder and decoder) KR20040006381A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020040652A KR20040006381A (en) 2002-07-12 2002-07-12 System for CODEC(coder and decoder)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040652A KR20040006381A (en) 2002-07-12 2002-07-12 System for CODEC(coder and decoder)

Publications (1)

Publication Number Publication Date
KR20040006381A true KR20040006381A (en) 2004-01-24

Family

ID=37316281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040652A KR20040006381A (en) 2002-07-12 2002-07-12 System for CODEC(coder and decoder)

Country Status (1)

Country Link
KR (1) KR20040006381A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571781B1 (en) * 2002-08-13 2006-04-18 삼성전자주식회사 Apparatus and method for ??? conversion in a digital video system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571781B1 (en) * 2002-08-13 2006-04-18 삼성전자주식회사 Apparatus and method for ??? conversion in a digital video system

Similar Documents

Publication Publication Date Title
US5956673A (en) Detection and bypass of tandem vocoding using detection codes
EP0806032B1 (en) Method and apparatus for detection and bypass of tandem vocoding
EP1299879B1 (en) Encoding and decoding of a digital signal
EP0771120A3 (en) Video encoding and decoding apparatus
JPS6482711A (en) Encoding device
EP1290835B1 (en) Transmission over packet switched networks
JPS60245316A (en) Synchronous near momentary encoder
WO1994009594A1 (en) Encoder and decoder
KR20040006381A (en) System for CODEC(coder and decoder)
JP2820096B2 (en) Encoding and decoding methods
US5727075A (en) Multipoint communication apparatus with reduced number of audio decoders
US6037992A (en) Audio transmission in the video stream with adaptive gain
KR100802091B1 (en) Method and system for multi-outputing multimedia data
US7944388B1 (en) Quantization splitting multiple description encoder
Jayant et al. Adaptive aperture coding for speech waveforms—I
US5038221A (en) Luminance encoded digital audio system
US20030002576A1 (en) Apparatus and method for compression of data in protection and control communications between protective relays in a power system
JPS59123892A (en) Voice coder
KR960003626B1 (en) Decoding method of transformed coded audio signal for people hard of hearing
JP3842187B2 (en) Compression / decompression method and compression / decompression apparatus
Buchanan et al. Speech and Audio Signals
JPH08322047A (en) Predictive coding device and predictive decoding device
JPH01192288A (en) Picture signal communication method and picture signal communication system
JPH04151979A (en) Video signal transmitter
EP0986260A2 (en) Video signal encoding

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITB Written withdrawal of application