KR20040001228A - 반도체 소자의 소자분리막 제조방법 - Google Patents

반도체 소자의 소자분리막 제조방법 Download PDF

Info

Publication number
KR20040001228A
KR20040001228A KR1020020036361A KR20020036361A KR20040001228A KR 20040001228 A KR20040001228 A KR 20040001228A KR 1020020036361 A KR1020020036361 A KR 1020020036361A KR 20020036361 A KR20020036361 A KR 20020036361A KR 20040001228 A KR20040001228 A KR 20040001228A
Authority
KR
South Korea
Prior art keywords
silicon
film
oxide film
layer
pad
Prior art date
Application number
KR1020020036361A
Other languages
English (en)
Inventor
백정권
김동환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020036361A priority Critical patent/KR20040001228A/ko
Publication of KR20040001228A publication Critical patent/KR20040001228A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로, 실리콘 기판 상에 패드산화막과 패드 질화막을 차례로 증착하는 단계; 포토리쏘그라피 공정에 의해 패드 질화막과 패드 산화막의 소정부분을 식각하여 기판에 트렌치를 형성하는 단계; 트렌치 내부에 열산화막을 형성하는 단계; 열산화막을 포함한 기판 전면에 실리콘 질화막 및 실리콘 산화막을 차례로 형성하는 단계; 실리콘 산화막을 포함한 기판 전면에 갭필옥사이드막을 형성하는 단계; 실리콘 질화막을 식각 베리어로 하고 갭필옥사이드막 및 실리콘 산화막을 씨엠피하는 단계; 실리콘 질화막을 건식 식각하는 단계; 및 패드 질화막을 습식 식각하는 단계를 포함한다.

Description

반도체 소자의 소자분리막 제조방법{METHOD FOR MANUFACTURING ISOLATION LAYER IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로, 보다 구체적으로는, 소자의 전기적 특성을 균일하게 유지할 수 있는 반도체 소자의 소자분리막제조 방법에 관한 것이다.
일반적으로 실리콘 웨이퍼에 형성되는 반도체 장치는 개개의 회로 패턴들을 전기적으로 분리하기 위한 소자 분리 영역을 포함한다. 특히 반도체 장치가 고집적화 되고 미세화 되어감에 따라 각 개별 소자의 크기를 축소시키는 것뿐만 아니라 소자 분리 영역의 축소에 대한 연구가 활발히 진행되고 있다. 그 이유는 소자 분리 영역의 형성은 모든 제조 단계에 있어서 초기 단계의 공정으로서, 활성영역의 크기 및 후공정 단계의 공정마진을 좌우하게 되기 때문이다.
일반적으로 반도체 장치의 제조에 널리 이용되는 로코스 소자분리 방법은 공정이 간단하다는 이점이 있지만 256M DRAM급 이상의 고집적화되는 반도체 소자에 있어서는 소자 분리 영역의 폭이 감소함에 따라 버즈비크(Bird' Beak)에 의한 펀 치쓰루(Punch-Through)와 소자 분리막의 두께 감소로 인하여 그 한계점에 이르고 있다.
이에따라, 고집적화된 반도체 장치의 소자 분리에 적합한 기술로 트렌치를 이용한 소자 분리 방법, 예컨대 샬로우 트렌치 분리방법(Shallow Trench Isolation: 이하, STI)이 제안되었다.
도 1a 및 도 1f는 종래 기술에 따른 반도체 소자의 소자분리막 제조방법을 설명하기 위한 제조공정도이다.
종래 기술에 따른 반도체 소자의 소자분리막 제조방법은, 도 1a에 도시된 바와 같이, 실리콘 기판(10) 상에 통상의 화학기상증착(Chemical Vapor Deposition) 공정에 의해 버퍼 역할을 하는 패드 산화막(12)과 산화를 억제하는 패드질화막(14)을 순차적으로 형성한다. 그 다음, 상기 패드 질화막 상부에 소자 분리 예정 영역을 형성시키기 위한 감광막 패턴(50)을 형성한다.
이 후, 도 1b에 도시된 바와 같이, 상기 감광막 패턴을 마스크로 하여 패드 질화막, 패드 산화막 및 실리콘 기판을 소정 깊이만큼 식각하여, 샬로우 트렌치(16)를 형성한다.
이어, 상기 감광막 패턴을 제거하고, 도 1c에 도시된 바와 같이, 트렌치 식각 과정에서 실리콘 표면의 데미지를 제거하기 위하여 세정 공정(미도시)을 진행한 후, 고온에서 사이드 월 산화(side wall oxidation)공정을 수행하여 트렌치(16) 내에 산화막(18)을 형성한다.
그런 다음, 도 1d에 도시된 바와 같이, 상기 산화막(18)이 형성된 트렌치(16)에 고온의 산화막(18) 형성 후 리플래쉬(reflash)를 향상시키기 위해 실리콘 질화막(20) 및 실리콘 산화막(22)을 차례로 형성한다. 이 후, 상기 실리콘 산화막(22)을 포함한 기판 전면에 갭필옥사이드막(24)을 형성한다. 이때, 상기 필옥사드막(24)으로는 고밀도 플라즈마(High Density Plasma:이하, HDP) 산화막을 이용한다.
이 후, 도 1e에 도시된 바와 같이, 상기 갭필옥사이드막 및 실리콘 산화막을 씨엠피(CMP:Chemical Mechnical Polishing) 공정을 진행하여 실리콘 질화막(20)을 노출시킨다.
이어, 도 1f에 도시된 바와 같이, 상기 실리콘 질화막 및 패드 질화막을 H3PO4습식액을 이용하여 습식 식각하여 반도체소자의 소자분리막(L)을 형성한다.
그러나, 종래 기술에서는 STI 식각 공정으로 인한 실리콘 기판 표면의 데미지를 제거하기 위해서 고온의 열산화막을 형성하게 되는데, 이 과정에서 후속의 씨엠피 공정의 베리어로 사용되는 패드 질화막의 표면이 산화되어 산화질화막이 형성된다. 따라서, H3PO4습식액을 이용하여 잔류된 실리콘 질화막 및 패드 질화막 식각 공정에서 패드 질화막 표면의 산화질화막을 제거하기 위해 실제 남아있는 실리콘 질화막 및 패드 질화막의 타겟보다 훨씬 많은 식각 시간이 소요되었다.
또한, 상기 습식 식각 공정에서 과도한 식각으로 인해 실리콘 질화막이 손실됨으로서 트렌치 상측 모서리 부분에 움푹 패인 형상의 모우트(maot)가 관찰되었다. 따라서, 상기 모우트가 심한 경우 게이트 전극용 다결정 실리콘 식각 시 다결정 실리콘 잔류물이 남게 되어 소자의 문턱 전압 및 정상적인 동작 전류의 거동을 방해하여 디바이스의 품질을 저하시키는 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 실리콘 질화막의 손실에 따른 모우트 발생을 최소화하여 소자의 전기적 특성을 균일하게 유지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공하는 것이다.
도 1a 및 도 1f는 종래 기술에 따른 반도체 소자의 소자분리막 제조방법을 설명하기 위한 제조공정도.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 소자분리막 제조방법을 설명하기 위한 제조공정도.
* 도면의 주요부분에 대한 부호설명 *
100. 실리콘 기판 102,103. 패드 산화막
104,105. 패드 질화막 106. 트렌치
108. 산화막 120,121. 실리콘 질화막
122,123. 실리콘 산화막 124, 125. 갭필옥사이드막
M. 소자분리막 150 : 감광막 패턴
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자분리막 형성 방법은, 실리콘 기판 상에 패드산화막과 패드 질화막을 차례로 증착하는 단계; 포토리쏘그라피 공정에 의해 패드 질화막과 패드 산화막의 소정부분을 식각하여 기판에 트렌치를 형성하는 단계; 트렌치 내부에 열산화막을 형성하는 단계; 열산화막을포함한 기판 전면에 실리콘 질화막 및 실리콘 산화막을 차례로 형성하는 단계; 실리콘 산화막을 포함한 기판 전면에 갭필옥사이드막을 형성하는 단계; 실리콘 질화막을 식각 베리어로 하고 갭필옥사이드막 및 실리콘 산화막을 씨엠피하는 단계; 실리콘 질화막을 건식 식각하는 단계; 및 패드 질화막을 습식 식각하는 단계를 포함한 것을 특징으로 한다.
상기 패드 질화막은 저압 화학기상증착 공정에 의해 500∼600Å 두께로 형성하며, 반응가스로 CHF3, CF4, O2및 Ar 혼합가스를 이용하는 것이 바람직하다. 또한, 상기 실리콘 질화막을 건식 식각하는 단계에서, 상기 산화막 형성 시에 패드 질화막 표면에 형성된 산화질화막도 함께 제거한다. 한편, 상기 패드 질화막을 습식 식각하는 단계는 H3PO4습식액을 이용하며, 패드 질화막 두께보다 20% 오버 식각하는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명한다.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 제조공정도이다.
먼저, 도 2a에 도시된 바와 같이, 실리콘 기판(100) 상에 열산화 공정에 의해 버퍼 역할을 하는 패드 산화막(102)과 저압 화학기상증착(Low Pressure Chemical Vapor Deposition) 공정에 의해 산화를 억제하는 패드 질화막(104)을 순차적으로 형성한다. 이때, 상기 패드 질화막(104)은 500∼600Å 두께로 형성한다.
다음, 상기 패드 질화막 상부에 소자 분리 예정 영역을 형성시키기 위한 감광막 패턴(150)을 형성한다. 이때, 감광막 패턴(150)은 얇은 폭의 소자 분리막을 형성하기 위하여 해상도가 우수한 DUV(deep ultra violet)광원을 이용하여 형성한다.
이 후, 도 2b에 도시된 바와 같이, 상기 감광막 패턴을 마스크로 하고 패드 질화막, 패드 산화막 및 실리콘 기판을 소정 깊이만큼 식각하여 샬로우 트렌치(106)를 형성한다.
이어, 상기 감광막 패턴을 제거하고, 도 2c에 도시된 바와 같이, 트렌치 식각 과정에서 실리콘 표면의 데미지를 제거하기 위하여 세정 공정(미도시)을 진행한 후, 고온에서 사이드 월 산화공정을 수행하여 트렌치(106) 내부에 산화막(108)을 형성한다. 이때, 상기 고온 산화 공정을 통해 패드 질화막 표면에는 산화질화막(미도시)이 형성된다.
그런 다음, 도 2d에 도시된 바와 같이, 상기 산화막(108) 형성 후 리플래쉬를 향상시키기 위해 저압 화학기상증착 공정에 의해 실리콘 질화막(120)을 형성한다. 이때, 상기 실리콘 질화막(120)은 30∼60Å 두께로, 바람직하게는 50Å두께로 형성한다. 이 후, 후속의 갭필옥사이드막 형성 시 갭필력을 향상시키기 위해 실리콘 산화막(122)을 형성하고 나서 갭필옥사이드막(124)을 형성한다. 이때, 갭필옥사이드막(124) 형성은 HDP 산화막을 이용한다.
이어서, 도 2e에 도시된 바와 같이, 상기 실리콘 질화막(120)을 식각 베리어로 하고 갭필옥사이드막, 실리콘 산화막에 씨엠피 공정을 진행한다. 이때, 상기 씨엠피 공정은 높은 선택비를 가진 슬러리를 적용함으로서, 패드 질화막 손실을 50Å 두께 이하로 줄일 수 있다. 따라서, 본 발명에서는 패드 질화막의 두께를 통상의 것보다 얇은 500∼600Å 두께로 형성한다. 도면부호 121은 씨엠피 공정 후에 잔류된 실리콘 질화막을 나타낸 것이고, 도면부호 125는 잔류된 갭필옥사이드막을 나타낸 것이다.
그런 다음, 도 2f에 도시된 바와 같이, 씨엠피 공정이 완료된 후 씨엠피 베리어로 사용된 실리콘 질화막을 건식 식각한다. 이때, 상기 실리콘 질화막 건식 식각 공정에서 상기 고온 산화 공정 시 패드 질화막 표면에 형성된 산화질화막도 함께 제거된다.
이 후, 도 2g에 도시된 바와 같이, 패드 질화막을 H3PO4습식액을 이용하여 습식 식각하여 반도체소자의 소자분리막(M)을 형성한다.
상기한 바와 같이. 본 발명에 따른 반도체 소자의 소자분리막 제조방법은 패드 질화막 및 패드 질화막 표면에 형성된 산화질화막을 건식 식각에 의해 제거한 후에, 실리콘 질화막을 습식 식각함으로써, 습식 식각에 소요되는 시간을 단축시킬 수 있으며, 실리콘 질화막의 손실에 따른 모우트 발생을 최소화하여 소자의 전기적 특성을 균일하게 유지할 수 있다.
또한, STI 형성 공정 중 높은 선택비를 가진 슬러리를 이용하여 씨엠피를 실시함으로서, 패드 질화막의 두께를 하향 조절할 수 있으며, 웨이퍼를 균일하게 평탄화할 수 있다.
한편, 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변경하여 실시 할 수 있다.

Claims (5)

  1. 실리콘 기판 상에 패드 산화막과 패드 질화막을 차례로 증착하는 단계;
    포토리쏘그라피 공정에 의해 상기 패드 질화막과 패드 산화막의 소정부분을 식각하여 상기 기판에 트렌치를 형성하는 단계;
    상기 트렌치 내부에 산화막을 형성하는 단계;
    상기 열산화막을 포함한 기판 전면에 실리콘 질화막 및 실리콘 산화막을 차례로 형성하는 단계;
    상기 실리콘 산화막을 포함한 기판 전면에 갭필옥사이드막을 형성하는 단계;
    상기 실리콘 질화막을 식각 베리어로 하고 갭필옥사이드막 및 실리콘 산화막을 씨엠피하는 단계;
    상기 실리콘 질화막을 건식 식각하는 단계; 및
    상기 패드 질화막을 습식 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  2. 제 1항에 있어서, 상기 패드 질화막은 저압 화학기상증착 공정에 의해 500∼600Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  3. 제 1항에 있어서, 상기 패드 질화막 형성 단계는, 반응가스로 CHF3, CF4, O2및 Ar 혼합가스를 이용하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  4. 제 1항에 있어서, 상기 실리콘 질화막을 건식 식각하는 단계에서, 상기 산화막 공정 시에 상기 패드 질화막 표면에 형성된 산화질화막도 함께 제거하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  5. 제 1항에 있어서, 상기 패드 질화막을 제거하는 단계에서, 습식액으로 H3PO4를 이용하며, 상기 패드 질화막 두께보다 20% 오버 식각하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
KR1020020036361A 2002-06-27 2002-06-27 반도체 소자의 소자분리막 제조방법 KR20040001228A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020036361A KR20040001228A (ko) 2002-06-27 2002-06-27 반도체 소자의 소자분리막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020036361A KR20040001228A (ko) 2002-06-27 2002-06-27 반도체 소자의 소자분리막 제조방법

Publications (1)

Publication Number Publication Date
KR20040001228A true KR20040001228A (ko) 2004-01-07

Family

ID=37312999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036361A KR20040001228A (ko) 2002-06-27 2002-06-27 반도체 소자의 소자분리막 제조방법

Country Status (1)

Country Link
KR (1) KR20040001228A (ko)

Similar Documents

Publication Publication Date Title
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR20010008579A (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR100460770B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100510772B1 (ko) 반도체용 실리콘 온 인슐레이터 기판의 형성 방법
KR20080084256A (ko) 반도체 소자의 ｓｔｉ 형성공정
KR20070002945A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20040001228A (ko) 반도체 소자의 소자분리막 제조방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR100429555B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100486875B1 (ko) 반도체 소자의 소자 분리막 및 그 형성 방법
KR20030052663A (ko) 반도체소자의 분리 방법
KR100548571B1 (ko) 반도체소자의 소자분리막 형성방법
KR100499409B1 (ko) 반도체소자의 소자분리막 형성방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR20020003031A (ko) 반도체소자의 소자분리막 형성 방법
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100520177B1 (ko) 반도체소자의 소자분리막 형성방법
KR100864845B1 (ko) 반도체소자의 소자분리막 제조방법
KR20040001224A (ko) 반도체 소자의 소자분리막 제조방법
KR20050012652A (ko) 반도체 소자의 소자분리막 형성방법
KR20030000490A (ko) 반도체소자의 제조방법
KR20050118489A (ko) 반도체 소자의 소자분리 방법
KR20060010241A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20050010226A (ko) 반도체 소자의 트렌치형 소자분리막 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination