KR20040000778A

KR20040000778A - 액정표시장치

Info

Publication number: KR20040000778A
Application number: KR1020020035722A
Authority: KR
Inventors: 장정옥
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2002-06-25
Filing date: 2002-06-25
Publication date: 2004-01-07
Also published as: KR100835008B1

Abstract

본 발명은 링크부의 길이편차에 의한 저항값편차를 보상할 수 있도록 한 액정표시장치에 관한 것이다.

본 발명은 표시영역의 신호배선들과 상기 신호배선에 필요한 신호를 공급하기 위한 패드들을 연결하기 위한 링크들과, 상기 링크들과 교차되며 상기 링크들의 길이편차에 의한 배선저항값차를 보상하도록 상기 링크들과의 중첩면적이 다르게 설정된 정전손상(ESD)회로 배선을 구비하는 것을 특징으로 한다.

이러한 구성에 의한 본 발명은 각 게이트링크들 또는 각 데이터링크들과 교차되게 ESD회로배선과의 중첩면적을 각 게이트링크들 또는 각 데이터링크들의 길이편차로 인한 저항값편차를 보상하도록 다르게 형성함으로써, 구동회로로부터 액정패널에 공급되는 게이트펄스 또는 데이터신호의 지연편차를 최소화하여 균일하게 공급할 수 있다. 따라서, 화면상에 수평띠와 같은 화면불량이 발생하지 않는다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}

본 발명은 액정표시장치에 관한 것으로, 특히 링크부의 길이편차에 의한 저항값편차를 보상할 수 있도록 한 액정표시장치에 관한 것이다.

통상적으로, 액정표시장치(Liquid Crystal Display Device; 이하 "LCD"라 한다)는 액정패널과 이 액정패널을 구동하기 위한 구동회로부로 구성된다. 액정패널의 하부기판에는 액정셀들에 공급되는 신호를 각각 절환하기 위한 스위치소자들(즉, TFT어레이)이 구성되어 있다. 이때, 스위치소자의 게이트단자는 게이트 구동부(도시되지 않음)에 접속되어 있으며, 소스단자는 소스 구동부(도시되지 않음)에 각각 접속되어 있다. 또한, 스위치소자의 드레인단자는 화소전극에 접속되어 있다. 한편, 액정패널의 상부기판의 공통전극에는 공통전압(Vcom)이 인가되게 된다. 또한, 두장의 기판(즉, 상부기판 및 하부기판)의 사이에 매트릭스 형태로 배열되어진 액정셀이 마련되어 있다.

한편, 구동회로부의 제어에 의해 게이트 구동부는 스캐닝신호를 각각의 게이트라인에 순차적으로 인가하게 된다. 또한, 구동회로부의 제어에 의해 소스 구동부는 영상신호를 데이터라인에 인가하게 된다. 이때, 스캐닝신호에 의해 턴-온된 TFT에 영상신호가 인가되면 영상신호는 소스단자, 드레인단자를 경유하여 화소전극으로 이동하게 된다. 이때, 공통전압(Vcom)이 인가되는 ITO와 영상신호가 인가되는 화소전극 간의 전압차에 의해 액정의 배향방향이 조절되게 된다. 이하, 도 1 및 도 2를 결부하여 종래의 액정표시장치에 대하여 살펴보기로 한다.

도 1을 참조하면, 종래의 액정표시장치는 공통전압 발생부(30)로부터 공통전압(Vcom)이 인가되는 ITO막(20)과, 하부기판(10) 상에 형성되어 ITO막(20)에 공통전압을 전달하는 Ag도트(12)와, Ag도트(12)와 Ag도트(12) 사이에 형성된 정전 손상(Electrostatic Discharge : 이하 "ESD"라 함) 회로배선(14, 16)을 구비한다. 도 1에 도시된 바와 같이 액정패널에는 적어도 2개 이상의 ESD회로배선이 형성되어 있다. 이 경우, Ag도트(12)는 구(Sphere)형상으로 형성되어 전도성을 가지게 되며, 하부기판(10)상의 A, B, C, D 지점에 각각 형성되어 있다. 또한, 공통전압이 인가되도록 Ag도트(12)의 상부에는 ITO막(20)이 배치되어 있다. 여기서, ESD회로(11)는 정전기로부터 액정패널을 보호한다.

도 2는 도 1에 도시된 A-A'선을 따라 절단한 액정표시장치의 단면을 나타내는 단면도이다. 도 2를 참조하면, 종래의 액정표시장치는 우선 하부기판(10) 상에는 게이트전극(31), 게이트링크(38) 및 제 1 ESD회로배선(14)이 형성된다. 즉, 하부기판(10) 상의 게이트패드부에는 게이트링크(38)가 형성되고, TFT영역에는 게이트전극(31)이 형성되고, 데이터패드부에는 제 1 ESD회로배선(14)이 형성된다. 이러한, 게이트전극(31), 게이트링크(38) 및 제 1 ESD회로배선(14)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등의 금속재질을 사용하여 증착한 후 패터닝함으로써 형성된다.

게이트전극(31), 게이트링크(38) 및 제 1 ESD회로배선(14) 상에는 게이트절연층(32)이 형성된다. 게이트절연층(32)은 게이트링크(38) 및 게이트전극(31)을 덮도록 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다.

TFT 영역의 게이트절연층(32) 상에는 활성층(33) 및 오믹접촉층(34)이 형성된다. 활성층(33) 및 오믹접촉층(34)은 게이트절연층(32) 상에 제 1 및 제 2 반도체층을 적층하고 패터닝함으로써 형성된다. 즉, 활성층(33)은 제 1 반도체층인 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(34)은 제 2 반도체층인 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.

게이트절연층(32) 상에 소스 및 드레인전극(35, 36), 제 2 ESD회로배선(16) 및 데이터링크(42)가 형성된다. 즉, 제 2 ESD회로배선(16)은 게이트절연층(32)을 사이에 두고 게이트링크(38) 상에 형성되고, 데이터링크(42)는 게이트절연층(32)을 사이에 두고 제 1 ESD회로배선(14) 상에 형성된다.

소스 및 드레인전극(35, 36), 데이터링크(42) 및 제 2 ESD회로배선(16)은 CVD방법 또는 스퍼터링(sputtering) 방법으로 금속층을 전면 증착한 후 패터닝함으로써 형성된다. 소스 및 드레인전극(35, 36)을 패터닝한 후 게이트전극(31)과 대응하는 부분의 오믹접촉층(34)도 패터닝하여 활성층(33)이 노출된다. 활성층(33)에서 소스 및 드레인전극(35, 36) 사이의 게이트전극(31)과 대응하는 부분은 채널이 된다. 이러한, 소스 및 드레인전극(35, 36), 데이터링크(42) 및 제 2 ESD회로배선(16)은 크롬(Cr) 또는 몰리브덴(Mo)등으로 형성된다.

게이트절연층(32) 상에 보호층(37)이 형성된다. 보호층(37)은 게이트절연층(32)상에 절연물질을 증착한 후 패터닝함으로써 형성된다. 이러한, 보호층(37)은 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기절연물질 또는 아크릴계(acryl)유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유기절연물로 형성된다.

보호층(37) 상에는 드레인접촉홀(44)이 형성된다. 드레인접촉홀(44)이 형성된 보호층(37) 상에 투명전도성물질을 증착한 후 패터닝함으로써 화소전극(40)이 형성된다. 화소전극(40)은 드레인접촉홀(44)을 통해 드레인전극(36)과 전기적으로 접촉된다. 화소전극(40)은 인듐-틴-옥사이드(Indium-Tin-Oxide), 인듐-징크-옥사이드(Indium-Zinc-Oxide) 및 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide) 중 어느 하나로 형성된다.

도 3은 액정표시장치의 게이트패드부 또는 데이터패드부를 나타내는 평면도이다.

도 3을 참조하면, 우선 게이트패드부는 게이트링크들(L1, ... , Ln)을 통해 구동 IC로부터 인가되는 스캐닝신호를 액정패널의 게이트라인들에 전달한다. 이를 위해, 게이트링크들(L1, ... , Ln)은 상대적으로 좁은 간격을 가지는 구동 IC의 패드들과 상대적으로 넓은 간격을 가지는 게이트라인의 패드들을 접속시키기 위하여 그의 위치에 따라 서로 다른 기울기와 서로 다른 길이를 가지게 되는 반면에 동일한 폭 및 두께를 가진다.

이로 인하여, 게이트링크들(L1, ... , Ln)에 걸리는 저항은 그의 길이차에 따라 미세하나마 차이를 가지게 된다. 특히, 게이트링크들(L1, ... , Ln)의 길이가 짧은 중심부와 길이가 긴 에지부 간의 저항차가 크게 나타나게 된다. 이와 같이, 각 게이트링크들(L1, ... , Ln)의 길이에 따른 저항차를 가짐에 따라 게이트라인들 각각에 인가되는 게이트신호의 지연이 발생됨으로써 수평띠와 같은 휘도차이가 발생되는 문제점이 있다.

이러한 각 게이트링크들(L1, ... , Ln)의 신호지연은 저항과 캐패시턴스에 의해 결정된다. 즉, 각 게이트링크들(L1, ... , Ln)은 ESD회로배선(22)과의 중첩면적이 동일하기 때문에 각 게이트링크들(L1, ... , Ln)과 ESD회로배선(22)과의 캐패시턴스(CS1)는 일정하게 유지되는 반면에 각 게이트링크들(L1, ... , Ln) 각각의 배선 길이편차에 따라 라인저항값이 중심부와 에지부에서 차이가 발생하기 때문에 각 게이트링크들(L1, ... , Ln)에서 신호지연이 발생하게 된다.

ESD회로배선(22)에는 도시하지 않은 공통전압발생부 또는 전원공급부로부터 공통전극전압 또는 LCD 입력전원(23)이 인가된다. 또한, ESD회로배선(22)과 공통전극전압 또는 LCD 입력전원(23) 사이에는 정전기로부터 액정패널을 보호하기 위한 ESD회로(21)가 접속된다.

이와 같은 게이트라인의 신호지연으로 인해 아래의 수학식 1과 같이 화소에 인가되는 전압값(ΔVp)이 게이트라인 각각마다 차이를 보이게 된다.

수학식 1에 있어서, 게이트라인에서 신호지연이 발생할 경우에는 Vp(Vgh-Vgl)가 작아지게 되므로 화소에 인가되는 전압값(ΔVp)은 작아지게 된다. 다시 말하여, 각 게이트링크들(L1, ... , Ln)의 길이에 따른 저항차로 인한 신호지연은 도 4에 도시된 바와 같이 각 게이트링크들(L1, ... , Ln)의 중심부(Center)보다 에지부(Edge)에서 심하게 된다.

또한, 각 게이트링크들(L1, ... , Ln)로부터 화소영역에 공급되는 공통전압값(Vcom)은 도 5에 도시된 바와 같이 각 게이트링크들(L1, ... , Ln)의 중심부에서는 정극성전압과 부극성전압의 중앙에 맞추어지게 된다. 이로 인해, 각 게이트링크들(L1, ... , Ln)의 에지부에서의 공통전압값(Vcom)은 도 6에 도시된 바와 같이 각 게이트링크들(L1, ... , Ln)의 중심부보다 높게 된다. 따라서, 화소에 인가되는 전압값(ΔVp)이 작은 각 게이트링크들(L1, ... , Ln)의 에지부에서의 공통전압값(Vcom)의 레벨이 Vcom' 위치로 상승되어야 정극성전압과 부극성전압의 중앙에 맞추어지게 된다. 즉, 각 게이트링크들(L1, ... , Ln)의 에지부에서의공통전압값(Vcom)은 실제 맞춰져야 할 전압보다 낮게 설정되어 각 게이트링크들(L1, ... , Ln)의 에지부와 중심부간에 휘도차이가 발생하게 된다.

한편, 데이터패드부는 데이터링크부를 통해 구동 IC로부터 인가되는 데이터신호를 액정패널의 데이터라인들에 전달한다. 이를 위해, 데이터링크부는 상대적으로 좁은 간격을 가지는 구동 IC의 패드들과 상대적으로 넓은 간격을 가지는 데이터라인의 패드들을 접속시키기 위하여 그의 위치에 따라 서로 다른 기울기와 서로 다른 길이를 가지게 되는 반면에 동일한 폭 및 두께를 가진다.

이에 따라, 구동IC로부터 각 데이터링크들에 균일하게 공급되는 데이터펄스가 감쇠되거나 지연된다. 따라서, 각 데이터링크들의 에지부와 중심부간의 지연편차로 인해 액정패널에 표시되는 화면에서 휘도 차이가 발생하게 된다.

따라서, 본 발명의 목적은 링크부의 길이편차에 의한 저항값편차를 보상할 수 있도록 한 액정표시장치를 제공하는데 있다.

도 1은 종래의 액정표시장치에서 공통전압이 전달되는 과정을 설명하기 위한 도면.

도 2는 도 1에 도시된 A-A'선을 절취한 액정표시장치의 단면을 나타내는 단면도.

도 3은 도 2에 도시된 게이트패드부를 나타내는 평면도.

도 4는 도 2에 도시된 게이트패드부의 신호편차를 나타내는 파형도.

도 5는 도 2에 도시된 게이트패드부의 중심부 게이트링크를 통해 화소전극에 공급되는 화소전압을 나타내는 파형도

도 6은 도 2에 도시된 게이트패드부의 에지부 게이트링크를 통해 화소전극에 공급되는 화소전압을 나타내는 파형도

도 7은 본 발명의 제 1 실시 예에 따른 게이트패드부를 나타내는 평면도.

도 8은 본 발명의 제 2 실시 예에 따른 게이트패드부를 나타내는 평면도.

도 9는 본 발명의 제 3 실시 예에 따른 게이트패드부를 나타내는 평면도.

도 10은 본 발명의 제 4 실시 예에 따른 게이트패드부를 나타내는 평면도.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 하부기판12 : Ag도트

14, 16 : ESD회로배선20 : ITO막

22,39,49,62,72,82,92 : ESD회로배선31 : 게이트전극

32 : 게이트절연층33 : 활성층

34 : 오믹접촉층35 : 소스전극

36 : 드레인전극37 : 보호층

38 : 게이트링크42 : 데이터링크

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 표시영역의 신호배선들과 상기 신호배선에 필요한 신호를 공급하기 위한 패드들을 연결하기 위한 링크들과, 상기 링크들과 교차되며 상기 링크들의 길이편차에 의한 배선저항값차를 보상하도록 상기 링크들과의 중첩면적이 다르게 설정된정전손상(ESD)회로 배선을 구비하는 것을 특징으로 한다.

액정표시장치에서 상기 신호배선은 게이트배선인 것을 특징으로 한다.

액정표시장치에서 상기 신호배선은 데이터배선인 것을 특징으로 한다.

액정표시장치에서 상기 링크들은 서로 다른 선폭을 갖는 것을 특징으로 한다.

본 발명의 실시 예에 따른 액정표시장치는 공통전압이 공급되는 정전손상(ESD)회로 배선과, 표시영역의 신호배선들과 상기 신호배선에 필요한 신호를 공급하기 위한 패드들을 연결하고 상기 정전손상(ESD)회로 배선들과 교차되며 길이편차에 의한 배선저항값차를 보상하기 위하여 상기 정전손상(ESD)회로 배선과의 중첩면적이 다르게 설정된 링크들을 구비하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예의 설명을 통하여 명백하게 드러나게 될 것이다.

도 7 내지 도 10을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 7은 본 발명의 제 1 실시 예에 따른 액정표시장치의 게이트패드부를 나타내는 평면도이다. 도 7을 참조하면, 본 발명의 제 1 실시 예에 따른 액정표시장치는 도시하지 않은 액정패널의 신호배선들과 신호배선에 필요한 신호를 공급하기 위한 도시하지 않은 패드들을 연결하기 위한 게이트링크들(L1, ... , Ln)과, 게이트링크들(L1, ... , Ln) 각각과 교차되며 각 게이트링크들(L1, ... , Ln)의 길이편차에 의한 배선저항값차를 보상하도록 게이트링크들(L1, ... , Ln)과의 중첩면적이 다르게 설정된 ESD회로배선(62)을 구비한다.

ESD회로배선(62)은 박막트랜지터의 게이트전극들과 함께 형성된다. ESD회로배선(62)들과 각 게이트링크들(L1, ... , Ln)은 도시하지 않은 게이트절연층에 의해 절연된 상태에서 교차하게 된다. 이러한, ESD회로배선(62)에는 도시하지 않은 공통전압발생부 또는 전원공급부로부터 공통전극전압 또는 LCD 입력전원(63)이 인가된다. 또한, ESD회로배선(62)과 공통전극전압 또는 LCD 입력전원(63) 사이에는 정전기로부터 액정패널을 보호하기 위한 ESD회로(61)가 접속된다.

각 게이트링크들(L1, ... , Ln)은 도시하지 않은 액정패널의 게이트라인들과 게이트라인들에 필요한 신호를 공급하기 위한 도시하지 않은 패드들을 연결한다. 각 게이트링크들(L1, ... , Ln) 각각은 패드를 통해 도시하지 않은 구동 IC들에 접속된다. 이러한, 게이트링크들(L1, ... , Ln) 각각은 상대적으로 좁은 간격을 가지는 구동 IC의 패드들과 상대적으로 넓은 간격을 가지는 게이트라인의 패드들을 접속시키기 위하여 그의 위치에 따라 서로 다른 기울기와 서로 다른 길이를 가지게 된다.

이로 인하여, 게이트링크들(L1, ... , Ln) 각각에 걸리는 저항은 그의 길이차에 따라 미세하나마 차이를 가지게 된다. 특히, 게이트링크들(L1, ... , Ln)의길이가 짧은 중심부와 길이가 긴 에지부 간의 저항차가 크게 나타나게 된다. 따라서, 구동IC로부터 각 게이트링크들(L1, ... , Ln)에 균일하게 공급되는 게이트펄스가 감쇠되거나 지연된다.

따라서, 각 게이트트링크들(L1, ... , Ln)의 길이편차에 의한 라인저항값을 보상하기 위하여, 각 게이트링크들(L1, ... , Ln)과 ESD회로배선(62)과의 중첩면적은 다르게 설정된다. 즉, ESD회로배선(62)의 선폭은 양 끝단에서 중심부로 점차 증가하게 된다. 이 때, 각 게이트링크들(L1, ... , Ln)의 신호지연은 수학식 2에 나타낸 바와 같은 관계가 있다.

A : 각 게이트링크의 수직 단면적

L : 각 게이트링크의 길이

S : 각 게이트링크와 ESD회로배선의 교차면적

d : 각 게이트링크와 ESD회로배선간 거리

ρ: 비저항

수학식 2를 이용하여 각 게이트링크들(L1, ... , Ln) 중 양 끝단에 배치되는 게이트링크들(L1, Ln)의 신호지연은 수학식 3과 같다.

수학식 2를 이용하여 각 게이트링크들(L1, ... , Ln) 중 중심부에 배치되는 게이트링크들(Ln/2)의 신호지연은 수학식 4와 같다.

이와 같이, ESD회로배선(62)의 선폭을 상술한 수학식 2에 따라 증가시키거나 감소시켜 ESD회로배선(62)과 각 게이트링크들(L1, ... , Ln) 간의 중첩면적을 다르게 설정하여 각 게이트링크들(L1, ... , Ln)의 길이편차에 의한 저항값편차를 동일하게 보상한다. 즉, 서로 다른 길이를 가지는 각 게이트링크들(L1, ... , Ln) 각각의 저항값을 그대로 유지시키고, 각 게이트링크들(L1, ... , Ln)과 ESD회로배선(62)의 중첩면에서의 캐패시턴스값을 변화시키게 된다.

이에 따라, ESD회로배선(62)과 각 게이트링크들(L1, ... , Ln)의 캐패시턴스가 변화되어 각 게이트링크들(L1, ... , Ln)의 길이증가에 따른 저항값의 차이를 보상하여 게이트링크들(L1, ... , Ln) 간의 신호지연을 방지하게 된다. 이러한, 본 발명의 실시 예에 따른 액정표시장치의 게이트패드부와 종래의 게이트패드부의 신호지연을 비교하면 표1과 같다.

	종래의 구조	본 발명의 구조
캐패시턴스	에지부 = 중심부	에지부 < 중심부
저항값	에지부 > 중심부	에지부 > 중심부
신호지연	에지부 > 중심부	에지부 = 중심부

따라서, 본 발명의 제 1 실시 예에 따른 액정표시장치에서는 각 게이트링크들(L1, ... , Ln)에 대한 신호지연의 편차를 최소화함으로써, 구동IC로부터 각 게이트링크들(L1, ... , Ln)에 공급되는 게이트펄스의 감쇠 및 지연없이 균일하게 공급할 수 있다.

한편, 도시하지 않은 데이터패드부에서 각 데이터링크들의 길이편차에 의해 발생되는 저항값편차로 인한 데이터신호의 지연편차를 보상하기 위하여, 상술한 바와 같이 ESD회로배선은 데이터링크들과의 중첩면적이 다르게 형성된다. 즉, 데이터링크들과 교차되게 중첩되는 ESD회로배선의 선폭은 양 끝단에서 중심부로 점진적으로 증가되도록 형성된다. 이에 따라, 각 데이터링크들의 길이차이에 의해 발생되는 저항값편차를 각 데이터링크들과 ESD회로배선과의 캐패시턴스값으로 보상함으로써, 구동IC로부터 각 데이터링크들을 통해 화소셀에 인가되는 데이터펄스의 화소전압값(ΔVp)의 편차를 최소화 할 수 있다.

도 8은 본 발명의 제 2 실시 예에 따른 액정표시장치의 게이트패드부를 나타내는 평면도이다. 도 8을 참조하면, 본 발명의 제 2 실시 예에 따른 액정표시장치는 공통전압원으로부터 공통전압이 공급되는 ESD회로배선(72)과, ESD회로배선(72)과 교차하게 중첩되어 길이편차로 인한 저항값편차를 보상하기 위하여 ESD회로배선(72)과의 중첩면적이 다르게 형성되는 게이트링크들(L1, ... , Ln)을 구비한다.

ESD회로배선(72)은 박막트랜지터의 게이트전극들과 함께 형성된다. ESD회로배선(72)들과 각 게이트링크들(L1, ... , Ln)은 도시하지 않은 게이트절연층에 의해 절연된 상태가 된다. 이러한, ESD회로배선(72)에는 도시하지 않은 공통전압발생부 또는 전원공급부로부터 공통전극전압 또는 LCD 입력전원(73)이 인가된다. 또한, ESD회로배선(72)과 공통전극전압 또는 LCD 입력전원(73) 사이에는 정전기로부터 액정패널을 보호하기 위한 ESD회로(71)가 접속된다.

이로 인하여, 게이트링크들(L1, ... , Ln) 각각에 걸리는 저항은 그의 길이차에 따라 미세하나마 차이를 가지게 된다. 특히, 게이트링크들(L1, ... , Ln)의 길이가 짧은 중심부와 길이가 긴 에지부 간의 저항차가 크게 나타나게 된다. 따라서, 구동IC로부터 각 게이트링크들(L1, ... , Ln)에 균일하게 공급되는 게이트펄스가 감쇠되거나 지연된다.

각 게이트링크들(L1, ... , Ln)의 길이편차로 인한 저항값편차를 보상하기 위하여, ESD회로배선(72)과 각 게이트링크들(L1, ... , Ln)과의 중첩면적은 다르게 형성된다. 즉, 게이트링크들(L1, ... , Ln) 중 양 끝단에 위치하는 게이트링크들(L1, Ln)의 선폭은 게이트링크들(L1, ... , Ln) 중 중심부로 위치하는 게이트링크(Ln/2)의 선폭보다 얇게 된다. 즉, ESD회로배선(72)과 중첩되는 각 게이트링크들(L1, ... , Ln)의 선폭을 상술한 수학식 2에 따라 중심부 게이트링크(Ln/2)로 갈수록 점차적으로 증가시키게 된다.

이에 따라, ESD회로배선(72)과 각 게이트링크들(L1, ... , Ln)의 캐패시턴스가 변화되어 각 게이트링크들(L1, ... , Ln)의 길이증가에 따른 저항값의 차이를 보상하여 게이트링크들(L1, ... , Ln) 각각의 신호지연을 방지하게 된다.

따라서, 본 발명의 제 2 실시 예에 따른 액정표시장치에서는 각 게이트링크들(L1, ... , Ln)의 길이편차로 인한 신호지연의 편차를 최소화함으로써, 구동IC로부터 각 게이트링크들(L1, ... , Ln)에 공급되는 게이트펄스의 감쇠 및 지연없이 균일하게 공급할 수 있다.

한편, 도시하지 않은 각 데이터링크들의 길이편차에 의해 발생되는 저항값편차로 인한 데이터신호의 지연편차를 보상하기 위하여, 상술한 바와 같이 ESD회로배선과 각 데이터링크들과의 중첩면적은 양 끝단에서 중심부에 위치하는 데이터링크로 갈수록 점진적으로 증가되도록 형성된다. 이에 따라, 각 데이터링크들의 길이편차에 의해 발생되는 저항값편차로 인한 데이터신호의 지연편차를 ESD회로배선과의 캐패시턴스값으로 보상함으로써, 구동IC로부터 각 데이터링크들을 통해 화소셀에 인가되는 데이터펄스의 화소전압값(ΔVp)의 편차를 최소화 할 수 있다.

도 9는 본 발명의 제 3 실시 예에 따른 액정표시장치의 게이트패드부를 나타내는 평면도이다. 도 9를 참조하면, 본 발명의 제 3 실시 예에 따른 액정표시장치는 도시하지 않은 액정패널의 신호배선들과 신호배선에 필요한 신호를 공급하기 위한 도시하지 않은 패드들을 연결하고 길이편차에 의한 저항값을 보상하기 위하여 서로 다른 선폭을 가지는 게이트링크들(L1, ... , Ln)과, 게이트링크들(L1, ... , Ln) 각각과 교차되며 각 게이트링크들(L1, ... , Ln)의 길이편차에 의한 배선저항값차를 보상하도록 게이트링크들(L1, ... , Ln)과의 중첩면적이 다르게 설정된 ESD회로배선(82)을 구비한다.

ESD회로배선(82)은 박막트랜지터의 게이트전극들과 함께 형성된다. ESD회로배선(82)들과 각 게이트링크들(L1, ... , Ln)은 도시하지 않은 게이트절연층에 의해 절연된 상태가 된다. 이러한, ESD회로배선(82)에는 도시하지 않은 공통전압발생부 또는 전원공급부로부터 공통전극전압 또는 LCD 입력전원(83)이 인가된다. 또한, ESD회로배선(82)과 공통전극전압 또는 LCD 입력전원(83) 사이에는 정전기로부터 액정패널을 보호하기 위한 ESD회로(81)가 접속된다.

각 게이트링크들(L1, ... , Ln)은 도시하지 않은 액정패널의 신호배선들과 신호배선에 필요한 신호를 공급하기 위한 도시하지 않은 패드들을 연결한다. 각 게이트링크들(L1, ... , Ln)은 도시하지 않은 구동 IC들에 접속된다. 이러한, 게이트링크들(L1, ... , Ln)은 상대적으로 좁은 간격을 가지는 구동 IC의 패드들과 상대적으로 넓은 간격을 가지는 게이트라인의 패드들을 접속시키기 위하여 그의 위치에 따라 서로 다른 기울기와 서로 다른 길이를 가지게 된다.

이로 인하여, 게이트링크들(L1, ... , Ln)에 걸리는 저항은 그의 길이차에따라 미세하나마 차이를 가지게 된다. 특히, 게이트링크들(L1, ... , Ln)의 길이가 짧은 중심부와 길이가 긴 에지부 간의 저항차가 크게 나타나게 된다. 따라서, 구동IC로부터 각 게이트링크들(L1, ... , Ln)에 균일하게 공급되는 게이트펄스가 감쇠되거나 지연된다.

각 게이트링크들(L1, ... , Ln)의 길이편차로 인한 저항값편차를 보상하기 위하여, 각 게이트링크들(L1, ... , Ln) 중 길이가 가장 짧은 중심부 게이트링크(Ln/2)에서 길이가 가장 긴 양 끝단부의 게이트링크(L1, Ln) 쪽으로 갈수록 선폭이 점점 감소하게 된다. 즉, 각 게이트링크들(L1, ... , Ln) 중 길이가 가장 짧은 중심부 게이트링크(Ln/2)의 선폭(W2)은 가장 두껍게 형성되고, 길이가 가장 긴 양 끝단부의 게이트링크(L1, Ln)의 선폭(W1)은 가장 얇게 형성된다. 또한, ESD회로배선(82)과 각 게이트링크들(L1, ... , Ln)과의 중첩면적은 다르게 형성된다. 즉, ESD회로배선(82)의 선폭은 양 끝단에서 중심부로 갈수록 점차 증가하게 된다. 즉, ESD회로배선(82)에서 중심부의 선폭은 가장 두껍게 형성되고, 양 끝단쪽의 선폭은 가장 얇게 형성된다. 이 때, 각 게이트링크들(L1, ... , Ln)이 선폭 및 ESD회로배선(82)의 선폭은 상술한 수학식 2에 따라 설정된다.

이와 같이, 수학식 2에 따라 각 게이트링크들(L1, ... , Ln)의 선폭을 길이에 따라 감소시킴과 아울러 ESD회로배선(82)의 선폭을 증가시키거나 감소시켜 ESD회로배선(82)과 각 게이트링크들(L1, ... , Ln) 간의 중첩면적을 다르게 형성하여 캐패시턴스를 변화시킴으로써 각 게이트링크들(L1, ... , Ln)의 길이편차에 의한 저항값편차를 동일하게 보상한다. 즉, 서로 다른 길이를 가지는 각게이트링크들(L1, ... , Ln)의 선폭을 다르게 설정하여 저항값을 동일하게 변화시킴과 아울러 각 게이트링크들(L1, ... , Ln)과 ESD회로배선(82)의 간의 캐패시턴스값을 변화시키게 된다.

이에 따라, 각 게이트링크들(L1, ... , Ln)의 저항값이 동일하게 변화됨과 아울러 ESD회로배선(82)과 각 게이트링크들(L1, ... , Ln)의 캐패시턴스가 변화되어 각 게이트링크들(L1, ... , Ln)의 길이증가에 따른 저항값의 차이를 보상하여 게이트링크들(L1, ... , Ln) 간의 신호지연을 방지하게 된다. 따라서, 본 발명의 제 3 실시 예에 따른 액정표시장치에서는 각 게이트링크들(L1, ... , Ln)에 대한 신호지연의 편차를 최소화함으로써, 구동IC로부터 각 게이트링크들(L1, ... , Ln)에 공급되는 게이트펄스의 감쇠 및 지연없이 균일하게 공급할 수 있다.

한편, 도시하지 않은 각 데이터링크들의 길이편차로 의해 발생되는 저항값편차로 인한 데이터신호의 지연편차를 보상하기 위하여, 상술한 바와 같이 각 데이터링크들의 선폭은 길이에 따라 증가시키거나 감소시키게 된다. 또한, 각 데이터링트와 중첩되는 ESD회로배선의 선폭은 양 끝단에서 중심부로 점진적으로 증가되도록 형성된다. 이에 따라, 각 데이터링크들의 저항값 및 ESD회로배선과의 캐패시턴스값으로 보상함으로써, 구동IC로부터 각 데이터링크들을 통해 화소셀에 인가되는 데이터펄스의 화소전압값(ΔVp)의 편차를 최소화 할 수 있다.

도 10은 본 발명의 제 4 실시 예에 따른 액정표시장치의 게이트패드부를 나타낸 것이다. 도 10을 참조하면, 본 발명의 제 4 실시 예에 따른 액정표시장치는 공통전압원으로부터 공통전압이 공급되는 ESD회로배선(92)과, ESD회로배선(92)과교차하게 중첩되어 길이편차로 인한 저항값편차를 보상하기 위하여 서로 다른 선폭을 가짐과 아울러 ESD회로배선(92)과의 중첩면적이 다르게 형성되는 게이트링크들(L1, ... , Ln)을 구비한다.

ESD회로배선(92)은 박막트랜지터의 게이트전극들과 함께 형성된다. ESD회로배선(92)들과 각 게이트링크들(L1, ... , Ln)은 도시하지 않은 게이트절연층에 의해 절연된 상태가 된다. 이러한, ESD회로배선(92)에는 도시하지 않은 공통전압발생부 또는 전원공급부로부터 공통전극전압 또는 LCD 입력전원(93)이 인가된다. 또한, ESD회로배선(92)과 공통전극전압 또는 LCD 입력전원(93) 사이에는 정전기로부터 액정패널을 보호하기 위한 ESD회로(91)가 접속된다.

이로 인하여, 게이트링크들(L1, ... , Ln)에 걸리는 저항은 그의 길이차에 따라 미세하나마 차이를 가지게 된다. 특히, 게이트링크들(L1, ... , Ln)의 길이가 짧은 중심부와 길이가 긴 에지부 간의 저항차가 크게 나타나게 된다. 따라서, 구동IC로부터 각 게이트링크들(L1, ... , Ln)에 균일하게 공급되는 게이트펄스가감쇠되거나 지연된다.

각 게이트링크들(L1, ... , Ln)의 길이편차로 인한 저항값편차를 보상하기 위하여, 각 게이트링크들(L1, ... , Ln) 중 길이가 가장 짧은 중심부 게이트링크(Ln/2)에서 길이가 가장 긴 양 끝단부의 게이트링크(L1, Ln) 쪽으로 갈수록 선폭이 점점 감소하게 된다. 즉, 각 게이트링크들(L1, ... , Ln) 중 길이가 가장 짧은 중심부 게이트링크(Ln/2)의 선폭(W2)은 가장 두껍게 형성되고, 길이가 가장 긴 양 끝단부의 게이트링크(L1, Ln)의 선폭(W1)은 가장 얇게 형성된다. 또한, ESD회로배선(92)과 각 게이트링크들(L1, ... , Ln)과의 중첩면적은 양 끝단에서 중심부로 점차 증가하여 다르게 된다. 즉, ESD회로배선(92)과 교차하게 중첨되는 각 게이트링크들(L1, ... , Ln)의 선폭을 상술한 수학식 2에 따라 중심부 게이트링크(Ln/2)로 갈수록 점차적으로 증가시키게 된다.

이에 따라, ESD회로배선(92)과 각 게이트링크들(L1, ... , Ln)의 캐패시턴스가 변화되어 각 게이트링크들(L1, ... , Ln)의 길이증가에 따른 저항값의 차이를 보상하여 게이트링크들(L1, ... , Ln) 각각의 신호지연을 방지하게 된다.

이에 따라, 각 게이트링크들(L1, ... , Ln)의 저항값이 동일하게 변화됨과 아울러 ESD회로배선(92)과 각 게이트링크들(L1, ... , Ln)의 캐패시턴스가 변화되어 각 게이트링크들(L1, ... , Ln)의 길이편차로 인한 저항값편차가 보상됨으로써, 게이트링크들(L1, ... , Ln) 간의 신호지연을 방지하게 된다. 따라서, 본 발명의 제 4 실시 예에 따른 액정표시장치에서는 각 게이트링크들(L1, ... , Ln)에 대한 신호지연의 편차를 최소화함으로써, 구동IC로부터 각 게이트링크들(L1, ... , Ln)에 공급되는 게이트펄스의 감쇠 및 지연없이 균일하게 공급할 수 있다.

한편, 도시하지 않은 각 데이터링크들의 길이편차에 의해 발생되는 저항값편차로 인한 데이터신호의 지연편차를 보상하기 위하여, 상술한 바와 같이 각 데이터링크들의 선폭은 길이에 따라 증가시키거나 감소시키게 된다. 또한, ESD회로배선과 대향하는 각 데이터링트들의 선폭은 양 끝단에서 중심부로 점진적으로 증가되도록 형성된다. 이에 따라, 각 데이터링크들의 저항값 및 ESD회로배선과의 캐패시턴스값으로 보상함으로써, 구동IC로부터 각 데이터링크들을 통해 화소셀에 인가되는 데이터펄스의 화소전압값(ΔVp)의 편차를 최소화 할 수 있다.

상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치는 각 게이트링크들 또는 각 데이터링크들과 교차되게 ESD회로배선과의 중첩면적을 각 게이트링크들 또는 각 데이터링크들의 길이편차로 인한 저항값편차를 보상하도록 다르게 형성함으로써, 구동회로로부터 액정패널에 공급되는 게이트펄스 또는 데이터신호의 지연편차를 최소화하여 균일하게 공급할 수 있다. 따라서, 화면 상에 수평띠와 같은 화면불량이 발생하지 않는다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

표시영역의 신호배선들과 상기 신호배선에 필요한 신호를 공급하기 위한 패드들을 연결하기 위한 링크들과,

상기 링크들과 교차되며 상기 링크들의 길이편차에 의한 배선저항값차를 보상하도록 상기 링크들과의 중첩면적이 다르게 설정된 정전손상(ESD)회로 배선을 구비하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 신호배선은 게이트배선인 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 신호배선은 데이터배선인 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 링크들은 서로 다른 선폭을 갖는 것을 특징으로 하는 액정표시장치.
공통전압이 공급되는 정전손상(ESD)회로 배선과,

표시영역의 신호배선들과 상기 신호배선에 필요한 신호를 공급하기 위한 패드들을 연결하고 상기 정전손상(ESD)회로 배선들과 교차되며 길이편차에 의한 배선저항값차를 보상하기 위하여 상기 정전손상(ESD)회로 배선과의 중첩면적이 다르게 설정된 링크들을 구비하는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 신호배선은 게이트배선인 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 신호배선은 데이터배선인 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 링크들은 서로 다른 선폭을 갖는 것을 특징으로 하는 액정표시장치.