KR200310649Y1 - Dual active protection on redundant trunk boards - Google Patents

Abstract

트렁크 백 보드에 다수개의 트렁크 보드가 실장되어 있는 상태에서 디바이스 프로세서 또는 메인 프로세서에 의해 시스템이 재 시동되거나 초기 시동 되는 경우에 트렁크 보드가 듀얼 액티브되는 것을 방지하도록 하는 것으로, 트렁크 백 보드에 실장되는 각각의 트렁크 보드에 구비되는 타이머수단에는 각기 다른 복수개의 지연시간이 설정되며, 상기 설정되는 각각의 지연시간은 각각의 포트를 통해 먹스에 연결되고 상기 먹스는 시스템이 실장되거나 시동되는 경우 타이머수단으로 부터 인가되는 지연시간을 자신의 트렁크 보드가 실장된 위치에 해당하는 지연시간으로 선택하여 출력시키는 것을 특징으로 한다.When multiple trunk boards are mounted on the trunk back board, the trunk board is prevented from being dual-activated when the system is restarted or initially started by the device processor or the main processor. The timer means provided in the trunk board of the plurality of different delay time is set, each set delay time is connected to the mux through each port and the mux from the timer means when the system is mounted or started It is characterized in that the selected delay time is applied as the delay time corresponding to the position where the trunk board is mounted.

Description

이중화 구조 트렁크 보드의 듀얼 액티브 방지장치Dual active protection on redundant trunk boards

본 고안은 교환기 시스템에서 호스트 시스템과 원격지 가입자 정합장치간에 IPC(Inter Processor Communication)정합을 위하여 이중화 구조로 사용되는 트렁크 보드의 이중화장치에 관한 것으로, 보다 상세하게는 트렁크 백 보드에 다수개의 트렁크 보드가 실장되어 있는 상태에서 디바이스 프로세서(Device Processor) 또는 메인 프로세서(Main Processor)에 의해 시스템이 재 시동되거나 초기 시동 되는 경우에 트렁크 보드가 듀얼 액티브(Dual Active)되는 것을 방지하도록 하는 이중화 구조 트렁크 보드의 듀얼 액티브 방지장치에 관한 것이다.The present invention relates to a redundancy device of a trunk board used as a redundancy structure for IPC (Inter Processor Communication) matching between a host system and a remote subscriber matching device in an exchange system. More specifically, a plurality of trunk boards are provided on a trunk back board. Dual redundant trunk boards that prevent the trunk board from becoming dual active when the system is restarted or initially started by the device processor or main processor in the mounted state. It relates to an active prevention device.

일반적으로 교환기 시스템에서 호스트 시스템과 원격지 가입자 정합장치간에 IPC 정합을 위해서는 첨부된 도 1에서 알 수 있는 바와 같이 트렁크 백 보드(K)에 다수개의 트렁크 보드(A∼H)가 실장되고, 이들 각각의 트렁크 보드(A∼H)들은 디바이스 억세스 버스(DA_BUS)를 통해 상호 연결됨과 동시에 이중화 감시선에 의해 연결되며, 다수개의 드렁크 보드(A∼H)들이 실장되는 드렁크 백 보드(K)는 디바이스 억세스 버스(DA-BUS) 케이블을 통해 디바이스 프로세서(J)에 연결되어 데이터의 송수신을 실행한다.In general, a plurality of trunk boards (A to H) are mounted on a trunk back board (K) as shown in FIG. 1 for IPC matching between a host system and a remote subscriber matching device in an exchange system. The trunk boards A to H are connected to each other through the device access bus DA_BUS and are connected by redundant monitoring lines, and the drunken back board K on which the plurality of drunk boards A to H is mounted is a device access bus. It is connected to the device processor (J) via a (DA-BUS) cable to perform data transmission and reception.

또한, 상기 드렁크 백 보드(K)는 IPC 정합을 위한 케이블을 통해 IPC 처리보드(I)에 연결되어 원격지 가입자 정합장치간의 데이터 송수신 정합을 유지하여 준다.In addition, the drunken back board K is connected to the IPC processing board I through a cable for IPC matching to maintain data transmission and reception matching between remote subscriber matching devices.

상기와 같이 트렁크 백 보드(K)에 실장되는 각각의 트렁크 보드는 첨부된 도 2에서 알 수 있는 바와 같이, 각각의 트렁크 보드가 동일한 구조를 갖고 있으며 이들 각각, 예를들어 트렁크 보드 A와 트렁크 보드 B는 이중화 감시선을 통해 상호 연결되어진다.Each trunk board mounted on the trunk back board K as described above, as shown in the accompanying Figure 2, each trunk board has the same structure, each of them, for example trunk board A and trunk board B is interconnected via redundant monitoring lines.

트렁크 보드 A를 예를들어 그 구성을 살펴보면 다음과 같다.For example, the configuration of the trunk board A is as follows.

IPC 전송 데이터의 정합을 위해 시스템이 시동되는 경우에 트렁크 보드의 상태를 결정하기 위한 지연시간 값을 발생시키는 타이머(1A)와, 상기 타이머(1A)의 출력신호를 일측 단자의 입력으로 한 다음 다른 일측단자에 입력되는 신호와 논리 합 연산하여 그 결과를 출력하는 제1오아 게이트(2A)와, 제1오아 게이트(2A)의 출력신호를 게이트 신호로 하여 게이트 신호에 따라 IPC 데이터 전송 선택부(4A)에서 입력되는 IPC 정합 데이터를 이중화 감시선을 통해 출력하는 출력버퍼(3A)와, 상기 출력버퍼(3A)의 출력단 임의의 노드에 연결되어 출력버퍼(3A)의 신호를 입력으로 하는 입력버퍼(5A)와, 클럭단자(CLK)에 입력되는 클럭 발생부(6A)의 래치 클럭에 따라 데이터 단자(D)에 입력되는 입력 버퍼(5A)의 출력신호를 래치하여 출력단자(Q)를 통해 출력하는 제1래치(7A)와, 클럭단자(CLK)에 입력되는 8KHz의 클럭신호에 따라 데이터 단자(D)에 입력되는 상기 제1오아 게이트(2A)의 출력신호를 래치하여 출력단자(Q)를 통해 출력하는 제2래치(10A)와, 상기 제1래치(7A)와 제2래치(10A)의 출력신호를 각각의 입력으로 하여 배타적 논리합 한 다음 그 결과를 출력하는 익스클루시브 오아 게이트(8A)와, 상기 익스클루시브 오아 게이트(8A)의 출력신호와 IPC 데이터 전송 선택부(4A)의 신호를 논리 곱 연산하여 그에 대한 결과를 상기 제1오아 게이트(2A)의 다른 일측단자에 입력하는 제2오아 게이트(12A)로 구성된다.When the system is started to match the IPC transmission data, a timer 1A for generating a delay value for determining the state of the trunk board, and an output signal of the timer 1A as an input of one terminal and then another An IPC data transfer selection unit according to the gate signal using the first OR gate 2A and the output signal of the first OR gate 2A outputting the logical sum operation with the signal input to one terminal and outputting the result. An output buffer 3A for outputting IPC matched data input from 4A) through a redundant monitoring line, and an input buffer connected to an arbitrary node of an output terminal of the output buffer 3A to receive a signal of the output buffer 3A as an input. 5A and the output signal of the input buffer 5A input to the data terminal D in accordance with the latch clock of the clock generator 6A input to the clock terminal CLK, through the output terminal Q. 1st latch 7A to output, and A second latch 10A for latching an output signal of the first OR gate 2A input to the data terminal D according to a clock signal of 8 KHz input to the terminal CLK and outputting it through the output terminal Q; And an exclusive or gate 8A for outputting the result of the exclusive OR by using the output signals of the first latch 7A and the second latch 10A as inputs, and outputting the result. Comprising a second OR gate 12A for performing a logical multiplication on the output signal of 8A and the signal of the IPC data transmission selector 4A and inputting the result thereof to the other terminal of the first OR gate 2A. do.

전술한 바와 같은 구조를 갖는 트렁크 보드가 백 보드 상에 복수개, 예를들어 드렁크 보드 A와 트렁크 보드 B가 실장된다고 가정하면 트렁크 보드 A에 구비되어 있는 타이머(1A)가 설정된 일정 지연시간 동안 "하이" 상태의 신호를 출력하여 제1오아 게이트(2A)의 일측단자에 입력하게 되면 제1오아 게이트(2A)는 다른 일측단자에 입력되는 신호에 관계없이 "하이" 상태의 신호를 출력하여 출력버퍼(3A)에 게이트 신호로 입력함과 동시에 8KHz의 클럭신호가 클럭단자(CLK)에 입력되는 제2래치(10A)의 데이터 단자(D)에 입력된다.Assuming that a plurality of trunk boards having the structure as described above are mounted on the back board, for example, the trunk board A and the trunk board B, the timer 1A provided in the trunk board A is “high” for a predetermined delay time. When outputting a signal in the "state" and inputting to one terminal of the first ora gate 2A, the first ora gate 2A outputs a signal of "high" state and outputs an output buffer regardless of the signal input to the other terminal. At the same time as the gate signal to 3A, a clock signal of 8 KHz is input to the data terminal D of the second latch 10A which is input to the clock terminal CLK.

이때, 출력버퍼(3A)는 게이트 단자에 입력되는 신호가 "하이" 상태이므로 턴 온되어 IPC 데이터 전송 선택부(4A)의 신호를 패스시켜 "하이" 임피던스 상태로 이중화 감시선으로 출력한다.At this time, the output buffer 3A is turned on because the signal input to the gate terminal is " high ", and passes through the signal of the IPC data transmission selector 4A to be output to the redundant supervisory line in the " high " impedance state.

상기와 같이 출력버퍼(3A)의 턴 온으로 인하여 출력단자가 "하이" 임피던스로 되면 트렁크 백 보드(K)의 이중화 감시선에 연결되어 있는 풀업 저항(R10)에 의해 입력버퍼(5A)에는 "하이" 상태의 신호가 입력되어 완충된 다음 "하이" 상태이 신호를 출력하여 제1래치(7A)의 데이터 단자(D)에 입력한다.As described above, when the output terminal becomes “high” impedance due to the turn-on of the output buffer 3A, the input buffer 5A is connected to the input buffer 5A by the pull-up resistor R10 connected to the redundant monitoring line of the trunk back board K. The "state" signal is input and buffered, and the "high" state outputs the signal and inputs it to the data terminal D of the first latch 7A.

따라서, 제1래치(7A)의 데이터 단자(D)에 입력되는 "하이" 신호는 클럭단자(CLK)에 입력되는 클럭 발생부(6A)의 클럭 신호에 래치된 다음 출력단자(Q)를 통해 익스클루시브 오아 게이트(8A)의 일측단자에 입력한다.Therefore, the "high" signal input to the data terminal D of the first latch 7A is latched to the clock signal of the clock generator 6A input to the clock terminal CLK and then through the output terminal Q. It is input to one terminal of the exclusive or gate 8A.

이때, 제2래치(10A)는 클럭단자(CLK)에 입력되는 8KHz의 클럭신호에 따라 데이터 단자(D)에 입력되는 제1오아 게이트(2A)의 "하이" 상태 신호를 래치한 다음 출력단자(Q)를 통해 상기 익스클루시브 오아 게이트(8A)의 다른 일측단자에 입력하므로, 상기 익스클루시브 오아 게이트(8A)는 양측 단자에서 입력되는 "하이" 상태의 신호를 배타적 논리합하여 "로우" 상태의 신호를 제2오아 게이트(12A)의 일측단자에 인가한다.At this time, the second latch 10A latches the " high " state signal of the first OR gate 2A input to the data terminal D according to the 8 KHz clock signal inputted to the clock terminal CLK and then outputs the output terminal. (Q) is input to the other terminal of the exclusive ora gate 8A, so the exclusive ora gate 8A is exclusively ORed with the signal of the "high" state input from both terminals to "low". The state signal is applied to one terminal of the second OR gate 12A.

따라서, 제2오아 게이트(12A)는 다른 일측단자에 인가되는 IPC 데이터 전송 선택부(4A)의 신호와 논리합 연산한 다음 그에 대한 신호를 상기 제1오아 게이트(2A)의 다른 일측단자에 인가한다.Accordingly, the second OR gate 12A performs an OR operation with the signal of the IPC data transmission selector 4A applied to the other terminal, and then applies the signal thereof to the other terminal of the first OR gate 2A. .

상기한 바와 같이 동작되는 트렁크 보드 A는 백 보드(K)상에 실장된 이후 대략 1msec로 동작되는 타이머(1A)가 일정시간의 지연후 출력신호를 "하이" 에서 "로우"로 천이되기 이전까지는 제1오아 게이트(2A)가 "하이" 상태를 출력하여 출력버퍼(3A)를 "하이" 임피던스 상태를 유지하고 있지만 상기 타이머(1A)가 "하이" 상태에서 "로우" 상태로 천이된 경우에는 상기 제1오아 게이트(2A)의 다른 일측단자의 입력신호인 제2오아 게이트(12A)의 신호에 의해 출력버퍼(3A)의 출력단 상태가 결정되는데, 상기에서 타이머(1A)의 지연시간 이전에 익스클루시브 오아 게이트(8A)의 출력이 "로우" 상태를 유지하고 있으므로, 제2오아 게이트(12A)의 출력은 IPC 데이터 전송 선택부(4A)에서 인가되는 신호에 따라 "하이" 또는 "로우"가 결정된다.The trunk board A operated as described above is mounted on the back board K until the timer 1A operated at approximately 1 msec until the output signal transitions from "high" to "low" after a predetermined time delay. When the first OR gate 2A outputs a "high" state and the output buffer 3A maintains the "high" impedance state, but the timer 1A transitions from the "high" state to the "low" state, The output terminal state of the output buffer 3A is determined by the signal of the second OR gate 12A, which is an input signal of the other side terminal of the first OR gate 2A, and before the delay time of the timer 1A, Since the output of the exclusive oar gate 8A remains in the "low" state, the output of the second oar gate 12A is "high" or "low" depending on the signal applied from the IPC data transfer selection section 4A. Is determined.

즉, 타이머(1A)의 지연시간 이후 "하이" 에서 "로우"로 천이되자 마다 출력버퍼(3A)는 IPC 데이터 전송 선택부(4A)의 신호를 그대로 출력하여 신호의 레벨이 "로우" 인 상태에서는 IPC 데이터가 전송되어 이중화 상태에서 액티브로 동작되고, "하이" 인 상태에서는 "하이" 임피던스를 출력한다.That is, whenever the transition from "high" to "low" after the delay time of the timer 1A, the output buffer 3A outputs the signal of the IPC data transmission selector 4A as it is, and the signal level is "low". IPC data is transmitted and operated in a redundant state, and outputs a "high" impedance in a "high" state.

상기와 같이 트렁크 보드 A가 한번 액티브 상태로 진입하게 되면 익스클루시브 오아 게이트(8A)는 제1,제2래치(7A,10A)에 의해 계속적으로 "로우" 상태를 유지하므로 한번 액티브(Active) 상태로 진입하면 스탠바이(Stand-by) 상태로 천이되지 않는다.As described above, when the trunk board A enters the active state once, the exclusive ora gate 8A is continuously maintained in the "low" state by the first and second latches 7A and 10A. Entering a state does not cause a transition to a stand-by state.

상기와 같이 트렁크 보드 A가 액티브로 안정적인 동작이 유지되는 상태에서 트렁크 보드 B를 실장하게 되면 트렁크 보드 B 내에 구비되어 있는 타이머(1B)는 "하이" 상태의 신호를 출력하여 제1오아 게이트(2B)의 일측단자에 입력하므로 제1오아 게이트(2B)가 "하이" 상태를 출력하게 된다.When the trunk board B is mounted while the trunk board A maintains the active and stable operation as described above, the timer 1B provided in the trunk board B outputs a signal of the “high” state to output the first OR gate 2B. The first OR gate 2B outputs a "high" state because the input signal is input to one terminal of.

따라서, 출력버퍼(3B)는 "하이" 임피던스 상태를 유지하게 되며, 이는 타이머(1B)의 출력이 "하이" 에서 "로우"로 천이되기 이전까지 유지되므로, 트렁크 보드 A의 출력버퍼(3A)의 출력신호와 트렁크 보드 B의 출력버퍼(3B)의 출력신호는 충돌이 발생하지 않게 된다.Therefore, the output buffer 3B is maintained in the "high" impedance state, which is maintained until the output of the timer 1B transitions from "high" to "low", so that the output buffer 3A of trunk board A The output signal of and the output signal of the output buffer 3B of the trunk board B does not cause a collision.

또한, 트렁크 보드 B가 실장된 이후 타이머(1B)의 "하이" 신호가 유지되는 일정 지연시간 동안 익스클루시브 오아 게이트(8B)의 출력은 트렁크 백보드 이중화 감시선을 통해 인가되는 출력버퍼(3A)의 신호를 클럭 발생부(6B)의 클럭에 따라 제1래치(7B)에서 출력되는 "로우" 신호와 8KHz의 클럭에 따라 제2래치(10B)에서 래치된 제1오아 게이트(2B)의 "하이"신호에 의하여 "하이" 상태를 유지한다.In addition, the output of the exclusive ora gate 8B is output through the trunk back board redundancy supervision line during a predetermined delay time during which the "high" signal of the timer 1B is maintained after the trunk board B is mounted. Signal from the first latch 7B according to the clock of the clock generator 6B and " low " of the first OR gate 2B latched from the second latch 10B according to the clock of 8 kHz. A high state is maintained by the high signal.

상기와 같이 익스클루시브 오아 게이트(8B)가 "하이" 상태를 유지하는 상태에서 타이머(1B)가 설정된 시간이 경과하여 "로우"의 신호를 출력하는 경우 이미 익스클루시브 오아 게이트(8B)의 출력이 "하이" 상태를 유지하고 있으므로, 제2오아 게이트(12B)의 출력이 "하이" 상태를 유지한다.As described above, when the timer 1B is outputting a signal of "low" while the exclusive ora gate 8B maintains the "high" state, the signal of the exclusive ora gate 8B is already present. Since the output remains in the "high" state, the output of the second OR gate 12B remains in the "high" state.

따라서, 제1오아 게이트(2B)의 출력이 "하이" 를 유지하므로 출력버퍼(3B)의 출력단자는 "하이" 임피던스 상태를 유지한다.Therefore, since the output of the first OR gate 2B maintains "high", the output terminal of the output buffer 3B maintains the "high" impedance state.

즉, 이미 실장되어 있는 트렁크 보드 A가 이중화 액티브 상태를 유지하는 도중에 임의의 다른 트렁크 보드가 실장되더라도, 나중에 실장되는 트렁크 보드는 기 실장되어 액티브 상태로 동작되는 트렁크 보드 A에 영향을 주지 않고 스탠바이 상태로 대기한다.That is, even if any other trunk board is mounted while trunk board A, which is already mounted, is in a redundant active state, the trunk board that is mounted later is in a standby state without affecting the trunk board A which is mounted and operated in an active state. Wait with.

그러나, 트렁크 백 보드(K)상에 복수개의 트렁크 보드(A∼H)가 실장되어 있는 상태에서 디바이스 프로세서의 다운이나 전원의 다운 및 기타의 이유에 의해 다운 된 전체 트렁크 보드를 동시에 재 시동하게 되면 트렁크 백 보드(K)상에 실장되어 있는 모든 트렁크 보드(A∼H)가 초기화되는데, 이때 첫번째 트렁크 보드 A는 타이머의 출력이 "로우" 상태로 천이되기까지의 지연시간 동안 출력버퍼의 신호를 "하이" 임피던스로 만들어 스탠바이 상태를 유지한다.However, when a plurality of trunk boards (A to H) are mounted on the trunk back board (K), when all trunk boards which are down due to the down of the device processor or the power supply down or other reasons are restarted at the same time, All trunk boards A to H mounted on the trunk back board K are initialized, with the first trunk board A signaling the output buffer for a delay before the timer output transitions to the "low" state. Make it "high" impedance to maintain the standby state.

상기와 같이 첫번재 트렁크 보드 A가 스탠바이 상태를 유지하는 동안 IPC 전송 데이터가 그대로 출력한다.As described above, while the first trunk board A is in the standby state, the IPC transmission data is output as it is.

또한, 트렁크 보드 B의 경우도 첫번째 트렁크 보드 A에서 사용되고 있는 타이머와 동일한 타이머를 사용하고 있으므로, 트렁크 보드 B가 스탠바이 상태를 유지하고 있는 동안 IPC 전송 데이터가 그대로 출력되어지므로, 드렁크 백 보드에 실장되어 있는 각각의 트렁크 보드는 동시에 액티브 상태로 동작되어 진다.In addition, the trunk board B uses the same timer as the timer used in the first trunk board A, so that the IPC transmission data is output as it is while the trunk board B is in a standby state. Each trunk board in the system is active at the same time.

따라서, 각각의 트렁크 보드에서 출력되는 IPC 전송 데이터의 충돌로 인하여 IPC 전송 데이터에 손상이 발생하게 되는 문제점이 있었다.Therefore, there is a problem that damage occurs to the IPC transmission data due to the collision of IPC transmission data output from each trunk board.

본 고안은 전술한 바와 같은 제반적인 문제점을 감안하여 고안한 것으로, 그 목적은 트렁크 백 보드에 실장되는 각 트렁크 보드 내 타이머의 지연시간을 각각 다르게 설정하여 디바이스 프로세서나 메인 프로세서의 다운으로 인하여 전체의 트렁크 보드가 재시동되거나 초기 시동되는 경우 각 트렁크 보드 내의 타이머가 서로 다른 지연시간을 유지하도록 함으로써 트렁크 백 보드에 실장되는 각 트렁크 보드가 듀얼 액티브되는 것을 방지하여 출력 버퍼를 통해 출력되는 IPC 전송 데이터가 충돌되는 것을 배제시키도록 한 것이다.The present invention has been devised in view of the above-mentioned general problems, and its purpose is to set the delay time of the timer in each trunk board mounted on the trunk back board differently so that the whole of the device processor or the main processor is down. When the trunk board is restarted or initially started, the timers in each trunk board maintain different delays, preventing each trunk board mounted on the trunk back board from becoming dual active, resulting in conflicting IPC transmission data output through the output buffer. It is to be excluded.

도 1은 IPC 정합을 위해 복수개의 트렁크 보드가 실장된 상태를 보이는 일반적인 연결 구조도이고,1 is a general connection structure showing a state in which a plurality of trunk board is mounted for IPC matching,

도 2는 종래 이중화 구조 트렁크 보드의 상세 구성 블록도이며,Figure 2 is a detailed block diagram of a conventional redundant trunk board,

도 3은 종래의 이중화 구조 트렁크 보드에서의 래치 클럭 타이밍도이며,3 is a latch clock timing diagram of a conventional redundant trunk board.

도 4는 본 고안에 따른 이중화 구조 트렁크 보드의 듀얼 액티브 방지장치에 대한 구성 블록도이다.4 is a block diagram illustrating a dual active prevention device of a redundant trunk board according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100A,100B : 타이머 1A,1B : 먹스100A, 100B: timer 1A, 1B: mux

2A,2B : 제1오아 게이트 3A,3B : 출력버퍼2A, 2B: 1st OR gate 3A, 3B: output buffer

7A,7B : 제1래치 10A,10B : 제2래치7A, 7B: First latch 10A, 10B: Second latch

8A,8B : 익스클루시브 오아 게이트8A, 8B: Exclusive Oa Gate

상기한 바와 같은 목적을 달성하기 위한 고안은 트렁크 백 보드에 실장되며, 이중화 감시선에 의해 연결되는 이중화 구조의 트렁크 보드에 있어서, 시스템이 시동되는 경우에 트렁크 보드의 상태를 결정하기 위한 지연시간 값을 발생시키는 타이머수단과, 상기 타이머의 출력신호와 다른 일측단자의 신호를 논리 합 연산하는 제1연산수단과, 상기 제1연산수단에서 인가되는 게이트 신호에 따라 IPC 정합 데이터의 출력여부를 선택하는 출력버퍼와, 상기 출력버퍼의 출력단 임의의 노드에 연결되어 출력버퍼의 신호를 입력으로 하는 입력버퍼와, 클럭단자(CLK)에 입력되는 래치 클럭에 따라 상기 입력버퍼의 신호를 래치하는 제1래치와, 클럭단자(CLK)에 입력되는 8KHz의 클럭신호에 따라 상기 제1연산수단의 신호를 래치하는 제2래치와, 상기 제1, 제2래치의 출력신호를 배타적 논리합 하는 제2연산수단과, 상기 제2연산수단의 신호와 IPC 전송 데이터를 논리 곱 연산하는 제3연산수단을 포함하되,In order to achieve the above object, the invention is mounted on a trunk back board, in a redundant trunk board connected by a redundant monitoring line, a delay time value for determining the status of the trunk board when the system is started up Timer means for generating a signal, First operation means for performing a logical sum operation of the output signal of the timer and the signal of one terminal, and Selecting whether to output the IPC matching data according to the gate signal applied from the first operation means An output buffer, an input buffer connected to an arbitrary node of an output terminal of the output buffer and inputting a signal of the output buffer, and a first latch for latching a signal of the input buffer according to a latch clock input to a clock terminal CLK. And a second latch for latching a signal of the first computing means in accordance with a clock signal of 8 KHz input to the clock terminal CLK, and outputting of the first and second latches. And second computing means for exclusively ORing the output signals, and third computing means for logically multiplying the signal of the second computing means with the IPC transmission data.

상기 트렁크 백 보드에 실장되는 각각의 트렁크 보드에 구비되는 타이머수단에는 각기 다른 복수개의 지연시간이 설정되며, 상기 설정되는 각각의 지연시간은 각각의 포트를 통해 먹스에 연결되며, 상기 먹스는 시스템이 실장되거나 시동되는 경우 타이머수단으로 부터 인가되는 지연시간을 자신의 트렁크 보드가 실장된 위치에 해당하는 지연시간으로 선택하여 출력시키는 것을 특징으로 한다.The timer means provided in each trunk board mounted on the trunk back board is set a plurality of different delay time, each set delay time is connected to the mux through each port, the mux system is In case of mounting or starting, the delay time applied from the timer means is selected and output as the delay time corresponding to the position where the trunk board is mounted.

이하, 첨부된 도면을 참조하여 본 고안의 바람직한 일 실시예를 상세시 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention as follows.

본 고안에 따른 이중화 구조 트렁크 보드의 듀얼 액티브 방지장치는 전술한 바와 같이 트렁크 백 보드 상에 실장되어 이중화 감시선에 의해 연결되며 각각의 트렁크 보드는 동일한 구조를 갖으므로 트렁크 보드 A를 대표로 하여 그 구조를 설명하면 다음과 같다.The dual active prevention device of the redundant trunk board according to the present invention is mounted on the trunk back board as described above and connected by a redundant monitoring line, and since each trunk board has the same structure, The structure is as follows.

도 4에서 알 수 있는 본 고안에 따른 트렁크 보드 A는 타이머(100A)와, 먹스(1A), 제1오아 게이트(2A), 출력버퍼(3A), IPC 데이터 전송 선택부(4A), 입력버퍼(5A), 제1래치(7A), 익스클루시브 오아 게이트(8A), 제2오아 게이트(12A), 제2래치(10A) 및 클럭신호 발생부(6A)로 이루어지는데, 타이머(100A)는 시스템의 시동시 트렁크 보드의 상태를 설정하기 위하여 지연시간을 발생하며, 트렁크 백 보드상에 실장되는 트렁크 보드의 갯수에 따라 복수개의 지연시간이 설정된다.Trunk board A according to the present invention can be seen in Figure 4 is a timer (100A), mux (1A), the first ora gate (2A), output buffer (3A), IPC data transmission selector (4A), input buffer 5A, a first latch 7A, an exclusive ora gate 8A, a second ora gate 12A, a second latch 10A, and a clock signal generator 6A, which includes a timer 100A. Delay time is set to set the state of the trunk board at system startup, and a plurality of delay times are set according to the number of trunk boards mounted on the trunk back board.

상기에서 타이머(100A)에 설정되는 복수개의 지연시간이 일 예를들어 8개 설정되는 경우 1msec 내지 8msec로 설정된다.When the plurality of delay times set in the timer 100A are set to eight, for example, 1 msec to 8 msec.

먹스(1A)는 상기 타이머(100A)에 설정되는 갯수 만큼의 포트로 연결되며, 시스템의 시동시 각 트렁크 보드의 순위에 따라 설정된 지연시간에서 임의의 지연 시간을 선택하여 해당하는 트렁크 보드의 초기화를 실행한다.The mux 1A is connected to the number of ports set in the timer 100A, and selects a random delay time from the set delay time according to the priority of each trunk board at system startup to initialize the corresponding trunk board. Run

제1오아 게이트(2A)는 상기 먹스(1A)에서 선택되어 일측단자로 입력되는 임의의 지연시간 정보와 다른 일측단자로 입력되는 신호를 논리 합 연산하여 그 결과를 3상 버퍼로 이루어지는 출력버퍼(5A)의 게이트 단자에 입력함과 동시에 제2래치(10A)에 데이터 신호로 입력한다.The first OR gate 2A is a logical sum operation of a random delay time information selected from the MUX 1A and input to one terminal and a signal input to the other terminal, and the result is an output buffer including a three-phase buffer ( Input to the gate terminal of 5A) and input to the second latch 10A as a data signal.

출력버퍼(3A)는 게이트 단자에 입력되는 신호에 따라 온/오프 되어 입력단에 인가되는 IPC 정합을 위한 데이터의 출력여부를 결정한다.The output buffer 3A is turned on / off according to the signal input to the gate terminal to determine whether to output data for IPC matching applied to the input terminal.

제2래치(10A)는 상기 제1오아 게이트(2A)의 출력단과 데이터 단자(D)가 연결되어 클럭 발생부(6A)에서 인가되는 소정 주기의 클럭 신호에 따라 상기 제1오아 게이트(2A)의 출력신호를 래치하여 해당하는 신호를 익스클루시브 오아 게이트(8A)의 일측단자에 입력한다.The second latch 10A is connected to an output terminal of the first ora gate 2A and the data terminal D, and according to a clock signal of a predetermined period applied from the clock generator 6A, the first or second gate 2A. The output signal is latched and the corresponding signal is input to one terminal of the exclusive OR gate 8A.

입력버퍼(5A)는 상기 출력버퍼(3A)의 출력단 임의의 노드에 연결되어 출력버퍼(3A)의 신호를 입력으로 하며, 상기 출력버퍼(3A)의 출력단이 하이 임피던스로 형성되는 경우 풀업 저항(R10)에 의해 하이 임피던스가 패스되어 제1래치(7A)에 데이터 신호로 입력한다.The input buffer 5A is connected to any node of the output terminal of the output buffer 3A to input the signal of the output buffer 3A, and when the output terminal of the output buffer 3A is formed with high impedance, the pull-up resistor ( The high impedance is passed by R10) and input to the first latch 7A as a data signal.

제1래치(7A)는 클럭단자(CLK)에 입력되는 클럭 발생부(6A)의 래치 클럭에 따라 데이터 단자(D)에 입력되는 입력 버퍼(5A)의 출력신호를 래치한 다음 출력단자(Q)를 통해 상기 익스클루시브 오아 게이트(8A)의 다른 일측단에 인가한다.The first latch 7A latches the output signal of the input buffer 5A input to the data terminal D according to the latch clock of the clock generator 6A input to the clock terminal CLK and then outputs the output terminal Q. Is applied to the other end of the exclusive ora gate 8A.

익스클루시브 오아 게이트(8A)는 상기 제1래치(7A)와 제2래치(10A)에서 인가되는 신호를 배타적 논리합 한 다음 그 결과를 IPC 전송 데이터가 일측단자에 인가되는 제2오아 게이트(12A)의 다른 일측단자에 인가한다.Exclusive OR gate 8A exclusively ORs the signals applied from the first latch 7A and the second latch 10A and then results in a second OR gate 12A in which IPC transmission data is applied to one terminal. Is applied to the other terminal of).

또한, 트렁크 보드 B의 구조 역시 트렁크 보드 A와 동일하므로 설명은 생략한다.In addition, since the structure of the trunk board B is also the same as the trunk board A, description thereof is omitted.

전술한 바와 같은 구성으로 이루어지며, 트렁크 백 보드에 복수개의 트렁크 보드가 실장되는 이중화 구조의 정합장치에서의 동작은 다음과 같이 실행된다.The configuration as described above, the operation in the matching device of the redundant structure in which a plurality of trunk boards are mounted on the trunk back board is performed as follows.

트렁크 백 보드에 각각의 트렁크 보드를 실장하게 되면 이중화 감시선에 의해 각각의 트렁크 보드가 연결되는데, 트렁크 보드를 실장하는 경우에 실장되는 트렁크 보드의 상태는 다음과 같다.When each trunk board is mounted on the trunk back board, each trunk board is connected by a redundant monitoring line. When the trunk board is mounted, the status of the trunk board to be mounted is as follows.

먼저, 트렁크 보드를 초기 실장하는 경우에 있어서, 예를들어 트렁크 보드 A와 트렁크 보드 B가 실장된다고 가정하면, 트렁크 백 보드에 트렁크 보드 A가 실장되면 타이머(100A)는 자신에게 할당된 복수개의 지연시간을 출력하여 할당된 지연시간에 대응되게 할당된 포트를 통해 먹스(1A)측에 인가한다.First, in the case of initially mounting a trunk board, for example, assuming that trunk board A and trunk board B are mounted, when the trunk board A is mounted on the trunk back board, the timer 100A may assign a plurality of delays assigned to itself. The time is output and applied to the mux 1A side through the assigned port corresponding to the assigned delay time.

이때, 먹스(1A)는 타이머(100A)로 부터 할당된 포트를 통해 인가되는 지연시간중에서 트렁크 보드 A가 실장되는 위치에 따라 임의의 지연시간을 선택하여 "하이" 상태의 신호를 제1오아 게이트(2A)의 일측단자에 입력한다.At this time, the mux 1A selects an arbitrary delay time according to the position where the trunk board A is mounted among the delay time applied through the port allocated from the timer 100A, and sends a signal of the “high” state to the first OR gate. Input it to one terminal of (2A).

따라서, 제1오아 게이트(2A)는 다른 일측단자에 인가되는 신호에 관계없이 "하이" 상태의 신호를 출력하여 3상 버퍼로 이루어지는 출력버퍼(3A)의 게이트 단자에 입력함과 동시에 제2래치(10A)에 데이터 신호로 입력하므로, 출력버퍼(3A)는 턴온되어 출력IPC 전송 데이터를 패스시키므로 출력단이 "하이" 임피던스 상태로 된다.Therefore, the first OR gate 2A outputs a signal of the "high" state irrespective of the signal applied to the other terminal, inputs it to the gate terminal of the output buffer 3A consisting of the three-phase buffer, and at the same time, the second latch. Input to 10A as a data signal, the output buffer 3A is turned on to pass the output IPC transmission data so that the output stage is in a "high" impedance state.

이때, 트렁크 백 보드의 이중화 감시선에 연결되어 있는 풀업 저항(R10)에 의하여 입력버퍼(5A)의 입력단에 걸리는 전압이 "하이"상태가 되므로 입력버퍼(5A)를 패스한 신호가 소정 주기의 발진 클럭이 클럭단자(CLK)에 입력되는 제1래치(7A)의 데이터 단자에 입력된다.At this time, the voltage applied to the input terminal of the input buffer 5A becomes "high" by the pull-up resistor R10 connected to the redundant monitoring line of the trunk back board, so that the signal passing the input buffer 5A is in a predetermined cycle. The oscillation clock is input to the data terminal of the first latch 7A which is input to the clock terminal CLK.

제1래치(7A)는 입력되는 데이터 신호를 클럭신호의 따라 래치한 다음 그에 대한 결과를 익스클루시브 오아 게이트(8A)의 일측단자에 입력하므로, 상기 익스클루시브 오아 게이트(8A)는 상기 제2래치(10A)에서 입력되는 신호와 제1래치(7A)에서 입력되는 신호를 배타적 논리합 연산한 다음 그에 대한 결과를 제2오아 게이트(12A)의 일측단자에 입력한다.Since the first latch 7A latches the input data signal according to the clock signal and then inputs a result thereof to one terminal of the exclusive ora gate 8A, the exclusive ora gate 8A is the first signal. An exclusive OR operation is performed on the signal input from the second latch 10A and the signal input from the first latch 7A, and the result thereof is input to one terminal of the second ora gate 12A.

이때, 익스클루시브 오아 게이트(8A)에는 타이머(10A)에서 출력된 "하이" 상태의 신호가 설정된 지연시간, 일예를 들어 1msec가 경과하기 이전에 제1래치(7A)를 통해 "하이" 상태의 신호가 입력되고, 제2래치(10A)를 통해 "하이" 상태의 신호가 입력되므로 출력되는 신호는 "로우"로 유지되어 제2오아 게이트(12A)의 일측단자에 입력되어지므로 제2오아 게이트(12A)의 출력은 IPC 전송 데이터 선택부(4A)의 IPC_A의 신호에 의해 "하이" 또는 "로우" 가 결정된다.At this time, the exclusive ora gate 8A has a "high" state through a first latch 7A before a delay time for which the "high" state signal output from the timer 10A is set, for example, 1 msec has elapsed. Signal is inputted, and the signal of the "high" state is input through the second latch 10A, so the output signal is maintained as "low" and is input to one terminal of the second ore gate 12A. The output of the gate 12A is determined to be "high" or "low" by the signal of IPC_A of the IPC transmission data selector 4A.

즉, 트렁크 백 보드 상에 실장되는 트렁크 보드 A의 위치에 따라 먹스(1A)에 의해 선택되는 타이머(100A)의 지연시간 이후 먹스(1A)에서 출력되는 신호가 "로우"로 되면 출력버퍼(3A)는 IPC 전송 데이터 선택부(4A)의 신호가 그대로 패스되어 IPC 전송 데이터가 "로우" 인 상태에서 IPC 전송 데이터가 그대로 출력되어 이중화 상태에서 액티브로 동작하고, IPC 전송 데이터가 "하이" 인 상태에서는 "하이" 임피던스를 출력한다.That is, if the signal output from the mux 1A becomes "low" after the delay time of the timer 100A selected by the mux 1A according to the position of the trunk board A mounted on the trunk back board, the output buffer 3A. ) Is the IPC transmission data selection unit 4A is passed as it is, IPC transmission data is output as it is, while the IPC transmission data is "low" and is active in a redundant state, the IPC transmission data is "high" state Outputs a "high" impedance.

상기와 같이 트렁크 보드 A가 액티브 상태로 진입하면 익스클루시브 오아 게이트(8A)는 연속적으로 "로우" 상태를 유지한다.As described above, when the trunk board A enters the active state, the exclusive or gate 8A is continuously maintained in the "low" state.

따라서, 트렁크 보드 A가 액티브로 진입하면 스탠바이 상태로 전환되지 않게 된다.Therefore, when the trunk board A enters the active state, it is not switched to the standby state.

상기와 같이 실장된 트렁크 보드 A가 액티브 상태로 안정적인 동작을 유지하는 도중에 트렁크 보드 B를 실장하게 되면 먹스(1B)는 트렁크 보드 B가 실장되는 위치에 따라 타이머(100B)의 지연시간을 선택하므로, 먹스(1B)가 선택한 지연시간이 "하이" 에서 "로우"로 천이되기 전까지는 출력버퍼(3B)는 "하이" 임피던스를 유지한다.When the trunk board B is mounted while the trunk board A mounted as described above maintains a stable operation in an active state, the mux 1B selects a delay time of the timer 100B according to the position where the trunk board B is mounted. The output buffer 3B maintains the "high" impedance until the delay time selected by the mux 1B transitions from "high" to "low".

따라서, 트렁크 보드 A의 출력버퍼(3A)에서 출력되어 이중화 감시선을 통해 인가되는 신호와 트렁크 보드 B의 출력버퍼(3B)에서 출력되는 신호는 충돌이 발생하지 않게 된다.Therefore, the signal output from the output buffer 3A of the trunk board A and applied through the redundant monitoring line and the signal output from the output buffer 3B of the trunk board B do not cause a collision.

한편 트렁크 보드 B의 실장 이후 실장되는 위치에 따라 먹스(1B)에 의해 선택된 타이머(100B)의 지연시간이 유지되는 상태에서는 트렁크 보드 A의 출력버퍼(3A)의 "로우" 출력신호가 이중화 감시선을 통해 입력버퍼(5B)를 패스하여 제1래치(7B)에 데이터 신호로 입력되므로, 제1래치(7B)는 "로우" 상태를 래치하여 익스클루시브 오아 게이트(8B)의 일측단자에 입력하고, 먹스(1B)로 선택된 "하이" 신호가 제2래치(10B)에 래치되어 상기 익스클루시브 오아 게이트(8B)의 다른 일측단자에 입력되므로 상기 일스클루시브 오아 게이트(8B)의 출력은 "하이" 상태로 되어 제2오아 게이트(12B)의 일측단자에 입력된다.On the other hand, when the delay time of the timer 100B selected by the mux 1B is maintained according to the mounting position of the trunk board B, the "low" output signal of the output buffer 3A of the trunk board A is duplicated. Since the input buffer 5B is passed through to be input as a data signal to the first latch 7B, the first latch 7B latches the "low" state to be input to one terminal of the exclusive ora gate 8B. In addition, since the "high" signal selected by the mux 1B is latched by the second latch 10B and input to the other terminal of the exclusive ora gate 8B, the output of the exclusive ora gate 8B is It enters a "high" state and is input to one terminal of the second OR gate 12B.

상기에서 트렁크 보드 B가 실장되는 위치에 따라 먹스(11B)에서 선택된 지연시간이 경과하기 이전에 상기 익스클루시브 오아 게이트(8B)가 "하이" 상태를 유지하게 되므로 제2오아 게이트(12B)의 출력이 "하이" 로 되어 출력버퍼(3B)의 출력단자는 "하이" 임피던스를 유지하게 된다.According to the position where the trunk board B is mounted, the exclusive ora gate 8B remains “high” before the delay time selected by the mux 11B elapses, so that the second ora gate 12B The output becomes "high" and the output terminal of the output buffer 3B maintains the "high" impedance.

이는 트렁크 보드 A가 실장되어 액티브로 들어간 상태에서 임의의 다른 트렁크 보드가 실장되어도 나중에 실장되는 트렁크 보드는 기 실장되어 액티브로 동작되는 트렁크 보드에 영향을 미치지 않고 스탠바이 상태를 유지하므로 듀얼 액티브 현상이 발생하지 않는다.This occurs because trunk board A, which is mounted and moved to the active state, and any other trunk board is mounted, maintains the standby state without affecting the trunk board that is mounted and operated in the future. I never do that.

또한, 도 1에서 알 수 있는 바와 같이 트렁크 백 보드(K) 상에 복수개의 트렁크 보드(A∼H)가 각각 실장되어 있는 상태에서 디바이스 프로세서(J)가 재 시동하는 경우 디바이스 프로세서(J)는 디바이스 콘트롤 버스를 통해 트렁크 백 보드(K)에 실장되어 있는 각각의 트렁크 보드(A∼H)에 순차적인 리셋 명령을 전달하면 리셋 명령을 수신한 각각의 트렁크 보드(A∼H)는 자신에게 구비되어 있으며, 서로 다른 지연시간이 복수개 설정되어 있는 타이머를 초기화한다.In addition, as shown in FIG. 1, when the device processor J restarts in a state where a plurality of trunk boards A to H are mounted on the trunk back board K, the device processor J When a sequential reset command is transmitted to each trunk boards A to H mounted on the trunk back board K through the device control bus, each trunk board A to H receiving the reset command is provided to itself. The timer is initialized with a plurality of different delay times.

상기와 같이 각각의 트렁크 보드(A∼H)에 구비되어 있는 타이머가 초기화되면 첫번째 트렁크 보드 A의 먹스(1A)는 타이머(100A)에 설정되어 있는 복수개의 지연시간 중에서 실장된 위치에 따라 하나의 지연시간, 일예를 들어 1msec를 선택하여 지연시간이 유지되는 동안 출력버퍼(3A)를 "하이" 임피던스 상태를 유지시킨 다음 지연시간이 경과된 이후에는 출력버퍼(3A)를 "로우" 임피던스 상태로 천이시켜 전술한 바와 같이 트렁크 보드 A를 액티브 상태로 형성한다.As described above, when the timers provided in the trunk boards A to H are initialized, the mux 1A of the first trunk board A is one of the plurality of delay times set in the timer 100A according to the mounted position. Select a delay time, for example 1 msec, to keep the output buffer 3A "high" impedance while the delay time is maintained, and then move the output buffer 3A to a "low" impedance state after the delay time has elapsed. Transitioning forms trunk board A in an active state as described above.

이때, 트렁크 보드 백 보드(K) 상에 실장되어 있는 다른 트렁크 보드(B)는 이중화 감시선을 통해 인가되는 트렁크 보드 A의 액티브 상태에 의해 전술한 바와 같이 제2오아 게이트(12B)의 출력이 "하이" 상태를 유지하여 스탠바이 상태를 유지하므로, 트렁크 보드 B의 먹스(1B)가 트렁크 보드 A와는 서로 다른 지연시간, 예를들어 2msec∼8msec를 선택하여 트렁크 보드(B)에 구비되어 있는 출력버퍼를 "하이" 임피던스를 유지하다가 선택된 지연시간의 경과로 "로우" 로 천이되더라도 트렁크 보드 B는 스탠바이 상태를 유지하게 된다.At this time, the other trunk board (B) mounted on the trunk board back board (K) is the output of the second oracle gate 12B as described above by the active state of the trunk board A applied through the redundant monitoring line Since the "high" state maintains the standby state, the mux 1B of the trunk board B selects a delay time different from the trunk board A, for example, 2 msec to 8 msec, and the output provided in the trunk board B. Trunk board B remains in standby mode even if the buffer is "high" and transitions to "low" as the selected delay elapses.

상기한 바와 같은 동작은 트렁크 백 보드(K)에 실장되는 다른 트렁크보드(C∼H)에서도 전술한 바와 같이 동일하게 먹스에 의해 선택된 타이머의 지연시간이 경과하더라도 트렁크 보드 A의 액티브로 인해 스탠바이 상태를 유지하므로 각각의트렁크 보드(A∼H)에 구비되어 있는 출력버퍼의 출력이 동시에 일어나지 않아 듀얼 액브가 발생하지 않는다.The operation as described above is in a standby state due to the activation of the trunk board A even if the delay time of the timer selected by the mux has elapsed as described above in the other trunk boards C to H mounted on the trunk back board K. Since the output of the output buffers provided on each trunk board A to H does not occur at the same time, dual actuation does not occur.

이상에서 설명한 바와 같이 본 고안은 트렁크 백 보드 상에 복수개의 트렁크 보드가 실장되어 있는 상태에서 디바이스 프로세서나 메인 프로세서에 의해 시스템이 재 시동되는 경우 각각의 트렁크 보드는 각각 다른 지연시간이 선택되므로 출력버퍼의 출력이 동시에 발생하지 않아 듀얼 액티브가 발생하지 않으므로 IPC 전송 데이터의 충돌이 방지되어 데이터의 손실이 방지된다.As described above, according to the present invention, when the system is restarted by the device processor or the main processor in a state where a plurality of trunk boards are mounted on the trunk back board, each trunk board has a different delay time, so the output buffer is selected. Since the outputs do not occur at the same time and dual active does not occur, the collision of IPC transmission data is prevented and data loss is prevented.

Claims (2)

트렁크 백 보드에 실장되며, 이중화 감시선에 의해 연결되는 이중화 구조의 트렁크 보드에 있어서, 시스템이 시동되는 경우에 트렁크 보드의 상태를 결정하기 위한 지연시간 값을 발생시키는 타이머수단과, 상기 타이머의 출력신호와 다른 일측단자의 신호를 논리 합 연산하는 제1연산수단과, 상기 제1연산수단에서 인가되는 게이트 신호에 따라 IPC 정합 데이터의 출력여부를 선택하는 출력버퍼와, 상기 출력버퍼의 출력단 임의의 노드에 연결되어 출력버퍼의 신호를 입력으로 하는 입력버퍼와, 클럭단자(CLK)에 입력되는 래치 클럭에 따라 상기 입력버퍼의 신호를 래치하는 제1래치와, 클럭단자(CLK)에 입력되는 8KHz의 클럭신호에 따라 상기 제1연산수단의 신호를 래치하는 제2래치와, 상기 제1, 제2래치의 출력신호를 배타적 논리합 하는 제2연산수단과, 상기 제2연산수단의 신호와 IPC 전송 데이터를 논리 곱 연산하는 제3연산수단을 포함하되,A redundant trunk board mounted on a trunk back board and connected by a redundant monitoring line, comprising: timer means for generating a delay time value for determining a state of the trunk board when the system is started and output of the timer; A first calculation means for performing a logical sum operation of a signal and a signal of one terminal, an output buffer for selecting whether or not to output IPC matching data according to a gate signal applied from the first operation means, and an output terminal of the output buffer. An input buffer connected to a node to input an output buffer signal, a first latch for latching the signal of the input buffer according to a latch clock input to the clock terminal CLK, and 8KHz input to the clock terminal CLK A second latch for latching a signal of the first calculation means in accordance with a clock signal of the second signal; a second calculation means for exclusively ORing the output signals of the first and second latches; And third computing means for performing a logical product operation on the signal of the second computing means and the IPC transmission data. 상기 트렁크 백 보드에 실장되는 각각의 트렁크 보드에 구비되는 타이머수단에는 각기 다른 복수개의 지연시간이 설정되며, 상기 설정되는 각각의 지연시간은 각각의 포트를 통해 먹스에 연결되는 것을 특징으로 하는 이중화 구조 트렁크 보드의 듀얼 액티브 방지장치.The timer means provided in each trunk board mounted on the trunk back board is set a plurality of different delay time, each set delay time is connected to the mux through each port Dual active protection of the trunk board. 제1항에 있어서, 상기 먹스는 시스템이 실장되거나 시동되는 경우 타이머수단으로 부터 인가되는 지연시간을 자신의 트렁크 보드가 실장된 위치에 해당하는 지연시간으로 선택하여 출력시키는 것을 특징으로 하는 이중화 구조 트렁크 보드의 듀얼 액티브 방지장치.The redundant trunk of claim 1, wherein the mux selects and outputs a delay time applied from a timer means as a delay time corresponding to a position where the trunk board is mounted when the system is mounted or started. Dual active protection on board.