KR20030097407A - Method for forming mask shift resist pattern - Google Patents

Method for forming mask shift resist pattern Download PDF

Info

Publication number
KR20030097407A
KR20030097407A KR1020020034763A KR20020034763A KR20030097407A KR 20030097407 A KR20030097407 A KR 20030097407A KR 1020020034763 A KR1020020034763 A KR 1020020034763A KR 20020034763 A KR20020034763 A KR 20020034763A KR 20030097407 A KR20030097407 A KR 20030097407A
Authority
KR
South Korea
Prior art keywords
resist
mask
resist pattern
forming
function
Prior art date
Application number
KR1020020034763A
Other languages
Korean (ko)
Inventor
최재성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020034763A priority Critical patent/KR20030097407A/en
Publication of KR20030097407A publication Critical patent/KR20030097407A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

PURPOSE: A method for fabricating a mask shift resist pattern is provided to save money for forming a mask by easily forming the mask shift resist pattern, and to eliminate the necessity of additional investment for equipment by embodying a device not greater than 0.10 micrometer while using conventional deep ultraviolet(DUV) exposure equipment. CONSTITUTION: Resist to which a crosslinkable agent is added is formed on a semiconductor substrate. An exposure process is performed on the resist by using a KrF light source and an arbitrary photo mask. The resist is baked so that a cross link having resistibility against thinner is carried out in the exposed resist portion. A resist strip process using thinner is performed on the baked resist to eliminate a part of the resist where the cross link doesn't occur.

Description

마스크 반전 레지스트 패턴 형성방법{METHOD FOR FORMING MASK SHIFT RESIST PATTERN}Mask reversal resist pattern formation method {METHOD FOR FORMING MASK SHIFT RESIST PATTERN}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, DUV 노광 장비를 이용하는 0.10㎛ 이하 포토리소그라피 공정에 적용 가능한 마스크 반전 레지스트 패턴 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method of forming a mask inversion resist pattern applicable to a 0.10 μm or less photolithography process using a DUV exposure apparatus.

최근 반도체 기술이 발전하면서 반도체 소자 제조 공정에서 점점 더 미세한 패턴을 요구하고 있고, 이러한 이유로해서 마스크 형성 비용도 점점 높아지고 있는 실정이다.Recently, with the development of semiconductor technology, semiconductor device manufacturing processes require more and more fine patterns, and for this reason, the cost of forming masks is increasing.

자세하게, 임의의 패턴은 포토리소그라피(Photolithography) 공정에 의해 구현되는 것이 일반적이며, 이러한 포토리소그라피 공정은 식각대상층 상에 레지스트를 도포, 노광 및 현상하여 레지스트 패턴, 즉, 마스크를 형성하는 공정과 상기 마스크를 이용하여 식각대상층을 식각하는 공정을 포함한다.In detail, an arbitrary pattern is generally implemented by a photolithography process, and the photolithography process is performed by applying, exposing, and developing a resist on an object to be etched to form a resist pattern, that is, a mask and the mask. Etching the etching target layer using a.

여기서, 상기 레지스트의 노광은 고가의 노광 장비를 이용하며, 패턴의 임계치수가 작아질수록, 즉, 패턴의 미세화가 진행될수록 더 짧은 파장의 광원을 필요로 한다. 그런데, 더 짭은 파장의 광원을 구비한 노광 장비를 반도체 제조 공정에 적용하기 위해서는 막대한 장비 투자 비용이 필요로 하므로, 결국, 패턴의 미세화가 진행될수록 마스크 형성 비용은 증가하게 된다.Here, the exposure of the resist uses expensive exposure equipment, and the smaller the critical dimension of the pattern, that is, the finer the pattern, the light source of shorter wavelength is required. However, in order to apply an exposure apparatus having a light source having a shorter wavelength to a semiconductor manufacturing process, a huge equipment investment cost is required, and as a result, the mask formation cost increases as the pattern becomes finer.

따라서, 마스크 형성 비용을 줄이는 것은 반도체 소자의 제조 비용을 줄이는데 필수적이다. 특히, 로직(logic) 소자는 메모리(memory) 소자와는 달리 하나의 마스크 세트(Mask set)로 제조 가능한 웨이퍼가 대략 500장 정도의 수준이기 때문에 마스크 형성 비용이 집적화된 웨이퍼 제조 비용에 미치는 영향은 상당히 크다.Therefore, reducing the mask formation cost is essential to reduce the manufacturing cost of the semiconductor device. In particular, since logic devices have about 500 wafers that can be manufactured in one mask set, unlike memory devices, the effect of mask formation cost on integrated wafer manufacturing cost It's quite big.

또한, 0.10㎛급 이하의 반도체 소자의 경우, 웰(Well) 공정 또는 이온주입 공정용 리소그라피 공정을 KrF(λ=248㎚) 광원을 구비한 DUV(Deep UV) 장비를 사용해야 하는 실정에서, 해당 마스크의 형성 비용은 더욱 증가될 것으로 예상된다.Also, in the case of a semiconductor device having a class of 0.10 μm or less, a mask for a well process or an ion implantation process needs to use DUV (Deep UV) equipment having a KrF (λ = 248 nm) light source. The formation cost of is expected to increase further.

한편, 로직 소자에 있어서, 웰 또는 이온주입 마스크의 형성시 N-타입 마스크와 P-타입 마스크를 완전히 반전된 형태로 형성하는 경우가 대부분이다. 이에 따라, 마스크를 반전시켜 노광할 경우 N-웰과 P-웰, 그리고, N+와 P+ 마스크들 중에서 하나씩은 형성하지 않아도 되는 바, 이에 대한 적용이 개발중에 있다.On the other hand, in the logic device, in most cases, the N-type mask and the P-type mask are formed in a completely inverted form when the well or the ion implantation mask is formed. Accordingly, when the mask is inverted and exposed, it is not necessary to form one of the N-well and the P-well, and one of the N + and P + masks, and an application thereof is under development.

여기서, 마스크를 반전시켜 노광할 수 있는 방법으로서는 네가티브 톤 레지스트(Negative Tone Resist)를 사용하는 방법을 들 수 있다. 이와 같은 네가티브 톤 레지스트는 노광 부분이 남게 되는 바, 노광 마스크에 구비된 마스크 패턴과는 반전된 형태로 레지스트 패턴, 즉, 마스크를 형성할 수 있다.Here, the method of using a negative tone resist (Negative Tone Resist) as a method which can invert and expose a mask is mentioned. Since the exposed portion of the negative tone resist is left, the resist pattern, that is, the mask may be formed in a form inverted from the mask pattern provided in the exposure mask.

그러나, 상기 네가티브 톤 레지스트는 완전히 다른 레지스트 공정을 세트-업(set-up)해야 하는 바, 막대한 설비 투자가 요구되어 그 이용이 어렵고, 특히, 현재까지 개발되어 있는 대부분의 DUV 공정용 네가티브 톤 레지스트는 기존 포지티브 톤 레지스트(Positive tone Resist)에 비해 그 해상도 등의 성능(performance)이 떨어지므로, 상기 네가티브 톤 레지스트의 적용은 실질적으로 곤란하다.However, since the negative tone resist has to set up a completely different resist process, a huge equipment investment is required and its use is difficult, and in particular, the negative tone resist for most DUV processes developed to date. Since the performance, such as the resolution of the conventional positive tone resist (Positive tone Resist) is inferior, it is difficult to apply the negative tone resist substantially.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 비용 증가없이 그 형성이 용이한 마스크 반전 레지스트 패턴 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of forming a mask inversion resist pattern, which is easily devised to solve the above problems, without increasing the cost.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 마스크 반전 레지스트 패턴 형성방법을 설명하기 위한 도면.1A to 1D are views for explaining a method of forming a mask inversion resist pattern according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 레지스트 1a : 가교결합된 레지스트 부분1: resist 1a: crosslinked resist portion

2 : 가교결합제 3 : 마스크 반전 레지스트 패턴2: crosslinking agent 3: mask inversion resist pattern

10 : 노광 마스크10: exposure mask

상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상에 가교결합제(Crosslinkable Agent)가 첨가된 레지스트를 도포하는 단계; 상기 레지스트를 KrF 광원과 임의의 노광 마스크를 사용하여 노광하는 단계; 상기 노광된 레지스트 부분에서 신나에 대한 저항력을 갖는 가교결합이 이루어지도록 상기 레지스트를 베이킹(baking)하는 단계; 상기 베이킹이 수행된 레지스트에 대해 신나를 이용한 레지스트 스트립 공정을 수행하여 가교결합이 이루어지지 않은 레지스트 부분을 제거하는 단계를 포함하는 마스크 반전 레지스트 패턴 형성방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of applying a resist to which a crosslinkable agent (Crosslinkable Agent) is added on a semiconductor substrate; Exposing the resist using a KrF light source and an optional exposure mask; Baking the resist such that crosslinking with resistance to thinner occurs in the exposed resist portion; It provides a mask inversion resist pattern forming method comprising the step of performing a resist strip process using a thinner with respect to the baking is performed to remove a portion of the cross-linked resist.

여기서, 상기 가교결합제로는 멀티-펑션 에테르(Multi-Function Ether) 또는 멀티-펑션 알킬 할로 컴파운드(Multi-Function Alkyl Halo Compond)를 이용하며, 상기 멀티-펑션 에테르로는 메틸 에테르 또는 에틸 에테르를 이용하고, 상기 멀티-펑션 알킬 할로 컴파운드로는 알킬 클로로 컴파운드, 알킬 브로모 컴파운드 및 알킬 로도 컴파운드로 구성된 그룹으로부터 선택되는 어느 하나를 이용한다.Here, the crosslinking agent is used as a multi-function ether (Multi-Function Ether) or a multi-function alkyl halo compound (Multi-Function Alkyl Halo Compond), the multi-functional ether is used as methyl ether or ethyl ether The multi-functional alkyl halo compound may be any one selected from the group consisting of alkyl chloro compounds, alkyl bromo compounds, and alkyl rho compounds.

또한, 상기 레지스트의 베이킹은 오븐(Oven) 또는 핫 플레이트(Hot Plate) 가열 방식을 이용하여 50∼250℃로 수행한다.In addition, the baking of the resist is carried out at 50 ~ 250 ℃ using an oven (Oven) or hot plate (Hot Plate) heating method.

본 발명에 따르면, 가교결합제를 함유한 레지스트를 노광 및 베이킹한 후, 신나 스트립을 행함으로써, 비용의 증가없이 매우 용이하게 마스크 반전 레지스트 패턴을 형성할 수 있다.According to the present invention, by exposing and baking a resist containing a crosslinking agent and then thinning and stripping, a mask inversion resist pattern can be formed very easily without increasing the cost.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 DUV 공정용 네가티브 톤 레지스트의 단점을 극복하기 위해 기판 상에 가교결합제(Crosslinkable Agent)를 함유한 레지스트를 도포한 후, 이에 대한 노광 및 포스트 노광 베이킹(post exposure baking)을 이용한 레진 가교결합을 통해 신나(Thinner)에 대한 레진의 용해도를 변경시키고, 이후, 신나 스트립(Thinner strip)을 행하여 마스크 반전 레지스트 패턴을 형성한다.In order to overcome the disadvantages of the negative tone resist for DUV process, the present invention applies a resist containing a crosslinkable agent on a substrate and then crosslinks the resin using exposure and post exposure baking. By changing the solubility of the resin to the thinner through, a thinner strip is performed to form a mask inversion resist pattern.

자세하게, 도 1a 내지 도 1d는 본 발명의 실시예에 따른 마스크 반전 레지스트 패턴 형성방법을 설명하기 위한 도면들로서, 이를 설명하면 다음과 같다.1A to 1D are diagrams for describing a method of forming a mask inversion resist pattern according to an exemplary embodiment of the present invention.

먼저, 도 1a에 도시된 바와 같이, 가교결합제(2)를 함유한 레지스트(1)를 반도체 기판(도시안됨) 상에 도포한다. 여기서, 상기 가교결합제(2)로는 메틸 에테르(Methyl Ether) 및 에틸 에테르 (Methyl Ether)와 같은 멀티-펑션 에테르(Multi-Function Ether), 또는, 알킬 클로로 컴파운드(Alkyl Chloro Compound), 알킬 브로모 컴파운드(Alkyl Bromo Compound) 및 알킬 로도 컴파운드(Alkyl lodo Compound)와 같은 멀티-펑션 알킬 할로 컴파운드(Multi-Function Alkyl Halo Compond)를 이용한다.First, as shown in Fig. 1A, a resist 1 containing a crosslinking agent 2 is applied onto a semiconductor substrate (not shown). Here, the crosslinking agent (2) may be a multi-function ether such as methyl ether and ethyl ether, or an alkyl chloro compound or an alkyl bromo compound. Multi-Function Alkyl Halo Compond such as Alkyl Bromo Compound and Alkyl lodo Compound are used.

그 다음, 도 1b에 도시된 바와 같이, KrF 광원(도시안됨) 및 임의의 노광 마스크(10)를 이용한 DUV 공정을 통해 상기 가교결합제(2)를 함유한 레지스트(1)의 소정 부분을 노광한다.Then, as shown in FIG. 1B, a predetermined portion of the resist 1 containing the crosslinker 2 is exposed through a DUV process using a KrF light source (not shown) and an optional exposure mask 10. .

이어서, 도 1c에 도시된 바와 같이, 노광된 레지스트에 대해 포스트 노광 베이킹을 행한다. 이때, 상기 포스트 노광 베이킹은 오븐(Oven) 또는 핫 플레이트 (Hot Plate) 가열 방식으로 수행하며, 이때의 온도는 50∼250℃ 정도로 한다.Subsequently, as shown in Fig. 1C, post exposure baking is performed on the exposed resist. In this case, the post exposure baking is performed by an oven or hot plate heating method, and the temperature is about 50 to 250 ° C.

여기서, 상기 포스트 노광 베이킹이 수행되는 동안, 레지스트(1)의 내부에서는 노광된 부분에서 생성된 산성 촉매(Acid Catalyst)의 존재하에 가교겹합제에 의한 레지스트 레진, 즉, 노볼락(Novolac) 또는 하이드록시스틸렌(Hydroxystylene)과 같은 폴리머의 -OH기들 사이에 가교겹합이 일어나며, 이렇게 가교결합이 이루어진 레지스트 부분은 통상의 공정으로 패터닝한 레지스트 패턴과는 상이하게 전형적인레지스트 용매에는 녹지않는 상태가 된다.Here, during the post-exposure baking, the resist resin, i.e. Novolac or Hyd, by a crosslinking agent in the presence of an acidic catalyst generated in the exposed portion inside the resist 1 is formed. Crosslinking overlaps between -OH groups of a polymer such as roxyxylene, and the crosslinked resist portion is insoluble in a typical resist solvent, unlike a resist pattern patterned by a conventional process.

다음으로, 도 1d에 도시된 바와 같이, 레지스트의 용매로 사용되는 여러 종류의 신나를 이용하여 레지스트 스트립(strip) 공정을 수행하고, 이 결과로서, 노광 마스크에 구비된 마스크 패턴과 반전된 형태의 마스크 반전 레지스트 패턴(3)을 형성한다.Next, as shown in FIG. 1D, a resist strip process is performed using various kinds of thinners used as a solvent of the resist, and as a result, a mask pattern provided in the exposure mask is inverted. The mask inversion resist pattern 3 is formed.

여기서, 상기 신나를 이용한 레지스트 스트립 공정시, 노광 및 베이킹에 의해 가교결합이 이루어진 레지스트 부분은 노광되지 않은 부분과 신나에 대한 용해도 차이를 갖게 되며, 이때, 가교결합이 이루어진 레지스트 부분은 신나에 대한 저항력이 높아 제거되지 않지만, 노광되지 않는 부분, 즉, 가교결합이 이루어지지 않은 레지스트 부분은 신나에 대한 저항력이 없어 제거된다.Here, in the resist strip process using the thinner, the resist portion crosslinked by exposure and baking has a difference in solubility between the unexposed portion and the thinner, and the crosslinked resist portion is resistant to the thinner. This high portion is not removed, but the portion which is not exposed, that is, the portion of the resist which is not crosslinked, is removed because it has no resistance to thinner.

따라서, 본 발명은 네가티브 톤 레지스트를 사용하지 않음과 동시에 기존의 DUV 노광 장비를 그대로 사용하면서도 노광 마스크에서의 마스크 패턴과 반전된 형태의 마스크 반전 레지스트(3)를 용이하게 형성할 수 있다.Accordingly, the present invention can easily form a mask reversal resist 3 in an inverted form with a mask pattern in an exposure mask while not using a negative tone resist and simultaneously using existing DUV exposure equipment.

이상에서와 같이, 본 발명은 마스크 반전 레지스트 패턴을 용이하게 형성할 수 있는 바, 마스크 형성 비용을 줄일 수 있어서 반도체 소자의 제조 비용을 절감할 수 있다.As described above, the present invention can easily form a mask inversion resist pattern, so that the mask formation cost can be reduced, thereby reducing the manufacturing cost of the semiconductor device.

또한, 본 발명은 DUV 노광장비를 그대로 사용하면서도 0.10㎛급 이하의 소자를 구현할 수 있기 때문에 추가적인 장비 투자 비용이 필요치 않아 비용 절감의 효과를 얻을 수 있다.In addition, since the present invention can implement a device of 0.10㎛ or less while using the DUV exposure equipment as it is, no additional equipment investment cost is required, thereby achieving a cost reduction effect.

게다가, 본 발명은 마스크 반전 레지스트 패턴을 신나 스트립 공정을 통해 형성하므로, 기존의 레지스트 현상 공정을 제거할 수 있으며, 이에 따라, 포토리소그라피 장비에서의 현상기(Developer Unit)를 제거할 수 있어서 설비 비용도 절감할 수 있다.In addition, since the present invention forms a mask inversion resist pattern through a thinner strip process, the existing resist development process can be eliminated, and thus, a developer unit in a photolithography equipment can be removed, thereby reducing equipment costs. Can be saved.

기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.

Claims (5)

반도체 기판 상에 가교결합제(Crosslinkable Agent)가 첨가된 레지스트를 도포하는 단계;Applying a resist to which a crosslinkable agent is added on the semiconductor substrate; 상기 레지스트를 KrF 광원과 임의의 노광 마스크를 사용하여 노광하는 단계;Exposing the resist using a KrF light source and an optional exposure mask; 상기 노광된 레지스트 부분에서 신나에 대한 저항력을 갖는 가교결합이 이루어지도록 상기 레지스트를 베이킹(baking)하는 단계;Baking the resist such that crosslinking with resistance to thinner occurs in the exposed resist portion; 상기 베이킹이 수행된 레지스트에 대해 신나를 이용한 레지스트 스트립 공정을 수행하여 가교결합이 이루어지지 않은 레지스트 부분을 제거하는 단계를 포함하는 것을 특징으로 하는 마스크 반전 레지스트 패턴 형성방법.And performing a resist strip process using a thinner on the baked resist to remove a portion of the resist that is not crosslinked. 제 1 항에 있어서, 상기 가교결합제는The method of claim 1, wherein the crosslinking agent 멀티-펑션 에테르(Multi-Function Ether) 또는 멀티-펑션 알킬 할로 컴파운드(Multi-Function Alkyl Halo Compond)인 것을 특징으로 하는 마스크 반전 레지스트 패턴 형성방법.Method for forming a mask inversion resist pattern, characterized in that the multi-function ether (Multi-Function Ether) or multi-function alkyl halo compound (Multi-Function Alkyl Halo Compond). 제 2 항에 있어서, 상기 멀티-펑션 에테르는The method of claim 2, wherein the multi-function ether is 메틸 에테르(Methyl Ether) 또는 에틸 에테르(Methyl Ether)인 것을 특징으로 하는 마스크 반전 레지스트 패턴 형성방법.Method of forming a mask inversion resist pattern, characterized in that the methyl ether (Methyl Ether) or ethyl ether (Methyl Ether). 제 2 항에 있어서, 상기 멀티-펑션 알킬 할로 컴파운드는3. The method of claim 2, wherein said multi-function alkyl halo compound is 알킬 클로로(Chloro) 컴파운드, 알킬 브로모(Bromo) 컴파운드, 및 알킬 로도(lodo) 컴파운드로 구성된 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 마스크 반전 레지스트 패턴 형성방법.A method of forming a mask inversion resist pattern, characterized in that any one selected from the group consisting of alkyl chloro compounds, alkyl bromo compounds, and alkyl lodo compounds. 제 1 항에 있어서, 상기 레지스트를 베이킹하는 단계는The method of claim 1, wherein the baking the resist is 오븐(Oven) 또는 핫 플레이트(Hot Plate) 가열 방식을 이용하여 50∼250℃로 수행하는 것을 특징으로 하는 마스크 반전 레지스트 패턴 형성방법.Method of forming a mask inversion resist pattern, characterized in that carried out at 50 ~ 250 ℃ using an oven (Oven) or hot plate heating method.
KR1020020034763A 2002-06-21 2002-06-21 Method for forming mask shift resist pattern KR20030097407A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020034763A KR20030097407A (en) 2002-06-21 2002-06-21 Method for forming mask shift resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020034763A KR20030097407A (en) 2002-06-21 2002-06-21 Method for forming mask shift resist pattern

Publications (1)

Publication Number Publication Date
KR20030097407A true KR20030097407A (en) 2003-12-31

Family

ID=32322217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020034763A KR20030097407A (en) 2002-06-21 2002-06-21 Method for forming mask shift resist pattern

Country Status (1)

Country Link
KR (1) KR20030097407A (en)

Similar Documents

Publication Publication Date Title
US20080044759A1 (en) Fine Pattern Forming Material, Method Of Forming Fine Resist Pattern And Electronic Device
KR20020035169A (en) Method for forming pattern
US6337175B1 (en) Method for forming resist pattern
TWI737856B (en) Method for lithography patterning
US20060257749A1 (en) Method for reducing critical dimension
KR100456312B1 (en) Method of forming ultra fine contact hole for semiconductor device
KR20110112727A (en) Method of fabricating a pattern in semiconductor device using double patterning technology
US6943124B1 (en) Two step exposure to strengthen structure of polyimide or negative tone photosensitive material
CN105990104B (en) Method for manufacturing semiconductor device
US6361928B1 (en) Method of defining a mask pattern for a photoresist layer in semiconductor fabrication
KR20030097407A (en) Method for forming mask shift resist pattern
US7049169B2 (en) Method of fabricating a semiconductor device
KR20010037049A (en) Lithography method using silylation
US20220260916A1 (en) Dual developing method for defining different resist patterns
KR20010030519A (en) Method for making integrated circuits including features with a relatively small critical dimension
US20220342312A1 (en) Method for defining multiple resist patterns
KR20040005483A (en) Method of forming a photoresist pattern
KR20100011489A (en) Method for forming the contact hole of semiconductor device
KR100333389B1 (en) Method of manufacturing contact hole of semiconductor device
KR100265361B1 (en) Method for improving etching selectivity of photoresist
KR20060054681A (en) Method of forming photoresist pattern and layer pattern
KR20000009374A (en) Fabrication method of semiconductor devices for reducing a space between pattekun
KR20050038125A (en) Forming method of fine contact hole
KR20050059787A (en) Method for forming isolation layer using relacs technique
KR0171985B1 (en) Photosensitive film pattern forming method of semiconductor equipment

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination