KR20030087869A - 세라믹 패키지 - Google Patents

세라믹 패키지 Download PDF

Info

Publication number
KR20030087869A
KR20030087869A KR1020020025952A KR20020025952A KR20030087869A KR 20030087869 A KR20030087869 A KR 20030087869A KR 1020020025952 A KR1020020025952 A KR 1020020025952A KR 20020025952 A KR20020025952 A KR 20020025952A KR 20030087869 A KR20030087869 A KR 20030087869A
Authority
KR
South Korea
Prior art keywords
dielectric layer
strip line
ground pattern
pattern
signal
Prior art date
Application number
KR1020020025952A
Other languages
English (en)
Inventor
김월명
조영국
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020020025952A priority Critical patent/KR20030087869A/ko
Publication of KR20030087869A publication Critical patent/KR20030087869A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

본 발명은 세라믹 패키지에 대해 개시된다. 개시된 본 발명에 따른 세라믹 패키지는, 외측에 그라운드 단자와 신호 단자가 형성되어 있는 풋 패드와; 상기 풋 패드상에 스트립라인의 하부 그라운드 패턴을 상측에 형성하여 적층하는 제 1 유전체층과; 상기 스트립라인의 하부 그라운드 패턴이 형성된 제 1 유전체층위에 상기 스트립라인의 신호 패턴을 상측에 형성하여 적층하는 제 2 유전체층과; 상기 스트립라인의 신호 패턴이 형성된 제 2 유전체층위에 상기 스트립라인의 상부 그라운드 패턴을 상측에 형성하여 적층하는 제 3 유전체층을 포함하는 점에 그 특징이 있다.
여기서, 특히 상기 제 1 유전체층에서 상기 스트립라인 하부 그라운드 패턴을 넓힐 수 있는 점에 그 특징이 있다.
본 발명에 따른 세라믹 패키지는 SAW(Surface Acoustic Waves) 듀플렉서 또는 FBAR(Film Bulk Acoustic Resonator) 듀플렉서에 적용되는 세라믹 패키지에 있어서, 그라운드 면적을 확보하여 필터의 감쇄 특성을 높일 수 있고, 오버글래이징 (overglazing)의 공정을 없앰으로써 제조의 용이성을 높일 수 있다.

Description

세라믹 패키지{CERAMIC PACKAGE}
본 발명은 세라믹 패키지에 관한 것으로서, 보다 상세하게는 SAW(Surface Acoustic Waves) 듀플렉서 또는 FBAR(Film Bulk Acoustic Resonator) 듀플렉서에 적용되는 세라믹 패키지에 있어서, 그라운드 면적을 확보하여 필터의 감쇄특성을 높일 수 있는 세라믹 패키지에 관한 것이다.
최근, 이동 통신 시스템의 발전에 따라 휴대 전화, 휴대형 정보 단말기 등의 이동 통신 기기가 급속히 보급되어, 이들 기기의 소형화 및 고성능화의 요구로부터 이들에 사용되는 부품의 소형화 및 고성능화가 요구되고 있다. 또한, 휴대 전화에 있어서는 아날로그 방식과 디지털 방식의 2개의 종류의 무선 통신 시스템이 이용되고 있고, 무선 통신에 사용되는 주파수도 800㎒ ~ 1㎓ , 1.5㎓ ~ 2.0㎓ 대로 다방면에 걸쳐 있다.
특히, 통신 장치 및 다른 전자 장치에서, 대역 통과 필터로서 SAW 필터가 널리 사용되고 있다. SAW 필터로는, 압전 기판 상에 소정 거리로 배열된 두 개의 인터디지털 트랜스듀서(IDT)를 가지는 횡형 SAW 필터와, 압전 기판상에 공진자를 구성하는 SAW 공진자 필터가 있다.
상기 SAW 공진자 필터는 러브파, BGS(Bleustein-Gulyaev-Shimuzu)파 및 다른 유사한 파와 같은 SH(Shear Horizontal) 표면탄성파를 이용하는 단면 반사형 SAW 공진자 필터가 알려져 있다.
최근에는 통신 기기에서 신호를 송수신할 때 송신할 때 신호의 일정대역 주파수만 필터하여 송신하거나, 수신할 때 일정한 주파수 대역의 신호만을 수신할 때 사용될 수 있도록 듀플렉서를 칩으로 제조하여 사용하고 있다.
아울러, 이동 통신부품인 필름형 최적탄성공진기(FBAR)가 개발되었는데, 상기 FBAR필터는 1㎓ ~ 15㎓의 고주파를 수신하는 과정에 특정 주파수만을 추출, 잡음을 제거하고 음질을 높이는 기능을 하는 핵심부품으로 반도체의 스퍼터링 공정을 이용, 박막화함으로써 기존 표면탄성파(SAW)필터 및 세라믹 필터에 비해 크기가 10분의 1 ~ 100분의 1 이상으로 자고 가벼운 차세대 필터이다. 이는 상보성 금속산화막반도체(CMOS) 공정으로 무선통신 RF 단의 단일칩 고주파 집적회로(MMIC)가 가능한 기술로 평가받고 있다.
상기 박막형 필터는 최종 제조단계로서 패키징(packaging) 과정을 거치게 되는데 이는 웨이퍼 조립 공정(fabrication)을 거쳐 미세회로가 설계된 칩을 실제 전자기기에 실장하여 사용할 수 있도록 플라스틱 수지나 세라믹으로 포장하여 최종적으로 전자기기 혹은 인쇄회로기판(PCB:Printed Circuit Board)과의 매개 역할을 할 수 있도록 제품화하기 위한 마무리 작업을 말한다.
패키지는 제조 목적 및 방법에 따라 다양하게 구분되는데, 특히 신호 전송 라인 임피던스 변동을 최소화하면서 신호 전송 라인의 저항 손실을 최소화하고, 인접 신호 전송 라인들 사이의 용량성 연결을 감소시키며 전력 및 접지 연결부들의 유도성 연결을 감소시키기 위해 세라믹 패키지가 사용된다.
도 1은 종래 기술에 따른 세라믹 패키지의 구성을 개략적으로 도시한 도면이다. 도 1에 도시된 바와 같이, 스트립라인(102)의 하부 그라운드 패턴, 그라운드 단자와 신호 단자가 형성되는 풋 패드(101)와; 상기 풋 패드(101)상에 상기 스트립라인(102)의 신호 패턴을 상측에 형성하여 적층되는 제 1 유전체층(106)과; 상기스트립라인(102)의 신호 패턴이 형성된 제 1 유전체층위(106)에 상기 스트립라인 (102)의 상부 그라운드 패턴을 상측에 형성하여 적층하는 제 2 유전체층(107)과; 상기 스트립라인(102)의 상부 그라운드 패턴위에 증착된 칩(103)과; 상기 칩(103)의 신호 전송을 위한 와이어와 연결되는 신호 접합 패드(104)와; 상기 칩(103)과 상기 신호 접합패드(104)를 봉합하기 위해 덮개 형태의 리드(105)를 포함한다.
상기 스트립라인(102)은 상부와 하부에 그라운드 패턴이 있고, 그 사이에 신호 패턴이 있는데 상기 상부 및 하부 그라운드 패턴은 상기 신호 패턴보다 넓게 구성되어 상기 신호 패턴이 완전히 덮여지도록 되어 있다. 상기 하부 그라운드 패턴은 상기 풋 패드(101)상에 형성되어 있고, 상기 신호 패턴은 제 1 유전체층(106)위에 형성되어 있고, 상기 상부 그라운드 패턴은 제 2 유전체층(107)의 상부에 형성되어 있다.
도 2는 종래 기술에 따른 풋 패드상에 오버글래이징(overglazing)을 하는 부분을 도시한 도면이다. 이에 도시된 바와 같이, 이는 패키지의 PCB실장시 상기 풋 패드(101)의 신호 단자와 상기 스트립라인(102)의 그라운드 패턴사이의 전기적인 쇼트(short)를 방지하기 위해서 상기 풋 패드(101)의 신호 단자와 그라운드 단자 및 신호 단자와 그라운드 패턴간의 갭(Gap)을 제외한 나머지 부분에 대해서 유리 성분으로 오버글래이징(overglazing)을 하게된다.
상기 풋 패드(101)상에 신호 단자와 그라운드 패턴이 공존함으로 인해 그라운드 패턴이 차지하는 면적이 축소되는데 이로 인해 필터의 감쇄 특성이 나빠지는 문제점이 발생된다.
또한, 오버글래이징(overglazing) 공정이라는 이질적인 공정이 추가되어 제조하기가 어렵다는 문제점이 발생된다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창출된 것으로서, SAW (Surface Acoustic Waves) 듀플렉서 또는 FBAR(Film Bulk Acoustic Resonator) 듀플렉서에 적용되는 세라믹 패키지에 있어서, 그라운드 면적을 확보하여 필터의 감쇄특성을 높이고, 풋 패드상에 수행하는 오버글래이징 공정을 없앰으로써 제조 용이성을 높이는 세라믹 패키지를 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 세라믹 패키지의 구성을 개략적으로 도시한 도면.
도 2는 종래 기술에 따른 풋 패드상에 오버글래이징을 하는 부분을 도시한 도면.
도 3은 본 발명에 따른 세라믹 패키지의 구성을 개략적으로 도시한 도면.
도 4는 본 발명에 따른 세라믹 패키지의 스트립라인과 유전체층 그리고 풋 패드의 단면도를 개략적으로 도시한 도면.
도 5는 본 발명에 따른 패키지의 그라운드 패턴부분이 PCB상의 그라운드 패턴과 보다 넓은 면적으로 연결되도록 풋 패드상에 추가 형성된 그라운드 패턴을 개략적으로 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
101, 301 --- 풋 패드 302 --- 제 1 유전체층
102, 303 --- 스트립라인 103, 304 --- 칩
104, 305 --- 신호 접합 패드 105, 306 --- 리드
상기의 목적을 달성하기 위하여 본 발명에 따른 세라믹 패키지는,
외측에 그라운드 단자와 신호 단자가 형성되어 있는 풋 패드와;
상기 풋 패드상에 스트립라인의 하부 그라운드 패턴을 상측에 형성하여 적층하는 제 1 유전체층과;
상기 스트립라인의 하부 그라운드 패턴이 형성된 제 1 유전체층위에 상기 스트립라인의 신호 패턴을 상측에 형성하여 적층하는 제 2 유전체층과;
상기 스트립라인의 신호 패턴이 형성된 제 2 유전체층위에 상기 스트립라인의 상부 그라운드 패턴을 상측에 형성하여 적층하는 제 3 유전체층을 포함하는 점에 그 특징이 있다.
여기서, 특히 상기 제 1 유전체층상에 형성되는 스트립라인의 하부 그라운드 패턴을 넓힐 수 있는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, SAW(Surface Acoustic Waves) 듀플렉서 또는 FBAR(Film Bulk Acoustic Resonator) 듀플렉서에 적용되는 세라믹 패키지에 있어서, 그라운드 면적을 확보하여 필터의 감쇄 특성을 높일 수 있다.
또한, 상기 풋 패드상의 오버글래이징 공정과정을 없앰으로써 제조 용이성을 높일 수 있다.
이하 첨부된 도면을 참조하면서 본 발명의 실시 예를 상세히 설명한다.
도 3은 본 발명에 따른 세라믹 패키지의 구성을 개략적으로 도시한 도면이다. 도 3에 도시된 바와 같이, 외측에 그라운드 단자와 신호 단자가 형성되어 있는 풋 패드(301)와; 상기 풋 패드(301)상에 스트립라인(303)의 하부 그라운드 패턴을 상측에 형성하여 적층하는 제 1 유전체층(302)과; 상기 스트립라인(303)의 하부 그라운드 패턴이 형성된 제 1 유전체층(302)위에 상기 스트립라인(303)의 신호 패턴을 상측에 형성하여 적층하는 제 2 유전체층(307)과; 상기 스트립라인(303)의 신호 패턴이 형성된 제 2 유전체층(307)위에 상기 스트립라인(303)의 상부 그라운드 패턴을 상측에 형성하여 적층하는 제 3 유전체층(308); 상기 스트립라인(303)의 상부 그라운드 패턴위에 접합된 칩(304)과; 상기 칩(304)의 신호 전송을 위한 와이어와 연결되는 신호 접합 패드(305)와; 상기 칩(304)과 상기 신호 접합 패드(305)를 봉합하기 위한 덮개형 리드(306)를 포함한다.
상기 스트립라인(303)은 상부측과 하부측에 그라운드 패턴이 형성되어 있으며, 그 사이에 신호 패턴이 형성되어 있다. 상기 스트립라인(303)의 상부측, 하부측 그라운드 패턴은 상기 신호 패턴의 범위를 포함할 수 있게 넓게 구성하므로써신호 손실을 방지한다.
상기 제 1 유전체층(302)이 상기 풋 패드(301)와 상기 스트립라인(303)사이에 구비됨으로써, 상기 스트립라인(303)의 그라운드 패턴을 넓게 구성할 수 있어 필터의 감쇄 특성을 높일 수 있다.
도 4는 본 발명에 따른 세라믹 패키지의 스트립라인과 제 1 유전체층 그리고 그라운드 패턴의 단면도를 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 상기 제 1 유전체층(302)이 구비되어 상기 풋 패드(301)상의 신호 패턴이나 그라운드 패턴이 차지하는 부분인 상기 스트립라인(303)의 하부측 그라운드 패턴을 A부분 만큼 넓힐 수 있다.
또한, 상기 제 1 유전체층(302)이 구비됨으로써 상기 풋 패드(301)상의 소정부분에 절연을 위한 오버글래이징(overglazing)을 수행하지 않아도 된다.
도 5는 본 발명에 따른 패키지의 그라운드 패턴부분이 PCB상의 그라운드 패턴과 보다 넓은 면적으로 연결되도록 풋 패드상에 추가 형성된 그라운드 패턴을 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 상기 스트립라인(303)의 그라운드 패턴의 면적을 넓히기 위해 상기 풋 패드(301)상에 그라운드 패턴을 추가 형성하여, 상기 두 그라운드 패턴이 서로 전기적으로 연결되게 하기 위한 전도체 홀(hole)을 구성한다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상의 설명에서와 같이 본 발명에 따른 세라믹 패키지는 SAW(Surface Acoustic Waves) 듀플렉서 또는 FBAR(Film Bulk Acoustic Resonator) 듀플렉서에 적용되는 세라믹 패키지에 있어서, 그라운드 면적을 확보하여 필터의 감쇄특성을 높일 수 있고, 오버글래이징(overglazing) 공정을 없앰으로써 제조의 용이성을 높일 수 있다.

Claims (3)

  1. 외측에 그라운드 단자와 신호 단자가 형성되어 있는 풋 패드와;
    상기 풋 패드상에 스트립라인의 하부 그라운드 패턴을 상측에 형성하여 적층하는 제 1 유전체층과;
    상기 스트립라인의 하부 그라운드 패턴이 형성된 제 1 유전체층위에 상기 스트립라인의 신호 패턴을 상측에 형성하여 적층하는 제 2 유전체층과;
    상기 스트립라인의 신호 패턴이 형성된 제 2 유전체층위에 상기 스트립라인의 상부 그라운드 패턴을 상측에 형성하여 적층하는 제 3 유전체층을 포함하는 것을 특징으로 하는 세라믹 패키지.
  2. 제 1항에 있어서,
    상기 제 1 유전체층위에 상기 스트립라인의 그라운드 패턴을 형성함으로써, 그라운드 패턴을 넓힐 수 있는 것을 특징으로 하는 세라믹 패키지.
  3. 제 1항에 있어서,
    상기 풋 패드상에 그라운드 패턴을 형성하여, 제 1유전체층위에 상기 스트립라인의 그라운드 패턴과 연결되도록 구성함으로써, 상기 스트립라인의 그라운드 패턴 면적을 넓히는 것을 특징으로 하는 세라믹 패키지.
KR1020020025952A 2002-05-10 2002-05-10 세라믹 패키지 KR20030087869A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020025952A KR20030087869A (ko) 2002-05-10 2002-05-10 세라믹 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020025952A KR20030087869A (ko) 2002-05-10 2002-05-10 세라믹 패키지

Publications (1)

Publication Number Publication Date
KR20030087869A true KR20030087869A (ko) 2003-11-15

Family

ID=32382387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020025952A KR20030087869A (ko) 2002-05-10 2002-05-10 세라믹 패키지

Country Status (1)

Country Link
KR (1) KR20030087869A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554960A (en) * 1994-02-10 1996-09-10 Hitachi, Ltd. Branching filter, branching filter module and radio commnication apparatus
JPH10270976A (ja) * 1998-05-07 1998-10-09 Fujitsu Ltd 分波器パッケージ
KR20020066361A (ko) * 2001-02-09 2002-08-16 후지쯔 가부시끼가이샤 듀플렉서 장치
JP2003163570A (ja) * 2001-11-26 2003-06-06 Fujitsu Media Device Kk 分波器及びこれを用いた電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554960A (en) * 1994-02-10 1996-09-10 Hitachi, Ltd. Branching filter, branching filter module and radio commnication apparatus
JPH10270976A (ja) * 1998-05-07 1998-10-09 Fujitsu Ltd 分波器パッケージ
KR20020066361A (ko) * 2001-02-09 2002-08-16 후지쯔 가부시끼가이샤 듀플렉서 장치
JP2003163570A (ja) * 2001-11-26 2003-06-06 Fujitsu Media Device Kk 分波器及びこれを用いた電子装置

Similar Documents

Publication Publication Date Title
US11923824B2 (en) Acoustic wave resonators and radio frequency elements with isolation
US6756864B2 (en) Branching filter and communication apparatus
EP1675262B1 (en) Duplexer
US20050264375A1 (en) Surface acoustic wave device and communication apparatus
JP2009296508A (ja) 分波器
US11652466B2 (en) Suppression of transverse mode spurious signals in surface acoustic wave devices utilizing a dense film above gap region of interdigital transducer electrodes
US11677377B2 (en) Multi-layer piezoelectric substrate with grounding structure
US11750172B2 (en) Multilayer piezoelectric substrate
JPH09321573A (ja) 弾性表面波フィルタ装置
JPH0832402A (ja) 弾性表面波装置、移動無線機用分波器および移動無線装置
KR100820556B1 (ko) 듀플렉서 제조방법
KR20030087869A (ko) 세라믹 패키지
KR20040052145A (ko) 세라믹 패키지
KR20040052144A (ko) 세라믹 패키지
KR100306630B1 (ko) 복합 표면 탄성파 필터
US20230112487A1 (en) Interdigital transducer electrode for acoustic wave device with improved response
US20230198503A1 (en) Temperature compensated surface acoustic wave devices with multiple buried mass loading strips
KR20040011728A (ko) 듀플렉서 칩 패키지 및 그 제조방법
KR100435042B1 (ko) 듀플렉스 패키지 제조방법
KR100500391B1 (ko) 박막형 체적 탄성 공진기 필터를 사용한 듀플렉싱 모듈
KR100999819B1 (ko) 프론트 앤드 모듈
KR100540544B1 (ko) 반도체 패키지
KR100844772B1 (ko) 칩 스케일 패키지 제조방법
KR100851169B1 (ko) 듀플렉서 패키지 및 그 제조방법
KR100993087B1 (ko) 프런트 앤드 모듈 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application