KR20030081900A - Method of fabricating Phase change Memory device - Google Patents

Method of fabricating Phase change Memory device Download PDF

Info

Publication number
KR20030081900A
KR20030081900A KR1020020020348A KR20020020348A KR20030081900A KR 20030081900 A KR20030081900 A KR 20030081900A KR 1020020020348 A KR1020020020348 A KR 1020020020348A KR 20020020348 A KR20020020348 A KR 20020020348A KR 20030081900 A KR20030081900 A KR 20030081900A
Authority
KR
South Korea
Prior art keywords
heater
phase change
forming
layer
film
Prior art date
Application number
KR1020020020348A
Other languages
Korean (ko)
Inventor
호리이
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020020348A priority Critical patent/KR20030081900A/en
Publication of KR20030081900A publication Critical patent/KR20030081900A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A method for manufacturing a phase change memory device is provided to be capable of preventing voids from being generated in a heater plug by forming the heater plug using an ALD(Atomic Layer Deposition). CONSTITUTION: After forming an interlayer dielectric(120) at the upper portion of a semiconductor substrate(101), a heater contact hole(121) is formed by selectively patterning the interlayer dielectric. Then, a heater conductive layer is formed on the entire surface of the resultant structure for completely filling the heater contact hole by carrying out an ALD. A heater plug(123a) is formed in the heater contact hole by polishing the heater conductive layer until the upper surface of the interlayer dielectric is exposed. Then, a phase change layer pattern(125a) and an upper electrode(127a) are sequentially formed on the heater plug.

Description

상변화 메모리 소자의 제조방법{Method of fabricating Phase change Memory device}Method of manufacturing a phase change memory device {Method of fabricating Phase change Memory device}

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 상변화 캐패시터를 갖는 메모리 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a memory device having a phase change capacitor.

반도체 기억소자들 중에 상변화 메모리 소자는 전원이 공급되지 않아도 전 상태의 데이타를 가지는 비휘발성 특성을 갖는다. 이에 더하여, 상변화 메모리 소자는 디렘 및 에스램과 같이 낮은 전원전압에서 동작하는 특성을 갖는다. 이러한 특성으로 인해 상변화 메모리 소자는 휴대용 통신기 및 휴대용 컴퓨터등에 널리 사용될 수 있는 유력한 후보로 각광 받고 있다.Among the semiconductor memory devices, the phase change memory device has a non-volatile characteristic having data of the entire state even when power is not supplied. In addition, the phase change memory device has characteristics such as operating at low power supply voltages such as DRAM and SRAM. Due to these characteristics, the phase change memory device has been in the spotlight as a potential candidate that can be widely used in portable communication devices and portable computers.

상기 상변화 메모리 소자의 단위 셀(cell)은 1개의 데이타 저장 장치와 1개의 트랜지스터로 구성된다. 상기 상변화 메모리 셀의 데이타 저장 장치는 데이타를 저장하는 상변화막이 가열되는 온도에 따라 저항이 달라진다. 이로 인하여, 상기 상변화막을 통과하는 전류의 량이 많고, 적음에 의해 데이타를 판별한다.The unit cell of the phase change memory device includes one data storage device and one transistor. In the data storage device of the phase change memory cell, the resistance varies depending on the temperature at which the phase change film storing the data is heated. For this reason, the data is discriminated by the large amount and the small amount of current passing through the phase change film.

도 1은 상변화 메모리 소자의 데이타 저장 장치를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a data storage device of a phase change memory device.

도 1을 참조하면, 반도체 기판(9) 상에 층간절연막(11)이 배치된다. 상기 반도체 기판(9) 표면에는 불순물 확산층(10)이 배치된다. 상기 층간절연막(11)을 관통하여 상기 불순물 확산층(10)과 접촉하는 히터 플러그(13)가 배치된다. 상기 히터 플러그(13)와 상기 반도체 기판(9) 사이에 접합막(12)이 개재될 수 있다. 상기 히터 플러그(13)의 상부면을 덮는 상변화막 패턴(14), 확산방지막 패턴(15) 및 상부전극(16)을 차례로 배치한다. 상변화 메모리 소자의 데이타 저장장치(20)는 상기 상부전극(16), 확산방지막 패턴(15), 상변화막 패턴(14) 및 히터 플러그(13)로 구성된다. 상기 도전막 패턴(16)을 갖는 반도체 기판 전면에 단열막(17, Thermal isolation layer)이 배치된다. 상기 단열막(17)은 상기 상변화막 패턴(14)이 가열되는 열이 외부로 빠져나간것을 차단하기 위해 배치된다.Referring to FIG. 1, an interlayer insulating film 11 is disposed on a semiconductor substrate 9. An impurity diffusion layer 10 is disposed on the surface of the semiconductor substrate 9. The heater plug 13 penetrating the interlayer insulating film 11 and contacting the impurity diffusion layer 10 is disposed. A bonding film 12 may be interposed between the heater plug 13 and the semiconductor substrate 9. The phase change layer pattern 14, the diffusion barrier layer pattern 15, and the upper electrode 16 which cover the upper surface of the heater plug 13 are sequentially disposed. The data storage device 20 of the phase change memory device includes the upper electrode 16, the diffusion barrier pattern 15, the phase change layer pattern 14, and the heater plug 13. A thermal insulation layer 17 is disposed on the entire surface of the semiconductor substrate having the conductive layer pattern 16. The heat insulation layer 17 is disposed to block the heat from which the phase change layer pattern 14 is heated to escape to the outside.

상기 데이타 저장 장치(20)의 동작을 간략하게 살펴보면, 상기 불순물 확산층(10)으로 주입된 전류가 상기 히터 플러그(13)를 경유하여 상기 상변화막 패턴(14)으로 유입된다. 상기 상변화막 패턴(14)으로 유입된 전류는 상기 상변화막 패턴(14)을 가열시키게 된다. 상기 상변화막 패턴(14)은 가열되는 온도와 시간에 따라 비정질 상태(Amorphous state) 또는 결정 상태(Crystalline state)로 상변화가 일어난다. 상기 상변화막 패턴(14)이 비정질 상태가 되면, 상기 상변화막 패턴(14) 자체의 저항이 높아진다. 이와 반대로, 상기 상변화막 패턴(14)이 결정 상태가 되면, 상기 상변화막 패턴(14)의 저항이 낮아진다. 그 결과, 상기 상변화막 패턴(14)이 비정질 상태 일때와 결정 상태일때의 저항 차이로 인하여, 상기 상변화막 패턴(14)을 통과하는 전류의 양이 달라짐을 이용하여 데이타를 판별하게 된다.Referring to the operation of the data storage device 20 briefly, a current injected into the impurity diffusion layer 10 flows into the phase change layer pattern 14 via the heater plug 13. The current flowing into the phase change layer pattern 14 heats the phase change layer pattern 14. The phase change layer pattern 14 may be phase-changed into an amorphous state or a crystalline state according to a heating temperature and time. When the phase change film pattern 14 is in an amorphous state, the resistance of the phase change film pattern 14 itself increases. On the contrary, when the phase change film pattern 14 is in a crystalline state, the resistance of the phase change film pattern 14 is lowered. As a result, due to the difference in resistance between the phase change film pattern 14 in the amorphous state and the crystal state, the amount of current passing through the phase change film pattern 14 is changed to determine data.

상기 상변화막 패턴(14)이 가열되는 온도와 시간의 변화는 상기 히터플러그 (13)에 가해지는 전압과 시간에 의해 변화한다.The change in temperature and time at which the phase change film pattern 14 is heated is changed by the voltage and time applied to the heater plug 13.

상기 상변화막 패턴(14)이 비정질 상태 또는 결정상태로 형성되는 과정을 간략히 설명한다.A process of forming the phase change film pattern 14 in an amorphous state or a crystalline state will be briefly described.

상기 상변화막 패턴(14)을 비정질 상태(Amorphous state)로 변환하기 위해서는 단시간 동안 높은 전압을 상기 히터 플러그(13)에 인가한다. 이때, 높은 전압은 상기 상변화막 패턴(14)이 용융점까지 가열되게 하는 전압이다. 그 결과, 상기 상변화막 패턴(14)은 용융되어 비정질 상태가 되고, 상기 상변화막 패턴(14)을 급속히 냉각시켜 비정질 상태를 유지시킨다.In order to convert the phase change film pattern 14 into an amorphous state, a high voltage is applied to the heater plug 13 for a short time. In this case, the high voltage is a voltage at which the phase change film pattern 14 is heated to the melting point. As a result, the phase change film pattern 14 is melted to become an amorphous state, and the phase change film pattern 14 is rapidly cooled to maintain the amorphous state.

이와는 반대로, 상기 상변화막 패턴(14)을 결정상태(Crystalline state)로 변환하기 위해서는 장시간 동안 낮은 전압을 상기 히터 플러그(13)에 인가한다. 이때, 낮은 전압은 상기 상변화막 패턴(14)이 결정화 되는 온도까지 가열되게 하는 전압이다. 이러한 원리를 이용하여 상기 상변화막 패턴(14)에 데이타를 기입한 후, 데이타를 읽는다. 상기 상변화막 패턴(14)에 기입된 데이타는 비휘발성 특성을 갖는다.On the contrary, in order to convert the phase change film pattern 14 into a crystalline state, a low voltage is applied to the heater plug 13 for a long time. In this case, the low voltage is a voltage that causes the phase change film pattern 14 to be heated to a temperature at which crystallization occurs. Using this principle, data is written into the phase change film pattern 14, and then data is read. The data written on the phase change film pattern 14 has a nonvolatile characteristic.

상술한 상변화막 패턴(14)이 비정질 상태 또는 결정상태로 변환하는 예를 들면, 상기 상변화막 패턴(14)이 Ge-Sb-Te막일 경우, 상기 상변화막 패턴을 610℃의 온도로 급속히 가열한 후, 1ns의 시간으로 급냉을 시키면, 비정질 상태로 변환한다. 이와는 달리, 상기 상변화막 패턴을 450℃의 온도로 약 30ns 동안 지속한후, 냉각을 시키면, 결정 상태로 변환된다.For example, when the phase change film pattern 14 is converted to an amorphous state or a crystalline state, when the phase change film pattern 14 is a Ge-Sb-Te film, the phase change film pattern is set to a temperature of 610 ° C. After rapid heating, quenching in a time of 1 ns converts to an amorphous state. On the contrary, the phase change film pattern is maintained at a temperature of 450 ° C. for about 30 ns, and then cooled to be converted into a crystalline state.

한편, 상술한 상변화 메모리 소자의 데이타 저장 장치의 소비 전력을 낮추기 위한 연구들이 계속 진행되고 있다.Meanwhile, researches for lowering power consumption of the data storage device of the above-described phase change memory device have been continuously conducted.

도 2는 도 1의 단열막(17)의 종류 및 히터플러그(13)의 직경 크기에 따른 소비전력을 나타내는 그래프이다.2 is a graph showing power consumption according to the type of the heat insulating film 17 and the diameter of the heater plug 13 of FIG. 1.

도 2를 참조하면, 그래프의 x축은 비정질 상태로 변환하기 위해 필요한 소비 전력을 나타내고, y축은 냉각 시간을 나타낸다. 도면의 기호 A는 상기 상변화막 패턴(14)의 단열을 목적으로 한 단열막(Thermal isolation layer)의 성분을 나타내며, 도면의 기호 B는 상기 히터 플러그(13)의 직경의 크기를 나타낸다.Referring to FIG. 2, the x-axis of the graph represents power consumption required to convert to an amorphous state, and the y-axis represents cooling time. Symbol A in the drawing represents a component of a thermal isolation layer for thermal insulation of the phase change film pattern 14, and symbol B in the drawing represents the size of the diameter of the heater plug 13.

도시된 바와 같이, 상기 상변화막 패턴(14)을 비정질 상태로 변화하기 위한 소비전력은 상기 단열막(17)의 종류 및 상기 히터 플러그(13)의 직경의 크기에 따라 달라진다. 상기 단열막이(17)이 실리콘 질화막(SiNx), 실리콘 산화막(SiO2),BPSG막 및 폴리머(Polymer)순으로 상기 상변화막 패턴(14)을 비정질 상태로 변환시키는 소비전력이 줄어든다. 즉, 상기 순서대로 단열성이 우수하다As shown, power consumption for changing the phase change film pattern 14 to an amorphous state depends on the type of the heat insulation film 17 and the size of the diameter of the heater plug 13. The heat dissipation layer 17 reduces power consumption for converting the phase change layer pattern 14 to an amorphous state in the order of silicon nitride layer (SiNx), silicon oxide layer (SiO 2), BPSG layer, and polymer. That is, it is excellent in heat insulation in the said order.

다음으로, 한 종류의 단열막(17)으로 상기 상변화막 패턴(14)을 둘러싸고 있을때, 상기 히터 플러그(13)의 직경이 줄어들수록 소비전력이 줄어든다. 즉, 상변화 메모리 소자의 소비전력을 줄이는 방법으로 상기 히터 플러그(13)의 직경을 줄이는 방법이 있다.Next, when the phase change film pattern 14 is surrounded by one kind of heat insulating film 17, the power consumption decreases as the diameter of the heater plug 13 decreases. That is, there is a method of reducing the diameter of the heater plug 13 as a method of reducing power consumption of the phase change memory device.

도 3은 종래의 상변화 메모리 소자의 데이타 저장 장치를 제조하는 방법을 설명하기 위한 단면도이다.3 is a cross-sectional view for describing a method of manufacturing a data storage device of a conventional phase change memory device.

도 3을 참조하면, 반도체 기판(50) 상에 층간절연막(51)을 형성하고, 상기 층간절연막(51)을 관통하여 상기 반도체 기판(50)의 소정영역을 노출시키는 히터 콘텍홀(52)을 형성시킨다. 상기 히터 콘텍홀(52)의 내부를 포함하는 반도체 기판 전면에 접합막(53)을 형성하고, 상기 접합막(53) 상에 상기 히터 콘텍홀(52)를 채우는 히터 도전막을 형성한다. 이때, 상기 히터 도전막은 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 스퍼터링(sputtering )방식으로 형성한다. 그 결과, 상기 히터 도전막은 상기 히터 콘텍홀(52)의 종횡비(aspect ratio)에 의해 보이드(k)를 형성할 수 있다. 상기 스퍼터링 또는 화학기상 증착법에 의해 형성되는 히터 도전막의 단차 도포성이 불량하여 상기 보이드(k)가 형성될 수 있다.Referring to FIG. 3, a heater contact hole 52 is formed on the semiconductor substrate 50 and penetrates the interlayer insulating layer 51 to expose a predetermined region of the semiconductor substrate 50. To form. A bonding film 53 is formed on the entire surface of the semiconductor substrate including the inside of the heater contact hole 52, and a heater conductive film filling the heater contact hole 52 is formed on the bonding film 53. In this case, the heater conductive film is formed by Chemical Vapor Deposition (CVD) or sputtering. As a result, the heater conductive layer may form a void k by an aspect ratio of the heater contact hole 52. The void k may be formed due to poor application of the step difference of the heater conductive film formed by the sputtering or chemical vapor deposition.

상기 히터 도전막 및 상기 접합막(53)을 상기 층간절연막(51)이 노출될때까지 평탄화 하여 히터플러그(54)를 형성한다. 상기 히터 플러그(54)는 내부에 보이드(k)를 갖게 된다. 상기 히터 플러그(54)의 상부면을 덮는 상변화막 패턴(55), 확산 방지막 패턴(56) 및 상부전극(57)을 형성한다.The heater conductive film and the bonding film 53 are planarized until the interlayer insulating film 51 is exposed to form a heater plug 54. The heater plug 54 has a void k therein. The phase change layer pattern 55, the diffusion barrier layer 56, and the upper electrode 57 covering the upper surface of the heater plug 54 are formed.

한편, 상기 상변화막 패턴(55)이 비정질 상태로 전환될때, 상기 상변화막 패턴(55)은 용융상태가 된다. 이때, 상기 보이드(k)가 존재할 경우, 상기 용융 상태의 상변화막 패턴(55)의 일부가 상기 보이드(k)를 채울수 있다. 이로 인하여, 상기 보이드(k)를 갖는 히터 플러그(55)의 저항이 높아져 상변화 메모리 소자의 이상이 발생할 수 있다.On the other hand, when the phase change film pattern 55 is converted to an amorphous state, the phase change film pattern 55 is in a molten state. In this case, when the void k is present, a part of the phase change film pattern 55 in the molten state may fill the void k. As a result, the resistance of the heater plug 55 having the void k may be increased to cause an abnormality of the phase change memory device.

본 발명이 이루고자 하는 기술적 과제는 보이드 없는 히터 플러그를 갖는 상변화 메모리 소자를 제조하는 방법을 제공하는 데 있다.An object of the present invention is to provide a method of manufacturing a phase change memory device having a voidless heater plug.

도 1은 일반적인 상변화 메모리 소자의 데이타 저장 장치를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a data storage device of a general phase change memory device.

도 2는 도 1의 단열막(17)의 종류 및 히터플러그(13)의 직경 크기에 따른 소비전력을 나타내는 그래프이다.2 is a graph showing power consumption according to the type of the heat insulating film 17 and the diameter of the heater plug 13 of FIG. 1.

도 3은 종래의 상변화 메모리 소자의 데이타 저장 장치를 제조하는 방법을 설명하기 위한 단면도이다.3 is a cross-sectional view for describing a method of manufacturing a data storage device of a conventional phase change memory device.

도 4 내지 도 9는 본 발명의 바람직한 실시예에 따른 상변화 메모리 소자의 제조방법을 설명하기 위한 단면도들이다.4 through 9 are cross-sectional views illustrating a method of manufacturing a phase change memory device according to an exemplary embodiment of the present invention.

상술한 기술적 과제를 해결하기 위한 상변화 메모리 소자의 제조방법을 제공한다. 본 발명에 따른 상변화 메모리 소자의 제조방법은 반도체 기판 상에 층간절연막을 형성하고, 상기 층간절연막을 패터닝하여 상기 반도체기판을 노출시키는 히터 콘텍홀을 형성하는 단계를 포함한다. 상기 히터 콘텍홀을 갖는 반도체 기판의 전면 상에 원자층 증착법(Atomic Layer Depostion; ALD)을 사용하여 상기 히터 콘텍홀을 완전히 채우는 히터 도전막을 형성한다. 상기 층간절연막의 상부면이 노출될 때까지 상기 히터 도전막을 평탄화시키어 상기 히터 콘텍홀 내에 히터 플러그를 형성하고, 상기 히터 플러그 상에 상변화막 패턴 및 상부전극을 차례로 형성한다.Provided are a method of manufacturing a phase change memory device for solving the above technical problem. A method of manufacturing a phase change memory device according to the present invention includes forming an interlayer insulating film on a semiconductor substrate, and patterning the interlayer insulating film to form a heater contact hole exposing the semiconductor substrate. A heater conductive film is formed on the entire surface of the semiconductor substrate having the heater contact hole using atomic layer deposition (ALD) to completely fill the heater contact hole. The heater conductive film is flattened until the top surface of the interlayer insulating film is exposed to form a heater plug in the heater contact hole, and then a phase change film pattern and an upper electrode are sequentially formed on the heater plug.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the invention will be fully conveyed to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. If it is also mentioned that the layer is on another layer or substrate it may be formed directly on the other layer or substrate or a third layer may be interposed therebetween.

도 4 내지 도 9는 본 발명의 바람직한 실시예에 따른 상변화 메모리 소자의 제조방법을 설명하기 위한 단면도들이다.4 through 9 are cross-sectional views illustrating a method of manufacturing a phase change memory device according to an exemplary embodiment of the present invention.

도 4를 참조하면, 반도체 기판(101)에 활성영역을 한정하는 소자 분리막(102)을 형성한다. 상기 소자 분리막(102)은 트렌치형 소자 분리막으로 형성하는 것이 바람직하다. 상기 소자 분리막을 갖는 반도체 기판 전면 상에 게이트 절연막(103) 및 게이트 전극막(104)을 형성한다. 상기 게이트 절연막(103)은 열산화막으로 형성하는 것이 바람직하다. 상기 게이트 전극막(104)은 도핑된 폴리실리콘막 또는 폴리사이드로 형성하는 것이 바람직하다. 상기 폴리사이드는 도핑된 폴리실리콘막 및 금속실리사이드막을 차례로 적층하여 형성된다.Referring to FIG. 4, an isolation layer 102 defining an active region is formed on the semiconductor substrate 101. The device isolation layer 102 may be formed of a trench type device isolation layer. The gate insulating film 103 and the gate electrode film 104 are formed on the entire surface of the semiconductor substrate having the device isolation film. The gate insulating film 103 is preferably formed of a thermal oxide film. The gate electrode film 104 is preferably formed of a doped polysilicon film or polyside. The polyside is formed by sequentially stacking a doped polysilicon film and a metal silicide film.

도 5을 참조하면, 상기 게이트 전극막(104)을 패터닝하여 게이트 전극(104a)을 형성한다. 상기 게이트 전극(104)의 양측에 인접한 활성영역 표면에 불순물 이온을 저농도로 주입하여 저농도 불순물 확산층(105)을 형성한다.(상기 게이트 전극 한쪽의 불순물 확산층은 미도시함) 상기 게이트 전극(104a) 양 측벽에 스페이서(106)를 형성하고, 고농도 불순물 이온을 주입하여 고농도 불순물확산층(107)을 형성한다. 상기 저농도 불순물 확산층(105) 및 고농도 불순물 확산층(107)은 소오스 영역(k)을 구성한다.(드레인 영역은 미도시함)Referring to FIG. 5, the gate electrode film 104 is patterned to form a gate electrode 104a. A low concentration impurity diffusion layer 105 is formed by implanting impurity ions at low concentration into the active region surfaces adjacent to both sides of the gate electrode 104. (The impurity diffusion layer on one side of the gate electrode is not shown.) The gate electrode 104a Spacers 106 are formed on both sidewalls, and a high concentration impurity diffusion layer 107 is formed by implanting high concentration impurity ions. The low concentration impurity diffusion layer 105 and the high concentration impurity diffusion layer 107 constitute a source region k. (The drain region is not shown.)

상기 소오스 영역(k)을 갖는 반도체 기판 전면 상에 버퍼절연막(108)을 형성한다. 상기 버퍼절연막(108)은 실리콘 산화막으로 형성하는 것이 바람직하다.A buffer insulating film 108 is formed on the entire surface of the semiconductor substrate having the source region k. The buffer insulating film 108 is preferably formed of a silicon oxide film.

도 6을 참조하면, 상기 버퍼절연막(108)을 패터닝하여 상기 소오스 영역(k)의 소정영역을 노출시키는 버퍼 콘텍홀(109)을 형성한다. 상기 버퍼 콘텍홀(109)을 채우는 버퍼 도전막을 반도체 기판 전면에 형성하고, 상기 버퍼 도전막을 패터닝하여 스토리지 노드 버퍼 패드(110)를 형성한다. 상기 스토리지 노드 버퍼 패드(110)는 도전막인 도핑된 폴리실리콘막 또는 금속막으로 형성할 수 있다. 상기 스토리지 노드 버퍼 패드(110)를 갖는 반도체 기판 전면에 층간 절연막(120)을 형성한다. 상기 층간 절연막(120)은 열 전도도가 낮은 절연막, 예컨대 실리콘 산화막으로 형성할 수 있다.Referring to FIG. 6, the buffer insulating layer 108 is patterned to form a buffer contact hole 109 exposing a predetermined region of the source region k. A buffer conductive layer filling the buffer contact hole 109 is formed on the entire surface of the semiconductor substrate, and the buffer conductive layer is patterned to form a storage node buffer pad 110. The storage node buffer pad 110 may be formed of a doped polysilicon layer or a metal layer as a conductive layer. An interlayer insulating layer 120 is formed on the entire surface of the semiconductor substrate having the storage node buffer pad 110. The interlayer insulating layer 120 may be formed of an insulating layer having low thermal conductivity, for example, a silicon oxide layer.

도 7을 참조하면, 상기 층간 절연막(120)을 패터닝 하여 상기 스토리지 노드 버퍼 패드(110)의 소정영역을 노출시키는 히터 콘텍홀(121)을 형성한다. 상기 히터 콘테홀(121)의 직경이 작을수록 상변화 메모리 소자의 소비 전력이 감소한다. 상기 히터 콘텍홀(121)의 직경은 10nm 내지 200nm로 형성하는 것이 바람직하다. 상기 히터 콘텍홀(121)의 내부를 포함하는 반도체 기판 전면에 접합막(122)을 형성한다. 상기 스토리지 노드 버퍼 패드(110)가 도핑된 폴리실리콘막으로 형성될때, 상기 접합막(122)을 상기 스토리지 노드 버퍼 패드(110)와 반응시켜 금속실리사이드막을 형성하는 공정을 더 진행할 수 있다. 상기 접합막(122)은 티타늄으로 형성하는 것이 바람직하다. 상기 접합막(122) 상에 상기 히터 콘텍홀(121)을 완전히 채우는 히터 도전막(123)을 형성한다. 상기 히터 도전막(123)은 원자층 증착법(Atomic Layer Deposition)으로 형성시킨다. 상기 원자층 증착법이란 현재 널리 알려져 있는 화학기상 증착법과 유사하다. 상기 원자층 증착법이 상기 화학기상 증착법과 다른점은 상기 원자층 증착법은 반도체 기판의 표면 상에서 전구체들이 반응하여 막을 형성하는 것이다. 이로 인하여, 상기 원자층 증착법으로 형성된 막은 우수한 단차도포성을 가지게 된다. 그 결과, 상기 히터 콘텍홀(121) 내부에 발생하던 보이드(void) 또는 심(seam)현상을 방지 할 수 있다.Referring to FIG. 7, a heater contact hole 121 exposing a predetermined region of the storage node buffer pad 110 is formed by patterning the interlayer insulating layer 120. As the diameter of the heater container hole 121 is smaller, power consumption of the phase change memory device is reduced. The diameter of the heater contact hole 121 is preferably formed to 10nm to 200nm. A bonding film 122 is formed on the entire surface of the semiconductor substrate including the inside of the heater contact hole 121. When the storage node buffer pad 110 is formed of a doped polysilicon layer, the bonding layer 122 may be reacted with the storage node buffer pad 110 to form a metal silicide layer. The bonding film 122 is preferably formed of titanium. A heater conductive layer 123 is formed on the bonding layer 122 to completely fill the heater contact hole 121. The heater conductive layer 123 is formed by atomic layer deposition. The atomic layer deposition method is similar to the chemical vapor deposition method currently widely known. The atomic layer deposition method differs from the chemical vapor deposition method in that the atomic layer deposition method forms a film by reacting precursors on a surface of a semiconductor substrate. For this reason, the film formed by the atomic layer deposition method has excellent step coverage. As a result, it is possible to prevent voids or seams occurring in the heater contact hole 121.

상기 히터 도전막(123)은 금속 질화막으로 형성하는 것이 바람직하다. 상기 금속 질화막은 티타늄 질화막(TiN), 탄탈늄 질화막(TaN), 텅스텐 질화막(WN), TiSiN, TiAlN, TiBN, ZrSiN, ZrAlN, MoSiN, MoAlN, TaSiN 및 TaAlN 중에 선택된 적어도 하나로 형성할 수 있다.The heater conductive film 123 is preferably formed of a metal nitride film. The metal nitride layer may be formed of at least one selected from a titanium nitride layer (TiN), a tantalum nitride layer (TaN), a tungsten nitride layer (WN), TiSiN, TiAlN, TiBN, ZrSiN, ZrAlN, MoSiN, MoAlN, TaSiN, and TaAlN.

도 8를 참조하면, 상기 히터 도전막(123) 및 접합막(122)을 상기 층간 절연막(120)이 노출될때까지 평탄화 시켜 히터 플러그(123a) 및 접합막 패턴(122a)을 형성한다. 상기 히터 플러그(123a)를 갖는 반도체 기판 전면에 상변화막(125), 확산방지막(126) 및 상부전극막(127)을 차례로 적층한다. 상기 상변화막(125)은 가열되는 온도에 따라 위상 상태(Phase state)가 변화하여 저항이 변화는 특성을 갖는 도전막으로 형성한다. 예를 들면, 칼코게나이드(Chalcogenide)계 원소인 텔루리움(Te), 황(S) 및 셀레니움(Se) 중에 선택된 적어도 하나를 포함하는 물질막으로 형성하는 것이 바람직하다. 상기 확산 방지막(126)은 상기 상변화막(125)이상기 상부 전극막(127)과 반응하는 것을 방지하기 위한 도전막, 예컨대, 금속질화막으로 형성하는 것이 바람직하다. 상기 상부전극막(127)은 도전막으로 형성한다.Referring to FIG. 8, the heater conductive layer 123 and the bonding layer 122 are planarized until the interlayer insulating layer 120 is exposed to form the heater plug 123a and the bonding layer pattern 122a. The phase change film 125, the diffusion barrier film 126, and the upper electrode film 127 are sequentially stacked on the entire surface of the semiconductor substrate having the heater plug 123a. The phase change film 125 is formed of a conductive film having a characteristic of changing resistance by changing a phase state according to a heating temperature. For example, it is preferable to form a material film including at least one selected from chalcogenide-based elements such as tellurium (Te), sulfur (S), and selenium (Se). The diffusion barrier 126 may be formed of a conductive layer, for example, a metal nitride layer, to prevent the phase change layer 125 from reacting with the upper electrode layer 127. The upper electrode film 127 is formed of a conductive film.

도 9을 참조하면, 상기 상부전극막(127), 확산 방지막(126) 및 상변화막(125)을 연속적으로 패터닝하여, 차례로 적층된 상변화막 패턴(125a), 확산 방지막 패턴(126a) 및 상부 전극(127a)을 형성한다. 상기 상변화막 패턴(125a)은 상기 히터 플러그(123a)에 가해지는 전압에 의해 가열이 되고, 가열되는 온도에 따라 비정질 상태(고저항 상태) 또는 결정 상태(저저항 상태)로 상이 변화하게 된다. 그 결과, 상기 상변화막 패턴(125a)을 통과하는 전류의 양을 이용하여 데이타를 판별하는 상변화 메모리 소자를 제조 할 수 있다.Referring to FIG. 9, the upper electrode layer 127, the diffusion barrier 126, and the phase change layer 125 are successively patterned, and the phase change layer pattern 125a, the diffusion barrier layer pattern 126a, and the stacked layers are sequentially stacked. The upper electrode 127a is formed. The phase change film pattern 125a is heated by a voltage applied to the heater plug 123a, and the phase is changed into an amorphous state (high resistance state) or a crystalline state (low resistance state) according to the heating temperature. . As a result, a phase change memory device for discriminating data by using the amount of current passing through the phase change film pattern 125a may be manufactured.

본 발명에 따르면, 상변화 메모리 소자에 있어서, 원자층 적층법으로 히터 플러그를 형성함으로써, 상기 히터 플러그 내부에 형성되던 보이드를 방지 할 수 있다.According to the present invention, in the phase change memory device, by forming a heater plug by an atomic layer stacking method, voids formed in the heater plug can be prevented.

Claims (9)

반도체기판 상에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate; 상기 층간절연막을 패터닝하여 상기 반도체기판을 노출시키는 히터 콘텍홀을 형성하는 단계;Patterning the interlayer insulating film to form a heater contact hole exposing the semiconductor substrate; 상기 히터 콘텍홀을 갖는 반도체 기판의 전면 상에 원자층 증착법(Atomic Layer Depostion; ALD)을 사용하여 상기 히터 콘텍홀을 완전히 채우는 히터 도전막을 형성하는 단계;Forming a heater conductive film that completely fills the heater contact hole using atomic layer deposition (ALD) on a front surface of the semiconductor substrate having the heater contact hole; 상기 층간절연막의 상부면이 노출될 때까지 상기 히터 도전막을 평탄화시키어 상기 히터 콘텍홀 내에 히터 플러그를 형성하는 단계; 및Forming a heater plug in the heater contact hole by planarizing the heater conductive film until the upper surface of the interlayer insulating film is exposed; And 상기 히터 플러그 상에 상변화막 패턴 및 상부전극을 차례로 형성하는 단계를 포함하는 상변화 메모리 소자의 제조방법.And sequentially forming a phase change layer pattern and an upper electrode on the heater plug. 제 1 항에 있어서,The method of claim 1, 상기 층간절연막을 형성하는 단계 전에,Before the forming of the interlayer insulating film, 상기 반도체 기판의 소정영역에 소자분리막을 형성하여 활성영역을 한정하는 단계;Defining an active region by forming an isolation layer in a predetermined region of the semiconductor substrate; 상기 활성영역에 게이트 전극 및 소오스/드레인 영역을 갖는 트랜지스터들을 형성하는 단계;Forming transistors having a gate electrode and a source / drain region in the active region; 상기 트랜지스터를 갖는 반도체 기판의 전면에 버퍼 절연막을 형성하는 단계;Forming a buffer insulating film on the entire surface of the semiconductor substrate having the transistor; 상기 버퍼절연막을 관통하여 상기 소오스 영역과 접촉하는 스토리지 노드 버퍼 패드를 형성하는 단계를 더 포함하되, 상기 히터 플러그들은 상기 스토리지 노드 버퍼 패드와 전기적으로 접속되도록 형성하는 것을 특징으로 하는 상변화 메모리소자의 제조방법.And forming a storage node buffer pad penetrating the buffer insulating layer to contact the source region, wherein the heater plugs are electrically connected to the storage node buffer pad. Manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 히터 도전막을 형성하기 전에 상기 히터 콘텍홀을 갖는 반도체 기판의 전면 상에 접합막을 콘포말하게 형성하는 단계를 더 포함하되, 상기 히터 플러그는 상기 층간절연막의 상부면이 노출될때까지 상기 히터 도전막 및 상기 접합막을 평탄화시키어 형성하는 것을 특징으로 하는 상변화 메모리소자의 제조방법.Conformally forming a bonding film on the entire surface of the semiconductor substrate having the heater contact hole before forming the heater conductive film, wherein the heater plug is formed until the upper surface of the interlayer insulating film is exposed. And planarizing the bonding film to form the phase change memory device. 제 1 항에 있어서,The method of claim 1, 상기 히터 도전막은 금속질화막으로 형성하는 것을 특징으로 하는 상변화 메모리소자의 제조방법.The heater conductive film is a method of manufacturing a phase change memory device, characterized in that formed by a metal nitride film. 제 4 항에 있어서,The method of claim 4, wherein 상기 금속질화막은 티타늄 질화막(TiN), 탄탈늄 질화막(TaN), 텅스텐 질화막(WN), TiSiN, TiAlN, TiBN, ZrSiN, ZrAlN, MoSiN, MoAlN, TaSiN 및 TaAlN 으로 이루어진 일 군중 적어도 하나로 형성하는 것을 특징으로 하는 상변화 메모리소자의 제조방법.The metal nitride layer is formed of at least one group consisting of titanium nitride (TiN), tantalum nitride (TaN), tungsten nitride (WN), TiSiN, TiAlN, TiBN, ZrSiN, ZrAlN, MoSiN, MoAlN, TaSiN, and TaAlN. A method of manufacturing a phase change memory device. 제 1 항에 있어서,The method of claim 1, 상기 상변화막 패턴은 칼코게나이드(Chalcogenide)계 원소인 텔루리움(Te), 셀레니움(Se) 및 황(S)중에서 선택된 적어도 하나를 함유하는 물질막으로 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.The phase change layer pattern may be formed of a material layer containing at least one selected from among chalcogenide-based elements such as tellurium (Te), selenium (Se), and sulfur (S). Manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 상변화막 패턴 및 상기 상부전극 사이에 확산 방지막 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리소자의 제조방법.And forming a diffusion barrier layer between the phase change layer pattern and the upper electrode. 제 7 항에 있어서,The method of claim 7, wherein 상기 확산 방지막 패턴은 금속질화막으로 형성하는 것을 특징으로 하는 상변화 메모리소자의 제조방법.The diffusion barrier layer pattern is a method of manufacturing a phase change memory device, characterized in that formed with a metal nitride film. 제 1 항에 있어서,The method of claim 1, 상기 히터 플러그의 직경이 10nm 내지 200nm 로 형성되는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.The diameter of the heater plug is a manufacturing method of a phase change memory device, characterized in that formed in 10nm to 200nm.
KR1020020020348A 2002-04-15 2002-04-15 Method of fabricating Phase change Memory device KR20030081900A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020020348A KR20030081900A (en) 2002-04-15 2002-04-15 Method of fabricating Phase change Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020020348A KR20030081900A (en) 2002-04-15 2002-04-15 Method of fabricating Phase change Memory device

Publications (1)

Publication Number Publication Date
KR20030081900A true KR20030081900A (en) 2003-10-22

Family

ID=32378975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020020348A KR20030081900A (en) 2002-04-15 2002-04-15 Method of fabricating Phase change Memory device

Country Status (1)

Country Link
KR (1) KR20030081900A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568109B1 (en) * 2003-11-24 2006-04-05 삼성전자주식회사 Phase change memory devices and methods of forming the same
KR100612913B1 (en) * 2004-12-16 2006-08-16 한국과학기술연구원 PHASE-CHANGE RAM CONTAINING AlN THERMAL DISSIPATION LAYER AND TiN ELECTRODE
KR100713809B1 (en) * 2006-02-21 2007-05-02 삼성전자주식회사 Phase change random access memory devcies and methods of forming the same
KR100744273B1 (en) * 2005-12-28 2007-07-30 동부일렉트로닉스 주식회사 Method for manufacturing phase-change memory element
US7283383B2 (en) 2003-12-13 2007-10-16 Hynix Semiconductor Inc. Phase change resistor cell, nonvolatile memory device and control method using the same
KR100822800B1 (en) * 2006-05-24 2008-04-17 삼성전자주식회사 Phase Change Material Memory Device and Mehtod For Forming The Same
US7411208B2 (en) 2004-05-27 2008-08-12 Samsung Electronics Co., Ltd. Phase-change memory device having a barrier layer and manufacturing method
KR100861296B1 (en) * 2006-09-27 2008-10-01 주식회사 하이닉스반도체 PRAM device having confined cell structure and method of manufacuring the same
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
KR100881055B1 (en) * 2007-06-20 2009-01-30 삼성전자주식회사 Phase-change memory unit, method of forming the phase-change memory unit, phase-change memory device having the phase-change memory unit and method of manufacturing the phase-change memory device
US7622379B2 (en) 2004-08-02 2009-11-24 Samsung Electronics Co., Ltd. Methods of forming metal contact structures and methods of fabricating phase-change memory devices using the same
US7682976B2 (en) 2007-12-11 2010-03-23 Samsung Electronics Co., Ltd. Methods of forming a phase-change material layer pattern, methods of manufacturing a phase-change memory device and related slurry compositions
KR100967675B1 (en) * 2006-11-16 2010-07-07 주식회사 하이닉스반도체 Phase change RAM device and method of manufacturing the same
US7791932B2 (en) 2006-09-27 2010-09-07 Samsung Electronics Co., Ltd. Phase-change material layer and phase-change memory device including the phase-change material layer
KR101126846B1 (en) * 2003-12-05 2012-03-26 르네사스 일렉트로닉스 가부시키가이샤 Semiconductor memory device and semiconductor device
US11800817B2 (en) 2021-06-21 2023-10-24 International Business Machines Corporation Phase change memory cell galvanic corrosion prevention

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568109B1 (en) * 2003-11-24 2006-04-05 삼성전자주식회사 Phase change memory devices and methods of forming the same
KR101126846B1 (en) * 2003-12-05 2012-03-26 르네사스 일렉트로닉스 가부시키가이샤 Semiconductor memory device and semiconductor device
US7283383B2 (en) 2003-12-13 2007-10-16 Hynix Semiconductor Inc. Phase change resistor cell, nonvolatile memory device and control method using the same
US7411208B2 (en) 2004-05-27 2008-08-12 Samsung Electronics Co., Ltd. Phase-change memory device having a barrier layer and manufacturing method
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US8026543B2 (en) 2004-05-27 2011-09-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US7622379B2 (en) 2004-08-02 2009-11-24 Samsung Electronics Co., Ltd. Methods of forming metal contact structures and methods of fabricating phase-change memory devices using the same
KR100612913B1 (en) * 2004-12-16 2006-08-16 한국과학기술연구원 PHASE-CHANGE RAM CONTAINING AlN THERMAL DISSIPATION LAYER AND TiN ELECTRODE
KR100744273B1 (en) * 2005-12-28 2007-07-30 동부일렉트로닉스 주식회사 Method for manufacturing phase-change memory element
US7667221B2 (en) 2006-02-21 2010-02-23 Samsung Electronics Co., Ltd. Phase change memory devices and methods for fabricating the same
KR100713809B1 (en) * 2006-02-21 2007-05-02 삼성전자주식회사 Phase change random access memory devcies and methods of forming the same
KR100822800B1 (en) * 2006-05-24 2008-04-17 삼성전자주식회사 Phase Change Material Memory Device and Mehtod For Forming The Same
US7791932B2 (en) 2006-09-27 2010-09-07 Samsung Electronics Co., Ltd. Phase-change material layer and phase-change memory device including the phase-change material layer
KR100861296B1 (en) * 2006-09-27 2008-10-01 주식회사 하이닉스반도체 PRAM device having confined cell structure and method of manufacuring the same
KR100967675B1 (en) * 2006-11-16 2010-07-07 주식회사 하이닉스반도체 Phase change RAM device and method of manufacturing the same
US7910908B2 (en) 2006-11-16 2011-03-22 Hynix Semiconductor Inc. Phase change memory device in which a phase change layer is stably formed and prevented from lifting and method for manufacturing the same
US8293650B2 (en) 2006-11-16 2012-10-23 Hynix Semiconductor Inc. Phase change memory device in which a phase change layer is stably formed and prevented from lifting and method for manufacturing the same
KR100881055B1 (en) * 2007-06-20 2009-01-30 삼성전자주식회사 Phase-change memory unit, method of forming the phase-change memory unit, phase-change memory device having the phase-change memory unit and method of manufacturing the phase-change memory device
US7682976B2 (en) 2007-12-11 2010-03-23 Samsung Electronics Co., Ltd. Methods of forming a phase-change material layer pattern, methods of manufacturing a phase-change memory device and related slurry compositions
US11800817B2 (en) 2021-06-21 2023-10-24 International Business Machines Corporation Phase change memory cell galvanic corrosion prevention

Similar Documents

Publication Publication Date Title
KR100766504B1 (en) Semiconductor device and method of fabricating the same
US7038261B2 (en) Integrated circuit memory devices having memory cells therein that utilize phase-change materials to support non-volatile data retention
US7397092B2 (en) Phase changable memory device structures
US7910398B2 (en) Phase-change memory device and method of manufacturing the same
US7501307B2 (en) Method of fabricating semiconductor memory device
US7521706B2 (en) Phase change memory devices with contact surface area to a phase changeable material defined by a sidewall of an electrode hole and methods of forming the same
US7394087B2 (en) Phase-changeable memory devices and methods of forming the same
US7692176B2 (en) Phase-changeable memory devices including an adiabatic layer
US7825396B2 (en) Self-align planerized bottom electrode phase change memory and manufacturing method
US7485559B2 (en) Semiconductor device and method of fabricating the same
US20100072453A1 (en) Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein
JP2004274055A (en) Storage cell for memory element, as well as phase change type memory element and its forming method
KR20030081900A (en) Method of fabricating Phase change Memory device
KR100695682B1 (en) Variable resistance structure, method of manufacturing the variable resistance structure, phase-change memory device having the variable resistance structure, and method of manufacturing the phase-change memory device
KR100650752B1 (en) Phase change ram device and method of manufacturing the same
KR20080002490A (en) Phase change memory device and method of manufacturing the same
JP2006120751A (en) Semiconductor device
KR20080050099A (en) Phase change ram device and method of manufacturing the same
KR20080114024A (en) Phase change ram device using and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid