KR20030073098A - Structure and manufacturing method for single electron transistor by using silicide layer - Google Patents
Structure and manufacturing method for single electron transistor by using silicide layer Download PDFInfo
- Publication number
- KR20030073098A KR20030073098A KR1020020012491A KR20020012491A KR20030073098A KR 20030073098 A KR20030073098 A KR 20030073098A KR 1020020012491 A KR1020020012491 A KR 1020020012491A KR 20020012491 A KR20020012491 A KR 20020012491A KR 20030073098 A KR20030073098 A KR 20030073098A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- silicide
- semiconductor layer
- electron transistor
- silicide film
- Prior art date
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 77
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000002096 quantum dot Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 14
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000010894 electron beam technology Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 230000005641 tunneling Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000609 electron-beam lithography Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005665 conductivity oscillations Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000005476 size effect Effects 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7613—Single electron transistors; Coulomb blockade devices
Abstract
Description
본 발명은 단전자 트랜지스터(Single Electron Transistor)의 구조 및 그 제조 방법에 관한 것으로서, 특히 SOI 기판 상에 제작된 트랜지스터의 활성 영역의 중앙에 반도체층이 존재하도록 실리사이드를 형성시켜서 상기 간격내의 반도체 영역과 실리사이드간에 형성되는 쇼트키-접합 장벽을 단전자 터널링의 장벽으로 이용하는 실리사이드막을 이용한 단전자 트랜지스터의 구조 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a single electron transistor and a method of manufacturing the same. In particular, a silicide is formed such that a semiconductor layer exists in the center of an active region of a transistor fabricated on an SOI substrate, and thus the semiconductor region within the gap is formed. A structure of a single electron transistor using a silicide film using a Schottky-junction barrier formed between silicides as a barrier for single electron tunneling, and a method of manufacturing the same.
일반적으로 단전자 트랜지스터는 쿨롱 차폐 현상을 이용해서 하나의 전자를 전극으로 더하거나 전극으로부터 감하는 것이 가능한 소자로써 저항이 적당히 큰 두 개의 터널링 접합 사이의 양자점을 형성한 후에 게이트에 전압을 인가하면 기존의 반도체 트랜지스터처럼 게이트 전압의 크기에 따라 전류의 크기가 변화하는 것을 관측할 수 있는데, 이처럼 두 개의 터널링 접합과 게이트를 가지며 하나의 전자를 제어하는 구조를 일컫는 것이다.In general, a single-electron transistor is a device capable of adding or subtracting one electron to or from an electrode using a coulombic shielding phenomenon. When a quantum dot is formed between two tunneling junctions with a moderate resistance, voltage is applied to the gate. Like semiconductor transistors, the magnitude of the current changes with the magnitude of the gate voltage. This refers to a structure that has two tunneling junctions and gates and controls one electron.
종래 개발된 단전자 트랜지스터 중의 대부분은 77K 이하의 낮은 온도에서만 동작했지만, 최근 들어 상온에서의 동작이 가능한 사례가 여러 건 보고되고 있다. 그러나, 단전자 소자가 상온에서 동작하기 위해서는 이론적으로 수 나노미터의 크기가 되어야 하는데, 이 정도로 작은 크기의 소자를 재현성 있게 제작하는 것은 상당한 어려움을 수반하게 된다.Most of the conventionally developed single-electron transistors operate only at a low temperature of 77K or less, but recently, several cases have been reported that can operate at room temperature. However, in order for single-electron devices to operate at room temperature, they must theoretically be several nanometers in size, and reproducible fabrication of devices of this small size involves considerable difficulty.
이러한 배경을 바탕으로 히타치의 마초우카 등은 기존의 실리콘 전계효과 트랜지스터의 반전층 내부에 양자점이 형성되는 이중 게이트 구조의 실리콘 단전자 트랜지스터를 개발했다. 이 시스템은 기존의 전계효과 트랜지스터의 구조에 좁은 반전층 채널을 형성함으로써 제어 게이트의 역할을 하나는 하부 게이트와 포텐셜 장벽을 형성함으로써 양자 세선을 전기적으로 제어가능한 양자점으로 변환시키는 상부 게이트로 구성한다. 이러한 이중 게이트 구조의 실리콘 단전자 트랜지스터는 전계 효과에 의해서 좁은 채널상의 터널링 장벽의 높이와 페르미 에너지를 인위적으로 조절할 수 있고 바이어스 조건을 변화시킴으로써 소오스와 드레인을 연결하고 있는 서브 마이크론의 양자 세선을 양자점으로 변화시킬 수 있다. 마초우카는 이 구조를 이용해서 4.2K의 온도에서 양자점에서의 단전자 충전 효과에 의한 주기적인 전도도 진동을 관측했고 이론적인 예측값과도 잘 일치됨을 확인하였다. 그러나 이러한 단전자 트랜지스터는 양자점의 폭이 게이트의 한계폭보다 작아질 수 없기 때문에 양자점의 커패시턴스가 대략 100aF로 제한되어 있고 기존의 구조와 달리 이중 게이트를 갖기 때문에 공정이 비교적 복잡해서 실험실 연구의 목적을 벗어난 산업적인 응용에는 부적합하다.Based on this background, Hitachi's Machouka et al. Developed a double-gate silicon single-electron transistor in which a quantum dot is formed inside an inversion layer of a conventional silicon field effect transistor. The system acts as a control gate by forming a narrow inversion layer channel in the structure of a conventional field effect transistor. The system consists of an upper gate that converts quantum thin lines into electrically controllable quantum dots by forming a lower gate and a potential barrier. The double-gate silicon single-electron transistor can artificially adjust the height and Fermi energy of the tunneling barrier on the narrow channel by the electric field effect and change the bias condition to the quantum dots of the submicron quantum wires connecting the source and drain to the quantum dots. Can change. Machouka used this structure to observe periodic conductivity oscillations due to the single-electron charge effect at quantum dots at 4.2K and confirmed that the results match well with theoretical predictions. However, these single-electron transistors have a limited quantum dot capacitance of approximately 100 aF because the width of the quantum dot cannot be smaller than the threshold width of the gate, and unlike the conventional structure, the process is relatively complicated because the process is relatively complicated. Unsuitable for off-the-shelf industrial applications.
이와 같은 문제점을 해결하기 위하여, NTT의 다카하시 등은 SIMOX(Separation by IMplantation of OXygen) 기판 상의 1차원 실리콘 와이어를 패턴에 의존하는 산화방식에 의해 양단에 터널 접합을 갖는 작은 실리콘 섬(island)으로 변환시켜서 실리콘 단전자 트랜지스터를 개발했다. 이 구조는 SIMOX 기판 상부 실리콘층에 소오스와 드레인의 역할을 하는 넓은 2차원 실리콘층과 그 사이를 연결하는 1차원 실리콘 와이어를 갖는 패턴을 형성하고 그 위에 열산화에 의해서 실리콘산화막을 형성시킨 것이다. 이 패턴을 열산화시키면 산소 원자가 침투해서 상부 실리콘의 전면부외에도 중간 매몰층과 상부 실리콘층간에도 산화가 일어나게 된다. 이 과정에 의해서 패턴 가장자리 근처의 접촉면에서 더 많은 산화가 일어나게 되는데, 1차원 실리콘 와이어의 중심 영역은 다른 부분에 비해 큰 산화막의 역학적인 스트레스의 누적으로 인해 산화가 덜 일어나게 된다. 또한 넓은 2차원 실리콘층의 가장자리는 열산화의 결과로 다른 영역에 비해 보다 얇아지게 되어 결과적으로 이러한 잘록한 부분들이 양자크기 효과로 인한 포텐셜 장벽의 역할을 하게 된다. 이러한 구조로 제작된 단전자 트랜지스터는 실리콘 섬의 크기를 10㎚ 근처로 작게 줄일 수 있어서 전자빔 리소그래피를 이용하지 않고서도 대략 1aF의 매우 작은 커패시턴스의 단전자 트랜지스터를 구현할 수 있다. 또한 이처럼 매우 작은 커패시턴스로 인해 상온에서 동작하는 단전자 트랜지스터를 개발할 수 있는 이점이 있다. 그러나 이러한 패턴에 의존하는 산화 방식을 적용해서 소자를 제작하는 과정은 고기능성 전자빔 리소그래피(Electron Beam Lithography) 장비와 반응성 이온 식각(Reactive Ion Etching)과 같은 건식 식각이 필요한 관계로 제조 단가가 상승하고 공정상의 번거로움이 있고 몇몇 기술적인 문제점들로 인해 재현성있게 단전자 트랜지스터를 제작할 수 없다는 단점이 있다.To solve this problem, Takahashi et al., NTT, converted one-dimensional silicon wires on a Separation by IMplantation of OXygen (SIMOX) substrate into small silicon islands with tunnel junctions at both ends by pattern-dependent oxidation. To develop a silicon single-electron transistor. This structure forms a pattern having a wide two-dimensional silicon layer serving as a source and a drain on the silicon layer on the SIMOX substrate, and a one-dimensional silicon wire connecting therebetween, and a silicon oxide film is formed thereon by thermal oxidation. When the pattern is thermally oxidized, oxygen atoms penetrate and oxidize between the middle buried layer and the upper silicon layer in addition to the front part of the upper silicon. This process results in more oxidation at the contact surface near the pattern edge. In the central region of the one-dimensional silicon wire, less oxidation occurs due to the cumulative mechanical stress of the larger oxide film than the other parts. In addition, the edges of the wide two-dimensional silicon layer become thinner than other regions as a result of thermal oxidation, and as a result, these narrow portions serve as potential barriers due to quantum size effects. The single-electron transistor fabricated with such a structure can reduce the size of the silicon island to about 10 nm, and can realize a very small capacitance single-electron transistor of approximately 1 aF without using electron beam lithography. This very small capacitance also has the advantage of developing single-electron transistors that operate at room temperature. However, the process of fabricating a device by applying this pattern-dependent oxidation method requires a high-cost electron beam lithography equipment and dry etching such as reactive ion etching, which increases manufacturing costs and processes. There is a disadvantage in that it is difficult to manufacture a single-electron transistor reproducibly due to the troublesome phase and some technical problems.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 SOI 기판상에 제작된 단전자 트랜지스터의 채널 영역 중앙에 100㎚ 길이의 반도체 층을남기고 나머지 활성 영역의 전면에 금속 실리사이드를 형성시켜서 채널 중앙에 존재하는 반도체 영역과 실리사이드 간에 형성되는 두 개의 쇼트키-접합 장벽(Schottky contact barrier)을 단전자 터널링의 장벽으로 이용함으로써 제조 공정이 용이하고 100㎚2크기이하의 매우 작은 양자점으로 인해 소자의 동작 온도를 향상시킬 수 있는 실리사이드막을 이용한 단전자 트랜지스터의 구조 및 그 제조 방법을 제공하는데 있다.An object of the present invention is to solve the problems of the prior art by leaving a 100 nm long semiconductor layer in the center of the channel region of the single-electron transistor fabricated on the SOI substrate and forming a metal silicide on the front of the remaining active region The use of two Schottky contact barriers formed between the semiconductor region and silicide present in the substrate as a barrier for single-electron tunneling facilitates the fabrication process and the operation of the device due to very small quantum dots below 100 nm 2. The present invention provides a structure of a single-electron transistor using a silicide film capable of improving temperature and a method of manufacturing the same.
상기 목적을 달성하기 위하여 본 발명은 단전자 트랜지스터 구조에 있어서, 절연층이 매몰된 반도체 기판 상부에 소오스/드레인 영역 및 채널 예정 영역이 정의된 반도체층과, 소오스/드레인 영역의 반도체층 상부에 형성된 제 1실리사이드막과, 채널 예정 영역의 반도체층 중앙에 미세 간격을 갖으며 제 1실리사이드막을 소정 부분 덮는 제 2실리사이드막과, 제 2실리사이드막 사이에 드러난 채널 영역 중앙의 반도체층으로 이루어진 양자점과, 결과물 상부에 형성되는 게이트 산화막과, 게이트 산화막의 콘택홀을 통해 제 1실리사이드막과 연결되는 소오스/드레인 전극과, 양자점의 게이트 산화막 상부에 배치된 게이트 전극을 구비한다.In order to achieve the above object, the present invention provides a semiconductor device in which a source / drain region and a channel predetermined region are defined on a semiconductor substrate in which an insulating layer is buried, and a semiconductor layer of a source / drain region. A quantum dot consisting of a first silicide film, a second silicide film having a small gap in the center of the semiconductor layer of the channel predetermined region and covering a predetermined portion of the first silicide film, and a semiconductor layer in the center of the channel region exposed between the second silicide films; A gate oxide film is formed on the resultant, a source / drain electrode connected to the first silicide film through a contact hole of the gate oxide film, and a gate electrode disposed on the gate oxide film of the quantum dot.
상기 목적을 달성하기 위하여 본 발명은 단전자 트랜지스터의 제조 방법에 있어서, 절연층이 매몰된 반도체 기판 상부에 반도체층을 형성하고 이를 식각해서 소오스/드레인 영역 및 채널 예정 영역을 정의하는 단계와, 소오스/드레인 영역의 반도체층 상부에 제 1실리사이드막을 형성하는 단계와, 채널 예정 영역의 반도체층 중앙에 미세 간격을 갖으며 제 1실리사이드막을 소정 부분 덮도록 제 2실리사이드막을 형성하는 단계와, 제 2실리사이드막 사이에 드러난 채널 영역 중앙의 반도체층으로 이루어진 양자점을 형성하는 단계와, 결과물 상부에 게이트 산화막을 형성하는 단계와, 게이트 산화막의 콘택홀을 통해 제 1실리사이드막과 연결되는 소오스/드레인 전극을 형성하는 단계와, 양자점의 게이트 산화막 상부에 배치된 게이트 전극을 형성하는 단계를 포함한다.In order to achieve the above object, the present invention provides a method of manufacturing a single-electron transistor, the method comprising: forming a semiconductor layer on the semiconductor substrate buried with an insulating layer and etching the semiconductor layer to define a source / drain region and a channel predetermined region; Forming a first silicide film over the semiconductor layer in the / drain region, forming a second silicide film to cover a predetermined portion of the first silicide film with a small gap in the center of the semiconductor layer in the channel predetermined region, and the second silicide Forming a quantum dot formed of a semiconductor layer in the center of the channel region exposed between the film, forming a gate oxide film on the resultant, and forming a source / drain electrode connected to the first silicide film through a contact hole of the gate oxide film And forming a gate electrode disposed on the gate oxide film of the quantum dot. It includes.
도 1은 본 발명에 따른 실리사이드막을 이용한 단전자 트랜지스터의 구조를 나타낸 도면,1 is a view showing the structure of a single-electron transistor using a silicide film according to the present invention,
도 2a 내지 도 2d는 본 발명에 따라 실리사이드막을 이용한 단전자 트랜지스터의 제조 공정을 설명하기 위한 평면도들,2A to 2D are plan views illustrating a manufacturing process of a single electron transistor using a silicide film according to the present invention;
도 3a 내지 도 3c는 본 발명에 따라 실리사이드막을 이용한 단전자 트랜지스터의 제조 공정을 설명하기 위한 수직 단면도들,3A to 3C are vertical cross-sectional views illustrating a manufacturing process of a single electron transistor using a silicide film according to the present invention;
도 4a 내지 도 4d는 본 발명에 따라 실리사이드막을 이용한 단전자 트랜지스터의 제조 공정을 설명하기 위한 사시도들.4A to 4D are perspective views illustrating a manufacturing process of a single electron transistor using a silicide film according to the present invention.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
10 : SOI 기판 12 : SOI 기판의 절연층10: SOI substrate 12: insulating layer of SOI substrate
14, 16 : SOI 기판의 반도체층 18 : 제 1실리사이드막14, 16: semiconductor layer 18 of SOI substrate: first silicide film
20 : 제 2실리사이드막 22 : 양자점20: second silicide film 22: quantum dot
24 : 게이트 산화막 26 : 게이트 전극24: gate oxide film 26: gate electrode
28 : 소오스/드레인 전극28 source / drain electrodes
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명에 따른 실리사이드막을 이용한 단전자 트랜지스터의 구조를 나타낸 도면이다.1 is a view showing the structure of a single electron transistor using a silicide film according to the present invention.
도 1을 참조하면, 본 발명의 단전자 트랜지스터의 구조는 절연층(12)이 매몰된 반도체 기판, 즉 SOI 기판(10) 상부에 소오스/드레인 영역 및 채널 예정 영역이 정의된 반도체층(14, 16)과, 소오스/드레인 영역의 반도체층(14, 16) 상부에 형성된 제 1실리사이드막(18)과, 채널 예정 영역의 반도체층(미도시됨) 중앙에 미세 간격을 갖으며 제 1실리사이드막(18)을 소정 부분 덮는 제 2실리사이드막(20)과, 제 2실리사이드막(20) 사이에 드러난 채널 영역 중앙의 반도체층으로 이루어진 양자점(22)과, 결과물 상부에 형성되는 게이트 산화막(24)과, 게이트 산화막(24)의 콘택홀을 통해 제 1실리사이드막(18)과 연결되는 소오스/드레인 전극(28)과, 양자점(22)의 게이트 산화막(24) 상부에 배치된 게이트 전극(26)을 포함한다.Referring to FIG. 1, the structure of the single-electron transistor of the present invention is a semiconductor substrate in which an insulating layer 12 is buried, that is, a semiconductor layer 14 having a source / drain region and a channel predetermined region defined on an SOI substrate 10. 16), the first silicide layer 18 formed on the semiconductor layers 14 and 16 in the source / drain regions, and the first silicide layer at minute centers in the center of the semiconductor layer (not shown) in the channel predetermined region. A second silicide film 20 covering the predetermined portion 18, a quantum dot 22 composed of a semiconductor layer in the center of the channel region exposed between the second silicide film 20, and a gate oxide film 24 formed on the resultant. And a source / drain electrode 28 connected to the first silicide layer 18 through the contact hole of the gate oxide layer 24, and a gate electrode 26 disposed on the gate oxide layer 24 of the quantum dot 22. It includes.
여기서, 채널 예정 영역의 반도체층 폭은 1㎛∼2㎛이다. 그리고 제 2실리사이드막(20) 사이인 채널 중앙의 미세 간격은 100㎚ 이내이며 양자점(22)의 소정 길이는 100㎚이므로 제 2실리사이드막(20) 양쪽에 접한 양자점(22)은 100㎚×100㎚, 즉 100㎚2이하의 크기를 갖으며 이로 인해 소자의 동작 온도를 향상시킬 수 있다. 본 발명은 양자점(22)이 제 2실리사이드막(22) 양쪽에 접해있기 때문에 두 개의 쇼트키-접합 장벽이 형성되며 이 장벽은 단전자 터널링의 장벽으로 이용된다. 즉 쇼트키-접합 장벽의 높이와 도핑 농도에 따라 변하는 실리사이드와 반도체층 간의 콘택 저항이 터널 접합으로 동작하기 위해서는 양자 저항(∼25.813㏀) 이상의 값을 가져야 한다. 이를 위해서 본 발명은 이온 주입을 하지 않고 실리사이드 공정을 이용하기 때문에 단전자 트랜지스터의 제조 공정을 용이하게 할 수 있다. 게다가 본 발명은 100㎚ 이하의 매우 작은 양자점을 형성시킴으로써 소자의 동작 온도를 향상시킬 수 있다.Here, the semiconductor layer width of the channel predetermined region is 1 µm to 2 µm. In addition, since the minute gap between the centers of the channels between the second silicide layers 20 is 100 nm or less, and the predetermined length of the quantum dots 22 is 100 nm, the quantum dots 22 contacting both sides of the second silicide layer 20 are 100 nm × 100. It has a size of 100 nm or less, that is, 100 nm 2 or less, thereby improving the operating temperature of the device. In the present invention, since the quantum dots 22 are in contact with both sides of the second silicide film 22, two Schottky-junction barriers are formed, which are used as barriers for single electron tunneling. In other words, the contact resistance between the silicide and the semiconductor layer, which varies with the height of the Schottky-junction barrier and the doping concentration, must be greater than or equal to the quantum resistance (˜25.813 kΩ) in order to operate as a tunnel junction. To this end, the present invention uses a silicide process without ion implantation, thereby facilitating the manufacturing process of the single-electron transistor. Furthermore, the present invention can improve the operating temperature of the device by forming very small quantum dots of 100 nm or less.
도 2a 내지 도 2d는 본 발명에 따라 실리사이드막을 이용한 단전자 트랜지스터의 제조 공정을 설명하기 위한 평면도들이다. 도 3a 내지 도 3c는 본 발명에 따라 실리사이드막을 이용한 단전자 트랜지스터의 제조 공정을 설명하기 위한 수직 단면도들이다. 도 4a 내지 도 4d는 본 발명에 따라 실리사이드막을 이용한 단전자 트랜지스터의 제조 공정을 설명하기 위한 사시도들이다. 이들 도면들을 참조하여 본 발명의 일 실시예에 따른 제조 공정에 대해 설명하고자 한다.2A to 2D are plan views illustrating a manufacturing process of a single electron transistor using a silicide film according to the present invention. 3A to 3C are vertical cross-sectional views illustrating a manufacturing process of a single electron transistor using a silicide film according to the present invention. 4A to 4D are perspective views illustrating a manufacturing process of a single electron transistor using a silicide film according to the present invention. With reference to these drawings will be described for the manufacturing process according to an embodiment of the present invention.
도 2a에 도시된 바와 같이, 절연층(12)이 매몰된 반도체 기판, 즉 SOI 기판(10)에 반도체층(14, 16)을 형성한다. 바람직하게는, 절연층(12)은 실리콘산화막으로 형성되고 반도체층은 실리콘층으로 형성된다. 그리고 포토리소그래피로 반도체층 상부에 소오스/드레인 및 채널 예정 영역을 정의하는 포토레지스트 패턴(미도시함)을 형성하고 이러한 포토레지스트 패턴을 이용하여 반도체층을 건식 또는 습식 식각으로 패터닝한다. 이렇게 패터닝된 반도체층은 소오스 및 드레인 영역(14, 16)과 이들을 연결하는 채널 예정 영역(15)을 정의한다. 그리고나서 상기 포토레지스트 패턴을 제거한다.As shown in FIG. 2A, semiconductor layers 14 and 16 are formed on a semiconductor substrate in which the insulating layer 12 is embedded, that is, an SOI substrate 10. Preferably, the insulating layer 12 is formed of a silicon oxide film and the semiconductor layer is formed of a silicon layer. A photoresist pattern (not shown) defining a source / drain and a channel predetermined region is formed on the semiconductor layer by photolithography, and the semiconductor layer is patterned by dry or wet etching using the photoresist pattern. The patterned semiconductor layer defines source and drain regions 14 and 16 and channel predetermined regions 15 connecting them. The photoresist pattern is then removed.
이어서 도 2b 및 도 4a에 도시된 바와 같이, 제 1실리사이드막을 패턴하기 위해 반도체 채널이 형성될 예정인 1㎛∼2㎛의 간격을 남기고 반도체층의 활성 영역 전면에 포토레지스트 패턴을 형성한다. 그리고 포토레지스트 패턴이 형성된 활성 영역의 전면에 실리사이드 금속물질로서 백금(Pt)을 증착하고 열처리하여 제 1실리사이드막(18)를 형성한 후에 실리사이드화되지 않은 백금과 포토레지스트 패턴을 제거한다.Subsequently, as shown in FIGS. 2B and 4A, a photoresist pattern is formed over the active region of the semiconductor layer, leaving a gap of 1 μm to 2 μm in which semiconductor channels are to be formed to pattern the first silicide layer. Then, platinum (Pt) is deposited on the entire surface of the active region in which the photoresist pattern is formed, and then heat-treated to form the first silicide layer 18, and then the unsilicided platinum and the photoresist pattern are removed.
그 다음 도 2c에 도시된 바와 같이, 소오스/드레인쪽 제 1실리사이드막(18) 사이에 100㎚의 간격(19)을 남기고 채널 예정 영역의 반도체층 상부에 전자빔 리소그래피를 이용해서 전자빔 레지스트 패턴(미도시함)을 형성한다. 여기서, 전자빔 레지스트는 PMMA를 이용한다. 그런 다음, 전자빔 증착으로 실리사이드 금속 물질로서 백금을 다시 증착하고 열처리하여 제 2실리사이드막(20)를 형성한 후에 전자빔 레지스트 패턴을 제거한다. 여기서 제 2실리사이드막(20)는 채널 영역의 반도체층 중앙 100㎚ 간격을 남기고 이격되어 각각 소오스/드레인쪽 제 1실리사이드막(18)와 연결되어 있다.Then, as shown in FIG. 2C, an electron beam resist pattern is formed by using electron beam lithography on the semiconductor layer in the channel predetermined region, leaving a gap 19 of 100 nm between the source / drain-side first silicide layer 18. Shown). Here, the electron beam resist uses PMMA. Then, platinum is again deposited as a silicide metal material by an electron beam deposition and heat treated to form the second silicide film 20, and then the electron beam resist pattern is removed. The second silicide layer 20 is spaced apart from the center of the semiconductor layer in the channel region, leaving a 100 nm gap, and is connected to the source / drain side first silicide layer 18, respectively.
그리고 도 2d, 도 3a, 및 도 4b에 도시된 바와 같이, 제 2실리사이드막(20) 사이의 100㎚의 간격내 반도체층에 다시 전자빔 리소그래피로 전자빔 레지스트 패턴(미도시함)을 형성한다. 그런 다음 전자빔 레지스트 패턴을 이용한 식각 공정(바람직하게는 건식 식각)을 진행하여 상기 100㎚의 간격내 반도체층을 100㎚이하의 길이를 갖도록 식각한다. 그리고나서 전자빔 레지스트 패턴을 제거한다. 그 결과, 제 2실리사이드막(20) 길이 또는 전자빔 레지스트의 근접 효과에 의해 제 2실리사이드막(20) 사이에 100㎚×100㎚, 즉 100㎚2이하의 미세 크기를 갖는 양자점(22)이 형성된다.2D, 3A, and 4B, an electron beam resist pattern (not shown) is again formed by electron beam lithography on the semiconductor layer within a 100 nm gap between the second silicide films 20. Thereafter, an etching process (preferably dry etching) using an electron beam resist pattern is performed to etch the semiconductor layer to have a length of 100 nm or less within the interval of 100 nm. The electron beam resist pattern is then removed. As a result, a quantum dot 22 having a fine size of 100 nm x 100 nm, that is, 100 nm 2 or less is formed between the second silicide film 20 by the length of the second silicide film 20 or by the proximity effect of the electron beam resist. do.
계속해서 도 3b 및 도 4c에 도시된 바와 같이, 상기 결과물 전면에 게이트 산화막(24)으로서 실리콘산화막을 형성한다. 여기서 게이트 산화막(24)은 열산화 공정으로 실리콘산화막을 형성하는데, 그 두께는 20㎚∼30㎚, 바람직하게는 10㎚이하의 두께로 형성한다.Subsequently, as shown in FIGS. 3B and 4C, a silicon oxide film is formed as the gate oxide film 24 on the entire surface of the resultant product. Here, the gate oxide film 24 forms a silicon oxide film by a thermal oxidation process, the thickness of which is 20 nm to 30 nm, preferably 10 nm or less.
이어서 도 3c에 도시된 바와 같이, 포토 리소그래피로 게이트 산화막(24) 상부에 소오스/드레인 전극을 정의하는 포토레지스트 패턴(미도시함)을 형성하고 포토레지스트 패턴을 이용한 식각 공정(예컨대 습식 식각)으로 게이트 산화막(24)을 식각해서 소오스 및 드레인 영역의 제 1실리사이드막(18) 일부가 노출되는 콘택 창을 형성한다. 그리고 콘택 창에 매립되도록 게이트 산화막(24) 상부에 금속막으로써 알루미늄(Al)을 증착하고 리프트 오프(lift-off) 방식으로 포토레지스트 패턴을 제거하여 소오스 및 드레인 영역의 제 1실리사이드막(18)과 연결되는 소오스 및 드레인 전극(28)을 형성한다.3C, a photoresist pattern (not shown) defining a source / drain electrode is formed on the gate oxide layer 24 by photolithography, followed by an etching process using a photoresist pattern (for example, wet etching). The gate oxide layer 24 is etched to form a contact window through which a portion of the first silicide layer 18 in the source and drain regions is exposed. The first silicide layer 18 of the source and drain regions is formed by depositing aluminum (Al) as a metal layer on the gate oxide layer 24 so as to be buried in the contact window and removing the photoresist pattern in a lift-off manner. Source and drain electrodes 28 are formed.
계속해서 도 3c 및 도 4d에 도시된 바와 같이, 상기 결과물 전면에 포토 리소그래피로 게이트 전극을 정의하는 포토레지스트 패턴(미도시함)을 형성하고 상기 포토 레지스트 패턴에 매립되게 금속막으로서 알루미늄(Al)을 증착하고 리프트 오프(lift-off) 방식으로 포토레지스트 패턴을 제거하여 게이트 전극(26) 및 패드(25)를 동시에 형성한다. 여기서 게이트 전극(26) 및 패드(25)를 이루는 금속막은 열 증착 공정으로 형성하며 그 두께는 150㎚∼200㎚로 한다.Subsequently, as shown in FIGS. 3C and 4D, a photoresist pattern (not shown) defining a gate electrode by photolithography is formed on the entire surface of the resultant, and aluminum (Al) is formed as a metal film to be embedded in the photoresist pattern. Is deposited and the photoresist pattern is removed in a lift-off manner to simultaneously form the gate electrode 26 and the pad 25. The metal film constituting the gate electrode 26 and the pad 25 is formed by a thermal evaporation process and has a thickness of 150 nm to 200 nm.
이상 설명한 바와 같이, 본 발명은 소오스/드레인의 실리사이드와 양자점의 반도체층 사이의 콘택 저항으로 인해 발생하는 두 개의 쇼트키-접합 장벽을 터널링 장벽으로 사용하는 단전자 트랜지스터를 손쉽게 제작할 수 있다. 특히 쇼트키-접합 장벽의 높이와 도핑 농도에 따라 변하는 실리사이드와 반도체층 간의 콘택 저항이 터널 접합으로 동작하기 위해서는 양자 저항 이상의 값을 가져야 하는데, 이를 위해서 본 발명은 이온 주입을 하지 않고 실리사이드 공정을 이용하기 때문에 단전자 트랜지스터의 제조 공정을 용이하게 할 수 있다.As described above, the present invention can easily fabricate a single-electron transistor using two Schottky-junction barriers as tunneling barriers caused by contact resistance between the silicide of the source / drain and the semiconductor layer of the quantum dot. In particular, the contact resistance between the silicide and the semiconductor layer, which varies according to the height of the Schottky-junction barrier and the doping concentration, must be greater than or equal to the quantum resistance in order to operate as a tunnel junction. Therefore, the manufacturing process of a single electron transistor can be made easy.
또한 본 발명은 쇼트키-접합 장벽들이 형성되는 양자점의 두 부분 간격을 제 2 실리사이드의 길이와 전자빔 레지스트의 근접 효과에 의해서 제어할 수 있으므로 100㎚2이하의 크기를 갖는 매우 미세한 양자점을 구현할 수 있다. 따라서 이러한 미세한 크기의 양자점이 갖는 커패시턴스는 단전자 트랜지스터 전체의 커패시턴스값에 대한 기여도를 갖기 때문에 열적인 요동을 극복할 수 있는 쿨롱 에너지를 발생시키고 결과적으로 단전자 트랜지스터의 동작 온도를 높여서 상온에서 동작할 수 있는 효과가 있다.In addition, the present invention can control the two-part spacing of the quantum dots in which the Schottky-junction barriers are formed by the length of the second silicide and the proximity effect of the electron beam resist, thereby realizing very fine quantum dots having a size of 100 nm 2 or less. . Therefore, since the capacitance of the microscopic quantum dot has a contribution to the capacitance value of the entire single-electron transistor, it generates coulomb energy that can overcome thermal fluctuations and consequently increases the operating temperature of the single-electron transistor to operate at room temperature. It can be effective.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0012491A KR100434813B1 (en) | 2002-03-08 | 2002-03-08 | Structure and manufacturing method for single electron transistor by using silicide layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0012491A KR100434813B1 (en) | 2002-03-08 | 2002-03-08 | Structure and manufacturing method for single electron transistor by using silicide layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030073098A true KR20030073098A (en) | 2003-09-19 |
| KR100434813B1 KR100434813B1 (en) | 2004-06-07 |
Family
ID=32223971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0012491A KR100434813B1 (en) | 2002-03-08 | 2002-03-08 | Structure and manufacturing method for single electron transistor by using silicide layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100434813B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268407B2 (en) | 2004-12-03 | 2007-09-11 | Electronics And Telecommunications Research Institute | Schottky barrier tunnel single electron transistor and method of manufacturing the same |
-
2002
- 2002-03-08 KR KR10-2002-0012491A patent/KR100434813B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268407B2 (en) | 2004-12-03 | 2007-09-11 | Electronics And Telecommunications Research Institute | Schottky barrier tunnel single electron transistor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100434813B1 (en) | 2004-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5815812B2 (en) | Method for manufacturing transistor | |
| US6211013B1 (en) | Method for fabricating single electron transistor | |
| KR20120092091A (en) | Methods for fabricating passivated silicon nanowires and devices thus obtained | |
| KR100470832B1 (en) | Schottky barrier tunnel transistor using thin silicon layer on insulator and method for fabricating the same | |
| EP1727194A1 (en) | Method for high topography patterning | |
| US5972744A (en) | Quantum effect device, method of manufacturing the same | |
| CN108074968B (en) | Tunneling FINFET with self-aligned gate | |
| KR100444270B1 (en) | Method for manufacturing semiconductor device with negative differential conductance or transconductance | |
| JP2011512668A (en) | Single-electron transistor operating at room temperature and method for manufacturing the same | |
| KR20090028360A (en) | Fabrication method for room temperature operating single-electron device | |
| KR100434813B1 (en) | Structure and manufacturing method for single electron transistor by using silicide layer | |
| JP3402905B2 (en) | Semiconductor element | |
| JPH09191104A (en) | Single electronic element | |
| CN111386610A (en) | Method for manufacturing electronic assembly with double quantum dots | |
| KR100468834B1 (en) | Single electron transistor using oxidation process and manufacturing method | |
| KR101012265B1 (en) | Fabrication method of room temperature-operating Single-Electron Device | |
| US5994728A (en) | Field effect transistor and method for producing the same | |
| JP3163823B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH07302908A (en) | Semiconductor device and manufacture thereof | |
| JP2812244B2 (en) | Fabrication method of single electron tunnel device | |
| KR20100016902A (en) | Single electron transistor operating at room temperature and the fabricating method thereof | |
| KR20030061262A (en) | Fabrication method of single electron device | |
| JP3329627B2 (en) | Semiconductor element | |
| WO2005034244A2 (en) | Current controlling device | |
| JPH0529613A (en) | Manufacture of quantum fine line element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101210 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |