KR20030057448A

KR20030057448A - 역학량 센서

Info

Publication number: KR20030057448A
Application number: KR1020020085000A
Authority: KR
Inventors: 야마시타무네하루
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2001-12-28
Filing date: 2002-12-27
Publication date: 2003-07-04
Also published as: EP1324052A2; JP2003254991A; US20030164696A1; CN1430046A; KR100512569B1; JP4066786B2; CN1233987C; US6763726B2; EP1324052A3

Abstract

본 발명은 2개의 압전 진동자의 특성 변동의 저감에 따른 회로부의 무조정화(無調整化) 및 변동 요인의 삭감을 가능하게 하고, 또한, 압전 진동자와 회로부 사이의 거리를 떼어 놓을 수 있도록 하며, 또한 위상 시프트 회로에 의한 위상 시프트량의 제어를 불필요하게 한 역학량 센서를 구성하는 것을 목적으로 한다.

본 발명의 구성에 따르면, 2개의 압전 진동자(Sa, Sb)는 가속도 등의 역학량에 의해 가해지는 응력이 서로 반대가 되도록 형성한다. 전류 전압 변환－신호 가산 회로(11)는 2개의 압전 진동자(Sa, Sb)에 흐르는 전류 신호를 전압 신호로 변환한다. 전압 증폭－진폭 제한 회로(12)는 그 2개의 전압 신호의 가산 신호를 증폭하고, 전류 신호와 동일 위상의 전압 신호(Vosc)를 정귀환시켜 발진 동작시킨다. 위상차 전압 변환 회로(13)는 전압 변환된 신호 Sa신호와 Sb신호의 위상차에 비례한 전압 신호를 발생한다. 증폭－필터 회로(14)는 이것을 직류 증폭하여, 불필요한 주파수 성분을 제거한다.

Description

역학량 센서{Dynamic quantity sensor}

본 발명은 가속도, 각가속도(角加速度), 각속도, 하중 등의 역학량을 검출하는 역학량 센서에 관한 것이다.

압전 진동자를 구비한 가속도 센서로서, 본원 출원인은 일본국 특허공개공보 2002-243757호를 출원하고 있다.

이 가속도 센서는, 가속도에 의해 가해지는 응력이 서로 반대인 2개의 압전 진동자와, 2개의 커패시터를 포함하는 부하 임피던스로 브리지(bridge) 회로를 구성하고, 그 평균 출력 사이에 분압 임피던스 회로를 형성하며, 그 분압 임피던스 회로의 분압점의 신호를 귀환 신호 처리 회로에 의해 2개의 압전 진동자의 접속점에 귀환시켜 발진 회로를 구성하고, 브리지 회로의 평균 출력 사이의 발진 출력 위상차를 검출하여, 이것을 가속도 검출 신호로서 출력하는 것이다.

(1)회로부에서의 변동 요인에 관하여

상기 가속도 센서는, 중력 가속도 등의 직류 성분의 가속도를 검출할 수 있는 것; 공진 주파수가 높은 경우에도 압전 진동자가 갖는 정전용량의 영향을 받기 어려우며, 고감도의 검출이 가능한 것; 고주파 전압 신호를 고정밀도의 게인(gain)으로 증폭할 필요가 없는 것; 등의 다양한 특징을 구비하고 있다.

그러나, 이 상술한 가속도 센서에 있어서는, 2개의 압전 진동자와 2개의 커패시터를 포함하는 부하 임피던스로 브리지 회로를 구성하고 있기 때문에, 브리지가 평형 상태가 되지 않으면 발진 출력 위상차가 0이 되지 않는다. 즉 2개의 압전 진동자에 가해지는 응력이 모두 0이라 하더라도, 가속도 센서의 출력이 0이 되지 않는다. 또한, 압전 진동자 사이의 변동이 큰 경우에, 부하 임피던스를 조정하여 압전 진동자 사이의 변동을 캔슬(cancle)할 수 있다고 하는 장점이 있는 반면, 압전 진동자 사이의 변동이 원래 작아서 조정이 불필요한 경우에는, 부하 임피던스의 특성을 맞추는 것과 같은 여분의 작업이 필요해진다.

(2)압전 진동자와 회로의 배치에 관하여

상기 가속도 센서는 부하 임피던스에 비교하여 큰 정전용량을 사용하기 때문에, 회로 기판의 기생 용량의 영향을 받기 어려우며, 코팅이나 기밀 봉지(封止) 패키지가 불필요하다는 특징을 구비하고 있다.

그러나, 이 상술한 가속도 센서에 있어서는, 압전 진동자와 회로의 거리를 수㎝정도로 한정시킬 필요가 있었다. 이것은 콜피츠(colpitts) 발진 회로의 원리를 사용하고 있음으로 인한 제약으로, 회로의 입력 임피던스가 높고, 또한, 회로에의 입력 전압이 높기 때문에, 배선 저항이나 인덕턴스 성분의 영향을 받기 쉬운 것에 기인하고 있다. 즉, 압전 진동자와 회로의 간격은 10㎝이상이 되는 용도가 상정되기 때문에, 원리적으로, 압전 진동자와 회로 사이의 거리를 그 정도로 떼어 놓아도 문제가 발생하기 어려운 검출 방식이 요망되고 있다.

(3)가속도에 대한 감도의 최량점(最良点)의 조정에 관하여

상기 가속도 센서는 위상 시프트 회로에 의해, 가속도에 대한 감도를 최량점에 맞출 수 있으나, 위상 시프트 회로에 의한 위상 시프트량의 제어가 곤란하였다.

또한, 상술한 과제는 가속도를 검출하는 가속도 센서에 한하지 않으며, 각가속도, 각속도, 하중 등의 역학량에 따라 압전 진동자에 흐르는 전류가 변화하도록 한 경우에 발생하는 공통의 과제이다.

본 발명의 목적은 상술한 각종의 과제를 해소하여, 2개의 압전 진동자의 특성 변동의 저감에 따른 회로부의 무조정화(無調整化) 및 변동 요인의 삭감을 가능하게 하고, 또한, 압전 진동자와 회로부 사이의 거리를 떼어 놓을 수 있도록 하며, 또한 위상 시프트 회로에 의한 위상 시프트량의 제어를 불필요하게 한 역학량 센서를 제공하는데 있다.

도 1은 제 1 실시형태에 따른 가속도 센서의 전체 구성을 나타내는 블록도이다.

도 2는 상기 가속도 센서에 있어서의 전류 전압 변환－신호 가산 회로의 회로 구성을 나타내는 도면이다.

도 3은 상기 가속도 센서에 있어서의 전압 증폭－진폭 제한 회로의 회로 구성을 나타내는 도면이다.

도 4는 상기 가속도 센서에 있어서의 위상차 전압 변환 회로의 회로 구성을 나타내는 도면이다.

도 5는 제 2 실시형태에 따른 가속도 센서의 전체 구성을 나타내는 블록도이다.

도 6은 상기 가속도 센서의 주요부의 등가 회로도이다.

도 7은 제 3 실시형태에 따른 가속도 센서의 전류 전압 변환－신호 가산 회로의 구성을 나타내는 도면이다.

도 8은 각 실시형태의 가속도 센서에 구비하는 압전 진동자의 특성을 나타내는 도면이다.

도 9는 가속도 검출 소자의 외관 사시도이다.

도 10은 가속도 검출 소자의 분해 사시도이다.

도 11은 가속도 검출 소자의 요부의 분해 사시도이다.

<도면의 주요부분에 대한 간단한 설명>

10 : 가속도 검출 소자Sa, Sb : 압전 진동자

본 발명은 역학량에 의해 가해지는 응력이 서로 반대인 2개의 압전 진동자와, 상기 2개의 압전 진동자에 대하여 공통으로 전압 신호를 인가하는 회로와, 상기 2개의 압전 진동자에 흐르는 전류 신호를 전압 신호로 변환하는 전류 전압 변환 회로와, 상기 전류 전압 변환 회로의 출력 전압 신호의 위상차를 검출하여 역학량 검출 신호를 출력하는 위상차 신호 처리 회로를 형성하여 역학량 센서를 구성한다. 이에 따라, 측정 환경의 영향을 받기 어렵게 하여, 안정된 역학량의 측정을 가능하게 한다.

또한, 본 발명은 상기 2개의 압전 진동자에 대하여 공통으로 전압 신호를 인가하는 회로를, 상기 전류 전압 변환 회로로부터 출력되는 상기 2개의 압전 진동자에 흐르는 전류 신호의 합의 전압 신호로부터, 상기 전압 신호에 대하여 동일 위상의 전압 신호를 상기 2개의 압전 진동자에 정귀환시키는 전압 증폭 회로에 의해 구성하고, 상기 전압 증폭 회로와, 상기 압전 진동자와, 상기 전류 전압 변환 회로에 의해 발진 동작시키도록 역학량 센서를 구성한다.

이에 따라, 2개의 압전 진동자에 가해지는 응력에 대한 공진 주파수의 예민한 변화를 이용하여, 역학량을 고감도로 검출할 수 있도록 한다. 또한, 발진 동작의 동작점에 2개의 압전 진동자의 특성을 반영시켜, 2개의 압전 진동자에 가해지는 응력에 대한 발진 주파수 변화의 관계를 안정화시킨다.

또한, 본 발명의 역학량 센서는 상기 전압 증폭 회로를, 정전류 회로와, 전류 스위치 회로로 이루어지는 전압 진폭 제한 회로를 포함하는 것으로 하고, 그 전압 진폭 제한 회로에 의해, 상기 2개의 압전 진동자에 대하여 공통으로 인가하는 전압 신호의 전압 진폭을 제한한다. 이에 따라 압전 진동자의 구동 전압을 일정하게 하여, 회로의 동작을 안정화시키고, 압전 진동자의 발열도 저감시킨다.

또한, 본 발명의 역학량 센서는 그 발진 동작의 주파수를, 압전 진동자의 공진 주파수 영역의 주파수로 한다. 압전 진동자는 그 공진 주파수 영역에서 임피던스가 낮기 때문에, 전류 전압 변환 회로에 흐르는 전류가 증가하여, 게인이 커지며, 안정적으로 발진 동작한다. 이것에 의해, 가해지는 역학량에 따른 역학량의 검출 신호의 변화 감도를 높인다.

또한, 본 발명의 역학량 센서는 그 압전 진동자의 공진 주파수 영역을, 상기 압전 진동자의 어드미턴스(admittance) 위상이 0±45[deg]가 되는 범위로 한다. 이것에 의해, 가해지는 역학량에 따른 전류 전압 변환 회로의 출력 전압 신호의 위상차 변화를, 보다 직선적으로 하며, 넓은 다이나믹 레인지(dynamic range)에서 역학량을 검출할 수 있도록 한다.

또한, 본 발명의 역학량 센서는 상기 전류 전압 변환 회로로서, 입력된 전류 신호에 대하여 반대 위상의 전류 신호를 발생시켜, 상기 입력된 전류 신호를 소거하고, 상기 반대 위상의 전류 신호를 2개로 분배하는 차동 증폭 회로를 2개 구비하며, 상기 2개의 차동 증폭 회로의 2개의 분배 전류 신호 중, 한쪽의 전류 신호씩을 동일한 임피던스 소자에 흘리고, 다른쪽의 전류 신호를, 각각 다른 임피던스 소자에 흘려서, 출력해야 할 전압 신호를 발생시키도록 구성한다.

이와 같이, 2개의 압전 진동자에 흐르는 전류 위상의 변화를, 2개의 차동 증폭 회로에 의해 전압 변화로 변환함으로써, 동일 위상 성분의 노이즈(드리프트(drift))를 제거할 수 있도록 한다.

또한, 본 발명의 역학량 센서는 상기 임피던스 소자로서 저항을 사용한다. 이에 따라 저비용화를 도모하며, 또한 2개의 압전 진동자에 흐르는 전류와 동일 위상의 전압 신호를 추출하여, 상기 전압 증폭 회로에 의한 압전 진동자에 대한 정귀환을 용이하게 행할 수 있도록 한다.

또한, 본 발명의 역학량 센서는 상기 차동 증폭 회로로서, 제 1ㆍ제 2 트랜지스터의 이미터(emitter) 또는 소스끼리를 접속하고, 그 접속점과 아날로그 접지 사이에 제 1 저항을 접속하며, 제 3ㆍ제 4 트랜지스터의 이미터끼리 또는 소스끼리를 접속하고, 그 접속점과 아날로그 접지 사이에 제 2 저항을 접속하며, 제 1∼제 4 트랜지스터의 베이스 또는 게이트를 정전압원에 접속하고, 제 2ㆍ제 3 트랜지스터의 컬렉터(collector)끼리 또는 드레인(drain)끼리를 접속함과 동시에, 상기 컬렉터 또는 드레인과 전원 라인 사이에 제 5 저항을 접속하며, 제 1ㆍ제 4 트랜지스터의 컬렉터 또는 드레인과 전원 라인 사이에 제 3ㆍ제 4 저항을 각각 접속하여 구성한다.

이와 같이 베이스 접지 증폭 회로 또는 게이트 접지형 증폭 회로를 구성하고, 증폭 회로에의 입력 임피던스를 낮게 해서, 입력 용량을 작게 하여, 주파수 특성이 양호한 전압 증폭 회로 및 발진 회로를 구성한다.

또한, 본 발명의 역학량 센서는 상기 위상차 신호 처리 회로를, 상기 전류 전압 변환 회로의 출력 전압을 차동형으로 입력하고, 위상차를 전압 신호로서 출력하는 차동형 위상차 전압 변환 회로로 한다. 이에 따라 동일 위상 성분의 노이즈를 제거하여, 전체적으로 노이즈 성분이 적은, 역학량에 따른 전압 신호를 얻는다.

또한, 본 발명의 역학량 센서는 상기 2개의 압전 진동자에 각각 직렬로 저항을 접속한다. 이에 따라, 압전 진동자에 가해지는 응력에 대한 검출 감도의 안정화와 온도 특성의 보상을 행한다.

상기 역학량으로서는, 예를 들면 가속도, 각가속도, 각속도, 하중을 검출한다.

<발명의 실시형태>

우선, 각 실시형태의 가속도 센서에 구비하는 압전 진동자의 구성에 대하여, 도 9∼도 11을 참조하여 설명한다.

도 9는 가속도 검출 소자의 전체의 사시도, 도 10은 그 분해 사시도, 도 11은 도 10에 있어서의 요부의 분해 사시도이다.

이 가속도 검출 소자(10)는 2개의 압전 진동자(Sa, Sb)를 절연성 세라믹 등으로 이루어지는 절연 케이스(5, 6) 내에 양쪽 지지빔 구조로 수납 지지하고 있다. 이 예에서는, 압전 진동자(Sa, Sb)는 유니모르프형(unimorph type) 검출 소자이다. 직사각형 형상의 압전 세라믹판의 표리 양 주면에 각각 전극(21, 22 및 31, 32)을 형성한 공진자(20, 30)를, 각각 베이스판(23, 33)의 한 면에 접착이나 솔더링 등에 의해 접합함으로써 일체화하고 있다. 이 공진자(20, 30)는 모두 에너지 트랩형 두께 미끄럼 진동 모드의 공진자이며, 공진자(20, 30)의 길이 방향으로 분극하고 있다. 표리면의 전극(21, 22 및 31, 32)은 한 단부를 공진자(20, 30)의 중앙부에서 대향시키고, 다른 단부를 공진자(20, 30)의 다른 단부에 인출하고 있다.

베이스판(23, 33)은 공진자(20, 30)와 동일 길이, 동일 폭으로 형성된 절연판이며, 압전 진동자(Sa, Sb)의 가속도의 작용에 따른 굽힘 중성면(中性面)이 공진자(20, 30)와 베이스판(23, 33)의 접합면보다 베이스판(23, 33)측이 되도록 설정하고 있다. 베이스판(23, 33)은 공진자(20, 30)보다 굽힘 강성이 높은 재료로 구성하고 있다. 또한, 이 베이스판(23, 33)은 질량체(추)로서 기능시키기 위하여 질량을 될 수 있는 한 큰 것으로 하고 있다. 베이스판(23, 33)의 공진자(20, 30)와의 대향면에는, 공진자(20, 30)의 트랩 진동의 범위보다 넓고 또한 가속도에 의해 휘는 범위보다 작은 공극(空隙)을 형성하기 위한 오목부(23a, 33a)를 형성하고 있다. 이에 따라, 공진자(20, 30)의 트랩 진동이 구속되지 않고, 또한 가속도에 의해 공진자(20, 30)와 베이스판(23, 33)이 일체적으로 휘도록 하고 있다.

상기 2개의 압전 진동자(Sa, Sb)는 공진자(20, 30)가 서로 상반 방향을 향하고, 또한 가속도(G)의 인가 방향으로 각각 독립하여 휠 수 있도록, 길이 방향 양단부를, 스페이서층인 접착층(4)을 개재하여 대면 접합하고 있다. 압전 진동자(Sa, Sb)의 가속도(G)의 인가 방향의 외측면은 좌우 한 쌍의 케이스 부재(5, 5)에 의해 덮여져 있다. 케이스 부재(5)는 단면 "コ"자형으로 형성하고 있으며, 그 양단 돌출부(5a)를 압전 진동자(Sa, Sb)의 양단부 외측면(공진자(20, 30)의 노출면)에 접착 고정하고 있다. 그 때문에, 케이스 부재(5)와 압전 진동자(Sa, Sb) 사이에는, 케이스 부재(5)의 오목부(5b)에 의해, 가속도(G)에 따라 압전 진동자(Sa, Sb)가 휠 수 있는 공간을 형성하고 있다.

또한, 압전 진동자(Sa, Sb)와 케이스 부재(5)로 형성되는 상하의 개방면을 상하 한 쌍의 커버 부재(6, 6)에 의해 덮고 있다. 커버 부재(6)의 내면에는, 압전 진동자(Sa, Sb)와의 접촉을 방지하기 위한 오목부(6a)를 형성하고 있으며, 그 외주부를 개방면에 접착 고정하고 있다. 그 때문에, 압전 진동자(Sa, Sb)의 가속도(G)에 의한 변위 부분은 케이스 부재(5) 및 커버 부재(6)에 의해 완전히 밀폐하고 있다.

공진자(20, 30)에 형성한 전극(21, 22 및 31, 32) 중, 전극(21, 32)은 압전진동자(Sa, Sb)와 케이스 부재(5)로 형성되는 개방면에 형성된 띠형상의 내부 전극(51)에 의해 서로 도통(導通)시키고, 또한 케이스 부재(5)의 외측면까지 인출하고 있다. 또한, 전극(22)은 상측의 개방면에 형성한 내부 전극(52)에 의해 케이스 부재(5)의 외측면까지 인출하고, 전극(31)은 하측의 개방면에 형성한 내부 전극(53)에 의해 케이스 부재(5)의 다른 외측면까지 인출하고 있다.

케이스 부재(5) 및 커버 부재(6)의 외표면에는, 도 1에 나타내는 바와 같이, 외부 전극(61, 62, 63)을 형성하고 있으며, 상기 내부 전극(51, 52, 53)은 각각 외부 전극(61, 62, 63)에 접속하고 있다. 이에 따라, 표면 실장형의 칩형 가속도 검출 소자(5)를 얻는다.

다음으로, 이 압전 진동자의 특성을 도 8을 참조하여 설명한다. 도 8에 있어서, 도 8A는 그 도면 중에 나타낸 회로에서, 전압원의 주파수를 변화시켰을 때의 전류의 위상(즉 어드미턴스 위상)의 변화를 나타내고 있다. 또한, 실선은 응력을 인가하고 있지 않은 상태, 파선은 응력을 인가한 상태이다. 도 8B는 도 8A에 있어서의 공진 주파수 영역의 확대도이다.

도 8에 있어서, 위상이 0[deg]가 되는 주파수는 압전 진동자의 공진 주파수이다. 도 8에서 알 수 있는 바와 같이, 응력 인가에 의해, 공진 주파수가 fr(0)으로부터 fr(x)로 변화한 것을 알 수 있다. 또한, 전압원의 주파수를 fr(0)으로 고정해 두면, 위상은 응력 인가에 의해 φ(0)으로부터 φ(y)로 변화하는 것을 알 수 있다. 여기에서, 압전 진동자의 전기기계 품질 계수를 Qm, 응력에 의한 공진 주파수 변화율을 D(fr)이라고 하면, φ(y)는 근사적으로 (1)식이 된다.

그리고, 제 1 실시형태에 따른 가속도 센서의 구성을 도 1∼도 4를 참조하여 설명한다.

도 1은 가속도 센서 전체의 구성을 나타내는 블록도이다. 여기에서 참조부호 10은 가속도에 의해 가해지는 응력의 방향이 서로 반대인 2개의 압전 진동자(Sa, Sb)로 이루어지는 가속도 검출 소자이다. 전류 전압 변환－신호 가산 회로(11)는 가속도 검출 소자(10)의 2개의 압전 진동자(Sa, Sb)에 흐르는 전류 신호를 전압 신호로 변환하여, Sa신호 및 Sb신호를 출력한다. 또한, 양 신호의 가산 신호를 출력한다.

전압 증폭－진폭 제한 회로(12)는 상기 가산 신호를 전압 증폭함과 동시에, 그 진폭 제한을 행하고, 가속도 검출 소자(10)에 대하여 전압 신호(Vosc)를 출력한다. 이 전압 신호(Vosc)는 2개의 압전 진동자(Sa, Sb)의 공통 접속점에 인가한다.

위상차 전압 변환 회로(13)는 본 발명에 따른 "위상차 신호 처리 회로"에 해당하는 회로이며, 전압 신호로서 변환된 Sa신호와 Sb신호의 위상차에 비례한 전압 신호를 생성한다.

증폭－필터 회로(14)는 위상차 전압 변환 회로(13)에 의해 변환된 전압 신호를 소정의 게인으로 증폭해서, 불필요한 주파수 대역의 성분을 제거하여, 가속도검출 신호로서 출력한다.

도 1의 회로에서, 압전 진동자(Sa)와 압전 진동자(Sb)의 공진 주파수를 일치시키고, Vosc의 주파수 및 Sa와 Sb의 공진 주파수를 fr(0)으로 하고, 압전 진동자(Sa), 압전 진동자(Sb)에는, 각각 압축(인장), 인장(압축)과 같은 방식으로 반대 위상의 응력이 인가되면, 증폭－필터 회로(14)로부터 출력 신호를 추출할 수 있다.

Vosc는 압전 진동자(Sa, Sb), 전류 전압 변환－신호 가산 회로(11), 및 전압 증폭－진폭 제한 회로(12)의 회로를 루프로 하는 자려진(自勵振) 발진계의 전압 신호이다.

Vosc의 주파수는 압전 진동자(Sa)와 압전 진동자(Sb)의 공진 주파수에 한하지 않으며, 도 8에 나타낸 주파수－위상 특성을 실질적으로 직선으로 간주할 수 있는 주파수로 설정해 두면, 가속도 신호를 검출할 수 있다. 실용적으로는, 어드미턴스 위상이 ±45[deg] 이내가 되는 주파수이면 된다. 또한, 가장 가속도 검출 감도가 높아지는 것은, Vosc의 주파수를, 압전 진동자(Sa)와 압전 진동자(Sb)의 공진 주파수에 일치시켰을 때이다.

압전 진동자(Sa)와 압전 진동자(Sb)의 공진 주파수가 일치하고 있지 않은 경우라도, Vosc의 주파수가 압전 진동자(Sa)와 압전 진동자(Sb)의 어드미턴스 위상이 ±45[deg] 이내가 되도록 하면 실용적인 감도가 된다. 바람직하게는, Vosc의 주파수가 Sa의 공진 주파수와 Sb의 공진 주파수의 중간이면 된다.

압전 진동자(Sa), 압전 진동자(Sb)에는, 각각 압축(인장), 인장(압축)과 같은 방식으로 반대 위상의 응력이 인가되므로, 압전 진동자(Sa)와 압전 진동자(Sb)의 특성 변화가 항상 반대 위상이 되기 때문에, 가산하면 서로 소거하여, 전류 전압 변환－신호 가산 회로(11)로부터 출력되는 가산 신호는, 가속도 인가에 관계없이 항상 동일한 특성이 되므로, 가속도 인가에 의해 압전 진동자(Sa)와 압전 진동자(Sb)의 특성이 변화하더라도, Vosc의 주파수는 변동하지 않는다.

또한, 도 8에 나타낸 바와 같이, 압전 진동자의 위상 특성에는 어드미턴스 위상이 ±45[deg] 이내가 되는 영역이 2부위(공진 주파수 영역과 반공진 주파수 영역)가 있으나, 반공진 주파수 영역에서는, 압전 진동자의 임피던스가 높기 때문에, 전류 전압 변환－신호 가산 회로(11)에 유입하는 전류가 적어짐으로써, 게인이 작아져 발진하지 않는다.

이에 반하여, 공진 주파수 영역에서는, 압전 진동자의 임피던스가 낮기 때문에, 전류 전압 변환－신호 가산 회로(11)에 전류가 많이 흘러, 게인이 커지기 때문에, 안정적으로 발진한다.

공진 주파수 영역에서는, 압전 진동자의 임피던스와 전류 전압 변환－신호 가산 회로(11)의 입력 임피던스가 양쪽 모두 낮으며, 또한, 정합도 취하기 쉽기 때문에, C/N비를 향상시키는 것이 용이하다.

도 2는, 도 1에 나타낸 전류 전압 변환－신호 가산 회로(11)의 회로도이다. 이 회로는, 4개의 트랜지스터(Q11, Q12, Q21, Q22)와, 5개의 저항(R1∼R5)으로 구성하고 있다. 도 2에 나타내는 바와 같이, 트랜지스터(Q11)와 트랜지스터(Q21)의 이미터끼리를 접속하고, 그 접속점와 아날로그 접지 사이에 저항(R1)을 접속하고있다. 또한, Q12와 Q22의 이미터끼리를 접속하고, 그 접속점과 아날로그 접지 사이에 저항(R2)을 접속하고 있다. Q11, Q12, Q21, Q22의 모든 베이스를 정전압원(Vreg)에 접속하고 있다. 또한, Q11과 Q12의 컬렉터끼리를 접속하고, 그 접속점과 전원(Vcc) 사이에 저항(R5)을 접속하고 있다. 또한, Q21, Q22의 컬렉터와 전원 사이에 저항(R3, R4)을 각각 접속하고 있다.

상기 트랜지스터(Q11, Q12, Q21, Q22)는 동일 특성의 트랜지스터이다. 저항(R1)과 저항(R2)은 동일한 값이고, 저항(R3)과 저항(R4)도 동일한 값이다. 또한, 저항(R1∼R5)의 온도 특성은 동일하다.

이 회로는 베이스 접지형 증폭 회로이다. 즉, 압전 진동자(Sa)를 통하여, Q11, Q21의 이미터와 R1의 접속점에 전류(Ia)가 주입되면, 그 전류를 소거하도록, Q11과 Q21로부터 전류가 흐른다. 마찬가지로, 압전 진동자(Sb)를 통하여, Q12, Q22의 이미터와 R2의 접속점에 전류(Ib)가 주입되면, 그 전류를 소거하도록, Q12와 Q22로부터 전류가 흐른다. 이 때문에, 압전 진동자(Sa, Sb)로부터 이 증폭 회로를 본 입력 임피던스는 매우 낮아진다.

Q11과 Q21의 특성은 동일하며, 베이스가 동일 전위이기 때문에, Q11과 Q21의 컬렉터에는 동일한 전류가 흐른다. 마찬가지로, Q12와 Q22의 특성은 동일하며, 베이스가 동일 전위이기 때문에, Q12와 Q22의 컬렉터에는 동일한 전류가 흐른다.

Q11, Q12, Q21, Q22의 특성이 동일하고, 베이스 전위가 동일 전위이며, 또한 R1＝R2이기 때문에, 압전 진동자(Sa, Sb)로부터 본 입력 임피던스는 동일하다. 이 입력 임피던스를 Zin이라고 두면, Zin은 다음의 식으로 표시된다.

단,

Ri＝R1＝R2

hfe : 이미터 접지시에서의 소신호 전류 증폭률

hie : 이미터 접지시에서의 베이스－이미터 사이의 입력 임피던스이다.

여기에서, hfe＝300, hie＝1kΩ, Ri＝100Ω라고 하면, 입력 임피던스(Zin)는 1.6Ω가 되어, 매우 낮은 입력 임피던스가 된다. 이와 같이 입력 임피던스가 매우 낮아지기 때문에, 다음의 효과를 얻을 수 있다.

(1)전류 전압 변환－신호 가산 회로의 입력부의 정전용량의 변동에 의한 영향을 받지 않는다.

(2)전류 전압 변환－신호 가산 회로를 구성하는 회로 기판 등에 발생하는 기생 용량의 영향을 받지 않는다.

(3)가속도 검출 소자(10)와 전류 전압 변환－신호 가산 회로(11) 사이의 배선에 저항이나 인덕턴스 성분이 있더라도, 상기 (1) 및 (2)의 효과에 의해, 전류 전압 변환－신호 가산 회로에 입력되는 전류 신호(Ia, Ib)에 위상 변동이 발생하지 않는다.

그 때문에, 가속도 검출 소자(10)와 전류 전압 변환－신호 가산 회로(11)의 거리를 떼어 놓더라도, 그 영향이 매우 적다.

또한, 본 실시형태에서는, 입력 임피던스(Zin)를 1.6Ω로 설정하였으나, 이것에 한정되는 것은 아니다. 가속도 검출 소자(10)와 전류 전압 변환－신호 가산 회로(11)의 거리를 수십㎝정도 떼어 놓는 것을 목적으로 하는 경우, 발진 주파수가 수MHz이면(발진 동작에 대해서는 후술한다), 수백Ω정도라 하더라도 문제가 되지 않는다. 즉, 입력 임피던스를 어느 정도까지 낮게 하는가는 가속도 검출 소자(10)와 전류 전압 변환－신호 가산 회로(11)의 거리 및 설치 환경을 고려하여 적절하게 결정하면 된다.

여기에서, 전류 전압 변환－신호 가산 회로(11)로부터 출력하는 Sa신호, Sb신호, 가산 신호의 출력 레벨(진폭)은 압전 진동자(Sa, Sb)를 통하여 입력되는 전류를 Ia, Ib라고 한 경우, 각각 다음의 식으로 표시된다.

상기 3개의 신호 출력 레벨을 동일하게 하기 위하여, R3, R4, R5의 저항비를2:2:1이 되도록 정하고 있다. (3)식, (4)식으로부터, 이 회로가 압전 진동자(Sa, Sb)에 흐르는 전류를 전압 신호로 변환하는, 전류－전압 변환기로서 작용하고 있는 것을 알 수 있다. 또한, (5)식으로부터, 압전 진동자(Sa, Sb)를 통하여 흐르는 전류(Ia, Ib)를 가산하여 전압 신호로 변환하는, 신호 가산 회로로서 작용하고 있는 것을 알 수 있다.

여기에서, 상기 전류 신호(Ia, Ib)는 다음의 식으로 표시된다.

단,

Z(Sa) : 발진 주파수에 있어서의 압전 진동자(Sa)의 임피던스

Z(Sb) : 발진 주파수에 있어서의 압전 진동자(Sb)의 임피던스

Vosc : 전압 증폭－진폭 제한 회로(12)로부터의 출력 전압이다.

그런데, 이 가속도 센서의, 가속도에 대한 감도가 가장 높아지는 것은 압전 진동자(Sa, Sb)의 2개의 압전 진동자에 흐르는 전류(Ia, Ib)의 합 (Ia＋Ib)의 위상과, 전압 증폭－진폭 제한 회로(12)의 출력 전압(Vosc)의 위상이 동일 위상이 될 때이다. 상술한 일본국 특허공개공보 2002-243757호(일본국 특허출원 2001-42130)에서 나타낸 회로에서는, 위상 회로에서 최적 포인트를 설정할 필요가 있었으나, 본원에 따르면, Sa, Sb의 2개의 압전 진동자에 흐르는 전류 신호를 이용함으로써, 위상 회로가 불필요해진다. 전류 전압 변환－신호 가산 회로(11)와 전압 증폭－진폭 제한 회로(12)의 토탈(total)이고, 가산 신호와 전압 신호(Vosc)가 동일 위상이 되도록 회로를 구성하는 것만으로 충분하다.

전류 전압 변환－신호 가산 회로(11)는, 도 2에 나타낸 바와 같이 베이스 접지형 증폭 회로로 구성하고 있기 때문에, 압전 진동자(Sa, Sb)에 흐르는 전류(Ia, Ib)의 합 (Ia＋Ib)의 위상과 가산 신호의 전압은 동일 위상이며, 또한 전압 증폭－진폭 제한 회로(12)에서도, 입력 신호인 가산 신호와 출력 전압(Vosc)은 동일 위상이 되도록 회로를 구성하고 있다. 따라서, 이 2개의 회로에서의 토탈의 위상은 0(동일 위상)이 된다.

또한, 도 2에 나타낸 예에서는, 바이폴러(bipolar)형의 트랜지스터를 사용하였으나, 이것에 한정되지 않으며, FET(전계 효과형 트랜지스터)를 사용해도 실현할 수 있다. 이 경우 바이폴러형 트랜지스터의 베이스, 이미터, 컬렉터를, FET의 게이트, 소스, 드레인에 각각 대응시킨다.

또한, 트랜지스터의 수는 4개에 한하지 않으며, 입력 임피던스를 낮출 목적 등으로, 트랜지스터(Q11, Q12, Q21, Q22)에 대하여 병렬로 트랜지스터를 접속해도 된다.

또한, 증폭 회로의 형식으로서 베이스 접지형에 한하지 않으며, 입력된 전류 신호와 반대 위상의 전류 신호를 발생시켜, 입력된 전류 신호를 소거하고, 즉 이것에 의해 입력 임피던스를 낮추고, 이 반대 위상의 전류 신호를 2개로 분배하는 수단을 가지며, 각 수단이 갖는 2개의 분배 전류 신호 중, 1개의 전류 신호씩을 동일한 임피던스에 흘림으로써, (Ia＋Ib)의 전류 전압 변환 신호를 발생시키고, 다른쪽의 전류 신호를 각각 다른 임피던스에 흘려서 Ia의 전류 전압 변환 신호 및 Ib의 전류 전압 변환 신호를 각각 발생시키는 회로를 구성하면 된다.

도 2에 나타낸 바와 같이, 임피던스 소자로서 저항(R1∼R5)을 사용함으로써, 전체적으로 저비용화를 도모할 수 있으며, 또한, Ia, Ib, (Ia＋Ib)신호와 동일 위상의 전압 신호를 용이하게 얻을 수 있다. 이 효과는 베이스 접지형 증폭 회로에 한하지 않는다.

이와 같이, 역학량에 의해 가해지는 응력이 서로 반대인 2개의 압전 진동자와, 이 2개의 압전 진동자에 대하여 공통으로 전압 신호를 인가하는 회로와, 2개의 압전 진동자에 흐르는 전류 신호를 전압 신호로 변환하는 전류 전압 변환 회로와, 상기 전류 전압 변환 회로의 출력 전압 신호의 위상차를 검출하여 역학량 검출 신호를 출력하는 위상차 신호 처리 회로를 형성함으로써, 측정 환경의 영향을 받기 어려우며, 안정된 역학량의 측정이 가능해진다. 그 결과, 회로부의 무조정화가 가능해진다.

또한, 전류 전압 변환 회로에서, 2개의 압전 진동자에 흐르는 전류 위상의 변화가 2개의 차동 증폭 회로에 의해 전압 변화로 변환되기 때문에, 동일 위상 성분의 노이즈(드리프트)의 제거가 가능해진다.

또한, 차동 증폭 회로를, 베이스 접지 증폭 회로 또는 게이트 접지형 증폭회로로 구성하였기 때문에, 증폭 회로에의 입력 임피던스 및 입력 용량이 작아져서, 주파수 특성이 양호한 전압 증폭 회로 및 발진 회로를 구성할 수 있다.

이들의 작용 효과에 의해, 검출해야 할 역학량을 받는 압전 진동자를 회로부로부터 떼어 놓을 수 있게 되어, 다양한 목적으로 이용 가능해진다.

도 3은, 도 1에 나타낸 전압 증폭－진폭 제한 회로(12)의 회로도이다. 이 회로는 도 1에 나타낸 전류 전압 변환－신호 가산 회로(11)로부터 출력되는 가산 신호 전압을 증폭하여, 임의 진폭의 직사각형파로 한 후, 임피던스 변환하여 압전 진동자(Sa, Sb)의 공통 단자측에, 전압 신호(Vosc)를 제공하는 것이다.

도 3에 있어서, 트랜지스터(Q3)와 저항(R6)으로 전압 폴로워(voltage follower) 회로를 구성하고 있다. 이 구성에 의해, 가산 신호를 고입력 임피던스로 받는다. 이 전압 폴로워 회로의 출력은 커패시터(C3)를 통하여 트랜지스터(Q71)의 베이스에 입력된다.

트랜지스터(Q5, Q61, Q62, Q71, Q72, Q8), 저항(R7∼R10)으로 ECL(Emitter Coupled Logic)에 의한 회로를 구성하고 있다. 여기에서, Q71, Q72로 커런트(current) 스위치를 구성하고 있으며, 이 2개의 트랜지스터(Q71, Q72) 중 베이스 전위가 낮은 쪽의 트랜지스터가 OFF되고, 베이스 전위가 높은 쪽의 트랜지스터가 ON되어 컬렉터에 전류가 흐른다. 이 커런트 스위치에 흐르는 전류는 정전압원의 전압(Vreg), 저항(R7), 트랜지스터(Q5, Q61, Q62)로 구성되는 정전류 회로에 의해 제어된다. Q61, Q62는 커런트 미러 회로를 구성하고 있으며, Q62에는, Q61에 흐르는 전류와 동일한 전류가 흐른다. Q62에 흐르는 전류값(Is)은 다음 식으로 표시된다.

단,

Vreg : 정전압원의 전압

Vbe : Q5, Q61의 베이스－이미터간 전압이다.

따라서, Q72와 저항(R9)의 접속점에는, 다음의 식으로 표시되는 진폭(peak to peak값)(A)을 갖는 직사각형파가 발생한다.

(8)식과 (9)식으로부터, 상기 직사각형파의 진폭은 저항(R7) 또는 전압(Vreg)에 의해 임의의 값으로 제어 가능하다.

도 3에 있어서, 트랜지스터(Q8)와 저항(R10)은 전압 폴로워 회로를 구성하고 있다. 이 전압 폴로워 회로는 트랜지스터(Q72)와 저항(R9)의 접속점으로부터 출력되는 신호의 임피던스를 낮춰서 다음 단계에 제공하도록 작용한다.

트랜지스터(Q9, Q10), 다이오드(D1, D2), 저항(R11, R12, R13)은 푸시풀(push pull)형의 전압 폴로워 회로를 구성하고 있다. 이 전압 폴로워 회로는 트랜지스터(Q8)로부터의 출력 임피던스를 더욱 낮추기 위하여 형성하고 있다.저항(R12, R13)은 트랜지스터(Q9, Q10)의 보호용으로 형성하고 있다.

이상과 같이 하여, 이 전압 증폭－진폭 제한 회로(12)로부터 출력되는 전압 신호(Vosc)는 전류 전압 변환－신호 가산 회로(11)로부터의 가산 신호 전압을 임의 진폭의 직사각형파로 변환하며, 또한 저임피던스로 변환한 것이 된다.

이와 같이, 전압 증폭 회로를, 정전류 회로와 전류 스위치 회로로 이루어지는 전압 진폭 제한 회로를 포함하는 것으로 하고, 그 전압 진폭 제한 회로에 의해, 2개의 압전 진동자에 대하여 공통으로 인가하는 구동 전압의 진폭을 제한하도록 하였기 때문에, 회로의 동작이 안정화되고, 압전 진동자의 발열도 저감된다.

도 4는, 도 1에 나타낸 위상차 전압 변환 회로(13)의 회로도이다. 도 4에 있어서, INa1∼INa4, INb1∼INb4, INab는 각각 인버터(NOT 게이트), Exor1, Exor2는 각각 익스클루시브 오어 게이트(exclusive OR gate)이다.

인버터(INa1)와 저항(R14)은 소정 게인의 증폭 회로를 구성하고 있다. 커패시터(C5)는 직류 성분을 제거한다. 인버터(INa2, INa3)는 파형 정형 회로를 구성하고 있다. 이와 같이 Sa신호를 파형 정형하여 익스클루시브 오어 게이트(Exor1)의 한쪽의 입력에 신호(V1)를 제공한다. 마찬가지로, 3개의 인버터(INb1, INb2, INb3), R15, C6에 의해, Sb신호를 파형 정형하여, 익스클루시브 오어 게이트(Exor2)의 한쪽의 입력에 신호(V3)를 제공한다.

저항(R16, R17) 및 커패시터(C7)는 2개의 신호를 가산함과 동시에 적분을 행하는 회로를 구성하고 있으며, 이것과 인버터(INa4, INb4, INab)에 의해, Sa신호와 Sb신호를 가산함과 동시에 적분함으로써 위상을 90°시프트시킨 신호(V2)를 얻고있다. 이 신호(V2)를 2개의 익스클루시브 오어 게이트(Exor1, Exor2)의 각각의 입력에 제공하고 있다.

또한, 이 2개의 익스클루시브 오어 게이트의 출력에 저항(R18, R19)과 커패시터(C8, C9)로 이루어지는 평활 회로를 각각 접속함으로써, Sa신호와 Sb신호의 위상차에 거의 비례한 전압 신호를 차동 출력으로서 얻는다.

도 1에 나타낸 증폭－필터 회로(14)는, 도 4에 나타낸, 위상차를 전압 신호로 변환한 차동 신호를 차동 증폭 회로에서 아날로그 증폭하여, 검출해야 할 주파수 성분 이외의 주파수 대역을 제거한다.

이상과 같이 하여, 2개의 압전 진동자에 흐르는 전류 신호를 전압 신호로 변환하고, 그 전압 신호의 위상차에 비례한 전압 신호를 역학량 검출 신호로서 출력한다.

다음으로, 제 2 실시형태에 따른 가속도 센서의 구성을 도 5 및 도 6을 참조하여 설명한다.

도 5는 가속도 센서 전체의 구성을 나타내는 블록도이다. 도 1에 나타낸 가속도 센서와 다른 것은 압전 진동자(Sa, Sb)에 대하여 각각 직렬로 저항(RLa, RLb)을 접속하고 있는 것이다. 그 이외에는 제 1 실시형태에 나타낸 것과 동일하다.

도 6은 압전 진동자에 대하여 직렬로 저항을 접속한 것에 의한 효과를 설명하기 위한 등가 회로도이다. 단, 압전 진동자에 대하여 직렬로 저항을 접속한 것에 의한 효과는 2개의 압전 진동자(Sa, Sb)에 대하여 공통이므로, 도 6에서는 한쪽의 압전 진동자(Sa)에 대해서만 나타내고 있다. 도 6에 있어서, 참조부호 Sa는 압전진동자의 등가 회로, 참조부호 Vosc는 도 5에 있어서의 전압 증폭－진폭 제한 회로(12)로부터 출력되는 전압 신호, 참조부호 RL은 압전 진동자(Sa)에 대하여 직렬 접속한 저항이다. 또한 I－V Convertor는 도 5에 있어서의 전류 전압 변환－신호 가산 회로(11)에 의한 전류 전압 변환 회로이다.

상기 전류 전압 변환 회로의 출력 전압(Vout)의 전압 위상(φ)을 구하고, 각주파수(角周波數)(ω)로 편미분하며, 얻은 수식에 발진 각주파수(ωo)를 대입해서, 발진 각주파수(ωo)에서의 전압 위상(φ)의 기울기(미분계수)(△φ)를 산출한다. 이 △φ는 매우 복잡한 식이 되므로 근사해(近似解)를 구하면 다음의 식으로 표시된다.

이 △φ에, 발진 각주파수(ωo)와 압전 진동자의 공진 각주파수(ωr)의 차를 곱한 값이 위상 변화분이다. 가속도 검출 소자(10)에 가속도가 작용하고 있지 않을 때는, ωo＝ωr이다.

다시 말해서, △φ는 가속도 검출 감도를 결정하는 요소 중 하나이다. 이 △φ가 제어 가능하면 가속도 검출 감도를 보상할 수 있다.

이하에, 온도 보상 방법에 대하여 고찰한다.

(10)식을 온도(T)로 편미분한 결과를 다음의 식에 나타낸다.

(11)식을 정리하면, 다음의 식과 같이 된다.

단, △φtc, L1tc, RLtc는 각각 △φ, L1, RL의 온도 계수이다.

(12)식으로부터, 그 우변을 0으로 하는 조건을 선정할 수 있다면, 위상 경사(△φ)의 온도 보상이 가능하다. 온도 계수를 거의 0으로 간주할 수 있는 저항(산화 피막 저항 등)을 사용하면, (12)식에 RLtc＝0을 대입하고, 온도 보상하는 조건 △φtc＝0을 대입해서, RL에 대하여 (12)식을 풀면 다음식이 된다.

압전 진동자로서, 통상의 압전 세라믹의 진동자를 사용하고, RL＝R1이라고 한 경우, 사용 전체 온도 범위(－40℃∼85℃)에서의 가속도 검출 감도의 변화율 레인지(range)는 약 반이 되었다.

본 예에서는, 저비용화를 도모하기 위하여, 산화 피막 저항 등, 범용의 표면 실장형 고정 저항기로 온도 계수를 거의 0으로 간주할 수 있는 저항을 사용하였으나, 감온(感溫) 저항기 등의 온도 경사를 갖는 저항기를 사용해도 된다. 이에 따라, (12)식에서 △φtc＝0이 되는 조건을 선정하면 된다.

또한, 도 6에 나타낸 I－V Convertor의 입력 임피던스가 RL에 대하여 무시할 수 없는 경우에는, RL에 I－V Convertor의 입력 임피던스를 포함해서 계산하면 된다.

이상과 같이 하여, 범용의 표면 실장형 고정 저항기를 2개 사용하는 것만으로, 비용 상승을 초래하지 않고, 전체 사용 온도 범위에서의 가속도 검출 감도의 변화율을 대폭으로 개선하는 것이 가능해진다. 이와 같은 작용 효과는 가속도 검출 소자에 흐르는 전류 신호를 이용함으로써 가능해진 것이며, 일본국 특허출원 2001-42130에서 개시한 구성에서는 얻을 수 없는 효과이다.

또한, 제 1ㆍ제 2 실시형태에서는, 2개의 압전 진동자(Sa, Sb)에 가속도에 의해 가해지는 응력차를 검출하는 가속도 센서에 대하여 나타내었으나, 그 외의 역학량에 의해 압전 진동자(Sa, Sb)에 반대 방향의 응력이 가해지도록 구성하면, 그 역학량을 검출하는 센서를 동일하게 하여 구성할 수 있다. 예를 들면, 각가속도에 의해 2개의 압전 진동자(Sa, Sb)에 응력차가 발생하도록 구성하면 각가속도 센서로서 사용할 수 있다. 또한, 각속도에 의해 2개의 압전 진동자(Sa, Sb)에 응력차가 발생하도록 구성하면 각속도 센서로서 사용할 수 있다. 마찬가지로, 하중에 의해 2개의 압전 진동자(Sa, Sb)에 응력차가 발생하도록 구성하면 하중 센서로서 사용할 수 있다.

다음으로, 제 3 실시형태에 따른 가속도 센서의 구성을 도 7을 참조하여 설명한다.

도 7은 제 1ㆍ제 2 실시형태에 나타낸 가속도 센서에 구비한 전류 전압 변환－신호 가산 회로와는 다른 전류 전압 변환－신호 가산 회로의 구성을 나타내는 도면이다. 제 1ㆍ제 2 실시형태에서는, 전류 신호의 단계에서 가산하여 가산 신호를 얻도록 하였으나, 이 도 7에 나타낸 예에서는, 전압 신호로 변환한 후에, 가산한 예이다. 도 7에 있어서, 참조부호 10은 가속도에 의해 가해지는 응력의 방향이 서로 반대인 2개의 압전 진동자(Sa, Sb)로 이루어지는 가속도 검출 소자이다. 참조부호 11a, 11b는 전류 전압 변환 회로, 참조부호 11c는 전압 신호의 가산 회로이다.

전류 전압 변환 회로(11a, 11b)는 연산 증폭기(operational amplifier)와 귀환 저항(R21, R22)으로 각각 구성하고 있다. 또한, 가산 회로(11c)는 연산 증폭기와 저항(R23, R24, R25)으로 구성하고 있다.

단, 이 도 7에 나타낸 예에서는, 수MHz의 발진 주파수(전압 신호(Vosc)의 주파수)에서도, 소정의 게인을 나타내는 고속 연산 증폭기가 필요해진다. 이에 반하여, 도 2에 나타낸 예에서는, 능동 소자로서 4개의 트랜지스터를 사용할 뿐이기 때문에, 저비용이 되는 이점이 있다.

본 발명에 따르면, 역학량에 의해 가해지는 응력이 서로 반대인 2개의 압전 진동자와, 상기 2개의 압전 진동자에 대하여 공통으로 전압 신호를 인가하는 회로와, 상기 2개의 압전 진동자에 흐르는 전류 신호를 전압 신호로 변환하는 전류 전압 변환 회로와, 상기 전류 전압 변환 회로의 출력 전압 신호의 위상차를 검출하여역학량 검출 신호를 출력하는 위상차 신호 처리 회로를 형성하여 역학량 센서를 구성함으로써, 측정 환경의 영향을 받기 어렵게 되어, 안정된 역학량의 측정이 가능해진다.

또한, 본 발명에 따르면, 전압 증폭 회로와, 압전 진동자와, 전류 전압 변환 회로에 의해 발진 동작시키도록 하였기 때문에, 2개의 압전 진동자에 가해지는 응력에 대한 공진 주파수의 예민한 변화를 이용하여, 역학량을 고감도로 검출할 수 있다.

또한, 본 발명에 따르면, 전압 증폭 회로를, 정전류 회로와 전류 스위치 회로로 이루어지는 전압 진폭 제한 회로를 포함하는 것으로 하고, 그 전압 진폭 제한 회로에 의해, 2개의 압전 진동자에 대하여 공통으로 인가하는 구동 전압의 진폭을 제한하도록 하였기 때문에, 회로의 동작이 안정화되며, 압전 진동자의 발열도 저감된다.

또한, 본 발명에 따르면, 상기 발진 동작의 주파수를, 압전 진동자의 공진 주파수 영역의 주파수로 함으로써, 안정적으로 발진 동작하며, 그것에 의해, 가해지는 역학량에 따른 역학량의 검출 신호의 변화 감도가 높아진다.

또한, 본 발명에 따르면, 압전 진동자의 공진 주파수 영역을, 상기 압전 진동자의 어드미턴스 위상이 0±45[deg]가 되는 범위로 함으로써, 가해지는 역학량에 따른 전류 전압 변환 회로의 출력 전압 신호의 위상차 변화가 보다 직선적이 되며, 넓은 다이나믹 레인지에서 역학량을 검출할 수 있게 된다.

또한, 본 발명에 따르면, 전류 전압 변환 회로에서, 2개의 압전 진동자에 흐르는 전류 위상의 변화가, 2개의 차동 증폭 회로에 의해 전압 변화로 변환되기 때문에, 동일 위상 성분의 노이즈(드리프트)가 제거 가능해진다.

또한, 본 발명에 따르면, 상기 임피던스 소자로서 저항을 사용함으로써, 저비용화를 도모할 수 있으며, 또한 압전 진동자에 대한 정귀환을 용이하게 행할 수 있게 된다.

또한, 본 발명에 따르면, 상기 차동 증폭 회로를, 베이스 접지 증폭 회로 또는 게이트 접지형 증폭 회로로 구성하였기 때문에, 증폭 회로에의 입력 임피던스 및 입력 용량이 작아지며, 주파수 특성이 양호한 전압 증폭 회로 및 발진 회로를 구성할 수 있다.

또한, 본 발명에 따르면, 상기 위상차 신호 처리 회로를, 상기 전류 전압 변환 회로의 출력 전압을 차동형으로 입력하고, 위상차를 전압 신호로서 출력하는 차동형 위상차 전압 변환 회로로 하였기 때문에, 동일 위상 성분의 노이즈가 제거된, 전체적으로 노이즈 성분이 적은, 역학량에 따른 전압 신호를 얻을 수 있다.

또한, 본 발명에 따르면, 2개의 압전 진동자에 각각 직렬로 저항을 접속함으로써, 넓은 온도 범위에 걸쳐 일정한 검출 감도를 얻을 수 있다.

Claims

역학량에 의해 가해지는 응력이 서로 반대인 2개의 압전 진동자와,

상기 2개의 압전 진동자에 대하여 공통으로 전압 신호를 인가하는 회로와,

상기 2개의 압전 진동자에 흐르는 전류 신호를 전압 신호로 변환하는 전류 전압 변환 회로와,

상기 전류 전압 변환 회로의 출력 전압 신호의 위상차를 검출하여 역학량 검출 신호를 출력하는 위상차 신호 처리 회로를 형성하여 이루어지는 것을 특징으로 하는 역학량 센서.
제 1 항에 있어서, 상기 2개의 압전 진동자에 대하여 공통으로 전압 신호를 인가하는 회로는, 상기 전류 전압 변환 회로로부터 출력되는 상기 2개의 압전 진동자에 흐르는 전류 신호의 합의 전압 신호로부터, 상기 전압 신호에 대하여 동일 위상의 전압 신호를 상기 2개의 압전 진동자에 정귀환시키는 전압 증폭 회로이며, 상기 전압 증폭 회로와, 상기 압전 진동자와, 상기 전류 전압 변환 회로에 의해 발진 동작시키도록 한 것을 특징으로 하는 역학량 센서.
제 2 항에 있어서, 상기 전압 증폭 회로는 정전류 회로와 전류 스위치 회로로 이루어지는 전압 진폭 제한 회로를 포함하며, 상기 전압 진폭 제한 회로에 의해, 상기 2개의 압전 진동자에 대하여 공통으로 인가하는 전압 신호의 전압 진폭을제한하는 것임을 특징으로 하는 역학량 센서.
제 2 항 또는 제 3 항에 있어서, 상기 발진 동작의 주파수는 상기 압전 진동자의 공진 주파수 영역의 주파수인 것을 특징으로 하는 역학량 센서.
제 4 항에 있어서, 상기 공진 주파수 영역은 상기 압전 진동자의 어드미턴스(admittance) 위상이 0±45deg의 범위인 것을 특징으로 하는 역학량 센서.
제 1 항 또는 제 2 항에 있어서, 상기 전류 전압 변환 회로는 입력된 전류 신호에 대하여 반대 위상의 전류 신호를 발생시켜, 상기 입력된 전류 신호를 소거하고, 상기 반대 위상의 전류 신호를 2개로 분배하는 차동 증폭 회로를 2개 구비하며, 상기 2개의 차동 증폭 회로의 2개의 분배 전류 신호 중, 한쪽의 전류 신호씩을 동일한 임피던스 소자에 흘리고, 다른쪽의 전류 신호를, 각각 다른 임피던스 소자에 흘려서, 출력해야 할 전압 신호를 발생시키도록 한 것을 특징으로 하는 역학량 센서.
제 6 항에 있어서, 상기 임피던스 소자가 저항인 것을 특징으로 하는 역학량 센서.
제 6 항에 있어서, 상기 차동 증폭 회로는 제 1ㆍ제 2 트랜지스터의 이미터(emitter) 또는 소스끼리를 접속하고, 그 접속점과 아날로그 접지 사이에 제 1 저항을 접속하며, 제 3ㆍ제 4 트랜지스터의 이미터끼리 또는 소스끼리를 접속하고, 그 접속점과 아날로그 접지 사이에 제 2 저항을 접속하며, 제 1∼제 4 트랜지스터의 베이스 또는 게이트를 정전압원에 접속하고, 제 2ㆍ제 3 트랜지스터의 컬렉터(collector)끼리 또는 드레인(drain)끼리를 접속함과 동시에, 상기 컬렉터 또는 드레인과 전원 라인 사이에 제 5 저항을 접속하며, 제 1ㆍ제 4 트랜지스터의 컬렉터 또는 드레인과 전원 라인 사이에 제 3ㆍ제 4 저항을 각각 접속하여 이루어지는 것을 특징으로 하는 역학량 센서.
제 1 항 또는 제 2 항에 있어서, 상기 위상차 신호 처리 회로는 상기 전류 전압 변환 회로의 출력 전압 신호를 차동형으로 입력하고, 위상차를 전압 신호로서 출력하는 차동형 위상차 전압 변환 회로인 것을 특징으로 하는 역학량 센서.
제 1 항 또는 제 2 항에 있어서, 상기 2개의 압전 진동자에 각각 직렬로 저항을 접속한 것을 특징으로 하는 역학량 센서.
제 1 항 또는 제 2 항에 있어서, 상기 역학량은 가속도인 것을 특징으로 하는 역학량 센서.
제 1 항 또는 제 2 항에 있어서, 상기 역학량은 각가속도(角加速度)인 것을 특징으로 하는 역학량 센서.
제 1 항 또는 제 2 항에 있어서, 상기 역학량은 각속도인 것을 특징으로 하는 역학량 센서.
제 1 항 또는 제 2 항에 있어서, 상기 역학량은 하중인 것을 특징으로 하는 역학량 센서.