KR20030048908A - Post exposure bake apparatus and post exposure bake method using the same - Google Patents
Post exposure bake apparatus and post exposure bake method using the same Download PDFInfo
- Publication number
- KR20030048908A KR20030048908A KR1020010078958A KR20010078958A KR20030048908A KR 20030048908 A KR20030048908 A KR 20030048908A KR 1020010078958 A KR1020010078958 A KR 1020010078958A KR 20010078958 A KR20010078958 A KR 20010078958A KR 20030048908 A KR20030048908 A KR 20030048908A
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- semiconductor wafer
- post
- exposure bake
- hot plate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
Abstract
Description
본 발명은 반도체 소자의 제조에 이용되는 반도체 제조 장치 및 이를 이용하는 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 제조시 리소그래피 공정에 이용되는 후노광 베이크 장치(post exposure bake apparatus) 및 이를 이용한 후노광 베이크 방법(post exposure bake method)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus used in the manufacture of a semiconductor device and a method using the same. More particularly, a post exposure bake apparatus used in a lithography process in manufacturing a semiconductor device and a post exposure using the same It relates to a post exposure bake method.
일반적으로, 반도체 소자의 제조 과정에서 반도체 웨이퍼 상의 특정막에 미세 패턴(fine pattern)을 형성시키기 위하여 리소그래피(lithography) 공정을 수행한다. 이러한 리소그래피 공정은 반도체 웨이퍼 상에 포토레지스트막를 도포한 후 노광(exposure) 및 현상(develop)하여 포토레지스트 패턴을 형성하는 공정이다.In general, a lithography process is performed to form a fine pattern on a specific film on a semiconductor wafer during the manufacturing of a semiconductor device. The lithography process is a process of forming a photoresist pattern by applying a photoresist film on a semiconductor wafer and then exposing and developing the photoresist film.
도포된 포토레지스트막은 노광한 후에 현상 공정시, 반도체 웨이퍼 상에 현상 공정에서 제거되지 않는 수용성 중합체를 생성하기 위하여 베이크 공정을 진행하여야 한다. 통상 상기 노광 후 진행하는 베이크 공정을 후노광 베이크(post exposure bake: PEB) 공정이라 부른다.The coated photoresist film is subjected to a baking process in order to produce a water-soluble polymer that is not removed in the developing process on the semiconductor wafer during the developing process after exposure. Usually, the baking process performed after the exposure is called a post exposure bake (PEB) process.
상기 후노광 베이크 공정은 리소그래피 공정에서 제일 중요한 파라미터인 임계 크기(critical dimension: CD)의 균일성(uniformity)에 큰 영향을 미치는 공정이기 때문에 상기 후노광 베이크 공정에서 온도 균일성이 매우 중요하다.Since the post-exposure bake process has a great influence on the uniformity of the critical dimension (CD), which is the most important parameter in the lithography process, temperature uniformity is very important in the post-exposure bake process.
특히, 반도체 소자의 집적화에 따라 포토레지스트로써 최근 가장 많이 쓰이고 있는 화학증폭형 레지스트를 사용할 경우, 후노광 베이크 공정의 온도 균일성은 제조 수율에 직접적인 영향을 미친다. 상기 화학증폭형 포토레지스트는 양자수율이 100%보다 큰 레지스트이다. 상기 화학증폭형 레지스트는 PHST(polyhydroxystyrene) 레진과 photoacid generator(PAG)를 기본으로 콘트라스트 향상 및 용해도 조절을 위한 반응 금지제로 구성된다. 상기 화학증폭형 레지스트에서는 노광에 의해 PAG로부터 발생된 산이 t-BOC(t-부틸옥시카르복실레이트) 또는 보호그룹(protecting group)을 탈보호(de-protecting)시키는 반응으로, 반응에 따르는 활성화 에너지의 높고 낮음에 따라 후노광 베이크의 온도 및 공정 조건이 결정된다.In particular, in the case of using the chemically amplified resist which is used most recently as a photoresist with the integration of semiconductor devices, the temperature uniformity of the post-exposure bake process directly affects the manufacturing yield. The chemically amplified photoresist is a resist having a quantum yield of more than 100%. The chemically amplified resist is composed of a reaction inhibitor for improving contrast and controlling solubility based on PHST (polyhydroxystyrene) resin and photoacid generator (PAG). In the chemically amplified resist, an acid generated from PAG by exposure de-protects t-BOC (t-butyloxycarboxylate) or a protecting group, and an activation energy according to the reaction. The high and low of determines the temperature and process conditions of the post-exposure bake.
여기서, 후노광 베이크 공정을 수행하는 장치 및 이를 이용한 후노광 베이크방법을 설명한다.Here, an apparatus for performing a post-exposure bake process and a post-exposure bake method using the same will be described.
도 1은 종래의 후노광 베이크 장치를 개략적으로 도시한 도면이고, 도 2는 도 1의 "A"로 반도체 웨이퍼 가이드를 설명하기 위해 확대한 도면이다.1 is a view schematically showing a conventional post-exposure bake apparatus, and FIG. 2 is an enlarged view for describing a semiconductor wafer guide as "A" in FIG. 1.
구체적으로, 종래의 후노광 베이크 장치는 챔버(11)와, 상기 챔버(11)의 하부에 노광된 포토레지스트막이 도포된 반도체 웨이퍼(13)가 로딩되는 핫 플레이트(hot plate: 15)를 구비한다. 상기 핫 플레이트(15)의 양측 단부에는 제1 에어 실린더(17, first air cylinder)를 이용하여 상기 챔버(11)를 밀폐 또는 개폐시킬 수 있는 셔터(19, shutter)가 구비되어 있고, 상기 핫 플레이트(15)의 중앙부의 관통홀에는 제2 에어 실린더(21, second air cylinder)를 이용하여 상기 반도체 웨이퍼(13)를 상승 또는 하강시킬 수 있는 지지핀(23, support pin)이 구비되어 있다.Specifically, the conventional post-exposure bake apparatus includes a chamber 11 and a hot plate 15 loaded with a semiconductor wafer 13 coated with a photoresist film exposed under the chamber 11. . Shutters 19 are provided at both ends of the hot plate 15 to seal or open or close the chamber 11 by using a first air cylinder 17. The through hole in the center portion 15 is provided with a support pin 23 for raising or lowering the semiconductor wafer 13 by using a second air cylinder 21.
상기 제1 에어 실린더(17) 및 제2 에어 실린더(21)에는 에어 공급 라인(25) 및 에어 배출 라인(27)이 연결되어 있다. 상기 에어 공급 라인(25) 및 에어 배출 라인(27)에는 에어량을 조절할 수 있는 스피드 컨트롤러(29, speed controller)와 에어(air)의 공급 및 배출을 온오프할 수 있는 솔레노이드 밸브(31)가 연결되어 있다.An air supply line 25 and an air discharge line 27 are connected to the first air cylinder 17 and the second air cylinder 21. The air supply line 25 and the air discharge line 27 is connected to a speed controller 29 that can adjust the amount of air and a solenoid valve 31 that can turn on and off the supply and discharge of air. It is.
더하여, 상기 핫 플레이트(15)의 양측부에는 상기 반도체 웨이퍼(13)가 핫 플레이트(15)에서 이탈되는 것을 방지하기 위한 반도체 웨이퍼 가이드(33)를 구비한다. 그리고, 상기 반도체 웨이퍼 가이드(33)는 상기 반도체 웨이퍼(13)의 배면이 반도체 소자 제조과정 중에 오염되고 이로 인해 핫 플레이트(15)가 오염되는 것을방지하기 위해 도 2에 도시한 바와 같이 반도체 웨이퍼(13)가 핫 플레이트(15) 바닥에서 100∼150㎛ 이격되도록 한다.In addition, both sides of the hot plate 15 are provided with semiconductor wafer guides 33 for preventing the semiconductor wafer 13 from being separated from the hot plate 15. In addition, the semiconductor wafer guide 33 is a semiconductor wafer (as shown in FIG. 2) to prevent the back surface of the semiconductor wafer 13 from being contaminated during the semiconductor device manufacturing process and consequently the hot plate 15. 13) is spaced 100 ~ 150㎛ spaced from the bottom of the hot plate (15).
도 3은 도 1의 후노광 베이크 장치를 이용한 후노광 베이크 방법을 설명하기 위한 흐름도이다.3 is a flowchart illustrating a post-exposure bake method using the post-exposure bake apparatus of FIG. 1.
구체적으로, 지지핀을 제2 에어 실린더를 이용하여 핫 플레이트 표면보다 높게 상승시킨다(스텝 51). 이어서, 제1 에어 실린더를 이용하여 셔터를 하강시켜 챔버 내를 오픈시킨다(스텝 53). 계속하여, 통상의 반도체 웨이퍼 이송 장치를 이용하여 노광된 포토레지스트막이 도포된 반도체 웨이퍼를 핫 플레이트 상의 지지핀에 로딩시킨다(스텝 55).Specifically, the support pin is raised higher than the hot plate surface by using the second air cylinder (step 51). Next, the shutter is lowered using the first air cylinder to open the inside of the chamber (step 53). Subsequently, the semiconductor wafer coated with the exposed photoresist film is loaded onto the support pin on the hot plate using a normal semiconductor wafer transfer apparatus (step 55).
다음에, 제1 에어 실린더를 이용하여 셔터를 상승시켜 챔버를 닫는다(스텝 57). 지지핀을 하강시켜 핫 플레이트 상의 반도체 웨이퍼 가이드에 가이드 되도록 하여 반도체 웨이퍼를 안착시킨다(스텝 59). 즉, 반도체 웨이퍼는 핫 플레이트에서 일정 간격, 예컨대 100∼150㎛ 이격되어 안착된다. 계속하여, 반도체 웨이퍼 가이드에 가이드 되어 안착된 반도체 웨이퍼는 챔버가 닫힌 상태에서 약 60초 동안 120℃의 온도에서 베이크 한다(스텝 61).Next, the shutter is raised using the first air cylinder to close the chamber (step 57). The support pin is lowered and guided to the semiconductor wafer guide on the hot plate to seat the semiconductor wafer (step 59). That is, the semiconductor wafer is seated at a predetermined interval, for example, 100 to 150 mu m from the hot plate. Subsequently, the semiconductor wafer guided and seated in the semiconductor wafer guide is baked at a temperature of 120 ° C. for about 60 seconds with the chamber closed (step 61).
다음에, 반도체 웨이퍼가 안착된 지지핀을 제2 에어 실린더를 이용하여 핫 플레이트 표면보다 높게 상승시킨다(스텝 63). 이어서, 제1 에어 실린더를 이용하여 셔터를 하강시켜 챔버 내를 오픈시킨다(스텝 65). 계속하여, 상기 베이크한 반도체 웨이퍼를 챔버 밖으로 언로딩시켜 베이크 공정을 완료한다(스텝 67).Next, the support pin on which the semiconductor wafer is mounted is raised higher than the hot plate surface by using the second air cylinder (step 63). Next, the shutter is lowered using the first air cylinder to open the inside of the chamber (step 65). Subsequently, the baked semiconductor wafer is unloaded out of the chamber to complete the baking process (step 67).
그런데, 종래의 후노광 베이크 장치는 상기 반도체 웨이퍼의 배면 오염으로인한 핫 플레이트의 오염을 방지하기 위해 반도체 웨이퍼를 핫 플레이트의 바닥에서 100∼150㎛ 이격된 상태에서 베이크 공정을 실시한다. 이에 따라, 핫 플레이트에서 반도체 웨이퍼 상에 형성된 포토레지스트막으로 열이 전달되는 방법은 열전달 과정중 대류와 전도의 두 가지 방법에 의해 전달된다.By the way, the conventional post-exposure bake apparatus performs the baking process in the state which spaced 100-150 micrometers from the bottom of a hotplate in order to prevent the contamination of a hotplate by the back contamination of the said semiconductor wafer. Accordingly, the method of transferring heat from the hot plate to the photoresist film formed on the semiconductor wafer is carried out by two methods of convection and conduction during the heat transfer process.
상기 대류는 공기라는 매개물을 통해 열에너지가 전달되는 방법이며, 상기 전도는 물질의 이동을 수반하지 않고 물질 내에서 열이 이동한다. 상기 대류와 전도의 방법으로 열이 전달되는 종래의 후노광 베이크 장치는 반도체 웨이퍼를 로딩한 후 온도가 안정화되는 일정 시간 동안 챔버 내의 반도체 웨이퍼가 급격한 온도 변화(hunting)를 겪게 된다.The convection is a way in which thermal energy is transferred through a medium called air, and the conduction does not involve the movement of the material and heat is transferred within the material. In the conventional post-exposure bake apparatus in which heat is transferred by the method of convection and conduction, the semiconductor wafer in the chamber undergoes a sudden temperature hunting for a predetermined time period after the temperature is stabilized after loading the semiconductor wafer.
더하여, 챔버의 밀폐 상태가 양호하지 않으면 반도체 웨이퍼의 급격한 온도 변화는 더욱 심해진다. 이렇게 반도체 웨이퍼가 급격한 온도 변화를 겪게 되며, 상기 반도체 웨이퍼 상에 형성된 포토레지스트막이 후노광 베이크 및 현상 후에 임계 크기의 균일도가 심각하게 저하된다.In addition, if the sealed state of the chamber is not good, the sudden temperature change of the semiconductor wafer becomes more severe. Thus, the semiconductor wafer undergoes a sudden temperature change, and the uniformity of the critical size is severely reduced after the post-exposure bake and development of the photoresist film formed on the semiconductor wafer.
따라서, 본 발명이 이루고자 하는 기술적 과제는 챔버 내의 노광된 포토레지스트막이 도포된 반도체 웨이퍼의 급격한 온도 변화를 억제할 수 있는 후노광 베이크 장치를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a post exposure bake apparatus capable of suppressing a sudden temperature change of a semiconductor wafer coated with an exposed photoresist film in a chamber.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 후노광 베이크 장치를 용이하게 수행할 수 있는 후노광 베이크 방법을 제공하는 데 있다.In addition, another technical problem to be achieved by the present invention is to provide a post-exposure bake method that can easily perform the post-exposure bake device.
도 1은 종래의 후노광 베이크 장치를 개략적으로 도시한 도면이다.1 is a view schematically showing a conventional post exposure bake apparatus.
도 2는 도 1의 "A"로 반도체 웨이퍼 가이드를 설명하기 위해 확대한 도면이다.FIG. 2 is an enlarged view illustrating a semiconductor wafer guide as "A" in FIG. 1.
도 3은 도 1의 후노광 베이크 장치를 이용한 후노광 베이크 방법을 설명하기 위한 흐름도이다.3 is a flowchart illustrating a post-exposure bake method using the post-exposure bake apparatus of FIG. 1.
도 4는 본 발명에 의한 후노광 베이크 장치를 개략적으로 도시한 도면이다.4 is a view schematically showing a post exposure bake apparatus according to the present invention.
도 5는 본 발명에 의한 후노광 베이크 방법을 도시한 흐름도이다.5 is a flowchart illustrating a post-exposure bake method according to the present invention.
상기 기술적 과제를 달성하기 위하여, 본 발명의 후노광 베이크 장치는 일정 공간을 갖고 내부를 가열할 수 있는 히터를 구비하여 후노광 베이크를 수행할 수 있는 챔버를 구비한다. 상기 챔버의 하부에 노광된 포토레지트막이 도포된 반도체 웨이퍼가 로딩되는 핫 플레이트와, 상기 챔버의 양단부에 상기 반도체 웨이퍼를 가이드하고 상기 반도체 웨이퍼가 상기 핫 플레이트의 바닥에서 이격되도록 하는 반도체 웨이퍼 가이드가 설치되어 있다. 상기 챔버를 밀폐 또는 개폐시킬 수 있는 셔터와, 상기 챔버에 진공 라인을 통하여 상기 챔버를 진공 펌핑할 수 있는 진공 펌프가 설치되어 있다. 상기 핫 플레이트의 중앙부의 관통홀에 위치하여 상기 반도체 웨이퍼를 상승 또는 하강시킬 수 있는 지지핀과, 상기 챔버의 상부에는 불활성 가스를 주입할 수 있는 가스 주입 라인을 포함하여 이루어진다.In order to achieve the above technical problem, the post-exposure bake apparatus of the present invention includes a chamber capable of performing the post-exposure bake by having a heater capable of heating the inside thereof. A hot plate on which a semiconductor wafer coated with a photoresist film exposed under the chamber is loaded, and a semiconductor wafer guide for guiding the semiconductor wafer at both ends of the chamber and allowing the semiconductor wafer to be spaced apart from the bottom of the hot plate. It is installed. A shutter capable of closing or opening the chamber and a vacuum pump capable of vacuum pumping the chamber through a vacuum line are installed in the chamber. The support pin may be positioned in the through hole of the central portion of the hot plate to raise or lower the semiconductor wafer, and a gas injection line may be injected into the upper portion of the chamber to inert gas.
상기 후노광 베이크 장치는 상기 지지핀을 감싸는 실링부재를 더 포함할 수 있다. 상기 셔터는 상기 챔버의 일단부에 위치하고, 상기 진공 라인은 상기 챔버의 타단부에 위치할 수 있다.The post-exposure bake device may further include a sealing member surrounding the support pin. The shutter may be located at one end of the chamber, and the vacuum line may be located at the other end of the chamber.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 후노광 베이크 방법은 챔버 내의 핫 플레이트의 바닥에서 이격되도록, 노광된 포토레지스트막이 도포된 반도체 웨이퍼를 로딩한 후, 상기 챔버를 진공 펌핑하여 진공 상태로 유지한다. 상기 진공 상태로 유지된 반도체 웨이퍼를 복사 및 전도 방식의 열전달을 통하여 후노광 베이크를 수행한다. 상기 진공 상태의 챔버에 불활성 가스를 주입하여 챔버를 상압으로 유지한 후, 상기 베이크된 반도체 웨이퍼를 언로딩한다.In order to achieve the above technical problem, the post-exposure bake method of the present invention loads a semiconductor wafer coated with an exposed photoresist film so as to be spaced apart from a bottom of a hot plate in a chamber, and then vacuums the chamber by vacuum pumping the chamber. Keep it. The post-exposure bake is performed on the semiconductor wafer held in the vacuum state through heat transfer in a radiation and conduction manner. After the inert gas is injected into the vacuum chamber to maintain the chamber at atmospheric pressure, the baked semiconductor wafer is unloaded.
상기 반도체 웨이퍼는 상기 핫 플레이트 바닥에서 100∼150㎛ 이격되도록 로딩하는 것이 바람직하다. 상기 후노광 베이크시 상기 챔버를 200 Torr∼10-nTorr 진공 상태로 유지하는 것이 바람직하다.The semiconductor wafer is preferably loaded to be spaced apart from 100 to 150㎛ from the bottom of the hot plate. During the post-exposure bake, it is preferable to maintain the chamber in a vacuum state of 200 Torr to 10 -n Torr.
상술한 바와 같이 본 발명의 후노광 베이크 장치 및 이를 이용한 후노광 베이크 방법에 의하면, 200 Torr∼10-nTorr 정도의 진공 상태에서 복사와 전도의 두 가지 방법에 의해 열전달되는 베이크 공정을 수행한다. 이에 따라, 반도체 웨이퍼를 후노광 베이크 장치에 로딩한 후 온도가 안정화되는 일정시간 동안 챔버 내의 반도체 웨이퍼가 급격한 온도 변화(hunting)를 격지 않게 되어 임계 크기의 균일성을 크게 향상시킬 수 있다.As described above, according to the post-exposure bake apparatus of the present invention and the post-exposure bake method using the same, a bake process in which heat is transferred by two methods of radiation and conduction is performed in a vacuum state of about 200 Torr to 10 -n Torr. Accordingly, the semiconductor wafer in the chamber does not undergo rapid temperature hunting for a predetermined time period after the semiconductor wafer is loaded into the post-exposure bake apparatus, thereby greatly improving the uniformity of the critical size.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.
도 4는 본 발명에 의한 후노광 베이크 장치를 개략적으로 도시한 도면이다.4 is a view schematically showing a post exposure bake apparatus according to the present invention.
구체적으로, 본 발명의 후노광 베이크 장치는 일정 공간을 갖고 내부를 가열할 수 있는 히터를 구비하여 후노광 베이크를 수행할 수 있는 챔버(101)와, 상기 챔버(101)의 하부에 반도체 웨이퍼(103)가 로딩되는 핫 플레이트(hot plate: 105)를 구비한다. 상기 챔버(101)의 일단부에는 제1 에어 실린더(107, first air cylinder)를 이용하여 상기 챔버(101)를 밀폐 또는 개폐시킬 수 있는 셔터(109,shutter)가 구비되어 있고, 상기 챔버(101)의 타단부에는 상기 챔버(101)를 진공 펌핑할 수 있는 진공 라인(115)과 진공 펌프(119)가 연결되어 있다. 상기 진공 라인(115)에는 상기 펌핑을 온오프할 수 있는 제1 밸브(117)가 연결되어 있다.Specifically, the post-exposure bake apparatus of the present invention includes a chamber 101 capable of performing post-exposure bake with a heater having a predetermined space and capable of heating the inside thereof, and a semiconductor wafer (below) of the chamber 101. A hot plate 105 is loaded. One end of the chamber 101 is provided with a shutter (109, shutter) for sealing or opening and closing the chamber 101 by using a first air cylinder (107, first air cylinder), the chamber 101 The other end of the) is connected to a vacuum line 115 and a vacuum pump 119 for vacuum pumping the chamber 101. The vacuum line 115 is connected to a first valve 117 for turning on and off the pumping.
상기 핫 플레이트(105)의 중앙부의 관통홀에는 제2 에어 실린더(111, second air cylinder)를 이용하여 상기 반도체 웨이퍼(103)를 상승 또는 하강시킬 수 있는 지지핀(113, support pin)이 구비되어 있다. 상기 지지핀(113)은 실링부재(121)로 감싸게 되어 있다. 그리고, 챔버(101)의 상부 중앙에는 제2 밸브(114)를 통하여 불활성 가스, 예컨대 질소를 주입할 있는 가스 주입 라인(116)을 구비되어 있다.In the through hole of the central portion of the hot plate 105, a support pin 113 is provided to raise or lower the semiconductor wafer 103 by using a second air cylinder 111. have. The support pin 113 is wrapped with a sealing member 121. In addition, the upper center of the chamber 101 is provided with a gas injection line 116 through which the inert gas, for example, nitrogen, can be injected through the second valve 114.
상기 제1 에어 실린더(107) 및 제2 에어 실린더(111)에는 에어 공급 라인(123) 및 에어 배출 라인(125)이 연결되어 있다. 상기 에어 공급 라인(123) 및 에어 배출 라인(125)에는 에어량을 조절할 수 있는 스피드 컨트롤러(127, speed controller)와 에어(air)의 공급 및 배출을 온오프할 수 있는 솔레노이드 밸브(129)가 연결되어 있다.An air supply line 123 and an air discharge line 125 are connected to the first air cylinder 107 and the second air cylinder 111. The air supply line 123 and the air discharge line 125 are connected to a speed controller 127 for adjusting the air volume and a solenoid valve 129 for turning on and off the supply and discharge of air. It is.
더하여, 상기 핫 플레이트(115)의 양측부에는 상기 반도체 웨이퍼(103)가 핫 플레이트(105)에서 이탈되는 것을 방지하기 위한 반도체 웨이퍼 가이드(131)를 구비한다. 그리고, 상기 반도체 웨이퍼 가이드(131)는 상기 반도체 웨이퍼(103)의 배면이 반도체 소자 제조과정 중에 오염되고 이로 인해 핫 플레이트(105)가 오염되는 것을 방지하기 위해 설치한다. 상기 반도체 웨이퍼 가이드는 종래의 도 2에 도시한 바와 같이 반도체 웨이퍼(103)가 핫 플레이트(105) 바닥에서 100∼150㎛ 이격되도록 구성한다.In addition, both sides of the hot plate 115 are provided with a semiconductor wafer guide 131 for preventing the semiconductor wafer 103 from being separated from the hot plate 105. The semiconductor wafer guide 131 is installed to prevent the back surface of the semiconductor wafer 103 from being contaminated during the semiconductor device manufacturing process and consequently contaminating the hot plate 105. As shown in FIG. 2, the semiconductor wafer guide is configured such that the semiconductor wafer 103 is spaced 100 to 150 μm from the bottom of the hot plate 105.
도 5는 도 4의 후노광 베이크 장치를 이용한 후노광 베이크 방법을 설명하기 위한 흐름도이다.5 is a flowchart illustrating a post-exposure bake method using the post-exposure bake apparatus of FIG. 4.
구체적으로, 지지핀을 제2 에어 실린더를 이용하여 핫 플레이트 표면보다 높게 상승시킨다(스텝 201). 이어서, 제1 에어 실린더를 이용하여 셔터를 하강시켜 챔버 내를 오픈시킨다(스텝 203). 계속하여, 반도체 웨이퍼 이송 장치를 이용하여 노광된 포토레지스트막이 도포된 반도체 웨이퍼를 핫 플레이트 상의 지지핀에 로딩시킨다(스텝 205).Specifically, the support pin is raised higher than the hot plate surface by using the second air cylinder (step 201). Next, the shutter is lowered using the first air cylinder to open the inside of the chamber (step 203). Subsequently, the semiconductor wafer coated with the exposed photoresist film is loaded onto the support pin on the hot plate using the semiconductor wafer transfer apparatus (step 205).
다음에, 제1 에어 실린더를 이용하여 셔터를 상승시켜 챔버를 닫는다(스텝 207). 계속하여, 상기 제1 밸브를 오프한 후 진공 펌프를 이용하여 챔버 내부를 펌핑함으로써 챔버 내부를 200 Torr∼10-nTorr 정도의 진공 상태로 유지한다(스텝 209).Next, the shutter is raised using the first air cylinder to close the chamber (step 207). Subsequently, after the first valve is turned off, the inside of the chamber is maintained in a vacuum state of about 200 Torr to 10 -n Torr by pumping the inside of the chamber using a vacuum pump (step 209).
다음에, 지지핀을 하강시켜 핫 플레이트 상의 반도체 웨이퍼 가이드에 가이드 되도록 하여 반도체 웨이퍼를 안착시킨다(스텝 211). 즉, 반도체 웨이퍼는 핫 플레이트에서 일정 간격, 예컨대 100∼150㎛ 이격되어 안착된다. 계속하여, 반도체 웨이퍼 가이드에 가이드 되어 안착된 반도체 웨이퍼는 200 Torr∼10-nTorr 정도의 진공 상태에서 약 60초 동안 120℃의 온도에서 베이크 한다(스텝 213).Next, the support pin is lowered and guided to the semiconductor wafer guide on the hot plate to seat the semiconductor wafer (step 211). That is, the semiconductor wafer is seated at a predetermined interval, for example, 100 to 150 mu m from the hot plate. Subsequently, the semiconductor wafer guided and seated on the semiconductor wafer guide is baked at a temperature of 120 ° C. for about 60 seconds in a vacuum state of about 200 Torr to 10 −n Torr (step 213).
다음에, 반도체 웨이퍼가 안착된 지지핀을 제2 에어 실린더를 이용하여 핫 플레이트 표면보다 높게 상승시킨다(스텝 215). 이어서, 제1 밸브를 닫고 제2 밸브를 오픈하여 챔버 내부에 질소를 주입하여 챔버 내부를 상압으로 유지한다(스텝217). 이어서, 제1 에어 실린더를 이용하여 셔터를 하강시켜 챔버 내를 오픈시킨다(스텝 219). 계속하여, 상기 베이크한 반도체 웨이퍼를 챔버 밖으로 언로딩시켜 베이크 공정을 완료한다(스텝 221).Next, the support pin on which the semiconductor wafer is mounted is raised higher than the hot plate surface by using the second air cylinder (step 215). Next, the first valve is closed and the second valve is opened to inject nitrogen into the chamber to maintain the chamber at atmospheric pressure (step 217). Next, the shutter is lowered using the first air cylinder to open the inside of the chamber (step 219). Subsequently, the baked semiconductor wafer is unloaded out of the chamber to complete the baking process (step 221).
그런데, 본 발명의 후노광 베이크 장치는 종래와 다르게 200 Torr∼10-nTorr(n은 정수) 정도의 진공 상태에서 반도체 웨이퍼를 핫 플레이트의 바닥에서 100∼150㎛ 이격된 상태로 베이크 공정을 실시한다. 이에 따라, 핫 플레이트에서 반도체 웨이퍼 상에 형성된 포토레지스트막으로 열이 전달되는 방법은 열전달 과정중 복사와 전도의 두 가지 방법에 의해 전달된다.However, the post-exposure bake apparatus of the present invention performs a baking process in a state in which the semiconductor wafer is spaced apart from the bottom of the hot plate by 100 to 150 µm in a vacuum state of 200 Torr to 10 -n Torr (n is an integer), unlike the conventional art. do. Accordingly, the method of transferring heat from the hot plate to the photoresist film formed on the semiconductor wafer is carried out by two methods of radiation and conduction during the heat transfer process.
상기 복사는 매개물이 없는 상태의 진공에서 열에너지가 전달되는 방법이며, 상기 전도는 물질의 이동을 수반하지 않고 물질 내에서 열이 이동한다. 상기 복사와 전도의 방법으로 열이 전달되는 본 발명의 후노광 베이크 장치는 외부 기류의 영향을 완전히 차단시킴으로써 핫 플레이트의 온도 균일성 및 반도체 웨이퍼의 온도 균일성을 향상시킬 수 있다.The radiation is a method in which thermal energy is transferred in a vacuum in the absence of a medium, and the conduction does not involve the movement of the material and heat is transferred in the material. The post-exposure bake apparatus of the present invention, in which heat is transferred by the radiation and conduction method, can completely improve the temperature uniformity of the hot plate and the temperature uniformity of the semiconductor wafer by completely blocking the influence of external airflow.
다시 말해, 본 발명은 종래와 다르게 반도체 웨이퍼를 후노광 베이크 장치에 로딩한 후 온도가 안정화되는 일정 시간 동안 챔버 내의 반도체 웨이퍼가 급격한 온도 변화(hunting)를 격지 않게 된다. 따라서, 본 발명의 후노광 베이크 장치를 이용한 후노광 베이크를 실시하면 상기 반도체 웨이퍼 상에 형성된 포토레지스트막이 후노광 베이크 및 현상 후에 임계 크기의 균일성을 크게 향상된다.In other words, according to the present invention, the semiconductor wafer in the chamber is not subjected to a sudden temperature hunting for a predetermined time period after the semiconductor wafer is loaded into the post-exposure baking apparatus after stabilizing the temperature. Therefore, the post-exposure bake using the post-exposure bake apparatus of the present invention greatly improves the uniformity of the critical size after the post-exposure bake and development of the photoresist film formed on the semiconductor wafer.
상술한 바와 같이 본 발명의 후노광 베이크 장치는 200 Torr∼10-nTorr 정도의 진공 상태에서 베이크 공정을 실시한다. 이에 따라, 핫 플레이트에서 반도체 웨이퍼 상에 형성된 포토레지스트막으로 열이 전달되는 방법은 복사와 전도의 두 가지 방법에 의해 전달된다.As described above, the post-exposure bake apparatus of the present invention performs a bake process in a vacuum state of about 200 Torr to 10 -n Torr. Accordingly, the method of transferring heat from the hot plate to the photoresist film formed on the semiconductor wafer is carried out by two methods, radiation and conduction.
따라서, 본 발명의 후노광 베이크 장치는 반도체 웨이퍼를 후노광 베이크 장치에 로딩한 후 온도가 안정화되는 일정시간 동안 챔버 내의 반도체 웨이퍼가 급격한 온도 변화(hunting)를 격지 않게 되어 임계 크기의 균일성을 크게 향상시킬 수 있다.Therefore, in the post-exposure bake apparatus of the present invention, the semiconductor wafer in the chamber is not subjected to a sudden temperature hunting for a predetermined time period after the temperature is stabilized after loading the semiconductor wafer into the post-exposure bake apparatus, thereby increasing the uniformity of the critical size. Can be improved.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010078958A KR20030048908A (en) | 2001-12-13 | 2001-12-13 | Post exposure bake apparatus and post exposure bake method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010078958A KR20030048908A (en) | 2001-12-13 | 2001-12-13 | Post exposure bake apparatus and post exposure bake method using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030048908A true KR20030048908A (en) | 2003-06-25 |
Family
ID=29574750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010078958A KR20030048908A (en) | 2001-12-13 | 2001-12-13 | Post exposure bake apparatus and post exposure bake method using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030048908A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106773535A (en) * | 2016-12-12 | 2017-05-31 | 中国科学院光电技术研究所 | A kind of high accuracy photoresist Surface contral method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04334012A (en) * | 1991-05-09 | 1992-11-20 | Nec Yamagata Ltd | Manufacture of semiconductor device |
| US6043460A (en) * | 1995-07-10 | 2000-03-28 | Mattson Technology, Inc. | System and method for thermal processing of a semiconductor substrate |
| KR20000039799A (en) * | 1998-12-16 | 2000-07-05 | 김영환 | Lithographic process |
| KR20010046452A (en) * | 1999-11-12 | 2001-06-15 | 윤종용 | Bake unit for semiconductor photolithography process |
| KR20010063287A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method for forming resist pattern using 248nm KrF exposure apparatus |
-
2001
- 2001-12-13 KR KR1020010078958A patent/KR20030048908A/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04334012A (en) * | 1991-05-09 | 1992-11-20 | Nec Yamagata Ltd | Manufacture of semiconductor device |
| US6043460A (en) * | 1995-07-10 | 2000-03-28 | Mattson Technology, Inc. | System and method for thermal processing of a semiconductor substrate |
| KR20000039799A (en) * | 1998-12-16 | 2000-07-05 | 김영환 | Lithographic process |
| KR20010046452A (en) * | 1999-11-12 | 2001-06-15 | 윤종용 | Bake unit for semiconductor photolithography process |
| KR20010063287A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method for forming resist pattern using 248nm KrF exposure apparatus |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106773535A (en) * | 2016-12-12 | 2017-05-31 | 中国科学院光电技术研究所 | A kind of high accuracy photoresist Surface contral method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102640367B1 (en) | Substrate processing method and heat treatment apparatus | |
| KR100519613B1 (en) | Substrate temperature control device and method | |
| US6633022B2 (en) | Substrate processing apparatus and substrate processing method | |
| KR101018259B1 (en) | Method of heating a substrate in a variable temperature process using a fixed temperature chuck | |
| US11842906B2 (en) | Heating treatment apparatus and heating treatment method | |
| US6815647B2 (en) | Heat treatment unit and heat treatment method | |
| KR101057118B1 (en) | Substrate Processing Apparatus and Method | |
| JP2006060228A (en) | Wafer baking apparatus | |
| KR101853141B1 (en) | Substrate processing method, substrate processing apparatus and storage medium | |
| JP4199213B2 (en) | Substrate processing method | |
| KR100629255B1 (en) | Bake unit for semiconductor photolithography process | |
| JP4267809B2 (en) | Substrate processing apparatus and processing method | |
| KR20030048908A (en) | Post exposure bake apparatus and post exposure bake method using the same | |
| US20070003279A1 (en) | Post-exposure baking apparatus and related method | |
| KR100571841B1 (en) | Bake system | |
| KR100710705B1 (en) | Method for ashing substrates | |
| KR20190080326A (en) | Apparatus and Method for treating substrate | |
| KR102386210B1 (en) | Method for cooling hot plate, Apparatus and Method for treating substrate | |
| JP3555743B2 (en) | Substrate heat treatment equipment | |
| JP4024980B2 (en) | Heat treatment method and heat treatment apparatus | |
| KR100715254B1 (en) | Ashing Method | |
| KR102387934B1 (en) | Method for cooling hot plate, Apparatus and Method for treating substrate | |
| KR200206830Y1 (en) | Bake chamber for semiconductive wafer | |
| KR20040107987A (en) | Apparatus and method for manufacturing semiconductor devices | |
| KR20060056653A (en) | Bake apparatus for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |