KR20030044414A - Method for forming metal wiring of semiconductor device - Google Patents
Method for forming metal wiring of semiconductor device Download PDFInfo
- Publication number
- KR20030044414A KR20030044414A KR1020010075147A KR20010075147A KR20030044414A KR 20030044414 A KR20030044414 A KR 20030044414A KR 1020010075147 A KR1020010075147 A KR 1020010075147A KR 20010075147 A KR20010075147 A KR 20010075147A KR 20030044414 A KR20030044414 A KR 20030044414A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- contact
- thickness
- film
- contact plug
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는, 알루미늄 배선과 콘택플러그간의 접촉 면적에 기인하는 배선 저항의 증가를 방지할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wirings in semiconductor devices, and more particularly, to a method for forming metal wirings in semiconductor devices that can prevent an increase in wiring resistance due to the contact area between aluminum wirings and contact plugs.
주지된 바와 같이, 금속배선의 재료로서는 전기 전도도가 매우 우수한 알루미늄(Al)이 주로 이용되어 왔다. 그런데, 반도체 소자의 집적도 향상에 기인해서 전기적 연결 통로를 제공하는 콘택홀의 크기 감소에 따라, 알루미늄으로는 미세 크기의 콘택홀을 완전 매립시키는 것이 어렵게 되었고, 심한 경우, 오픈 불량이 발생하기도 한다.As is well known, aluminum (Al) having excellent electrical conductivity has been mainly used as a material for metal wiring. However, due to the improvement in the degree of integration of semiconductor devices, it is difficult to completely fill contact holes having a fine size with aluminum, and in some cases, open defects may occur due to the decrease in the size of the contact holes providing the electrical connection passages.
따라서, 이러한 콘택홀 매립의 문제를 해결하기 위해, 종래에는 매립 특성이 우수한 금속막, 예컨데, 텅스텐막으로 콘택홀을 완전 매립시켜, 이것을 콘택 플러그로 이용하는 기술, 즉, 하층 구조물과 금속배선간의 전기적 연결 수단으로 이용하는 기술이 수행되고 있다.Therefore, in order to solve such a problem of contact hole embedding, conventionally, a technique in which a contact hole is completely filled with a metal film having excellent embedding characteristics, for example, a tungsten film, is used as a contact plug, that is, an electrical structure between an underlayer structure and a metal wiring. The technique used as a connection means is performed.
자세하게, 종래의 금속배선 공정을 살펴보면, 먼저, 층간절연막의 식각을 통해 하층 구조물을 노출시키는 콘택홀을 형성한 상태에서, 상기 콘택홀을 매립시키도록 텅스텐막을 증착하고, 이어, 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정으로 상기 텅스텐막을 연마하여 콘택홀 내에 텅스텐 플러그를 형성한다. 그런다음, 금속막의 증착 및 패터닝을 통해 상기 텅스텐 플러그와 콘택되게 알루미늄 배선을 형성한다.In detail, in the conventional metallization process, first, a tungsten film is deposited to bury the contact hole in a state in which a contact hole for exposing an underlayer structure is formed through etching of an interlayer insulating film, and then chemical mechanical polishing (Chemical) is performed. Mechanical Polishing: Hereinafter, the tungsten film is polished by a CMP process to form a tungsten plug in the contact hole. Then, an aluminum wiring is formed in contact with the tungsten plug through the deposition and patterning of the metal film.
그러나, 종래 기술에 따라 형성되는 금속배선은 다음과 같은 문제점이 있다.However, the metal wiring formed according to the prior art has the following problems.
전술한 바와 같이, 금속배선 공정은, 크게, 콘택홀의 형성 공정과 콘택 플러그 형성 공정 및 실질적인 배선 공정으로 이루어지며, 여기서, 상기 콘택홀 형성공정은 감광막의 도포, 노광 및 현상을 통해 감광막 패턴을 형성하는 공정과, 이 감광막 패턴을 식각마스크로 이용해서 층간절연막을 식각하는 식각 공정을 포함하는 포토리소그라피 공정을 통해 이루어진다.As described above, the metallization process is largely made of a process of forming a contact hole, a process of forming a contact plug, and a substantial wiring process, wherein the process of forming a contact hole forms a photoresist pattern by applying, exposing and developing a photoresist film. And a photolithography process including an etching process for etching the interlayer insulating film using the photosensitive film pattern as an etching mask.
그런데, 도 1a 및 도 1b에 도시된 바와 같이, 알루미늄 배선(4A)은 텅스텐 플러그(3)의 전 표면과 모두 콘택되도록 형성되어야 함에도 불구하고, 감광막 패턴을 형성하기 위한 감광막의 노광시에 노광 마스크의 오정렬, 또는, 광학적특성에 기인하는 감광막 패턴의 오정렬 현상이 일어남으로써, 도 2a 및 도 2b에 도시된 바와 같이, 최종적으로 얻어지는 알루미늄 배선(4B)이 텅스텐 플러그(3)의 전 표면과 모두 콘택되지 못하는 현상이 발생되고, 이 때문에, 배선 저항이 증가되어 알루미늄 배선의 신뢰성을 확보하지 못하게 되는 문제점이 있다.By the way, as shown in Figs. 1A and 1B, although the aluminum wiring 4A must be formed to be in contact with the entire surface of the tungsten plug 3, the exposure mask at the time of exposing the photosensitive film for forming the photosensitive film pattern The misalignment of the photoresist pattern due to the misalignment of the film or the optical characteristics occurs, and as shown in FIGS. 2A and 2B, the finally obtained aluminum wiring 4B contacts both the entire surface of the tungsten plug 3. There is a problem that does not occur, because of this, the wiring resistance is increased to ensure the reliability of the aluminum wiring.
도 1a 및 도 1b와 도 2a 및 도 2b에서, 미설명된 도면부호 1은 반도체 기판을, 그리고, 2는 층간절연막을 각각 나타낸다.In FIGS. 1A and 1B and 2A and 2B, reference numeral 1 denotes a semiconductor substrate, and 2 denotes an interlayer insulating film, respectively.
한편, 종래에는 상기한 문제점을 보완하기 위해, 감광막의 노광시, 변형 조명 등의 기술을 사용하기도 하는데, 이 경우에는 공정 비용이 증가되는 바, 바람직하지 못하다.On the other hand, conventionally, in order to compensate for the above-described problems, a technique such as modified illumination is used at the time of exposing the photoresist film.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 노광 마스크의 오정렬에도 불구하고 소망하는 배선 저항을 확보할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a metal wiring of a semiconductor device capable of securing a desired wiring resistance despite misalignment of an exposure mask.
도 1a 및 도 1b는 종래 기술에 따라 형성된 금속배선의 평면도 및 이에 대응하는 단면도.1A and 1B are plan views and corresponding cross-sectional views of metal wires formed according to the prior art.
도 2a 및 도 2b는 종래 기술의 문제점을 설명하기 위한 평면도 및 단면도.2A and 2B are a plan view and a cross-sectional view for explaining the problems of the prior art.
도 3은 본 발명의 실시예에 따라 형성된 금속배선의 평면도.3 is a plan view of a metal wire formed in accordance with an embodiment of the present invention.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 금속배선 형성방법을 설명하기 위해 도 3의 A-A'선을 따라 절단하여 도시한 공정별 단면도.Figures 4a to 4c is a cross-sectional view showing the process cut along the line A-A 'of Figure 3 to explain a method for forming a metal wiring according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
11 : 반도체 기판 12,12a : 층간절연막11: semiconductor substrate 12, 12a: interlayer insulating film
13 : 콘택홀 14 : 텅스텐 플러그13: contact hole 14: tungsten plug
15 : 금속배선 15a : 사이드 월15: metal wiring 15a: side wall
상기와 같은 목적을 달성하기 위한 본 발명의 금속배선 형성방법, 반도체 기판 상에 소정 두께로 층간절연막을 형성하는 단계; 상기 층간절연막의 일부분을 선택적으로 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 도전막을 매립시켜 콘택플러그를 형성하는 단계; 상기 콘택플러그가 층간절연막의 표면으로부터 돌출되도록 상기 층간절연막의 표면을 소정 두께 만큼 식각하는 단계; 상기 돌출된 콘택플러그 및 식각된 층간절연막 상에 배선용 금속막을 증착하는 단계; 및 상기 금속막을 패터닝하여 상기 돌출된 콘택플러그 부위의 외측에 사이드 월을 갖으면서 상기 콘택플러그와 콘택되는 금속배선을 형성하는 단계를 포함한다.Method of forming a metal wiring of the present invention for achieving the above object, the step of forming an interlayer insulating film to a predetermined thickness on a semiconductor substrate; Selectively etching a portion of the interlayer insulating film to form a contact hole exposing a substrate; Forming a contact plug by filling a conductive film in the contact hole; Etching the surface of the insulating interlayer by a predetermined thickness such that the contact plug protrudes from the surface of the insulating interlayer; Depositing a wiring metal film on the protruding contact plug and the etched interlayer insulating film; And patterning the metal layer to form a metal wiring contacting the contact plug while having a sidewall on the outside of the protruding contact plug portion.
여기서, 상기 층간절연막은 실제 설계된 증착 두께 보다 상기 배선용 금속막 증착 두께의 30%에 해당하는 두께 만큼이 증가된 두께로 증착하며, 상기 식각된 층간절연막 표면의 두께는 상기 배선용 금속막 증착 두께의 30%에 해당하는 두께로 한다.Here, the insulating interlayer is deposited to a thickness that is increased by 30% of the thickness of the wiring metal film deposition thickness rather than the actual designed deposition thickness, the thickness of the etched interlayer insulating film surface 30 of the thickness of the wiring metal film deposition thickness The thickness corresponds to%.
본 발명에 따르면, 콘택플러그를 돌출시킨 후, 돌출부의 외측에 사이드 월을 형성함으로써, 콘택플러그와 금속배선간의 접촉 면적을 획기적으로 증가시킬 수 있으며, 이에 따라, 소망하는 배선 저항을 확보할 수 있다.According to the present invention, after protruding the contact plug, by forming a side wall on the outside of the protrusion, it is possible to significantly increase the contact area between the contact plug and the metal wiring, thereby securing the desired wiring resistance. .
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 실시예에 따라 형성된 금속배선을 도시한 평면도로서, 이를 설명하면 다음과 같다.3 is a plan view showing a metal wiring formed according to an embodiment of the present invention.
도시된 바와 같이, 본 발명의 알루미늄 배선(15)은 종래와 유사한 구조로 형성되지만, 알루미늄 배선(15)의 오정렬에 기인하는 배선 저항의 증가를 방지하기 위해, 텅스텐 플러그(14)의 외측에 사이드 월(side wall : 15a)이 추가 형성된다.As shown, the aluminum wiring 15 of the present invention is formed in a structure similar to the prior art, but in order to prevent an increase in wiring resistance due to misalignment of the aluminum wiring 15, the side of the tungsten plug 14 is provided on the outer side. An additional side wall 15a is formed.
상기 사이드 월(15a)은 텅스텐 플러그(14)와의 접촉 면적을 증가시키기 위한 것으로, 이러한 사이드 월(15a)에 의해 텅스텐 플러그(14)와 알루미늄 배선(15)간의 접촉 면적은 증가되며, 따라서, 오정렬에 기인하여 텅스텐 플러그와 알루미늄 배선간의 콘택 면적이 감소되더라도, 상기 사이드 월(15a)의 면적만큼의 접촉 면적을 증가시킨 것으로 인해 배선 저항의 증가는 억제된다.The side wall 15a is for increasing the contact area with the tungsten plug 14, and the side wall 15a increases the contact area between the tungsten plug 14 and the aluminum wiring 15, and therefore, misalignment. Due to this, even if the contact area between the tungsten plug and the aluminum wiring is reduced, the increase in wiring resistance is suppressed by increasing the contact area by the area of the side wall 15a.
도 4a 내지 도 4c는 본 발명의 금속배선 형성방법을 설명하기 위해 도 3의 A-A'선을 따라 절단하여 도시한 공정별 단면도로서, 이를 설명하면 다음과 같다.4A to 4C are cross-sectional views illustrating processes by cutting along the line A-A 'of FIG. 3 to explain the method for forming a metal wire according to the present invention.
도 4a를 참조하면, 소정의 하지층(도시안됨)이 형성된 반도체 기판(11) 상에 층간절연막(12)을 증착하고, 그런다음, 공지의 포토리소그라피 공정으로 상기 층간절연막(12)의 일부분을 선택적으로 식각하여 기판(11) 또는 하지층을 노출시키는 콘택홀(13)을 형성한다. 이때, 상기 층간절연막(12)은 실제 설계된 증착 두께 보다 증가된 두께, 바람직하게, 배선용 금속막 두께의 30%에 해당하는 두께 만큼을 증가시켜 증착한다. 그 다음, 상기 콘택홀(13)이 완전 매립되도록 상기 층간절연막(12) 상에 플러그용 금속막, 바람직하게, 텅스텐막을 증착하고, 공지의 CMP 공정으로 상기 텅스텐막을 연마하여 상기 콘택홀(13) 내에 콘택플러그, 즉, 텅스텐 플러그(14)를 형성한다.Referring to FIG. 4A, an interlayer insulating film 12 is deposited on a semiconductor substrate 11 on which a predetermined underlayer (not shown) is formed, and then a portion of the interlayer insulating film 12 is removed by a known photolithography process. Selectively etching to form a contact hole 13 to expose the substrate 11 or the underlying layer. In this case, the interlayer insulating film 12 is deposited by increasing the thickness of the interlayer insulating film 12 that is more than the actual designed thickness, preferably, the thickness corresponding to 30% of the thickness of the wiring metal film. Then, a metal film for plugging, preferably a tungsten film, is deposited on the interlayer insulating film 12 so that the contact hole 13 is completely buried, and the tungsten film is polished by a known CMP process to the contact hole 13. Contact plugs, ie, tungsten plugs 14, are formed in the interior.
도 4b를 참조하면, 상기 층간절연막 표면의 일부 두께, 바람직하게, 실제 설계된 두께 보다 증가된 증착 두께인 배선용 금속막 두께의 30%에 해당하는 두께 만큼을 식각 제거하고, 이 결과로, 층간절연막의 표면으로부터 텅스텐 플러그(14)의 일부 두께를 돌출시킨다. 여기서, 도면부호 12a는 표면 일부 두께가 식각된 층간절연막을 나타낸다.Referring to FIG. 4B, a portion of the surface of the interlayer insulating film, preferably, a thickness corresponding to 30% of the thickness of the wiring metal film, which is an increased deposition thickness than the actual designed thickness, is etched away, and as a result, Some thickness of the tungsten plug 14 protrudes from the surface. Here, reference numeral 12a denotes an interlayer insulating film etched with a partial thickness of the surface.
도 4c를 참조하면, 식각된 층간절연막(12) 및 돌출된 텅스텐 플러그(14) 상에 배선용 금속막, 바람직하게, 알루미늄막을 증착한다. 그런다음, 공지의 포토리소그라피 공정을 통해 상기 알루미늄막을 패터닝하여 상기 텅스텐 플러그(14)와 전기적으로 콘택되는 알루미늄 배선(15)을 형성하고, 이 결과로, 본 발명의 금속배선 공정을 완료한다.Referring to FIG. 4C, a wiring metal film, preferably an aluminum film, is deposited on the etched interlayer insulating film 12 and the protruding tungsten plug 14. Then, the aluminum film is patterned through a known photolithography process to form the aluminum wiring 15 in electrical contact with the tungsten plug 14, and as a result, the metal wiring process of the present invention is completed.
여기서, 상기 알루미늄막의 식각시에는 텅스텐 플러그(14)의 돌출부 외측에 알루미늄의 사이드 월(15a)이 잔류되며, 특히, 이러한 사이드 월(15a)은 알루미늄 배선(15)과 일체형이 된다.Here, when the aluminum film is etched, sidewalls 15a of aluminum remain on the outside of the protruding portion of the tungsten plug 14, and in particular, the sidewalls 15a are integrated with the aluminum wiring 15.
따라서, 상기 사이드 월(15a)에 해당하는 만큼 텅스텐 플러그(14)와 알루미늄 배선(15)간의 접촉 면적이 증가되며, 이에 따라, 알루미늄막의 패터닝시에, 비록, 오정렬이 발생되더라도, 상기 사이드 월(15a)에 의해 텅스텐 플러그와 알루미늄 배선간의 접촉 면적의 감소 및 이에 따른 배선 저항의 증가를 억제시킬 수 있게 된다.Therefore, the contact area between the tungsten plug 14 and the aluminum wiring 15 is increased by the amount corresponding to the side wall 15a. Accordingly, even when misalignment occurs during patterning of the aluminum film, the side wall ( 15a), it is possible to suppress the decrease in the contact area between the tungsten plug and the aluminum wiring and the increase in the wiring resistance.
결과적으로, 본 발명의 방법을 적용할 경우, 배선 형성시의 오정렬이 발생되더라도, 소망하는 정도의 콘택플러그와 금속배선간의 접촉 면적을 확보할 수 있어, 금속배선의 신뢰성을 확보할 수 있게 되고, 나아가, 소자의 신뢰성을 확보할 수 있게 된다.As a result, when the method of the present invention is applied, even if misalignment at the time of wiring formation occurs, the desired contact area between the contact plug and the metal wiring can be secured, thereby ensuring the reliability of the metal wiring. Furthermore, the reliability of the device can be secured.
이상에서와 같이, 본 발명은 오정렬로 인하여 콘택플러그와 알루미늄 배선간의 접촉 면적이 감소할지라도, 사이드 월의 형성을 통해 콘택플러그와 알루미늄 배선간의 접촉 면적을 소망하는 정도로 확보할 수 있는 바, 배선 저항을 확보할 수 있어서 금속배선의 신뢰성을 확보할 수 있음은 물론, 소자의 전기적 특성을 향상시킬 수 있다.As described above, in the present invention, even if the contact area between the contact plug and the aluminum wiring is reduced due to misalignment, the contact area between the contact plug and the aluminum wiring can be secured to a desired level through the formation of the sidewalls. It is possible to ensure the reliability of the metal wiring, as well as to improve the electrical characteristics of the device.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010075147A KR20030044414A (en) | 2001-11-30 | 2001-11-30 | Method for forming metal wiring of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010075147A KR20030044414A (en) | 2001-11-30 | 2001-11-30 | Method for forming metal wiring of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030044414A true KR20030044414A (en) | 2003-06-09 |
Family
ID=29572194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010075147A KR20030044414A (en) | 2001-11-30 | 2001-11-30 | Method for forming metal wiring of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030044414A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104457483A (en) * | 2014-12-11 | 2015-03-25 | 重庆宏立至信汽车部件制造有限公司 | Multifunctional car seat detection tool |
| CN104457482A (en) * | 2014-12-11 | 2015-03-25 | 重庆宏立至信汽车部件制造有限公司 | Double-seat combined gauge |
-
2001
- 2001-11-30 KR KR1020010075147A patent/KR20030044414A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104457483A (en) * | 2014-12-11 | 2015-03-25 | 重庆宏立至信汽车部件制造有限公司 | Multifunctional car seat detection tool |
| CN104457482A (en) * | 2014-12-11 | 2015-03-25 | 重庆宏立至信汽车部件制造有限公司 | Double-seat combined gauge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000022840A (en) | Embedded wiring structure and method for forming the same | |
| KR20030044414A (en) | Method for forming metal wiring of semiconductor device | |
| US20030060037A1 (en) | Method of manufacturing trench conductor line | |
| KR100363642B1 (en) | Method for forming contact hole of semiconductor devices | |
| KR100460064B1 (en) | Method for forming metal wiring of semiconductor device | |
| KR100278274B1 (en) | A method for forming stack contact in semiconductor device | |
| KR20030002523A (en) | Method for forming a metal line | |
| KR100835421B1 (en) | Method for fabricating a metal wire in a semiconductor | |
| KR100422912B1 (en) | Method for forming contact or via hole of semiconductor devices | |
| JP2001298081A (en) | Semiconductor device and its manufacturing method | |
| KR20030049571A (en) | Method for forming metal line of semiconductor device using dual-damascene process | |
| KR20000043099A (en) | Method for forming conductive layer line of semiconductor device | |
| KR970003718B1 (en) | Method of forming the metal wiring | |
| KR100356482B1 (en) | Method of forming a metal wiring in a semiconductor device | |
| KR100249018B1 (en) | Method of fabricating contact hole | |
| KR20010112688A (en) | Method for forming metal line | |
| KR100252873B1 (en) | Multilayer metal line of semiconductor device and method for forming the same | |
| KR20010004004A (en) | Method of forming metal wiring for semiconductor device | |
| KR20020058429A (en) | A wire in semiconductor device and method for fabricating the same | |
| KR20030053969A (en) | Method of making metal wiring in semiconductor device | |
| KR20030053967A (en) | a method for forming metal line of semiconductor device | |
| KR20040069790A (en) | Multi-layer fabrication technique for semiconductor device | |
| KR20020002931A (en) | Method for forming metal line of semiconductor device | |
| KR19990018380A (en) | Metal wiring formation method of semiconductor device | |
| KR20000042859A (en) | Method for forming metal line of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |