KR20030023236A - 아이엠티２０００ 노드대역의 망동기 클럭 생성시스템 - Google Patents
아이엠티２０００ 노드대역의 망동기 클럭 생성시스템 Download PDFInfo
- Publication number
- KR20030023236A KR20030023236A KR1020010056281A KR20010056281A KR20030023236A KR 20030023236 A KR20030023236 A KR 20030023236A KR 1020010056281 A KR1020010056281 A KR 1020010056281A KR 20010056281 A KR20010056281 A KR 20010056281A KR 20030023236 A KR20030023236 A KR 20030023236A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- vcxo
- phase
- network
- control voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 IMT-2000 노드대역(Node-B)의 망동기 클럭 생성 기술에 관한 것이다.
이같은 본 발명은, VCXO를 복수개 사용하여 종속(cascade)으로 복수단의 위상동기루프(PLL; Phase Locked Loop)를 이루는 망동기 클럭 생성시스템을 구성하므로서, 망동기 클럭을 사용하여 클럭을 생성할 때 입력 기준클럭의 이상으로 인한 클럭간의 절체시 발생되는 위상 지터(jitter)로 부터 노드대역 전체 시스템의 안정성을 보장받을수 있도록 함은 물론, 망 동기 클럭을 사용하는 기지국 시스템의 관리비용을 절감하면서 기준클럭의 절체시 그 충격완화가 가능하도록 하는 IMT-2000 노드대역의 망 동기 클럭 생성시스템을 제공한다.
Description
본 발명은 아이엠티(IMT)2000 노드대역(Node-B)의 망동기 클럭 생성 기술에 관한 것으로서, 특히 망동기 클럭을 사용하여 클럭을 생성할 때 입력기준클럭(reference clock)의 이상으로 인한 클럭간의 절체시 발생되는 위상 지터(jitter)로 부터 노드대역 전체 시스템의 안정성을 보장받을수 있도록 하는 IMT-2000 노드대역의 망 동기 클럭 생성시스템에 관한 것이다.
종래 IMT-2000 노드대역 시스템에서는 GPS나 VCXO 1개를 사용하여 망 동기 클럭을 생성하였다.
그러나, 상기 GPS는 망동기 클럭이 아니며, 가격이 비교적 고가인 단점을 갖고 있다.
더불어, 상기 VCXO는 1개를 사용할 경우 IMT-2000의 노드대역에서 입력 기준클럭이 여러개 발생하여 클럭간의 절체시 위상 지터가 발생하여 시스템이 불안정해지는 단점을 내포하고 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서 본 발명의 목적은, VCXO를 복수개 사용하여 종속(cascade)으로 복수단의 위상동기루프(PLL; Phase Locked Loop)를 이루는 망동기 클럭 생성시스템을 구성하므로서, 망동기 클럭을 사용하여 클럭을 생성할 때 입력 기준클럭의 이상으로 인한 클럭간의 절체시 발생되는 위상 지터(jitter)로 부터 노드대역 전체 시스템의 안정성을 보장받을수 있도록 함은 물론, 망 동기 클럭을 사용하는 기지국 시스템의 관리비용을 절감하면서 기준클럭의 절체시 그 충격완화가 가능하도록 하는 IMT-2000 노드대역의 망 동기 클럭 생성시스템을 제공하려는 것이다.
도 1은 본 발명의 일실시예로 IMT-2000 노드대역에서 망동기 클럭 생성시스템의 블럭구성도.
*도면의 주요 부분에 대한 부호의 설명*
1 ; CPU 2 ; 망클럭동기선택부
10; 제 1 PLL부 11; 제 1 VCXO
12; 제 1 위상검출부 13; 제 1 LPF
14; 제 1 분주기 20; 제 2 PLL부
21; 제 2 VCXO 22; 제 2 위상검출부
23; 제 2 LPF 24; 제 2 분주기
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 일실시예를 설명하면 다음과 같다.
도 1은 본 발명의 일실시예로 IMT-2000 노드대역에서 망동기 클럭 생성시스템의 블럭구성도 이다.
도 1에 도시된 바와같이, 여러개의 망 동기 클럭(기준클럭1, 기준클럭2, 기준클럭3)이 입력될 때 제어부(CPU)(1)의 제어로 부터 입력되는 여러개의 망동기 클럭 중 어느 하나를 선택하도록 이피엘디(EPLD)로 구현된 망동기클럭선택부(2)를 갖는 IMT-200 노드대역 시스템에 있어서,
상기 망동기클럭선택부(2)로 부터 선택된 망동기 클럭이 입력될 때 그 입력되는 망동기 클럭의 위상과 발진제어전압의 위상차를 검출한 후 보상이 이루어진 발진제어전압을 출력하도록 제 1 VCXO(11)를 포함하는 제 1 PLL부(10)와;
상기 망동기클럭선택부(2)로 부터 선택된 망동기 클럭 중 어느 하나의 이상으로 클럭간의 절체시 상기 제 1 PLL부(10)로 부터 출력된 발진제어전압으로 부터 위상 지터에 해당하는 위상차가 발생할 때 그 위상차를 보상한 후 망동기 클럭을 생성 분배하도록 제 2 VCXO(21)를 포함하는 제 2 PLL부(20); 로 구성함을 특징으로 한다.
여기서, 상기 제 1 PLL부(10)에는 망동기클럭선택부(2)로 부터 선택되어 입력되는 망동기클럭의 위상을 검출하는 제 1 위상검출부(Phase Detector)(12)와, 상기 제 1 위상검출부(12)로 부터 검출된 신호를 필터링한 후 이를 제 1 VCXO(11)로 출력하는 제 1 저역통과필터(LPF; Low Pass Filter)(13)와, 제 1 VCXO(11)로 부터출력되는 발진제어전압을 주파수 분주 후, 이를 상기 제 1 위상검출부(12)로 귀환시키는 제 1 분주기(Frequency Divider)(14)를 포함하고,
상기 제 PLL부(20)에는 제 1 VCXO(11)로 부터 출력되는 발진제어전압의 위상을 검출하는 제 2 위상검출부(22)와, 상기 제 2 위상검출부(22)로 부터 검출된 신호를 필터링한 후 이를 제 2 VCXO(21)로 출력하는 제 2 저역통과필터(23)와, 제 2 VCXO(21)로 부터 출력되는 발진제어전압을 주파수 분주 후, 이를 상기 제 2 위상검출부(22)로 귀환시키는 제 2 분주기(24)를 포함하고 있다.
이와같이 구성된 본 발명의 일실시예에 대한 작용을 첨부된 도 1을 참조하여 설명하면 다음과 같다.
먼저, 여러개의 망 동기 클럭(기준클럭1, 기준클럭2, 기준클럭3)이 EPLD로 구현된 망동기클럭선택부(2)로 입력되면, 상기 망동기클럭선택부(2)에서는 IMT-200 노드대역 시스템에 구성된 제어부(CPU)(1)의 제어로 부터 입력되는 여러개의 망동기 클럭 중 어느 하나를 선택한 후 그 선택된 망동기클럭을 제 1 PLL부(10)에 포함된 제 1 위상검출부(12)로 출력한다.
그러면, 상기 제 1 위상검출부(12)에서는 망동기클럭선택부(2)로 부터 선택되어 입력되는 망동기클럭의 위상을 검출한 후 그 검출신호를 제 1 LPF(13)를 통해 제 1 VCXO(11)로 출력하므로서, 상기 제 1 VCXO(11)에서는 위상이 동기되는 발진제어전압을 제 2 PLL부(20)로 출력한다.
그리고, 상기 제 1 VCXO(11)로 부터 출력되는 발진제어전압은 제 1 분주기(14)로 부터 주파수 분주되어 상기 제 1 위상검출부(12)로 귀환되는 바,
상기 제 1 VCXO(11)에서는 위상동기가 이루어지는 발진제어전압을 제 2 PLL부(20)로 출력시키게 되는 것이다.
이때, 상기 제 1 위상검출부(12)로 입력된 망동기클럭으로 부터 이상이 발생할 경우, 상기 망동기클럭선택부(2)에서는 그 이상신호를 제어부(1)로 출력하므로서, 상기 제어부(1)에서는 망동기클럭의 절체를 실시한다.
그러면, 상기 제어부(1)의 망동클럭 절체로 부터 제 1 PLL부(10)에는 새로운 망동기클럭이 입력되는 바, 이로인하여 상기 제 1 PLL부(10)에서는 위상 지터에 해당하는 위상차가 발생함은 물론 그 위상차의 발진제어전압을 제 2 PLL부(20)로 출력시키는 것이다.
그러나, 상기 제 2 PLL부(20)에서는 상기 제 1 PLL부(10)로 부터 위상 지터에 해당하는 위상차가 발생할 때 그 위상차를 보상한 후 망동기 클럭을 생성 분배하도록 하였다.
즉, 상기 제 2 PLL부(20)에 구성된 제 2 위상검출부(22)에서는 제 1 PLL부(10)의 제 1 VCXO(11)로 부터 출력되는 발진제어전압의 위상을 검출한 후 그 검출된 신호를 제 2 LPF(23)를 통해 제 2 VCXO(21)로 출력하므로서, 상기 제 2 VCXO(21)에서는 위상이 동기되는 발진제어전압을 출력한다.
이때, 상기 제 2 VCXO(21)로 부터 출력되는 발진제어전압은 제 2 분주기(24)로 부터 주파수 분주되어 상기 제 2 위상검출부(22)로 귀환되는 바,
상기 제 2 VCXO(21)에서는 위상 지터에 해당하는 위상차가 발생할 때 그 위상차의 보상을 받은 후 망동기 클럭을 생성하여 분배하게 되는 것이다.
이상에서 설명한 바와같이 본 발명은 VCXO를 복수개 사용하여 종속(cascade)으로 복수단의 위상동기루프(PLL)를 이루는 망동기 클럭 생성시스템을 구성하므로서, 망동기 클럭을 사용하여 클럭을 생성할 때 입력 기준클럭의 이상으로 인한 클럭간의 절체시 발생되는 위상 지터(jitter)로 부터 노드대역 전체 시스템의 안정성을 보장받을수 있도록 함은 물론, 망 동기 클럭을 사용하는 기지국 시스템의 관리비용을 절감하면서 기준클럭의 절체시 그 충격완화가 가능한 효과를 제공한다.
Claims (1)
- 여러개의 망 동기 클럭이 입력될 때 제어부의 제어로 부터 입력되는 여러개의 망동기 클럭 중 어느 하나를 선택하도록 EPLD로 구현된 망동기클럭선택부를 갖는 IMT-200 노드대역 시스템에 있어서,상기 망동기클럭선택부로 부터 선택된 망동기 클럭이 입력될 때 그 입력되는 망동기 클럭의 위상과 발진제어전압의 위상차를 검출한 후 보상이 이루어진 발진제어전압을 출력하도록 제 1 VCXO를 포함하는 제 1 PLL부; 및,상기 망동기클럭선택부로 부터 선택된 망동기 클럭 중 어느 하나의 이상으로 클럭간의 절체시 상기 제 1 PLL부로 부터 출력된 발진제어전압으로 부터 위상 지터에 해당하는 위상차가 발생할 때 그 위상차를 보상한 후 망동기 클럭을 생성 분배하도록 제 2 VCXO를 포함하는 제 2 PLL부; 로 구성함을 특징으로 하는 아이엠티2000 노드대역의 망동기 클럭 생성시스템.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010056281A KR20030023236A (ko) | 2001-09-12 | 2001-09-12 | 아이엠티２０００ 노드대역의 망동기 클럭 생성시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010056281A KR20030023236A (ko) | 2001-09-12 | 2001-09-12 | 아이엠티２０００ 노드대역의 망동기 클럭 생성시스템 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030023236A true KR20030023236A (ko) | 2003-03-19 |
Family
ID=27723778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010056281A KR20030023236A (ko) | 2001-09-12 | 2001-09-12 | 아이엠티２０００ 노드대역의 망동기 클럭 생성시스템 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030023236A (ko) |
-
2001
- 2001-09-12 KR KR1020010056281A patent/KR20030023236A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
| KR101295657B1 (ko) | 스위치가능 ｐｌｌ 회로 | |
| JP3066690B2 (ja) | 位相同期発振回路 | |
| JPH0795052A (ja) | 周波数同期回路 | |
| EP2976851B1 (en) | Method and apparatus for implementing clock holdover | |
| US7242740B2 (en) | Digital phase-locked loop with master-slave modes | |
| JP2007266923A (ja) | クロック供給装置 | |
| CN102082658B (zh) | 一种提高目的时钟频率稳定度的方法及装置 | |
| KR20030023236A (ko) | 아이엠티２０００ 노드대역의 망동기 클럭 생성시스템 | |
| KR100242424B1 (ko) | 다양한 망동기 클럭 발생장치 | |
| US20050212565A1 (en) | Single-chip digital phase frequency synthesiser | |
| KR100560434B1 (ko) | 범용 망 동기 시스템 클럭 공급 장치 | |
| KR100901170B1 (ko) | 동기 무선통신시스템의 기준동기 신호발생장치 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JP3269079B2 (ja) | クロック分配回路 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JP3494867B2 (ja) | 従属クロック切替回路および従属クロック切替システム | |
| JP2001326627A (ja) | 同期源信号切替回路 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPH10206570A (ja) | 時刻同期システム | |
| JPH0322706A (ja) | Ｐｌｌ装置 | |
| JP3371950B2 (ja) | 位相同期回路および位相同期方法ならびに信号伝送システム | |
| JPH0730418A (ja) | 周波数シンセサイザ | |
| JPH0669912A (ja) | 位相同期発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |