KR20030019325A - 디스플레이 디바이스 상에 디스플레이하기 위한 비디오화상 데이터의 처리 방법 및 장치 - Google Patents

디스플레이 디바이스 상에 디스플레이하기 위한 비디오화상 데이터의 처리 방법 및 장치 Download PDF

Info

Publication number
KR20030019325A
KR20030019325A KR1020027012362A KR20027012362A KR20030019325A KR 20030019325 A KR20030019325 A KR 20030019325A KR 1020027012362 A KR1020027012362 A KR 1020027012362A KR 20027012362 A KR20027012362 A KR 20027012362A KR 20030019325 A KR20030019325 A KR 20030019325A
Authority
KR
South Korea
Prior art keywords
dithering
video
bit
cell
video image
Prior art date
Application number
KR1020027012362A
Other languages
English (en)
Other versions
KR100792591B1 (ko
Inventor
카를로스 코레아
세바스티앙 바이트브루흐
라이너 즈빙
Original Assignee
톰슨 라이센싱 소시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 소시에떼 아노님 filed Critical 톰슨 라이센싱 소시에떼 아노님
Publication of KR20030019325A publication Critical patent/KR20030019325A/ko
Application granted granted Critical
Publication of KR100792591B1 publication Critical patent/KR100792591B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/77Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2044Display of intermediate tones using dithering
    • G09G3/2051Display of intermediate tones using dithering with use of a spatial dither pattern
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003Display of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널 제어를 위한 2가지 새로운 종류의 전처리에 관한 것이다. 플라즈마 디스플레이 기술은 감소된 회색도 묘사의 결점을 갖는다. 이것은, 휘도가 인가된 캐소드 전압에 대략 2차적인 CRT에 반해, PDP에서 휘도는 방전 펄스의 수에 선형적이라는 점에 기인한다. 그러므로, 대략 2차 디감마 함수는, 서브 필드 코딩이 이루어질 수 있기 전에 입력 비디오 신호 성분(R, G, B)에 적용되어야 한다. 8 비트 비디오 데이터의 버림이 필요하므로, 디감마 함수의 효과는 완전히 유지될 수 없다. 특히, 눈의 민감도가 높은, 작은 비디오 레벨의 영역에서, 회색도 묘사는 불량하다. 본 발명에 따라, 회색도 묘사를 향상시키기 위해 PDP 특수 사항에 적응된, 새로운 종류의 디더링을 사용하는 것이 제안된다. 이러한 적응은, 단독으로 또는 조합하여 사용될 수 있는 3가지 디더링 특수 사항을 포함한다. 이러한 것은 다음과 같다: - 셀-기반의 디더링, 즉 개별적인 디더링 수가 각 칼라 성분(R, G, B)에 추가된다; - 대상/영역 기반의 디더링, 즉 처분가능한 디더링 수의 세트는 비디오 화상에서 영역/대상에 따라 이루어진다; - 처분가능한 디더링 수의 세트는 비디오 (신호) 레벨에 따라 이루어진다.

Description

디스플레이 디바이스 상에 디스플레이하기 위한 비디오 화상 데이터의 처리 방법 및 장치{METHOD AND APPARATUS FOR PROCESSING VIDEO PICTURE DATA FOR DISPLAY ON A DISPLAY DEVICE}
현재, 플라즈마 기술은, 어떠한 시야각의 제약 없이 매우 얇은 두께(limited depth)를 갖는 대형(CRT 한계에서 벗어난)의 플랫 칼라 패널을 달성하는 것을 가능하게 한다.
최신의 유럽형 TV를 참조하면, 화질을 향상시키기 위해 많은 연구가 이루어져 왔다. 따라서, 플라즈마 기술과 같은 신기술은 표준 TV 기술보다 우수하거나 더욱 향상된 화질을 제공해야 한다. 한편으로, 플라즈마 기술은 스크린 크기가 "무한"해질 가능성, 및 매력적인 두께를 가질 가능성 등을 제공하지만, 다른 한편으로, 상기 플라즈마 기술은 화질을 저하시킬 수 있는 새로운 종류의 아티팩트(artefacts)를 생성시킨다.
이러한 아티팩트 대부분은 CRT TV 화상에 대한 것과 다르고, 이렇게 아티팩트가 다르게 나타나는 것은 상기 아티팩트를 더 많이 볼 수 있게 하는데, 그 이유는 사람들이 오래된 TV 아티팩트를 무의식적으로 보는 것에 익숙해져 있기 때문이다.
플라즈마 디스플레이 패널(PDP: Plasma Display Panel)은 단지 "온(ON)" 또는 "오프(OFF)"만이 될 수 있는 방전 셀의 매트릭스 어레이를 이용한다. 또한, 회색도(grey level)가 광 방출의 아날로그 제어에 의해 표현되는 CRT 또는 LCD와 달리, PDP는 프레임당 광 펄스의 수를 변조{지속 펄스(sustain pulses)}함으로써 회색도를 제어한다. 이러한 시간-변조는 눈의 시간 반응에 대응하는 기간에 걸쳐 눈에 의해 통합될 것이다.
비디오 진폭이 일정한 주파수에서 발생하는 광 펄스의 수를 결정하기 때문에, 진폭이 더 커진다는 것은 광 펄스가 더 많아진다는 것을 의미하고, 이에 따라 "온" 시간이 더 많아진다는 것을 의미한다. 이러한 이유로 인해, 이러한 종류의 변조는 또한 PWM(Pulse Width Modulation: 펄스 폭 변조)로 알려져 있다.
이러한 PWM은 PDP 화질 문제 중 하나, 즉, 특히 화상의 더 어두운 영역에서의 불량한 회색도 묘사 품질을 초래한다. 이것은, 디스플레이된 휘도가 펄스의 수에 선형이지만, 잡음에 대한 눈의 반응 및 눈의 민감도는 선형이 아니기 때문이다.눈은 더 밝은 영역에서보다 더 어두운 영역에서 더 민감하다. 이것은, 현대의 PDP가 예를 들어 각 칼라 성분(R, G, B)에 대해 255개의 이산 비디오 레벨을 디스플레이할 수 있을지라도, 양자화 에러가 더 어두운 영역에서 더욱 두드러진다는 것을 의미한다. 더욱이, PDP 디스플레이에서 필요한 디감마(degamma) 함수는 비디오의 어두운 영역에서 양자화 잡음을 증가시키며, 이것은 지각가능한(perceptible) 해상도의 부족을 초래한다.
알려진 몇몇 해결책은, 양자화 잡음의 지각력을 감소시키는 디더링(dithering) 방법을 사용하는 것이다. 그러나, 이러한 해결책은 디스플레이 및 디스플레이된 비디오의 특성에 관한 것은 아니다. 논문에서 제안된 디더링 방법은 정지(non-moving) 흑백 이미지(팩스 애플리케이션 및 신문 사진 묘사)의 화질을 향상시키기 위해 주로 발전되었다. 그러므로, 얻어진 결과는, 동일한 디더링 알고리즘이 PDP에 직접 적용되는 경우에 최적화되지 않는다.
본 발명은 디스플레이 디바이스 상에 디스플레이하기 위한 비디오 화상 데이터의 처리 방법 및 장치에 관한 것이다.
더 구체적으로, 엄밀히 본 발명은 화상의 화질(picture quality)을 향상시키기 위한 일종의 비디오 처리에 관한 것인데, 상기 화상은, 플라즈마 디스플레이 패널(PDP)과 같은 매트릭스 디스플레이, 또는 픽셀 값이 디스플레이 상에서 대응하는 수의 작은 조명(lighting) 펄스의 생성을 제어하는 다른 디스플레이 디바이스 상에서 디스플레이된다.
도 1은 서브필드에서의 작은 펄스를 통한 플라즈마 셀 활성화를 도시한 도면.
도 2는 픽셀-기반의 디더링 및 셀-기반의 디더링을 도시한 도면.
도 3은 3차원 셀-기반의 디더링 패턴을 도시한 도면.
도 4는 PDP에서 본 발명의 회로 구현을 도시한 블록도.
감소된 회색도 묘사의 결점을 해결하기 위해, 본 발명은 PDP에서 특정 문제에 적응된 디더링 기술을 보고한다.
더 향상된 회색도 묘사를 달성하기 위해, 디더링 신호는, 최종 비디오 회색도 진폭 비트 해상도로의 버림(truncation) 이전에 비디오 신호에 추가된다. 전술한 바와 같이, 디더링 자체는 기술 논문에서 잘 알려진 기술이고, 디스플레이된 해상도 비트의 감소된 수로 인해 양자화 잡음의 효과를 감소시키는데 사용된다. 디더링을 통해, 몇몇 인조(artificial) 레벨은 현재 비디오 레벨 사이에 추가된다. 이것은 회색도 묘사를 향상시키지만, 다른 한편으로, 작은 시야 거리에서만 시청자가 지각할 수 있는 고주파수의 낮은 진폭 디더링 잡음을 추가한다.
본 발명에 따른 해결책은, 최적화된 회색도 묘사 및 최소화된 디더링 잡음을 동시에 달성하기 위해 디더링 신호를 PDP 특별 사항(specialities)에 적응시키는 것이다. 최적화를 위해 단독으로 또는 조합하여 사용될 수 있는 3가지 구체적인 기술이 있다. 이러한 기술은 다음과 같다:
- 셀-기반의 디더링: 플라즈마 디스플레이의 셀 구조에 적응.
- 대상-기반의(object-based) 디더링: 디스플레이된 비디오 화상의 구조에 적응.
- 진폭-기반의 디더링: 디스플레이된 비디오 화상에서 픽셀 또는 픽셀 영역의 진폭 레벨에 적응.
셀-기반의 디더링은, 모든 픽셀에 대해서가 아닌 모든 플라즈마 셀{각 픽셀에 대해 3개의 플라즈마 셀(R, G, B)이 존재한다}에 대해서 한정되는 디더링 신호를 추가하는 것으로 이루어진다. 이것은 디더링 잡음을 더 미세하게(finer) 만들고, 시청자에게 덜 눈에 띠게 만든다.
대상-기반의 디더링은, 특정 화상 콘텐트 대상에 대해서만 디더링 신호의 추가를 가능하게 하는 것, 또는 처분가능(disposable) 디더링 수의 세트를 디스플레이된 대상의 비트 해상도에 적응시키는 것을 의미한다. 달리 말하면, 디더링 수에 대한 비트 해상도는 디스플레이된 대상의 비트 해상도에 적응되도록 이루어진다. 2가지 예는 이러한 아이디어를 명백하게 하는데 도움을 줄 것이다:
1. OSD(On-Screen Display: 온-스크린 디스플레이)는 칼라 성분(R, G, B)당 4 비트의 해상도로 대부분 생성된다. 이것은, 디스플레이 회색도 해상도{각 칼라 성분(R, G, B)에 대해 8 비트}가 이러한 종류의 OSD를 정확히 묘사하는데 충분한 것보다 크므로, 디더링 신호를 추가하는 것은 상당한 이득을 야기하는 것 없이 단지 디더링 잡음만을 추가하는 것임을 의미한다.
2. PC 그래픽 카드가 예를 들어 256-칼라 모드로 플라즈마 디스플레이에 연결되면, 디더링 신호를 추가하는 것은 또한 무의미하다. 각 칼라 성분(R, G, B)에 대한 비트 해상도는 또한 이 모드에서 매우 낮다. 디더링 기술의 사용은 회색도 묘사를 향상시키지 않는다. 그래픽 카드가 감소된 수의 칼라를 보상하기 위해 자체 디더링 신호를 연속적으로 추가하는 것 같다.
3. 진폭-기반의 디더링은, 처분가능 디더링 수의 세트가 비디오 신호 성분 진폭의 함수로서 이루어진다는 것을 의미한다. 또한 여기서, 달리 말하면, 이것은, 디더링 수에 대한 비트 해상도가 비디오 신호 성분 진폭에 적응되도록 이루어진다고 표현될 수 있다. 더 작은(더 어두운) 비디오 값와 달리, 큰 비디오 값은 2차 디감마 함수의 응용을 통해 비트 해상도를 손실(lose)시키지 않는다. 그러므로, 디더링 비트의 수는 진폭의 함수로서 감소될 수 있다.
추가로 유리한 실시예는 종속항에서 명백해진다.
본 발명의 예시적인 실시예는 도면에 도시되고, 다음 설명에서 더 구체적으로 설명된다.
도 1에서, 플라즈마 디스플레이 패널에서의 광 생성에 대한 일반적인 개념이 도시된다. 전술한 바와 같이, 플라즈마 셀은 단지 스위치 온 또는 오프만을 할 수 있다. 그러므로, 광 생성은, 플라즈마 셀이 스위치 온되는 작은 펄스에서 이루어진다. 프레임 기간당 작은 펄스의 수를 변조함으로써 상이한 칼라가 발생된다. 이를 행하기 위해, 프레임 기간은 소위 서브-필드(SF: Sub Field)로 세분된다. 각 서브-필드(SF)에는 특정 가중치(weight)가 할당되는데, 상기 가중치는, 얼마나 많은 광 펄스가 이 서브-필드(SF)에서 발생되는 지를 결정한다. 광 생성은 서브-필드 코드 워드(sub-field code word)에 의해 제어된다. 서브-필드 코드 워드는 서브-필드 활성화 및 비활성화를 제어하는 2진수이다. 1로 설정되는 각 비트는 대응하는 서브-필드(SF)를 활성화한다. 0으로 설정되는 각 비트는 대응하는 서브-필드(SF)를 비활성화한다. 활성화된 서브-필드(SF)에서, 할당된 수의 광 펄스가 생성될 것이다. 비활성화된 서브-필드에서는 어떠한 광 생성도 이루어지지 않을 것이다. 12개의 서브-필드(SF)를 갖는 전형적인 서브-필드 조직은 도 1에 도시된다. 서브-필드 가중치는 도면 상단에 기술되어 있다.
프레임 기간은 모든 서브-필드 기간을 합한 것보다 약간 더 길게 도시되어 있다. 그 이유는, 비표준 비디오 소스에 대해, 비디오 라인이 지터링(jittering)될 수 있고, 모든 서브-필드(SF)가 상기 지터링된 비디오 라인에 딱 맞게 되는 것을 보장하기 위해, 모든 서브-필드(SF)에 대한 총 시간의 양이 표준 비디오 라인보다 약간 더 짧기 때문이다.
명백함을 위해, 용어 서브-필드의 정의가 여기에 주어진다: 서브-필드는, 다음 설명이 셀을 통해 연속적으로 이루어지는 시간 기간이다:
1. 셀이 고전압을 통해 여기 상태에 이르거나, 더 낮은 전압을 통해 중성 상태에 이르는 기록/어드레싱 기간이다.
2. 가스 방전이 짧은 전압 펄스를 통해 이루어지는 지속(sustain) 기간인데, 상기 짧은 전압 펄스는 대응하는 짧은 조명(lighting) 펄스를 초래한다. 물론, 이전에 여기된 셀만이 조명 펄스를 발생시킬 것이다. 중성 상태에 있는 셀에서는 가스 방전이 일어나지 않을 것이다.
3. 셀의 전하가 꺼지는(quenched) 소거(erasing) 기간이다.
전술한 바와 같이, 플라즈마는 상이한 회색도(shades of grey)를 생성하기 위해 PWM(펄스 폭 변조)을 사용한다. 휘도가 인가된 캐소드 전압에 대략 2차적인 CRT와 달리, PDP에서 휘도는 방전 펄스의 수에 선형이다. 그러므로, 대략 2차 디감마 함수는 PWM 이전에 입력 비디오 신호 성분(R, G, B)에 적용되어야 한다.
입력 비디오 데이터 상의 이러한 디감마 함수의 결과는 다음 표에 도시되는데, 이 표에는 2차 디감마 함수가 적용된다(16비트 해상도로 계산됨). 2차 디감마함수를 입력 비디오 데이터에 적용한 이후에, 다음 열에서 이러한 디감마 함수의 결과가 나타난다. 이러한 열에서의 수는, 이전 열에서의 2차 수(quadratic number)를 255로 나누고 버림(truncation) 이후에 얻어진다. 이것을 행함으로써, 출력 비디오 범위 및 입력 비디오 범위가 동일하다는 것을 보장한다.
8 비트 입력 비디오 데이터(X) 16 비트 디감마 데이터(X**2) 8 비트 출력 비디오 데이터(X**2/255) 11 비트 디감마 데이터(X**2)/32 8 비트 입력 비디오 데이터(X) 16 비트 디감마 데이터(X**2) 8 비트 출력 비디오 데이터(X**2/255) 11 비트 디감마 데이터(X**2)/32
0 0 0 0 128 16384 64 512
1 1 0 0 129 16641 65 520
2 4 0 0 130 16900 66 528
3 9 0 0 131 17161 67 536
4 16 0 0 132 17424 68 544
5 25 0 0 133 17689 69 552
6 36 0 1 134 17956 70 561
7 49 0 1 135 18225 71 569
8 64 0 2 136 18496 72 578
9 81 0 2 137 18769 73 586
10 100 0 3 138 19044 74 595
11 121 0 3 139 19321 75 603
12 144 0 4 140 19600 76 612
13 169 0 5 141 19881 77 621
14 196 0 6 142 20164 79 630
15 225 0 7 143 20449 80 639
16 256 1 8 144 20736 81 648
17 289 1 9 145 21025 82 657
18 324 1 10 146 21316 83 666
19 361 1 11 147 21609 84 675
20 400 1 12 148 21904 85 684
21 441 1 13 149 22201 87 693
22 484 1 15 150 22500 88 703
23 529 2 16 151 22801 89 712
24 576 2 18 152 23104 90 722
25 625 2 19 153 23409 91 731
26 676 2 21 154 23716 93 741
27 729 2 22 155 24025 94 750
28 768 3 24 156 24336 95 760
29 841 3 26 157 24649 96 770
30 900 3 28 158 24964 97 780
31 961 3 30 159 25281 99 790
32 1024 4 32 160 25600 100 800
33 1089 4 34 161 25921 101 810
34 1156 4 36 162 26244 102 820
35 1225 4 38 163 26569 104 830
36 1296 5 40 164 26896 105 840
37 1369 5 42 165 27225 106 850
38 1444 5 45 166 27556 108 861
39 1521 5 47 167 27889 109 871
40 1600 6 50 168 28224 110 882
41 1681 6 52 169 28561 112 892
42 1764 6 55 170 28900 113 903
43 1849 7 57 171 29241 114 913
44 1936 7 60 172 29584 116 924
45 2025 7 63 173 29929 117 935
46 2116 8 66 174 30276 118 946
47 2209 8 69 175 30625 120 957
48 2304 9 72 176 30976 121 968
49 2401 9 75 177 31329 122 979
50 2500 9 78 178 31684 124 990
51 2601 10 81 179 32041 125 1001
52 2704 10 84 180 32400 127 1012
53 2809 11 87 181 32761 128 1023
54 2916 11 91 182 33124 129 1035
55 3025 11 94 183 33489 131 1046
56 3136 12 98 184 33856 132 1058
57 3249 12 101 185 34225 134 1069
58 3364 13 105 186 34596 135 1081
59 3481 13 108 187 34969 137 1092
60 3600 14 112 188 35344 138 1104
61 3721 14 116 189 35721 140 1116
62 3844 15 120 190 36100 141 1128
63 3969 15 124 191 36481 143 1140
64 4096 16 128 192 36864 144 1152
65 4225 16 132 193 37249 146 1164
66 4356 17 136 194 37636 147 1176
67 4489 17 140 195 38025 149 1188
68 4624 18 144 196 38416 150 1200
69 4761 18 148 197 38809 152 1212
70 4900 19 153 198 39204 153 1225
71 5041 19 157 199 39601 155 1237
72 5184 20 162 200 40000 156 1250
73 5329 20 166 201 40401 158 1262
74 5476 21 171 202 40804 160 1275
75 5625 22 175 203 41209 161 1287
76 5776 22 180 204 41616 163 1300
77 5929 23 185 205 42025 164 1313
78 6084 23 190 206 42436 166 1326
79 6241 24 195 207 42849 168 1339
80 6400 25 200 208 43264 169 1352
81 6561 25 205 209 43681 171 1365
82 6724 26 210 210 44100 172 1378
83 6889 27 215 211 44512 174 1391
84 7056 27 220 212 44944 176 1404
85 7225 28 225 213 45369 177 1417
86 7396 29 231 214 45796 179 1431
87 7569 29 236 215 46225 181 1444
88 7744 30 242 216 46656 182 1458
89 7921 31 247 217 47089 184 1471
90 8100 31 253 218 47524 186 1485
91 8281 32 258 219 47961 188 1498
92 8464 33 264 220 48400 189 1512
93 8649 33 270 221 48841 191 1526
94 8836 34 276 222 49284 193 1540
95 9025 35 282 223 49729 195 1554
96 9216 36 288 224 50176 196 1568
97 9409 36 294 225 50625 198 1582
98 9604 37 300 226 51076 200 1596
99 9801 38 306 227 51529 202 1610
100 10000 39 312 228 51984 203 1624
101 10201 40 318 229 52441 205 1638
102 10404 40 325 230 52900 207 1653
103 10609 41 331 231 53361 209 1667
104 10816 42 338 232 53824 211 1682
105 11025 43 344 233 54289 212 1696
106 11236 44 351 234 54756 214 1711
107 11449 44 357 235 55225 216 1725
108 11664 45 364 236 55696 218 1740
109 11881 46 371 237 56169 220 1755
110 12100 47 378 238 56644 222 1770
111 12321 48 385 239 57121 224 1785
112 12544 49 392 240 57600 225 1800
113 12769 50 399 241 58081 227 1815
114 12996 50 406 242 58564 229 1830
115 13225 51 413 243 59049 231 1845
116 13456 52 420 244 59536 233 1860
117 13689 53 427 245 60025 235 1875
118 13924 54 435 246 60516 237 1891
119 14161 55 442 247 61009 239 1906
120 14400 56 450 248 61504 241 1922
121 14641 57 457 249 62001 243 1937
122 14884 58 465 250 62500 245 1953
123 15129 59 472 251 63001 247 1968
124 15376 60 480 252 63504 249 1984
125 15625 61 488 253 64009 251 2000
126 15876 62 496 254 64516 253 2016
127 16129 63 504 255 65025 255 2032
열의 제목인(columns headed) 8 비트 출력 비디오 데이터에서의 값에서 알수 있듯이, 더 작은 입력 값에 대해, 많은 입력 레벨은 동일한 출력 레벨로 매핑(mapped)된다. 이것은, 255로 나눔과 버림으로 인한 것이다. 달리 말하면, 더 어두운 영역에 대해, 양자화 단계는 비선형 양자화에 대응하는 더 높은 영역에 대해서보다 더 높다. 특히, 16보다 작은 값은 모두 0으로 매핑된다(이것은 비디오 신호 처리에 대해 받아들일 수 없는 4 비트 비디오 데이터 해상도에 대응한다).
디더링은 버림으로 인해 진폭 해상도 비트를 손실시키는 것을 피하기 위한 알려진 기술이다. 이 기술은, 필요한 해상도가 버림 단계 이전에 이용가능한 경우에만 작용한다. 그러나, 이것은 본 출원의 경우인데, 그 이유는, 디감마 연산 이후의 비디오 데이터가 16 비트 해상도를 갖고, 대응하는 열에서는 2개의 동일한 값을 갖지 않기 때문이다. 디더링은 버림에 의해 손실된 비트만큼의 비트를 사실상 회복시킬 수 있다. 그러나, 디더링 잡음 주파수는 감소하므로, 디더링 비트의 수에 대해 더욱 현저하게 된다.
1 비트의 디더링은 이용가능한 출력 레벨의 수를 2와 곱한 것에 해당하고, 2 비트의 디더링은 이용가능한 출력 레벨의 수를 4와 곱한 것에 해당하고, 3 비트의 디더링은 이용가능한 출력 레벨의 수를 8과 곱한 것에 해당한다.
상기 표를 보면, 특히 16보다 작은 입력 값에 대해서는, 최소한 3 비트 디더링이, 'CRT' 디스플레이 디바이스의 필요한 회색도 묘사로 256개의 비디오 레벨을 더 정확히 재현하기 위해 필요하다는 것을 나타낸다.
상기 표에서, 열의 제목인 11 비트 디감마 데이터는 디감마 유닛으로부터 출력 데이터를 포함한다. 이들 값은, 열의 제목인 16 비트 디감마 데이터의 값을 32로 나누거나 더 좋게는 5 비트의 버림에 의해 열의 제목인 16 비트 디감마 데이터에서의 값으로부터 도출된다. 이들 값이 디더링 과정에 어떻게 사용되는 지는 나중에 설명될 것이다.
다음으로, 셀-기반의 디더링이 구체적으로 설명될 것이다.
셀-기반의 디더링을 통해, 디더링 수는 일반적으로 행해지는 모든 패널 픽셀과 달리 모든 패널 셀에 추가된다. 패널 픽셀은 3가지 셀, 즉 적색, 녹색, 청색 셀로 구성되어 있다. 셀-기반의 디더링은, 디더링 잡음을 더 미세하게 하여 시청자에게 덜 눈에 띠게 하는 장점을 갖는다.
디더링 패턴이 셀 방향(cell-wise)에 한정되기 때문에, 하나의 셀이 다른 칼라의 인접 셀에서 확산할 때 화상의 채색(colouring)을 피하기 위해 에러-확산과 같은 기술을 사용하는 것은 가능하지 않다. 이것은 커다란 단점이 아닌데, 그 이유는, 버림 에러의 확산과 비디오 신호에 속한 이동 패턴 사이에서 바람직하지 않은 저주파수의 이동 간섭이 때때로 관찰되기 때문이다. 에러 확산은 정적(static) 화상의 경우에 최상으로 작용한다.
에러 확산을 사용하는 것 대신에, 정적 3차원 디더링 패턴이 본 발명에 따라 제안된다.
도 3은 그러한 패턴에 대한 일례를 도시한다. 3 비트 디더링이 이 예에 사용된다. 이것은, 디더링 수가 0부터 7까지의 값을 갖는다는 것을 의미한다. 정적 3차원 디더링 패턴은 4*4*4 셀의 입방체에 한정된다(각각 4개의 셀을 갖는 4개의 라인, 이것은 4개의 프레임으로부터 반복하여 취해짐). 이 실시예는 단지 예에 불과하고, 디더링 비트의 수 뿐 아니라 디더링 패턴의 크기 및 유형이 본 발명의 다른 실시예에서 변형될 수 있음을 주의해야 한다.
3 비트의 디더링의 사용은, 디감마 연산이 최종 해상도보다 3 비트 많은 것으로 수행되는 것이 필요하다. 최종 해상도는 8 비트 해상도가 되도록 주어진다. 그러므로, 서브-필드 코딩 범위는 0부터 255까지이다. 그 다음에, 디감마 연산의 출력 범위는 0부터 2040까지이어야 한다. 3 비트 디더링에 대한 최대 디더링 수가 7인 것을 주의해야 한다. 이 수를 2040에 더하면, 결과치는 2047이 되는데, 이 수는 최대로 가능한 11 비트의 2진수(%11111111111)이다. 2040보다 약간 더 낮은 값, 예를 들어 2032도 또한 사용될 수 있다. 이것은, 대응하는 값이 5 최하위 비트를 버림으로써 16 비트 디감마 데이터로부터 간단히 도출될 수 있다는 장점을 갖는다.
몇몇 다른 예: 서브-필드 코딩 범위가 0부터 175까지라면, 디감마 연산의 출력 범위는 0부터 1400까지이어야 하고; 최종적으로, 코딩 범위가 0부터 127까지라면, 출력 범위는 0부터 1016까지이어야 한다. 모든 패널 셀 및 모든 프레임에 대해, 대응하는 디더 패턴 값은 디감마 함수의 출력에 추가되고, 그 결과, 최종 비트의 수에 버림된다.
도 3에 도시된 3 비트 디더 패턴은 정적이다. 이것은, 상기 디더 패턴이 전체 패널에 반복해서 사용된다는 것을 의미한다. 도 3으로부터, 디더 패턴이 패널의 수평 방향으로 반복된다는 것을 알 수 있다. 그러나, 수직 방향, 따라서 시간 방향으로도 반복한다.
시간에 걸쳐 통합될 때, 제안된 패턴이 모든 패널 셀에 대해 동일한 값을 항상 제공한다는 것을 주의해야 한다. 몇몇 상황 하에서 이런 경우가 아니라면, 몇몇 셀은 다른 셀과 비교해서 진폭 오프셋을 취할 수 있는데, 상기 다른 셀은 바람직하지 못한 고정 스퓨리어스(spurious) 정적 패턴에 대응한다.
다음으로, 본 발명에 따른 대상-기반의 디더링의 원리가 더 구체적으로 설명된다. 대상-기반의 디더링은 디스플레이된 대상의 함수로서 디더링 비트의 수를 변경시키는 것에 해당한다. 이 목적을 위해, 디더링 비트 해상도를 위한 선택기(selector)의 역할을 하는 상이한 마스킹 비트 패턴이 정의된다. 예를 들어, 대상-기반의 디더링이 셀-기반의 디더링과 조합하여 사용되면, 상이한 디더링 비트 해상도의 구현이 다음과 같이 이루어질 수 있다.
도 3에 도시된 디더링 패턴은 변하지 않는 상태로 남아있다. 즉, 디더링 수는 디더링 과정 시작시에 이전과 같이 3 비트 해상도를 갖는다. 이것은 이 예에서 최대로 가능한 비트 해상도이다. 4개의 상이한 비트 해상도(3 비트, 2 비트, 1 비트 및 0 비트)를 구현하기 위해, 4개의 상이한 마스킹 값이 정의된다. 이들 값은 다음과 같다:
3 비트 디더링 -> masko=%111=7H
2 비트 디더링 -> masko=%110=6H
1 비트 디더링 -> masko=%100=4H
0 비트 디더링 -> masko=%000=0H
이들 마스킹 비트 패턴은 부울(Boolean) 연산에 의해 고해상도 디더링 수에 적용된다. 이것은 몇몇 예를 통해 가장 잘 설명될 수 있다. 아래의 예에서, 부울연산은 논리 AND 연산이다.
3 비트 디더링
디더링 수 마스킹 비트 패턴 결과
%111 %111 %111
%110 %111 %110
%101 %111 %101
%100 %111 %100
%011 %111 %011
%010 %111 %010
%001 %111 %001
%000 %111 %000
2 비트 디더링
디더링 수 마스킹 비트 패턴 결과
%111 %110 %110
%110 %110 %110
%101 %110 %100
%100 %110 %100
%011 %110 %010
%010 %110 %010
%001 %110 %000
%000 %110 %000
1 비트 디더링
디더링 수 마스킹 비트 패턴 결과
%111 %100 %100
%110 %100 %100
%101 %100 %100
%100 %100 %100
%011 %100 %000
%010 %100 %000
%001 %100 %000
%000 %100 %000
0 비트 디더링
디더링 수 마스킹 비트 패턴 결과
%111 %000 %000
%110 %000 %000
%101 %000 %000
%100 %000 %000
%011 %000 %000
%010 %000 %000
%001 %000 %000
%000 %000 %000
3 비트 디더링에 대한 표로부터, 적용된 마스킹 비트 패턴이 디더링 수에 어떠한 영향도 미치지 않음이 명백하다. 상기 디더링 수는 변하지 않은 상태로 남아있으므로, 3 비트 디더링은 원하는 대로 보존된다.
2 비트 디더링에 대한 표로부터, 적용된 마스킹 비트 패턴이 3 비트 디더링 수를 2 비트 디더링 수로 변환하는 것이 명백하다. 그 결과, 원하는 대로 2 비트 디더링에 대응하는 단지 4개의 상이한 출력 값만이 생성된다.
1 비트 디더링에 대한 표로부터, 적용된 마스킹 비트 패턴이 3 비트 디더링 수를 1 비트 디더링 수로 변환하는 것이 명백하다. 그 결과, 원하는 대로 1 비트 디더링에 대응하는 단지 2개의 상이한 출력 값만이 생성된다.
0 비트 디더링에 대한 표로부터, 적용된 마스킹 비트 패턴이 3 비트 디더링 수를 0 비트 디더링 수로 변환하는 것이 명백하다. 원하는 대로 0 비트 디더링에 대응하는 모든 입력 디더링 수는 0으로 변환된다.
마스킹 비트 패턴을 통한 디더링 비트 해상도 선택은, 디더링 패턴에 대한 상이한 표 및 상이한 알고리즘이 필요 없다는 장점을 갖는다. 그러므로, 본 해결책은 매우 효과적이다.
실제적인 응용에서, OSD 삽입은 0 비트 디더링으로 코딩되는 한편, 비디오 화상은 3 비트 디더링으로 코딩된다. 플라즈마 디스플레이 패널이 컴퓨터용 모니터로서 사용되면, 윈도우 보더(window border) 및 아이콘 뿐 아니라 도큐먼트(document)는 0 비트 디더링으로 디스플레이될 수 있는 한편, 월 페이퍼(wall-papers), 및 동영상(비디오 장면), 예를 들어 AVI-파일 또는 MPG-파일을 갖는 윈도우는 인에이블링된 1 비트, 2 비트 또는 3 비트 디더링을 가질 지도모른다.
비디오 화상이 MPEG-4 표준에 따라 코딩되면, 대상/영역-기반의 디더링은 이러한 코딩으로부터 이득을 얻을 수 있다. MPEG-4 표준은 비디오 대상 코딩용 도구를 제공한다. 이것은, 비디오 장면에서의 상이한 대상이 독자적으로 코딩된다는 것을 의미한다. 본 발명의 추가 실시예에서, 화상에서의 대상의 셀에 대한 디더링 비트의 수는 일정한 MPEG-4 시퀀스에 속한 대상의 종류 및 비트 해상도에 적응된다. 예를 들어, 매우 자주, 배경은 나머지 화상보다 더 어둡고, 낮은 콘트라스트를 갖는다. 그러므로, 이 영역에서, 3 비트 디더링의 응용이 사용된다. 전경(foreground)은 매우 자주 더 밝아지고, 대부분 콘트라스트에서 더 강렬해진다. 그러므로, 이 영역에서, 1 비트 디더링은 더 적절하다.
물론, 대상-기반 디더링은 비디오 대상에 관해 비디오 소스로부터 몇몇 종류의 정보를 요구한다. 이것은 구현하기 매우 복잡할 수 있는 화상 콘텐트 분석을 필요로 한다. 저비용의 응용에서, 이러한 화상 콘텐트 분석 구현에 너무 비용이 많이 드는 것으로 간주되면, 대상-기반의 디더링의 저비용의 구현은, 온 스크린 디스플레이 삽입의 경우에 디더링을 스위치 오프하고 나머지 화상에 대해 디더링을 스위치 온하는 것에 제약이 있을 수 있다.
다음으로, 본 발명에 따른 진폭-기반의 디더링의 원리가 더 구체적으로 설명된다. 진폭-기반의 디더링은 비디오 성분 신호 진폭의 함수로서 디더링 비트의 수를 변경하는 것에 해당한다. 이것은 대상-기반의 디더링에 대해서와 같은 유사한 방식으로 이루어질 수 있다. 상이한 진폭 범위에 대해 몇몇 마스킹 비트 패턴이 또한 한정되는데, 상기 마스킹 비트 패턴은 디더링 수에 대한 부울 연산에 의해 해당 디더링 비트 해상도를 선택하는데 사용된다.
비디오 기술에서, 비디오 신호 성분 값의 범위는 일반적으로 0부터 255(8 비트 워드)까지이다. 이러한 범위는 예를 들어 4개의 구역으로 세분된다. 상기 범위 및 할당된 해당 마스킹 비트 패턴은 다음과 같이 나타난다:
(0 <=X<32)에 대해, maska=%111=7H
(32<=X<64)에 대해, maska=%110=6H
(64<=X<128)에 대해, maska=%100=4H
(128<=X<=255)에 대해, maska=%000=0H
여기서 X는 입력 비디오 성분(R, G, B)의 진폭이다.
본 발명의 이 실시예에 따라, 디더링 회로 구역에서, 입력 비디오 신호 성분은 진폭 범위에 관해 분류될 것이다. 디더링 패턴으로부터의 디더링 수는 3 비트 해상도로 취해지고, 논리 AND 연산은 해당 마스킹 비트 패턴으로 수행된다. 그 결과로서 생기는 값은 비디오 신호 성분 데이터에 추가된다. 이것은 각 셀에 대해 개별적으로 이루어진다. 동일한 원리는 대상-기반의 디더링에 사용된다.
다음으로, 3개의 상이한 디더링 기술, 즉 셀-기반의 디더링, 진폭-기반의 디더링, 및 대상-기반의 디더링이 최적화를 위해 어떻게 조합될 수 있는지가 더 구체적으로 설명된다.
3 비트 디더링 수를 갖는 전술한 예를 고려하여, 조합된 해결책은 다음 수학식으로 기재될 수 있다:
Rout=trunc[디감마[Rin]+
{r디더[x, y, z] AND maska [Rin, x, y, z] AND masko [x, y, z]}]
Gout=trunc[디감마[Gin]+
{g디더[x, y, z] AND maska [Gin, x, y, z] AND masko [x, y, z]}]
Bout=trunc[디감마[Bin]+
{b디더[x, y, z] AND maska [Bin, x, y, z] AND masko [x, y, z]}]
여기서
Rin은 적색 입력 비디오 신호 성분(R)의 비디오 레벨을 나타내고,
Gin은 녹색 입력 비디오 신호 성분(G)의 비디오 레벨을 나타내고,
Bin은 청색 입력 비디오 신호 성분(B)의 비디오 레벨을 나타내고,
디감마[]는 11 비트 해상도를 갖는 디감마 함수를 나타내고,
maska[]는 진폭-기반의 마스킹 값을 나타내고,
masko[]는 대상-기반의 마스킹 값을 나타내고,
r디더[]는 사용된 디더링 패턴에 따라 적색 셀에 대한 셀 기반의 디더링 수를 나타내고,
g디더[]는 상기 디더링 패턴에 따라 녹색 셀에 대한 셀 기반의 디더링 수를 나타내고,
b디더[]는 상기 디더링 패턴에 따라 청색 셀에 대한 셀 기반의 디더링 수를 나타내고,
x는 패널 픽셀 수를 나타내고,
y는 패널 라인 수를 나타내고,
z는 프레임 수를 나타내고,
trunc[]는 8 비트 해상도로의 버림, 즉 3 최하위 비트의 버림을 나타낸다.
그러므로, 수학식:
(r디더[x, y, z] AND maska[Rin, x, y, z] AND masko[x, y, z])],
(g디더[x, y, z] AND maska[Gin, x, y, z] AND masko[x, y, z])],
(b디더[x, y, z] AND maska[Bin, x, y, z] AND masko[x, y, z])],
은 대상-기반의 디더링 및 진폭-기반의 디더링으로부터 마스킹 비트 패턴과 조합한 후에 결과로서 생기는 디더링 수를 나타낸다.
이러한 계산의 결과는 이후의 다음 표에 도시된다. 그 결과는 3개의 입력 값(8, 21, 118)에 대해서만 예시적으로 도시된다. 그 이유는, 전체 표가 명세서 상에 쉽게 디스플레이될 수 없기 때문이다. 그러나, 디더링 효과는 이후의 표로부터 이미 명백해진다. 제 1 표는 3 비트 디더링의 예에 관한 것이다. 입력 값(8)에 대해, 디더링으로 인해 출력 값은 디더링 없는 실시예와 비교한 2가지 경우에서 0으로부터 1로 변경되는 것이 분명하다. 입력 값(21)에 대해, 출력 값은 디더링 없는 경우와 비교한 5가지 경우에서 1로부터 2로 변경된다. 입력 값(118)에 대해, 출력 값은 3가지 경우에서 54로부터 55로 변경된다. 물론, 디더링 효과는 입력 값이 증가함에 따라 점점 더 작아지게 되는데, 그 이유는, 디더링 값과 입력 값 사이의 비율이 감소하기 때문이다.
Maska=masko=%111=3 비트 디더링
8 비트 입력 비디오 데이터 16 비트 디감마 데이터 8 비트 디감마 데이터 11 비트 디감마 데이터 디더링 수 8 비트 출력 비디오 데이터
8 64 0 2 7 1
6 1
5 0
4 0
3 0
2 0
1 0
0 0
21 441 1 13 7 2
6 2
5 2
4 2
3 2
2 1
1 1
0 1
118 13924 54 435 7 55
6 55
5 55
4 54
3 54
2 54
1 54
0 54
다음 표는 2 비트 디더링에 대한 계산 결과를 기술한다. 여기서, 물론 디더링 효과는 더 작은 디더링 수가 추가됨에 따라 더 작아지게 된다. 그러나, 출력 값이 4가지 경우에만 변경되는 입력 값(18)에 대해서와, 출력 값이 2가지 경우에만 54로부터 55로 변경되는 입력 값(118)에 대해서만, 차이가 나타난다.
Maska=masko=%110=2 비트 디더링
8 비트 입력 비디오 데이터 16 비트 디감마 데이터 8 비트 디감마 데이터 11 비트 디감마 데이터 디더링 수 8 비트 출력 비디오 데이터
8 64 0 2 7 1
6 1
5 0
4 0
3 0
2 0
1 0
0 0
21 441 1 13 7 2
6 2
5 2
4 2
3 1
2 1
1 1
0 1
118 13924 54 435 7 55
6 55
5 54
4 54
3 54
2 54
1 54
0 54
다음 표는 1 비트 디더링에 대한 계산 결과를 기술한다. 여기서, 디더링 효과는 입력 값(8 및 118)에 대해서 없어지지만, 입력 값(21)에 대해서 출력 값이 4가지 경우에 1부터 2로 변경되는 효과가 여전히 존재한다. 물론, 12와 같은 다른 입력 값이 존재하는데, 여기서 그 효과는 유지된다.
Maska=masko=%100=1 비트 디더링
8 비트 입력 비디오 데이터 16 비트 디감마 데이터 8 비트 디감마 데이터 11 비트 디감마 데이터 디더링 수 8 비트 출력 비디오 데이터
8 64 0 2 7 0
6 0
5 0
4 0
3 0
2 0
1 0
0 0
21 441 1 13 7 2
6 2
5 2
4 2
3 1
2 1
1 1
0 1
118 13924 54 435 7 54
6 54
5 54
4 54
3 54
2 54
1 54
0 54
도 4에서, 본 발명의 회로 구현이 도시된다. 입력 R, G, B 비디오 데이터는 디감마 유닛(10) 및 디더 평가 유닛(12)으로 송출된다. 디감마 유닛(10)은 11 비트 디감마 함수를 수행하고, 출력에서 11 비트 비디오 데이터(R, G, B)를 전달한다. 디더 평가 유닛(12)은 디더링 수, 즉 적색에 대해 DR, 녹색에 대해 DG, 청색에 대해 DB를 연산한다. 이것을 행하기 위해, 상기 유닛(12)은 어떤 픽셀이 현재 처리되는 지와, 어떤 라인 및 프레임 수가 유효한 지를 결정하기 위한 동기 신호(H 및 V)가 필요하다. 이러한 정보는 디더링 패턴이 저장되는 룩업 테이블을 어드레싱하는데 사용된다. R, G, B 성분은 진폭 마스킹 값(maska)을 평가하기 위한 이 유닛에서 사용된다. 현재 픽셀에 대한 대상-기반의 마스킹 값인 마스킹 값(MO)은 MPEG4 디코더와 같은 비디오 소스에서의 유닛에 의해 전달된다. 이러한 유닛은 도시되지 않는다. 그러한 유닛이 이용가능하지 않은 경우에, 신호(MO)는 외부 OSD 삽입 회로의 빠른 블랭킹 신호로 교체될 수 있다. 유닛(12)은 전술한 수학식에 따라 부울 연산을 또한 수행한다. 계산 유닛(11)에서, 결과로서 생기는 디더링 수 및 디감마 출력 값이 추가되고, 그 결과치의 3 최하위 비트는 버림되어, 최종 출력 값(Rout, Gout및 Bout)이 얻어진다. 이러한 값은 서브-필드 코딩 유닛(13)으로 송출되는데, 상기 유닛(13)은 제어 유닛(16)의 제어 하에 서브-필드 코딩을 수행한다. 서브-필드 코드 워드는 메모리 유닛(14)에 저장된다. 이러한 메모리 유닛으로부터의 판독과, 메모리 유닛으로의 기록은 외부 제어 유닛(16)에 의해 또한 제어된다. 플라즈마 디스플레이 패널 어드레싱을 위해, 서브-필드 코드 워드는 메모리 디바이스로부터 판독되고, 하나의 라인에 대한 모든 코드 워드는, 라인 방식의(line-wise) PDP 어드레싱에 사용될 수 있는 단일의 매우 긴 코드 워드를 생성하기 위해 수집된다. 이것은 직/병렬 변환 유닛(15)에서 수행된다. 제어 유닛(16)은 PDP 제어를 위해 모든 주사 및 지속 펄스를 생성한다. 상기 제어 유닛(16)은 기준 타이밍을 위한 수평 및 수직 동기 신호를 수신한다.
본 발명은 특히 PDP에서 사용될 수 있다. 플라즈마 디스플레이는 예를 들어 TV 세트, 및 컴퓨터용 모니터와 같은 가전 전자 장치에 현재 사용되고 있다. 그러나, 본 발명의 사용은 매트릭스 디스플레이에 또한 적절하며, 여기서, 광 방출은 서브-필드에서 작은 펄스를 통해 또한 제어되는데, 즉 여기서 PWM 원리는 광 방출을 제어하는데 사용된다.
상술한 바와 같이, 본 발명은 디스플레이 디바이스 상에 디스플레이하기 위한 비디오 화상 데이터의 처리 방법 및 장치 등에 이용된다.

Claims (10)

  1. 비디오 화상의 픽셀의 칼라 성분에 대응하는 복수의 발광 소자를 갖는 디스플레이 디바이스 상에서 디스플레이하기 위한 비디오 화상 데이터 처리 방법으로서, 여기서 디더링(dithering) 방법은 비디오 화상에서 회색도 묘사(grey-scale portrayal)를 개선(refine)하기 위해 비디오 데이터에 적용되는, 비디오 화상 데이터 처리 방법으로서,
    상기 디더링 방법은,
    상기 디더링은 셀-기반(cell-based)으로 이루어지는데, 즉 픽셀의 각 칼라 성분(R, G, B)에 별개의 디더링 수가 추가되는 것과;
    처분가능한(disposable) 디더링 수의 세트는 상기 비디오 화상에서 영역/대상(region/object)에 따라 이루어지는 것과;
    상기 처분가능한 디더링 수의 세트는 상기 비디오 (신호) 레벨에 따라 이루어지는 것인
    하나 이상의 특수 사항(specialities)을 단독으로 또는 조합하여 포함하는 것을 특징으로 하는, 비디오 화상 데이터 처리 방법.
  2. 제 1항에 있어서, 상기 셀-기반의 디더링을 위해 상기 비디오 화상은 다수의 구역(sections)으로 분리되고, 비디오 시퀀스에서 반복적으로 사용되는 정적 3차원 디더링 패턴은 한정되며, 여기서 제 1 차원은 비디오 라인 수에 해당하고, 제 2 차원은 비디오 라인 구역 내의 픽셀의 수에 해당하고, 제 3 차원은 비디오 프레임의 수에 해당하는, 비디오 화상 데이터 처리 방법.
  3. 제 2항에 있어서, 상기 정적 3차원 디더링 패턴은, 3 비트의 디더링 수에 대한 비트 해상도를 갖는 4개의 연속적인 프레임의 수에 대해 각각 4개의 픽셀을 갖는 4개의 라인의 구역에 한정되는, 비디오 화상 데이터 처리 방법.
  4. 제 1항 내지 제 3항 중 한 항에 있어서, 상기 영역/대상-기반의 디더링에 대해, 상이한 비디오 대상/영역에 관한 정보는 MPEG4 데이터 스트림으로부터 취해지는, 비디오 화상 데이터 처리 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 대응하는 마스킹 비트 패턴은 상기 디더링 과정에 대해 처분가능한 디더링 수의 특정 세트 각각에 할당되는데, 상기 마스킹 비트 패턴은, 고해상도 디더링 수의 비트가 결과로서 생기는 최종 디더링 수에 대해 취해질 수 있는 부울(Boolean) 연산에 의해 결정되는, 비디오 화상 데이터 처리 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 비디오 레벨-기반의 디더링에 대해, 전체 비디오 레벨 범위는 다수의 구역으로 세분되고, 대응하는 마스킹 비트 패턴은 각 구역에 할당되는데, 상기 마스킹 비트 패턴은, 고해상도 디더링 수의 비트가 결과로서 생기는 최종 디더링 수에 대해 취할 수 있는 부울 연산에 의해 결정되는, 비디오 화상 데이터 처리 방법.
  7. 제 6항에 있어서, 0부터 255까지의 상기 전체 비디오 레벨 범위는 4개의 구역, 특히 0부터 31, 32부터 63, 64부터 127, 및 128부터 255로 세분되고, 이에 따라, 다음 비트 해상도(3 비트, 2 비트, 1 비트, 0 비트)는 상기 범위에 사용되고, 여기서 상기 비트 해상도는 상기 비디오 레벨 범위가 증가함에 따라 감소하는, 비디오 화상 데이터 처리 방법.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서, 상기 모든 디더링 특수 사항의 조합된 사용을 위해 다음 수학식이 적용되는데;
    Rout=trunc[디감마[Rin]+
    {r디더[x, y, z] AND maska [Rin, x, y, z] AND masko [x, y, z]}]
    Gout=trunc[디감마[Gin]+
    {g디더[x, y, z] AND maska [Gin, x, y, z] AND masko [x, y, z]}]
    Bout=trunc[디감마[Bin]+
    {b디더[x, y, z] AND maska [Bin, x, y, z] AND masko [x, y, z]}],
    여기서
    Rin은 적색 입력 비디오 신호 성분(R)의 비디오 레벨을 나타내고,
    Gin은 녹색 입력 비디오 신호 성분(G)의 비디오 레벨을 나타내고,
    Bin은 청색 입력 비디오 신호 성분(B)의 비디오 레벨을 나타내고,
    디감마[]는 특히 11 비트 해상도인 특정 비트 해상도를 갖는 디감마 함수를 나타내고,
    maska[]는 진폭-기반의 마스킹 값을 나타내고,
    masko[]는 대상-기반의 마스킹 값을 나타내고,
    r디더[]는 사용된 디더링 패턴에 따라 적색 셀에 대한 셀 기반의 디더링 수를 나타내고,
    g디더[]는 사용된 디더링 패턴에 따라 녹색 셀에 대한 셀 기반의 디더링 수를 나타내고,
    b디더[]는 사용된 디더링 패턴에 따라 청색 셀에 대한 셀 기반의 디더링 수를 나타내고,
    x는 패널 픽셀 수를 나타내고,
    y는 패널 라인 수를 나타내고,
    z는 프레임 수를 나타내고,
    trunc[]는 특히 8 비트 해상도인 특정 비트 해상도로의 버림을 나타내는, 비디오 화상 데이터 처리 방법.
  9. 플라즈마 디스플레이 디바이스에서의 비디오 신호 처리를 위한, 제 1항 내지 제 8항 중 어느 한 항에 따른 방법의 사용.
  10. 비디오 화상의 픽셀의 칼라 성분에 대응하는 복수의 발광 소자를 갖는 디스플레이 디바이스 상에서 디스플레이하기 위한 비디오 화상 처리 장치로서, 상기 장치는, 상기 비디오 화상에서 회색도 묘사를 정제하기 위해 비디오 화상 데이터에 추가되는 디더링 수를 계산하는 디더링 유닛을 포함하는, 비디오 화상 처리 장치로서,
    상기 디더링 유닛은,
    상기 디더링 수의 계산은 셀-기반으로 이루어지는데, 즉 개별적인 디더링 수는 픽셀의 각 칼라 성분(R, G, B)에 추가되는 것과,
    처분가능한 디더링 수의 세트는 상기 비디오 화상에서의 영역/대상에 따라 이루어지는 것과,
    상기 처분가능한 디더링 수의 세트는 상기 비디오 (신호) 레벨에 따라 이루어지는 것인
    하나 이상의 특수 사항에 따라 단독으로 또는 조합하여 디더링 수를 계산하는 것을 특징으로 하는, 비디오 화상 처리 장치.
KR1020027012362A 2000-03-22 2001-03-09 디스플레이 디바이스 상에 디스플레이하기 위한 비디오화상 데이터의 처리 방법 및 장치 KR100792591B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00250099A EP1136974A1 (en) 2000-03-22 2000-03-22 Method for processing video data for a display device
EP00250099.9 2000-03-22
PCT/EP2001/002668 WO2001071702A2 (en) 2000-03-22 2001-03-09 Method for processing video data for a display device

Publications (2)

Publication Number Publication Date
KR20030019325A true KR20030019325A (ko) 2003-03-06
KR100792591B1 KR100792591B1 (ko) 2008-01-09

Family

ID=8172598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027012362A KR100792591B1 (ko) 2000-03-22 2001-03-09 디스플레이 디바이스 상에 디스플레이하기 위한 비디오화상 데이터의 처리 방법 및 장치

Country Status (11)

Country Link
US (1) US7184053B2 (ko)
EP (2) EP1136974A1 (ko)
JP (1) JP5064631B2 (ko)
KR (1) KR100792591B1 (ko)
CN (2) CN100573636C (ko)
AT (1) ATE448537T1 (ko)
AU (1) AU3928301A (ko)
DE (1) DE60140435D1 (ko)
ES (1) ES2336540T3 (ko)
TW (1) TW564387B (ko)
WO (1) WO2001071702A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965865B1 (ko) * 2002-07-30 2010-06-25 톰슨 라이센싱 디스플레이 디바이스 위에 디스플레이하기 위해 비디오 데이터를 처리하는 방법 및 장치

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1262947B1 (en) 2001-06-01 2013-10-09 Thomson Licensing Method and apparatus for processing video picture data for a display device
US6714206B1 (en) * 2001-12-10 2004-03-30 Silicon Image Method and system for spatial-temporal dithering for displays with overlapping pixels
EP1353314A1 (en) * 2002-04-11 2003-10-15 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures to improve the greyscale resolution of a display device
EP1353315A1 (en) * 2002-04-11 2003-10-15 Thomson Licensing S.A. Method and apparatus for processing video pictures to improve grey scale resolution of a display device
JP2004015146A (ja) * 2002-06-04 2004-01-15 Mitsubishi Electric Corp 画像処理装置および画像処理方法
DE10231754B4 (de) * 2002-07-13 2012-03-01 Grundig Multimedia B.V. Verfahren und Vorrichtung zur Bildverbesserung bei einer Darstellung MPEG2-codierter Videosignale auf einem matrixadressierten Display
EP1387343B1 (en) * 2002-07-30 2009-03-25 Thomson Licensing Method and device for processing video data for display on a display device
EP1387341A1 (en) * 2002-07-30 2004-02-04 Deutsche Thomson Brandt Method and apparatus for grayscale enhancement of a display device
EP1391866A1 (en) * 2002-08-23 2004-02-25 Deutsche Thomson Brandt Adaptive noise reduction for digital display panels
EP1391867B1 (en) * 2002-08-23 2008-10-15 Thomson Licensing Plasma display panel (PDP) - improvement of dithering noise while displaying less video levels than required
EP1391865A1 (en) 2002-08-23 2004-02-25 Deutsche Thomson-Brandt Gmbh Plasma display panel (PDP) - Reduction of dithering noise while displaying less video levels than required
AU2003250439A1 (en) * 2002-09-10 2004-04-30 Koninklijke Philips Electronics N.V. Method and apparatus for processing a digital signal
EP1439517A1 (en) * 2003-01-10 2004-07-21 Deutsche Thomson-Brandt Gmbh Method and device for processing video data for display on a display device
KR20050055459A (ko) * 2003-12-08 2005-06-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100524313B1 (ko) 2003-12-16 2005-11-01 엘지전자 주식회사 표시장치의 비디오 데이터 처리 방법 및 장치
EP1553549A1 (en) * 2004-01-07 2005-07-13 Deutsche Thomson-Brandt GmbH Method and device for applying special coding on pixel located at the border area of a plasma display
MXPA05007706A (es) * 2004-07-23 2006-01-26 Thomson Licensing Sa Metodo y dispositivo para procesamiento de datos de video al combinar difusion de error y otras oscilaciones.
EP1630773A1 (en) 2004-08-25 2006-03-01 Thomson Licensing Method and device for dithering
EP1630772A1 (en) * 2004-08-25 2006-03-01 Deutsche Thomson-Brandt Gmbh Method and device for dithering
EP1810500A1 (en) * 2004-11-10 2007-07-25 THOMSON Licensing System and method for dark noise reduction in pulse width modulated (pwm) displays
JP2006154576A (ja) * 2004-11-30 2006-06-15 Toshiba Corp 階調補正装置および階調補正方法
EP1758071A1 (en) 2005-08-22 2007-02-28 Deutsche Thomson-Brandt Gmbh Method and device for processing video data to be displayed on a display device
EP1801769A1 (en) * 2005-12-20 2007-06-27 Deutsche Thomson-Brandt Gmbh Method and device for processing video pictures
KR20070067823A (ko) * 2005-12-23 2007-06-29 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그 화상처리 방법
CN101414444B (zh) * 2007-10-17 2011-04-20 晨星半导体股份有限公司 产生递色数据的数据处理模块及其方法
KR100916904B1 (ko) 2008-04-29 2009-09-09 삼성모바일디스플레이주식회사 평판 표시장치 및 그의 구동방법
KR101308465B1 (ko) * 2008-06-04 2013-09-16 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치
JP5526628B2 (ja) 2009-07-03 2014-06-18 ソニー株式会社 映像表示装置および映像表示システム
JP5584294B2 (ja) * 2010-06-28 2014-09-03 パナソニック株式会社 プラズマディスプレイパネル用集積回路、アクセス制御方法及びプラズマディスプレイシステム
US8860750B2 (en) * 2011-03-08 2014-10-14 Apple Inc. Devices and methods for dynamic dithering

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3937878A (en) * 1975-01-21 1976-02-10 Bell Telephone Laboratories, Incorporated Animated dithered display systems
US5301269A (en) * 1991-03-15 1994-04-05 Hewlett-Packard Company Window-relative dither circuit
US5714974A (en) * 1992-02-14 1998-02-03 Industrial Technology Research Laboratories Dithering method and circuit using dithering matrix rotation
US5303334A (en) * 1992-03-05 1994-04-12 Adobe Systems Incorporated System for generating a rasterized graphic image
JPH06149223A (ja) * 1992-10-30 1994-05-27 Hitachi Ltd 表示装置とその関連装置、及び画像表示方式
CA2137061A1 (en) * 1993-12-02 1995-06-03 Stephen W. Marshall Technique to increase the apparent dynamic range of a visual display
JP3392573B2 (ja) * 1994-03-31 2003-03-31 株式会社東芝 試料検査装置及び方法
US5649173A (en) * 1995-03-06 1997-07-15 Seiko Epson Corporation Hardware architecture for image generation and manipulation
US5712657A (en) * 1995-03-28 1998-01-27 Cirrus Logic, Inc. Method and apparatus for adaptive dithering
JP3354741B2 (ja) * 1995-04-17 2002-12-09 富士通株式会社 中間調表示方法及び中間調表示装置
US5818419A (en) * 1995-10-31 1998-10-06 Fujitsu Limited Display device and method for driving the same
US6331856B1 (en) * 1995-11-22 2001-12-18 Nintendo Co., Ltd. Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing
JP3618024B2 (ja) * 1996-09-20 2005-02-09 パイオニア株式会社 自発光表示器の駆動装置
US6094453A (en) * 1996-10-11 2000-07-25 Digital Accelerator Corporation Digital data compression with quad-tree coding of header file
JP3750889B2 (ja) * 1997-07-02 2006-03-01 パイオニア株式会社 ディスプレイパネルの中間調表示方法
JPH11326852A (ja) * 1998-05-13 1999-11-26 Fuji Photo Film Co Ltd アレイ型光変調素子の階調駆動方法及び平面表示装置
JP3926928B2 (ja) * 1998-06-02 2007-06-06 セイコーエプソン株式会社 印刷装置および印刷方法並びに記録媒体
JP2000013585A (ja) * 1998-06-19 2000-01-14 Sony Corp 付加情報の重畳装置、付加情報の重畳方法、画像情報記録装置および画像情報記録方法
JP2000023181A (ja) * 1998-07-03 2000-01-21 Hitachi Ltd カラー映像信号の表示装置
JP3460601B2 (ja) * 1998-11-26 2003-10-27 日本ビクター株式会社 マトリクス型表示装置の映像信号処理回路及び映像信号処理方法
US6731407B1 (en) * 1998-11-02 2004-05-04 Seiko Epson Corporation Image processing method and device
JP3583669B2 (ja) * 1999-10-13 2004-11-04 シャープ株式会社 液晶表示装置
US6894698B2 (en) * 2000-01-11 2005-05-17 Sun Microsystems, Inc. Recovering added precision from L-bit samples by dithering the samples prior to an averaging computation
EP1256924B1 (en) * 2001-05-08 2013-09-25 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures
EP1262942A1 (en) * 2001-06-01 2002-12-04 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video data for a display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965865B1 (ko) * 2002-07-30 2010-06-25 톰슨 라이센싱 디스플레이 디바이스 위에 디스플레이하기 위해 비디오 데이터를 처리하는 방법 및 장치

Also Published As

Publication number Publication date
CN1462423A (zh) 2003-12-17
KR100792591B1 (ko) 2008-01-09
ES2336540T3 (es) 2010-04-14
EP1269457B1 (en) 2009-11-11
EP1269457A2 (en) 2003-01-02
TW564387B (en) 2003-12-01
WO2001071702A2 (en) 2001-09-27
CN1870108A (zh) 2006-11-29
CN1264128C (zh) 2006-07-12
JP2003528517A (ja) 2003-09-24
DE60140435D1 (de) 2009-12-24
AU3928301A (en) 2001-10-03
CN100573636C (zh) 2009-12-23
US20030103059A1 (en) 2003-06-05
US7184053B2 (en) 2007-02-27
ATE448537T1 (de) 2009-11-15
JP5064631B2 (ja) 2012-10-31
WO2001071702A3 (en) 2002-07-25
EP1136974A1 (en) 2001-09-26

Similar Documents

Publication Publication Date Title
KR100792591B1 (ko) 디스플레이 디바이스 상에 디스플레이하기 위한 비디오화상 데이터의 처리 방법 및 장치
US6756995B2 (en) Method and apparatus for processing video picture data for display on a display device
KR100965202B1 (ko) 비디오 화상 처리를 위한 방법 및 장치
KR100306987B1 (ko) 계조표시방법및계조표시장치
KR20030081151A (ko) 서브필드처리로 동작하는 디스플레이장치와 그러한디스플레이장치에 영상을 표시하는 방법
KR20030017331A (ko) 비디오 화상을 처리하기 위한 방법 및 디바이스
JP4928662B2 (ja) 表示装置に表示するためにビデオ画像を処理する方法及び装置
KR20020096821A (ko) Pdp의 구동 방법 및 표시 장치
US8199831B2 (en) Method and device for coding video levels in a plasma display panel
EP1262947B1 (en) Method and apparatus for processing video picture data for a display device
US7176939B2 (en) Method for processing video pictures for false contours and dithering noise compensation
KR101429130B1 (ko) 비디오 화상을 처리하기 위한 방법 및 장치
KR100416143B1 (ko) 플라즈마 디스플레이 패널의 계조 표시 방법 및 그 장치
KR100888463B1 (ko) 복수의 발광 요소를 갖는 디스플레이 디바이스 상에 디스플레이하기 위한 비디오 화상을 처리하기 위한 방법 및 디바이스
KR100946737B1 (ko) 비디오 화상을 처리하기 위한 방법 및 그 방법을 구현하기 위한 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 13