KR20030016052A - Method for fabricating thin film transistor substrate - Google Patents
Method for fabricating thin film transistor substrate Download PDFInfo
- Publication number
- KR20030016052A KR20030016052A KR1020010049964A KR20010049964A KR20030016052A KR 20030016052 A KR20030016052 A KR 20030016052A KR 1020010049964 A KR1020010049964 A KR 1020010049964A KR 20010049964 A KR20010049964 A KR 20010049964A KR 20030016052 A KR20030016052 A KR 20030016052A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor pattern
- forming
- polycrystalline silicon
- silicon film
- thin film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 76
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000005224 laser annealing Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 3
- 239000011856 silicon-based particle Substances 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 238000005984 hydrogenation reaction Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 241000135309 Processus Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020175 SiOH Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010981 drying operation Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
- H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/48—Flattening arrangements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 박막 트랜지스터의 제조 방법에 관한 것으로 특히, 액정 표시 장치에 사용되는 박막 트랜지스터에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor, and more particularly, to a thin film transistor used in a liquid crystal display device.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전기장을 생성하는 다수의 전극이 형성되어 있는 두 장의 기판 즉, 박막 트랜지스터 기판 및 이에 대향되어 있는 색 필터 기판과 두 기판 사이에 개재되는 액정층을 포함하고 있다. 이러한 액정 표시 장치는 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 보여준다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display is interposed between two substrates on which a plurality of electrodes for generating an electric field are formed, that is, a thin film transistor substrate and an opposing color filter substrate and two substrates. The liquid crystal layer is included. Such a liquid crystal display displays an image by applying a voltage to two electrodes to rearrange liquid crystal molecules of the liquid crystal layer to adjust the amount of light transmitted.
박막 트랜지스터 기판은, 제1 절연 기판 위에 다수개의 게이트선 및 다수개의 데이터선이 교차하여 다수개의 화소 영역을 매트릭스 형상으로 배열하고 있으며, 각각의 화소 영역에는 게이트선과 데이터선에 전기적으로 연결되는 박막 트랜지스터와 화소 전극이 형성되어 있다.In the thin film transistor substrate, a plurality of gate lines and a plurality of data lines intersect on the first insulating substrate, and a plurality of pixel regions are arranged in a matrix shape, and each of the thin film transistors is electrically connected to the gate line and the data line. And a pixel electrode are formed.
색 필터 기판은, 제2 절연 기판 위에 박막 트랜지스터의 화소 영역의 내부 영역을 드러내는 다수개의 개구부가 매트릭스 형상으로 있는 블랙 매트릭스가 형성되어 있고, 그 위에 화소 영역에 대응되는 다수개의 색 필터가 형성되어 있으며, 공통 전극이 기판 전면에 형성되어 있다.In the color filter substrate, a black matrix having a plurality of openings in a matrix form is formed on the second insulating substrate to expose the inner region of the pixel region of the thin film transistor, and a plurality of color filters corresponding to the pixel region are formed thereon. The common electrode is formed on the front surface of the substrate.
한편, 저온 다결정 규소 박막 트랜지스터를 액정 표시 장치에 적용되고 있는 다결정 규소 박막은 박막 트랜지스터 형성에 있어서 채널로 사용되고 있으며, 비정질 규소를 이용한 박막 트랜지스터에 비해 높은 모빌리티 특성을 가지고 있어서 고화질의 구동 회로 내장용 제품에 적용되고 있다.On the other hand, polycrystalline silicon thin films in which low-temperature polycrystalline silicon thin film transistors are applied to liquid crystal displays are used as channels for forming thin film transistors, and have higher mobility characteristics than thin film transistors using amorphous silicon, and thus have high-quality drive circuit embedded products. Is being applied to.
현재 이러한 다결정 규소막을 형성하기 위한 기술로, 기판 위에 비정질 규소막을 증착한 후, 레이저 어닐링에 의하여 결정화하는 방법이 사용되고 있다.Currently, as a technique for forming such a polycrystalline silicon film, a method of depositing an amorphous silicon film on a substrate and crystallizing by laser annealing is used.
그런데, 이러한 레이저 결정화 기술을 통하여 형성된 다결정 규소막에는, 규소 입자들의 입자 경계(grain boundary)가 표면으로부터 돌출하는 돌기 형태로 형성된다.However, in the polycrystalline silicon film formed through this laser crystallization technique, grain boundaries of silicon particles are formed in the form of protrusions protruding from the surface.
그러나, 이러한 다결정 규소막의 돌기 형태는 다결정 규소막 위에 형성되는 게이트 절연막과의 계면 특성을 약화시키고, 전하의 트랩 사이트(trap site)로서 작용하여 박막 트랜지스터의 전기적 특성을 저하시킨다.However, such a projection shape of the polycrystalline silicon film weakens the interface characteristics with the gate insulating film formed on the polycrystalline silicon film, and acts as a trap site of charge, thereby lowering the electrical properties of the thin film transistor.
본 발명은 전기적 특성이 우수한 박막 트랜지스터를 가지는 박막 트랜지스터 기판을 제공하고자 한다.The present invention is to provide a thin film transistor substrate having a thin film transistor excellent in electrical characteristics.
도 1은 다결정 규소막의 표면 상태를 보여주는 SEM 사진이고,1 is an SEM photograph showing the surface state of a polycrystalline silicon film,
도 2a는 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제조하기 위한 첫 번째 제조 단계에서의 기판의 배치도이고,2A is a layout view of a substrate in a first manufacturing step for manufacturing a thin film transistor substrate according to an embodiment of the present invention;
도 2b는 도 2a에 보인 절단선 Ⅱb-Ⅱb'에 따른 기판의 단면도이고,FIG. 2B is a cross-sectional view of the substrate along the cutting line IIb-IIb 'shown in FIG. 2A;
도 3 및 도 4는 도 2b에 보인 다결정 규소막을 형성하기 위한 중간 제조 공정 단면도이고,3 and 4 are cross-sectional views of intermediate manufacturing processes for forming the polycrystalline silicon film shown in FIG. 2B;
도 5a는 도 2a의 다음 제조 단계에서의 기판의 배치도이고,FIG. 5A is a layout view of a substrate in a subsequent manufacturing step of FIG. 2A,
도 5b는 도 5a에 보인 절단선 Ⅴb-Ⅴb'에 따른 기판의 단면도이고,FIG. 5B is a cross-sectional view of the substrate along the cutting line Vb-Vb ′ shown in FIG. 5A;
도 6a는 도 5a의 다음 제조 단계에서의 기판의 배치도이고,FIG. 6A is a layout view of a substrate in a subsequent manufacturing step of FIG. 5A;
도 6b는 도 6a에 보인 절단선 Ⅵb-Ⅵb'에 따른 기판의 단면도이고,FIG. 6B is a cross-sectional view of the substrate along the cutting line VIb-VIb ′ shown in FIG. 6A;
도 7a는 도 6a의 다음 제조 단계에서의 기판의 배치도이고,FIG. 7A is a layout view of a substrate in a subsequent manufacturing step of FIG. 6A,
도 7b는 도 7a에 보인 절단선 Ⅶb-Ⅶb'에 따른 기판의 단면도이고,FIG. 7B is a cross-sectional view of the substrate along the cutting line VIIb-VIIb 'shown in FIG. 7A, and FIG.
도 8a는 도 7a의 다음 제조 단계에서의 기판의 배치도이고,FIG. 8A is a layout view of a substrate in a subsequent manufacturing step of FIG. 7A, and FIG.
도 8b는 도 8a에 보인 절단선 Ⅷb-Ⅷb'에 따른 기판의 단면도이다.FIG. 8B is a cross-sectional view of the substrate along the cutting line VIIb-VIIb 'shown in FIG. 8A.
이러한 기술적 과제를 해결하기 위하여, 본 발명에서는 다결정 규소막의 돌기를 음극수와 반응시켜 제거한다.In order to solve this technical problem, in this invention, the processus | protrusion of a polycrystalline silicon film is removed by reaction with cathode water.
상세하게, 본 발명에 따른 박막 트랜지스터 기판을 제조하기 위하여, 기판 위에 비정질 규소막을 증착한 후, 비정질 규소막을 레이저 어닐링에 의하여 결정화하여 다결정 규소막을 형성한 다음, 다결정 규소막의 표면을 음극수로 처리하여 표면을 평탄화한다. 이어, 이 다결정 규소막을 패터닝하여 반도체 패턴을 형성한후, 반도체 패턴을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체 패턴의 일부에 중첩하는 게이트 전극을 형성한 후, 게이트 전극을 마스크로 하여 반도체 패턴에 불순물을 주입하여 반도체 패턴에 소스 영역 및 드레인 영역을 형성한다. 이어, 게이트 전극 및 반도체 패턴을 덮는 층간 절연막을 형성한 후, 층간 절연막 위에 소스 영역에 전기적으로 연결되는 화소 전극을 형성한다.In detail, in order to manufacture a thin film transistor substrate according to the present invention, after depositing an amorphous silicon film on the substrate, the amorphous silicon film is crystallized by laser annealing to form a polycrystalline silicon film, and then the surface of the polycrystalline silicon film is treated with cathode water Level the surface. Subsequently, the polysilicon film is patterned to form a semiconductor pattern, and then a gate insulating film covering the semiconductor pattern is formed. Subsequently, after forming a gate electrode overlapping a part of the semiconductor pattern on the gate insulating film, impurities are implanted into the semiconductor pattern using the gate electrode as a mask to form a source region and a drain region in the semiconductor pattern. Subsequently, after forming the interlayer insulating film covering the gate electrode and the semiconductor pattern, a pixel electrode electrically connected to the source region is formed on the interlayer insulating film.
여기서, 음극수로 수소 수를 사용할 수 있다.Here, hydrogen water can be used as the cathode water.
또한, 다결정 규소막을 음극수로 처리하기 전에, 다결정 규소막을 HF 액 또는 오존수를 사용하여 표면 처리하는 단계를 더 포함하는 것이 바람지하며, 게이트 절연막을 형성하기 전에, 반도체 패턴을 오존수를 사용하여 표면 처리하는 단계를 더 포함하는 것이 유리하다.The method may further include surface treating the polycrystalline silicon film with HF liquid or ozone water before treating the polycrystalline silicon film with cathode water, and before forming the gate insulating film, the semiconductor pattern may be surfaced using ozone water. It is advantageous to further include the step of treating.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 1은 다결정 규소막의 표면 상태를 나타낸 SEM(Scanning Electron Microscope) 사진을 나타낸 것이다.1 shows a scanning electron microscope (SEM) photograph showing the surface state of a polycrystalline silicon film.
이러한 다결정 규소막은 절연 기판(도면에 도시하지 않음) 위에 비정질 규소막을 CVD 기술에 의하여 증착한 후, 레이저 어닐링을 진행하여 비정질 규소막을 결정화하여 얻을 수 있다.Such a polycrystalline silicon film can be obtained by depositing an amorphous silicon film on an insulating substrate (not shown in the figure) by CVD, followed by laser annealing to crystallize the amorphous silicon film.
비정질 규소막이 다결정 규소막으로 결정화되는 과정은 다음과 같다.The process of crystallizing the amorphous silicon film into the polycrystalline silicon film is as follows.
비정질 규소막이 레이저 어닐링에 의하여 융용되면, 곧 냉각되면서 규소 씨드(seed)가 형성된다. 이 규소 씨드는 규소 입자(grain)로 성장하게 된다. 이러한 규소 입자는 계속 성장하다가 이웃하는 규소 입자와 입자 경계(grain boundary)를 이루면서 그 성장을 멈추게 된다. 이 때, 입자 경계(사진에서 선으로 나타난 부분)는 서로 이웃하는 규소 입자(사진에서 선으로 둘러싸인 영역)가 서로 충돌하면서 형성되는데, 다결정 규소막의 표면으로부터 돌출되는 돌기 형상을 가진다.When the amorphous silicon film is melted by laser annealing, the silicon seed is formed by cooling immediately. This silicon seed grows into silicon grains. These silicon particles continue to grow and stop growing as they form grain boundaries with neighboring silicon particles. At this time, the grain boundaries (parts indicated by lines in the photograph) are formed while neighboring silicon particles (regions enclosed by lines in the photograph) collide with each other, and have a protrusion shape protruding from the surface of the polycrystalline silicon film.
다결정 규소막의 입자 경계 부분은 규소 입자들이 무질서한 결합을 하고 있어서, 상부 절연막과의 산화율을 변화시키며 캐리어의 트랩 사이트로서 작용하기 때문에 전하의 모빌리티 특성을 약화시킨다. 따라서, 이러한 다결정 규소막으로 형성되는 박막 트랜지스터는 불량한 전기적 특성을 가지게 된다.Particle boundary portions of the polycrystalline silicon film are disordered bonds of silicon particles, thereby varying the oxidation rate with the upper insulating film and acting as a trap site of the carrier, thereby weakening the charge mobility characteristics. Therefore, the thin film transistor formed of such a polysilicon film has poor electrical characteristics.
본 발명에서는 이러한 돌기 부분이 제거된 다결정 규소막을 사용하여 박막 트랜지스터를 제조한다.In the present invention, a thin film transistor is manufactured using the polycrystalline silicon film from which such protrusions are removed.
도 2a 내지 도 8b는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 공정도이다.2A through 8B are diagrams illustrating a manufacturing process of a thin film transistor substrate according to an exemplary embodiment of the present invention.
우선, 도 2a 및 도 2b에 도시한 바와 같이, 절연 기판(100) 위에 다결정 규소막을 형성한 후, 마스크를 이용한 사진 식각 공정을 진행하여 반도체 패턴(20)을 형성한다. 이 때, 다결정 규소로 형성되는 반도체 패턴(20)은 다수개의 규소 입자들이 만드는 입자 경계가 돌출되어 있지 않고 있어서 비교적 평탄화되어 있다.First, as shown in FIGS. 2A and 2B, after forming a polycrystalline silicon film on the insulating substrate 100, a photolithography process using a mask is performed to form the semiconductor pattern 20. At this time, the semiconductor pattern 20 formed of polycrystalline silicon is relatively flattened because the grain boundaries made by the plurality of silicon particles do not protrude.
이러한, 반도체 패턴(20)을 형성하는 기술을 설명하면 다음과 같다.The technique of forming the semiconductor pattern 20 will be described below.
우선, 도 3에 도시한 바와 같이, 절연 기판(10) 위에 CVD 기법에 의하여 비정질 규소막을 증착한 후, 레이저 어닐링에 의한 규소 결정화 기술에 의하여 비정질 규소를 결정화하여 다결정 규소막(20R)을 형성한다.First, as shown in FIG. 3, after depositing an amorphous silicon film on the insulating substrate 10 by CVD, amorphous silicon is crystallized by silicon crystallization by laser annealing to form a polycrystalline silicon film 20R. .
이 때, 다결정 규소막(20R)은 레이저에 의하여 비정질 규소막을 용융된 후,냉각된다. 이 과정에서 다수개의 규소 입자가 형성되고 성장하면서, 이웃하는 규소 입자들과 출돌하면서 입자 경계를 만든다. 그런데, 이러한 입자 경계는 다결정 규소막(20R)에 있어서 다른 부분에 비하여 표면으로부터 돌출되어 있는 돌기 형상을 가진다.At this time, the polycrystalline silicon film 20R is cooled after melting the amorphous silicon film by a laser. In this process, a large number of silicon particles are formed and grown, colliding with neighboring silicon particles to form grain boundaries. By the way, such a grain boundary has a projection shape protruding from the surface of the polycrystalline silicon film 20R as compared with other portions.
다음, 도 4에 도시한 바와 같이, 돌기 형상으로 돌출되어 있는 입자 경계 부분을 수소(水素) 수와 같은 음극 수(cathode water)를 이용하여 제거함으로써, 평탄한 표면을 가지는 다결정 규소막(20S)을 형성한다.Next, as shown in FIG. 4, the polycrystalline silicon film 20S having a flat surface is removed by removing the particle boundary portions protruding in the projection shape using cathode water such as hydrogen water. Form.
수소 수는 순수(야 water)에 미량의 염을 첨가한 후, 전기 분해를 통하여 선택적으로 이온 분리한 후, 음극에서 발생된 수소 가스를 모아서 제조한다. 이러한 수소 수는 오염 입자의 제거 및 재부착 방지 기능을 가지고 있어서 통상적으로 세정수로 사용되고 있다.Hydrogen water is prepared by adding a small amount of salt to pure water (yay water), selectively ionizing through electrolysis, and then collecting hydrogen gas generated from the cathode. Such hydrogen water has a function of removing contaminant particles and preventing reattachment and thus is commonly used as washing water.
이러한 수소 수가 다결정 규소막의 돌기 부분에 있는 규소 입자와 반응하여 규소 입자를 제거한다.This hydrogen number reacts with the silicon particles in the protruding portion of the polycrystalline silicon film to remove the silicon particles.
즉, 돌기 부분의 규소와 수소는 다음 식에 보인 바와 같이 반응한다.That is, the silicon and hydrogen in the protuberance react as shown in the following equation.
Si + { 2H}_{2 }+ {2 H}_{2 }O={SiOH }_{4 } , +0.102VSi + {2H} _ {2} + {2 H} _ {2} O = {SiOH} _ {4}, + 0.102V
이러한 반응에 의하여, 다결정 규소막의 돌기 부분이 제거되거 다결정 규소막의 전 표면이 고르게 평탄화된다.By this reaction, the protruding portion of the polycrystalline silicon film is removed or the entire surface of the polycrystalline silicon film is evenly planarized.
이와 같이, 수소 수는 규소와 반응할 경우, 다결정 규소막의 표면을 식각하는 효과가 있으며, 이러한 특성을 바탕으로 다결정 규소막의 돌기 부분을 제거하여 막 표면을 평탄화할 수 있다.As described above, when hydrogen water reacts with silicon, the surface of the polycrystalline silicon film is etched, and the surface of the polycrystalline silicon film may be removed to planarize the surface of the polycrystalline silicon film.
여기서, 음극수로서 수소(水素) 수를 사용할 경우, 그의 농도를 2ppm으로 설정하는 것이 바람직하며, 초음파 처리도 함께 진행하면, 수소화 처리에 의한 돌기 제거 효과를 더욱 높일 수 있다.Here, when hydrogen water is used as the cathode water, the concentration thereof is preferably set to 2 ppm, and if the ultrasonic treatment is also performed, the effect of removing the projections by the hydrogenation treatment can be further enhanced.
한 편, 이러한 수소화 처리는 다결정 규소막의 규소 입자 경계인 돌기 부분의 규소의 무질서한 결합에 수소 결합을 형성시킴으로써, 다결정 규소막의 원자 결합구조를 안정화시키는 효과가 있다. 또한, 이러한 수소화 처리 효과는 고온 및 플라즈마를 통한 방식에 비해 막 손상이 적은 효과가 있다.On the other hand, such a hydrogenation process has the effect of stabilizing the atomic bond structure of the polycrystalline silicon film by forming hydrogen bonds in disordered bonds of the silicon in the projection portion which is the silicon particle boundary of the polycrystalline silicon film. In addition, such a hydrogenation effect is less effective to damage the film compared to the high temperature and the way through the plasma.
다음, 이러한 다결정 규소막(20S)을 사진 식각 공정에 의하여 패터닝하여 도 2a 및 도 2b에 도시한 바와 같은 반도체 패턴(20)을 형성한다.Next, the polycrystalline silicon film 20S is patterned by a photolithography process to form the semiconductor pattern 20 as shown in FIGS. 2A and 2B.
한 편, 다결정 규소막의 표면은 쉽게 산화가 되는데, 이 경우에는 수소 수에 의한 돌기 제거의 효과가 억제된다. 이를 방지하기 위하여, 수소화 처리를 진행하기 전에 0.5∼1.0%의 HF액을 이용한 표면 처리를 먼저 진행하는 것이 바람직하다. 이 때, 20ppm의 오존수를 이용한 표면 처리를 병행하여 처리하면, 전처리 효과가 더욱 크다.On the other hand, the surface of the polycrystalline silicon film is easily oxidized. In this case, the effect of removing projections by hydrogen water is suppressed. In order to prevent this, it is preferable to advance the surface treatment using HF liquid of 0.5 to 1.0% before proceeding with the hydrogenation treatment. At this time, when the surface treatment using 20 ppm of ozone water is performed in parallel, the pretreatment effect is greater.
또한, 수소 수에 의한 계면 처리를 진행한 후, 게이트 절연막을 증착하기 전에 10ppm의 오존 수를 이용하여 반도체 패턴을 표면 처리하고, 건조 작업을 병행하면, 세정력 강화 및 다결정 규소막으로 이루어진 반도체 패턴 표면의 산화 처리 효과를 얻을 수 있다.After the interfacial treatment with hydrogen water is carried out, the semiconductor pattern is surface-treated using 10 ppm of ozone water before deposition of the gate insulating film, and the drying operation is performed, thereby enhancing the cleaning power and the surface of the semiconductor pattern made of the polycrystalline silicon film. The oxidation treatment effect of can be obtained.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 반도체 패턴(20)을 덮는 산화 규소막으로 이루어진 게이트 절연막(30)을 증착한다.Next, as shown in FIGS. 5A and 5B, a gate insulating film 30 made of a silicon oxide film covering the semiconductor pattern 20 is deposited.
이어, 게이트 절연막(30) 위에 증착한 후, 사진 식각 공정으로 패터닝하여 가로 방향으로 길게 연장되는 게이트선(42), 게이트선(42)의 일단에 연결되어 게이트 신호를 전송하는 게이트 패드(44) 및 게이트선(42)에서 돌출되어 박막 트랜지스터를 구성하는 게이트 전극(46)을 포함하는 게이트 배선(42, 44, 46)을 형성한다.Subsequently, the gate pad 44 is deposited on the gate insulating layer 30 and then patterned by a photolithography process to be connected to one end of the gate line 42 and the gate line 42. And gate wirings 42, 44, and 46 that protrude from the gate lines 42 and constitute the thin film transistors.
다음, 도 6a 및 도 6b에 도시한 바와 같이, 반도체 패턴(20)에 고농도 불순물 영역인 소스 영역(S) 및 드레인 영역(D)과 저농도 불순물 영역인 엘디디 영역 (L1. L2)을 형성한다. 이 때, 반도체 패턴(20)에서 게이트 전극(46) 하부에 위치하는 불순물이 도핑되지 않은 영역은 채널 영역(C)으로 정의된다.6A and 6B, the source region S and the drain region D, which are high concentration impurity regions, and the LED regions L1 and L2, which are low concentration impurity regions, are formed in the semiconductor pattern 20. . In this case, a region in which the impurities doped under the gate electrode 46 in the semiconductor pattern 20 is not doped is defined as a channel region C.
반도체 패턴(20)에 불순물 영역(S, D, L1, L2)을 형성하기 위해서는, 게이트 전극(46)을 마스크로 하여 불순물을 저농도로 도핑하는 저농도 불순물 도핑 공정을 진행하여 채널 영역(C)을 제외한 반도체 패턴(20) 부분을 저농도 불순물로 도핑한다. 다음, 게이트 전극(46)과 그 주변부 즉, 반도체 패턴(20)의 채널 영역(C) 및 엘디디 영역(L1. L2)이 될 부분을 덮는 도핑 마스크를 형성한 다음, 불순물을 고농도로 도핑하는 고농도 불순물 도핑 공정을 진행하여 도핑 마스크에 의하여 블로킹되지 않는 반도체 패턴(20)의 가장자리 부분을 고농도로 도핑한다.In order to form the impurity regions S, D, L1, and L2 in the semiconductor pattern 20, a low concentration impurity doping process for doping impurities at low concentration using the gate electrode 46 as a mask is performed to form the channel region C. A portion of the semiconductor pattern 20 except for the doping is doped with low concentration impurities. Next, a doping mask is formed to cover the gate electrode 46 and its periphery, that is, the portion to be the channel region C and the LED regions L1 and L2 of the semiconductor pattern 20, and then doping impurities at a high concentration. A high concentration impurity doping process is performed to dope the edge portion of the semiconductor pattern 20 which is not blocked by the doping mask.
이 때, 저농도로 도핑되었다가 다시 고농도로 도핑된 반도체 패턴(20)의 가장자리 부분은 고농도 불순물 영역인 소스 영역(S)과 드레인 영역(D)이 되고, 저농도로 도핑되어 도핑 마스크에 의하여 고농도로 도핑되지 않은 부분은 저농도 불순물 영역인 엘디디 영역(L1, L2 )이 된다.At this time, the edge portion of the semiconductor pattern 20 which is lightly doped and then highly doped becomes a source region S and a drain region D, which are high concentration impurity regions, and is lightly doped to have a high concentration by a doping mask. The undoped portion becomes LED regions L1 and L2 which are low concentration impurity regions.
위에서는 저농도 불순물 도핑 공정 후, 도핑 마스크를 사용하는 고농도 불순물 도핑 공정을 실시하였지만, 이들의 순서를 바꾸어 진행해도 무방하다.In the above, after the low concentration impurity doping process, the high concentration impurity doping process using a doping mask was performed, but you may reverse these orders and proceed.
이어, 도 7a 및 도 7b에 보인 바와 같이, 게이트 배선(42, 44, 46) 및 반도체 패턴(20)을 포함하는 기판의 전면을 덮은 층간 절연막(50)을 형성한다.Next, as shown in FIGS. 7A and 7B, an interlayer insulating film 50 covering the entire surface of the substrate including the gate wirings 42, 44, and 46 and the semiconductor pattern 20 is formed.
이어, 층간 절연막(50)을 사진 식각 공정에 의하여 패터닝하여 소스 영역(S)을 드러내는 제1 접촉 구멍(51)과 드레인 영역(D)을 드러내는 제2 접촉 구멍(52)을 형성한다.Subsequently, the interlayer insulating layer 50 is patterned by a photolithography process to form a first contact hole 51 exposing the source region S and a second contact hole 52 exposing the drain region D. FIG.
다음, 도 8a 및 도 8b에 도시한 바와 같이, 데이터 배선용 도전층을 증착한 후, 사진 식각 공정으로 패터닝하여 게이트선(42)에 교차하여 세로 방향으로 연장되는 데이터선(62), 데이터선(62)의 일단에 연결되어 데이터 신호가 인가되는 데이터 패드(64), 데이터선(62)과 연결되되, 제1 접촉 구멍(51)을 통하여 소스 영역(S)에 접촉되는 소스 전극(65), 소스 전극(65)과는 분리되어 있으며 제2 접촉 구멍 (52)을 통하여 드레인 영역(D)에 연결되는 드레인 전극(66)을 포함하는 데이터 배선(62, 64, 65, 66)을 형성한다.Next, as shown in FIGS. 8A and 8B, after the conductive layer for data wiring is deposited, the data line 62 and the data line (pattern) are patterned by a photolithography process and cross the gate line 42 and extend in the vertical direction. A data pad 64 connected to one end of the 62 and a data signal applied thereto, a source electrode 65 connected to the data line 62 and contacting the source region S through the first contact hole 51; Data lines 62, 64, 65, and 66 are formed to be separated from the source electrode 65 and include the drain electrode 66 connected to the drain region D through the second contact hole 52.
이어, 도 9a 및 도 9b에 도시한 바와 같이, 질화 규소와 같은 무기 절연막을 적층하여 보호막(70)을 형성한 후, 마스크를 이용한 사진 식각 공정으로 보호막 (70)과 게이트 절연막(30)을 패터닝하여 드레인 전극(66)을 드러내는 제3 접촉 구멍(73)과 데이터 패드(64) 및 게이트 패드(24)를 드러내는 제4 및 제5 접촉 구멍(74, 75)을 각각 형성한다.Next, as shown in FIGS. 9A and 9B, an inorganic insulating film such as silicon nitride is stacked to form the protective film 70, and then the protective film 70 and the gate insulating film 30 are patterned by a photolithography process using a mask. The third contact hole 73 exposing the drain electrode 66 and the fourth and fifth contact holes 74 and 75 exposing the data pad 64 and the gate pad 24 are formed, respectively.
다음, 10a 및 도 10b에 도시한 바와 같이, ITO막 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 제3 접촉 구멍(73)을 통하여 드레인 전극(66)과연결되는 화소 전극(82)과 제4 및 제5 접촉 구멍(74, 75)을 통하여 데이터 패드 (64) 및 게이트 패드(24)에 연결되는 보조 데이터 패드(84) 및 보조 게이트 패드 (86)를 각각 형성한다.Next, as shown in FIGS. 10A and 10B, the ITO film or the IZO film is stacked and patterned using a mask, and the pixel electrode 82 connected to the drain electrode 66 through the third contact hole 73 is formed. Auxiliary data pad 84 and auxiliary gate pad 86 that are connected to data pad 64 and gate pad 24 through fourth and fifth contact holes 74 and 75 are formed, respectively.
이후, 후속 공정을 진행하여 박막 트랜지스터 기판의 제조를 완료한다.Thereafter, a subsequent process is performed to complete the manufacture of the thin film transistor substrate.
본 발명은 평탄화된 표면을 가지는 다결정 규소막을 이용하여 박막 트랜지스터 기판의 반도체 패턴을 형성함으로써, 박막 트랜지스터의 전기적 특성을 향상시킬 수 있다.According to the present invention, by forming a semiconductor pattern of a thin film transistor substrate using a polycrystalline silicon film having a planarized surface, the electrical characteristics of the thin film transistor can be improved.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010049964A KR20030016052A (en) | 2001-08-20 | 2001-08-20 | Method for fabricating thin film transistor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010049964A KR20030016052A (en) | 2001-08-20 | 2001-08-20 | Method for fabricating thin film transistor substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030016052A true KR20030016052A (en) | 2003-02-26 |
Family
ID=27719782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010049964A KR20030016052A (en) | 2001-08-20 | 2001-08-20 | Method for fabricating thin film transistor substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030016052A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528021B2 (en) | 2004-09-16 | 2009-05-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142754A (en) * | 1993-11-19 | 1995-06-02 | Matsushita Electric Ind Co Ltd | Manufacture of polycrystal silicon element |
| JPH08228003A (en) * | 1996-01-08 | 1996-09-03 | Seiko Epson Corp | Manufacture of active matrix panel |
| JPH1168109A (en) * | 1997-08-26 | 1999-03-09 | Matsushita Electric Ind Co Ltd | Production of polycrystalline thin film and production of thin-film transistor |
| KR20010003697A (en) * | 1999-06-24 | 2001-01-15 | 김영환 | Fabricating method for semiconductor device |
-
2001
- 2001-08-20 KR KR1020010049964A patent/KR20030016052A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142754A (en) * | 1993-11-19 | 1995-06-02 | Matsushita Electric Ind Co Ltd | Manufacture of polycrystal silicon element |
| JPH08228003A (en) * | 1996-01-08 | 1996-09-03 | Seiko Epson Corp | Manufacture of active matrix panel |
| JPH1168109A (en) * | 1997-08-26 | 1999-03-09 | Matsushita Electric Ind Co Ltd | Production of polycrystalline thin film and production of thin-film transistor |
| KR20010003697A (en) * | 1999-06-24 | 2001-01-15 | 김영환 | Fabricating method for semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528021B2 (en) | 2004-09-16 | 2009-05-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| US7803672B2 (en) | 2004-09-16 | 2010-09-28 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101145146B1 (en) | TFT and method of fabricating of the same | |
| US7476901B2 (en) | Poly-silicon thin film transistor array substrate and method for fabricating the same | |
| US6727122B2 (en) | Method of fabricating polysilicon thin film transistor | |
| KR100292922B1 (en) | A thin film transistor, a method for manufacturing thereof and liquid crystal display | |
| KR100796758B1 (en) | A mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
| US8378348B2 (en) | Semiconductor element and method for manufacturing the same | |
| KR100423162B1 (en) | Method of manufacturing a substrate with a conductive film | |
| CN1716532B (en) | Method of fabricating display device | |
| US6607949B2 (en) | Method for fabricating polysilicon thin film transistor with improved electrical characteristics | |
| US7643101B2 (en) | Polycrystalline liquid crystal display device and fabrication method thereof | |
| US6812072B2 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
| JP4034732B2 (en) | Thin film transistor manufacturing method using polycrystalline silicon | |
| KR100946809B1 (en) | Thin film transistor and fabricating method of the same | |
| KR100326886B1 (en) | Method of manufacturing semiconductor device | |
| KR20030016052A (en) | Method for fabricating thin film transistor substrate | |
| KR100504538B1 (en) | Method For Crystallizing Amorphous Layer And Method For Fabricating Liquid Crystal Display Device By Using Said Method | |
| US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
| JP3170764B2 (en) | Selective growth method of silicon-based thin film, method of manufacturing top gate type and bottom gate type thin film transistor | |
| JP3318439B2 (en) | Semiconductor integrated circuit and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| KR101599280B1 (en) | Method of fabricating an array substrate | |
| WO2019171590A1 (en) | Thin film transistor and production method therefor | |
| JP2001036097A (en) | Semiconductor device | |
| KR101009432B1 (en) | Thin film transistor and fabricating method of the same | |
| JP4249512B2 (en) | Insulated gate type semiconductor device | |
| JP2002190604A (en) | Thin-film transistor, liquid crystal display device using the thin-film transistor and electroluminescence display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E601 | Decision to refuse application | ||
| E801 | Decision on dismissal of amendment |