KR20030015618A - Method of manufacturing a crystalloid silicone - Google Patents

Method of manufacturing a crystalloid silicone Download PDF

Info

Publication number
KR20030015618A
KR20030015618A KR1020010049448A KR20010049448A KR20030015618A KR 20030015618 A KR20030015618 A KR 20030015618A KR 1020010049448 A KR1020010049448 A KR 1020010049448A KR 20010049448 A KR20010049448 A KR 20010049448A KR 20030015618 A KR20030015618 A KR 20030015618A
Authority
KR
South Korea
Prior art keywords
silicon layer
crystalline silicon
layer
crystalloid
crystallization
Prior art date
Application number
KR1020010049448A
Other languages
Korean (ko)
Other versions
KR100761346B1 (en
Inventor
김상현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010049448A priority Critical patent/KR100761346B1/en
Publication of KR20030015618A publication Critical patent/KR20030015618A/en
Application granted granted Critical
Publication of KR100761346B1 publication Critical patent/KR100761346B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE: A method for fabricating crystalloid silicon is provided to form a high quality crystalloid silicon layer whose planarization characteristic is improved by oxidizing the surface of the crystalloid silicon layer and by eliminating the oxidized layer. CONSTITUTION: An insulation substrate(100) is prepared. An amorphous silicon layer is formed on the insulation substrate. The amorphous silicon layer is transformed into a crystalloid silicon layer(104) by an energy density of a complete melting regime. The surface of the crystalloid silicon layer is oxidized. The oxidized layer is eliminated to planarize the surface of the crystalloid silicon layer.

Description

결정질 실리콘의 제조방법{Method of manufacturing a crystalloid silicone}Method of manufacturing a crystalloid silicone

본 발명은 결정질 실리콘의 제조방법에 관한 것으로, 특히, 순차측면 고상 (sequential lateral solidification ; 이하, SLS로 약칭함) 결정화 기술을 이용한 결정질 실리콘의 제조방법에 관한 것이다.The present invention relates to a method for producing crystalline silicon, and more particularly, to a method for producing crystalline silicon using a sequential lateral solidification (hereinafter, referred to as SLS) crystallization technique.

최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.Recently, liquid crystal displays have been spotlighted as next generation advanced display devices having low power consumption, good portability, technology-intensive, and high added value.

상기 액정표시장치는 박막트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter) 기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 비발광 소자에 의한 화상표시장치를 뜻한다.The liquid crystal display device injects a liquid crystal between an array substrate including a thin film transistor (TFT) and a color filter substrate to obtain an image effect by using a difference in refractive index of light according to the anisotropy of the liquid crystal. Means an image display device by a non-light emitting element.

현재의 평판 디스플레이 분야에서는 능동구동 액정표시 소자(AMLCD : Active Matrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막 트랜지스터(TFT : Thin Film Transistor) 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.In the current flat panel display field, active matrix liquid crystal display (AMLCD) is the mainstream. In an AMLCD, a thin film transistor (TFT) is used as a switching element to change the transmittance of a pixel by adjusting a voltage applied to a liquid crystal of one pixel.

이러한 박막트랜지스터 반도체 소자로는 전계효과 이동도가 높으며, 광전류가 적어 구동회로부 일체형 액정표시장치나 빛이 많이 쬐이는 디스플레이 용도로 다결정 실리콘이 주로 이용된다.Such thin film transistor semiconductor devices have high field effect mobility and low photocurrent, so that polycrystalline silicon is mainly used for a liquid crystal display device integrated with a driving circuit unit or a display with a lot of light.

이 다결정 실리콘의 제조방법은 공정온도에 따라 저온 공정과 고온 공정으로 나눌 수 있으며, 이중 고온 공정은 공정온도가 1000℃ 근처로 절연기판의 변형온도 이상의 온도조건이 요구되어 열저항력이 높은 고가의 석영기판을 써야 된다는 점과, 이 고온 공정에 의한 다결정 실리콘 박막의 경우 성막시 높은 표면조도(surface roughness)와 미세 결정립 등의 저품위 결정성으로, 저온공정에 의한 다결정 실리콘보다 소자응용 특성이 떨어진다는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘을 이용하여 이를 결정화시켜 다결정 실리콘으로 형성하는 기술이 연구/개발되고 있다.This method of manufacturing polycrystalline silicon can be divided into low temperature process and high temperature process according to the process temperature, and the high temperature process is expensive quartz with high heat resistance because process temperature is higher than 1000 ℃ and temperature condition above the deformation temperature of insulation board is required. It is necessary to use a substrate, and low temperature crystallinity such as high surface roughness and fine grains during film formation in the case of polycrystalline silicon thin film by high temperature process, and device application characteristics are lower than polycrystalline silicon due to low temperature process. As a result, a technology for forming a polycrystalline silicon by crystallizing it using amorphous silicon capable of low temperature deposition has been researched and developed.

상기 저온 공정은 레이저 열처리(laser annealing), 금속유도 결정화(Metal Induced Crystallization) 등으로 분류할 수 있다.The low temperature process may be classified into laser annealing, metal induced crystallization, and the like.

이중 레이저 열처리 공정은 펄스(pulse)형태의 레이저 빔을 기판 상에 조사하는 방법을 이용하는데, 이 펄스형태의 레이저 빔에 의하면 용융과 응고가 10 ~ 102나노세컨드(nano second) 단위로 반복되어 진행되는 방식으로써, 하부 절연기판에 가해지는 데미지(damage)를 최소화시킬 수 있는 장점을 가져 저온 결정화 공정에서 가장 주목받고 있다.The dual laser heat treatment process uses a method of irradiating a pulsed laser beam onto a substrate, and according to the pulsed laser beam, melting and solidification are repeated in units of 10 to 10 2 nanoseconds. As a method of progressing, it has the advantage of minimizing the damage (damage) to the lower insulating substrate has attracted the most attention in the low temperature crystallization process.

이하, 도면을 참조하여 레이저 열처리 공정에 따른 실리콘의 결정화 공정에대해서 설명한다.Hereinafter, with reference to the drawings, a crystallization step of silicon according to the laser heat treatment step will be described.

도 1은 레이저 에너지 밀도별 실리콘의 결정화 곡선 그래프로서, 결정립의 크기에 따라 레이저 결정화 영역을 분류하였다.FIG. 1 is a graph of crystallization curves of silicon according to laser energy densities, and classified laser crystallization regions according to grain sizes.

도시한 바와 같이, 그래프상의 제 1 영역은 부분 용융 영역(partial melting regime)으로서, 실리콘층의 표면만을 용융시켜 작은 결정립(G)을 형성하게 된다.As shown, the first region on the graph is a partial melting regime, in which only the surface of the silicon layer is melted to form small crystal grains (G).

제 2 영역은 완전 용융 근접 영역(near-complete melting regime)으로서, 측면 성장에 의해, 제 1 영역보다 조대한 결정립을 형성할 수 있으나, 균일한 결정립을 수득하기는 어렵다.The second region is a near-complete melting regime, which can form coarse grains than the first region by lateral growth, but it is difficult to obtain uniform grains.

제 3 영역은 완전 용융 영역(complete melting regime)으로서, 비정질 실리콘층 전체를 용융시킨 후 균일한 결정핵 생성(homogeneous nucleation)에 의해 미세한(fine) 결정립으로 형성된다.The third region is a complete melting regime, and after melting the entire amorphous silicon layer, the third region is formed into fine grains by homogeneous nucleation.

즉, 레이저 열처리 공정을 이용하여 다결정 실리콘을 제조하는 공정에서는 제 2 영역대의 에너지 밀도를 이용하여 균일하게 조대한 결정립을 형성하기 위하여, 레이저 빔의 조사횟수 및 중첩비를 조절한다.That is, in the process of manufacturing polycrystalline silicon using the laser heat treatment process, the number of irradiation times and the overlap ratio of the laser beam are controlled to form coarse crystal grains uniformly using the energy density of the second region.

이하, 도 2a 내지 2c는 일반적인 저온 결정화 공정에 따른 다결정 실리콘의 결정화 공정을 단계별로 각각 나타낸 단면도이다.2A to 2C are cross-sectional views each illustrating a crystallization process of polycrystalline silicon according to a general low temperature crystallization process.

우선, 비정질 실리콘층(12)이 형성된 절연기판(1) 상에 레이저 열처리를 한다.First, laser heat treatment is performed on the insulating substrate 1 on which the amorphous silicon layer 12 is formed.

이때, 이 비정질 실리콘층(12)과 절연기판(1) 사이에는 열처리 공정중에 절연기판의 손상을 방지하기 위해 절연물질로 이루어진 버퍼층(10)이 개재된다(도2a).At this time, a buffer layer 10 made of an insulating material is interposed between the amorphous silicon layer 12 and the insulating substrate 1 to prevent damage to the insulating substrate during the heat treatment process (FIG. 2A).

상기 레이저 열처리 공정중, 상기 도 1에서의 제 2 영역에 해당하는 레이저 에너지 밀도에 의해 상기 비정질 실리콘층(12)은 버퍼층(10)과 인접한 영역까지 용융되어, 결정화 전에 용융상태의 실리콘층(14)을 이루게 된다(도 2b).During the laser heat treatment process, the amorphous silicon layer 12 is melted to an area adjacent to the buffer layer 10 by the laser energy density corresponding to the second area in FIG. 1, and thus the silicon layer 14 in a molten state before crystallization. ) (FIG. 2b).

다음으로, 상기 용융상태의 실리콘층(도 2b의 14)은 응고과정을 거쳐 결정립(16a)이 형성되고, 이 결정립(16a)들간의 경계에는 결정립계(16b)가 형성된다.Next, in the molten silicon layer 14 (FIG. 2B), the crystal grain 16a is formed through a solidification process, and the grain boundary 16b is formed at the boundary between the crystal grains 16a.

이때, 버퍼층(10)과 접촉하는 하부 실리콘층(16)쪽이 버퍼층(10)에 의한 열 보온력에 의해 응고 시간이 연장되어, 상대적으로 상부 실리콘층(16)쪽의 응고가 빨리 진행됨에 따라 결정립계(16b)가 상부로 튀어올라 융기(I)를 이루게 되어 표면의 평탄도가 떨어진다(도 2c).At this time, the solidification time of the lower silicon layer 16 in contact with the buffer layer 10 is extended by the heat insulating force of the buffer layer 10, and the solidification of the upper silicon layer 16 proceeds relatively quickly. 16b springs up to form a ridge I, resulting in poor surface flatness (FIG. 2C).

도 3은 상기 2c 단계에 해당하는 결정질 실리콘층의 평면도이다.3 is a plan view of a crystalline silicon layer corresponding to step 2c.

도시한 바와 같이, 결정립계(16b)간의 교차점에 "О"로 표시한 부분은 상, 하, 좌, 우에 위치하는 결정립계(16b)간의 교차지점에서의 융기(I)를 나타낸 것이다.As shown in the figure, the portion indicated by " О " at the intersection between the grain boundaries 16b indicates the elevation I at the intersection between the grain boundaries 16b located at the top, bottom, left and right sides.

이러한 융기(I)부는 결정립계(16b)가 많이 중첩되는 부분 및 레이저 샷이 집중되는 부분에서 심하게 발생된다.This raised portion I is severely generated at the portion where the grain boundaries 16b overlap and the laser shots are concentrated.

이러한 융기(I)에 의해 결정질 실리콘층(16)의 표면이 거칠게 되면, 높은 전하 이동도를 갖는 박막트랜지스터를 구성할 수 없어, 박막트랜지스터의 신뢰성이 떨어지는 문제점이 있다.When the surface of the crystalline silicon layer 16 is roughened by such an elevation I, a thin film transistor having a high charge mobility cannot be formed, and thus the reliability of the thin film transistor is poor.

상기 문제점을 해결하기 위하여, 본 발명에서는 레이저 열처리 공정을 통해 결정질 실리콘을 형성함에 있어서, 실리콘의 결정립계를 최소화하면서 표면 거칠기를 완화시킬 수 있는 결정질 실리콘의 제조방법을 제공하므로써, 반도체 소자특성이 향상된 액정표시장치를 제공하는 것을 목적으로 한다.In order to solve the above problems, in the present invention, in forming crystalline silicon through a laser heat treatment process, by providing a method for producing crystalline silicon that can reduce the surface roughness while minimizing the grain boundary of the silicon, the liquid crystal semiconductor device characteristics improved It is an object to provide a display device.

한편, 다결정 실리콘의 다수 개의 결정립계는 전류흐름의 장애요소로 작용하여 신뢰성 있는 박막트랜지스터 소자를 제공하기 어렵고, 다수 개의 결정립내에서는 전자간의 충돌에 의한 충돌전류 및 열화에 의해 절연막이 파괴되어 제품불량을 초래하는 문제점을 가지므로, 이러한 문제점을 개선하기 위하여, 실리콘 결정립이 액상 실리콘과 고상 실리콘의 경계면에서, 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 SLS 결정화 기술에 의해 단결정 실리콘을 형성하는 기술(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997)이 제안되었다.On the other hand, many grain boundaries of polycrystalline silicon act as barriers to current flow, making it difficult to provide a reliable thin film transistor element.In a plurality of grains, an insulating film is destroyed by collision current and deterioration due to collision between electrons, resulting in product defects. In order to improve this problem, a technique for forming single crystal silicon by the SLS crystallization technique using the fact that the silicon grains grow at the interface between the liquid and solid silicon in a direction perpendicular to the interface ( Robert S. Sposilli, MA Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956-957, 1997).

상기 SLS 결정화 기술에서는, 레이저 에너지 크기와 레이저 빔의 조사범위 및 그 이동거리(translation distance)를 적절히 조절하여, 실리콘 결정립을 소정의 길이만큼 측면성장시킴으로써, 비정질 실리콘을 단결정 수준으로 결정화시킬 수 있다.In the SLS crystallization technique, the amorphous silicon can be crystallized to a single crystal level by appropriately adjusting the laser energy size, the irradiation range of the laser beam, and the translation distance thereof, and laterally growing the silicon grains by a predetermined length.

이하, 도 4a 내지 도 4c는 일반적인 SLS 결정화 기술에 의한 레이저 열처리 공정에 있어서, 실리콘의 결정화 메커니즘을 단계별로 각각 나타낸 평면도이다.4A to 4C are plan views showing the crystallization mechanism of silicon step by step in a laser heat treatment process using a general SLS crystallization technique.

우선, 비정질 실리콘층(12)의 일부영역 상에 제 1 레이저 샷을 조사하여, 상기 제 1 레이저 샷이 조사된 비정질 실리콘층(12)을 완전 용융시킨다.First, a first laser shot is irradiated onto a portion of the amorphous silicon layer 12 to completely melt the amorphous silicon layer 12 irradiated with the first laser shot.

이 단계에서, 상기 제 1 레이저 빔 사이즈와 대응되는 영역(L) 양측의 제 1, 2 주변부(Ia, Ib)에서는 상기 제 1 레이저 샷이 조사되는 과정에서 부분 용융 에너지(도 1의 제 1 영역)에 의해 작은 결정립(18)이 형성되어, 이 작은 결정립(18)의 일부가 상기 완전 용융된 실리콘층의 씨드로 작용하여, 상기 "L"영역내의 화살표 방향으로 측면성장하여 제 1 결정립(20)을 형성하게 된다(도 4a).In this step, in the first and second peripheral portions Ia and Ib on both sides of the region L corresponding to the first laser beam size, partial melting energy (the first region of FIG. 1) during the irradiation of the first laser shot. ) Small crystal grains 18 are formed, and a part of the small crystal grains 18 acts as a seed of the completely molten silicon layer, and laterally grows in the direction of the arrow in the " L " ) Is formed (FIG. 4A).

이어서, 상기 작은 결정립(도 4a의 18)과 오버랩되도록(도면상에서는 제 2 주변부(Ib)) 제 2 레이저 샷을 추가하여, 상기 제 2 레이저 샷의 빔 사이즈와 대응되는 영역(LL)의 실리콘층을 완전용융하면, 이 용융된 실리콘층(15)에 인접한 상기 제 1 결정립(20)이 씨드로 작용하여, 상기 "LL"영역내에 표시한 화살표 방향으로 측면성장이 진행되어, 상기 도 4c에서와 같이 단결정 수준의 제 2 결정립(22)을 형성하게 된다.Subsequently, a second laser shot is added so as to overlap the small grain (18 in FIG. 4A) (second peripheral portion Ib in the drawing), and the silicon layer in the region LL corresponding to the beam size of the second laser shot Is completely melted, the first crystal grain 20 adjacent to the molten silicon layer 15 acts as a seed, and lateral growth proceeds in the direction of the arrow indicated in the " LL " As such, the second grains 22 having a single crystal level are formed.

이러한 과정의 반복을 거쳐, 제 N 레이저 샷을 진행하여 측면 성장을 인위적으로 확장시키는 방식에 의해 단결정 수준의 결정립을 형성하는 것이다.By repeating this process, the N-th laser shot is performed to form grains of single crystal level by artificially expanding the lateral growth.

그러나, 마스크의 오픈영역이 큰 경우나 레이저 열처리 에너지가 높은 경우에는 SLS 결정화 공정에서도 측면성장 영역간에 의도하지 않은 작은 결정립 영역이 형성되므로, 보다 많은 샷을 사용하게 되는데, 이럴 경우에 결정립계의 교차지점인 "II"영역에서 융기가 발생하기 쉬워, 결정질 실리콘의 표면이 더욱 거칠어지게 된다.However, when the open area of the mask is large or the laser heat treatment energy is high, an unintended small grain region is formed between the lateral growth regions even in the SLS crystallization process, so that more shots are used. In this case, the intersection point of the grain boundary is used. It is easy to generate | occur | produce rise in the "II" area | region, and the surface of crystalline silicon becomes rougher.

상기 문제점에 대한 개선방안으로, 실리콘의 산화속도는 결정립에서보다 결정립계에서 빠르게 진행된다는 연구결과(Kamins, Poly Crystalline Si for IC Processing pp 137 figure 4.4)가 소개되었다.As a remedy for this problem, the results of the study that the oxidation rate of silicon proceeds faster at grain boundaries than at grains (Kamins, Poly Crystalline Si for IC Processing pp 137 figure 4.4) were introduced.

이 연구결과에 따르면, 실리콘간의 결합이 결정립내에서는 안정되게 유지되지만, 결정립계에서는 불안정한 결합을 이루어, 산화 이온과의 결합력이 결정립계에서 훨씬 활발하게 이루어진다는 것이다.According to this study, the bonds between silicon remain stable in the grains, but become unstable in the grain boundaries, and the bonding force with the oxide ions is much more active in the grain boundaries.

즉, 본 발명에서는 SLS 결정화 기술을 이용하여 결정질 실리콘을 형성함에 있어서, 상기 실리콘층의 표면에 산화처리한 후, 이 산화처리된 막을 제거하므로써, 결정질 실리콘의 표면을 평탄화시켜 소자특성이 향상된 박막트랜지스터를 제공하고자 하는 것이다.That is, in the present invention, in forming crystalline silicon using SLS crystallization technology, the oxide film is oxidized on the surface of the silicon layer and then the oxide-treated film is removed to planarize the surface of the crystalline silicon to improve device characteristics. Is to provide.

도 1은 일반적인 구동회로부 일체형 액정표시장치의 개략도.1 is a schematic diagram of a general liquid crystal display device integrated with a driving circuit unit;

도 2a 내지 2c는 일반적인 저온 결정화 공정에 따른 다결정 실리콘의 결정화 공정을 단계별로 각각 나타낸 단면도.2A to 2C are cross-sectional views each showing a step of crystallizing polycrystalline silicon according to a general low temperature crystallization process.

도 3은 상기 2c 단계에 해당하는 결정질 실리콘층의 평면도.3 is a plan view of a crystalline silicon layer corresponding to step 2c.

도 4a 내지 도 4c는 일반적인 SLS 결정화 기술에 의한 레이저 열처리 공정에 있어서, 실리콘의 결정화 메커니즘을 단계별로 각각 나타낸 평면도.4A to 4C are plan views illustrating stepwise crystallization mechanisms of silicon in a laser heat treatment process using a general SLS crystallization technique.

도 5a 내지 5c는 본 발명에 따른 결정질 실리콘의 제조공정을 단계별로 각각 나타낸 단면도.5a to 5c are cross-sectional views each showing a step of producing a crystalline silicon according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100 : 절연기판 102 : 버퍼층100: insulating substrate 102: buffer layer

104a : 결정립(grain)104a: grain

104b : 결정립계(grain boundary)104b: grain boundary

104 : 결정질 실리콘층 106 : 산화막104: crystalline silicon layer 106: oxide film

D1: 결정립계 상부에서의 산화막의 두께D 1 : thickness of oxide film on top of grain boundaries

D2: 결정립 상부에서의 산화막의 두께D 2 : thickness of oxide film on top of grain

상기 목적을 달성하기 위하여, 본 발명에서는 절연기판을 구비하는 단계와; 상기 절연기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층을 완전용융 영역(complete melting regime) 에너지 밀도에 의해 결정질 실리콘층(crystalloid silicon layer)으로 형성하는 단계와; 상기 결정질 실리콘층의 표면을 산화처리하는 단계와; 상기 산화처리된 막을 제거하여, 상기 결정질 실리콘층의 표면을 평탄화하는 단계를 포함하는 결정질 실리콘의 제조방법을 제공한다.In order to achieve the above object, the present invention includes the steps of providing an insulating substrate; Forming an amorphous silicon layer on the insulating substrate; Forming the amorphous silicon layer into a crystalline silicon layer by a complete melting regime energy density; Oxidizing a surface of the crystalline silicon layer; Removing the oxidized film, thereby providing a method of producing crystalline silicon comprising the step of planarizing the surface of the crystalline silicon layer.

상기 산화처리하는 단계는, 상기 결정질 실리콘층이 형성된 기판을 산소(02) 플라즈마를 발생시키는 챔버내에 안치하는 단계와, 상기 산소 플라즈마와 상기 결정질 실리콘층의 산화작용에 의해, 상기 결정질 실리콘층의 표면에 산화막을 형성하는 단계를 더욱 포함하고, 상기 산화처리된 막을 제거하는 단계에서, 불산(HF), BOE(buffered oxide etchant) 중 어느 하나를 포함하는 용액을 이용하는 것을 특징으로 한다.The oxidizing step may include placing the substrate on which the crystalline silicon layer is formed in a chamber that generates an oxygen (0 2 ) plasma, and oxidizing the oxygen plasma and the crystalline silicon layer to form the crystalline silicon layer. The method may further include forming an oxide film on the surface, and in the removing of the oxidized film, a solution including any one of hydrofluoric acid (HF) and buffered oxide etchant (BOE) is used.

그리고, 상기 결정질 실리콘층은 순차 측면 고상(sequential lateral solidification) 결정화 기술을 이용한 단결정 실리콘층인 것을 특징으로 한다.In addition, the crystalline silicon layer is characterized in that the single crystal silicon layer using a sequential lateral solidification crystallization technology.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 5a 내지 5c는 본 발명에 따른 결정질 실리콘의 제조공정을 단계별로 각각 나타낸 단면도이다.5A to 5C are cross-sectional views each showing a step of manufacturing a crystalline silicon according to the present invention.

우선, 절연기판(100)상에 버퍼층(102)이 형성되어 있고, 이 버퍼층(102) 상부에는 비정질 실리콘층(미도시)을 재료로 하여, 레이저 열처리 공정을 거쳐 결정립(104a)과 결정립계(104b)로 구성되는 결정질 실리콘층(104)이 형성된다(도 5a).First, a buffer layer 102 is formed on the insulating substrate 100, and an amorphous silicon layer (not shown) is formed on the buffer layer 102, and the crystal grains 104a and grain boundaries 104b are subjected to a laser heat treatment process. A crystalline silicon layer 104 composed of) is formed (FIG. 5A).

이때, 상기 결정질 실리콘층(104)은 상기 도 4a 내지 4c를 통해 설명한 SLS 결정화 기술에 따른 레이저 열처리 공정에 의해 형성됨을 특징으로 한다.In this case, the crystalline silicon layer 104 is formed by a laser heat treatment process according to the SLS crystallization technique described with reference to FIGS. 4A to 4C.

그리고, 상기 결정립계(104b)들 간의 접합지점에는 상부 및 하부 결정질 실리콘층(104)의 결정화 속도차에 따라 상부방향으로 융기(IV)가 형성된다.The ridge IV is formed at the junction between the grain boundaries 104b in the upper direction according to the difference in crystallization rate of the upper and lower crystalline silicon layers 104.

다음 단계에서는, 02플라즈마(plasma)를 발생시킬 수 있는 일정한 온도가 유지되는 챔버(미도시)내에 상기 결정질 실리콘층(104)이 형성된 기판을 안치한후, 이 결정질 실리콘층(104)의 표면을 산화처리한다(도 5b).In the next step, the substrate on which the crystalline silicon layer 104 is formed is placed in a chamber (not shown) where a constant temperature capable of generating 0 2 plasma is maintained, and then the surface of the crystalline silicon layer 104 is removed. Oxidation treatment (FIG. 5B).

상기 02플라즈마는 결정질 실리콘층(104) 표면의 실리콘 원자와 결합을 하여 산화막(106)을 형성하게 되는데, 이때, 결정립계(104b)에서의 실리콘간의 결합력은 안정된 결정립(104a)을 이루는 실리콘간의 결합보다 결합력이 떨어지기 때문에, 이 결정립계(104b) 실리콘과 02플라즈마의 결합이 더욱 활발히 이루어져, 결론적으로 결정립계(104b) 상부의 산화막(106)의 두께(D1)는 결정립(104a) 상부의 산화막(106)의 두께(D2)보다 두껍게 형성되어, 결정질 실리콘층(104)과 산화막(106)간에는 편평한 수준의 경계면(B)을 이루게 된다.The 0 2 plasma combines with silicon atoms on the surface of the crystalline silicon layer 104 to form an oxide film 106, wherein the bonding force between silicon at the grain boundary 104b is a bond between silicon forming a stable grain 104a. Since the bonding force is lower, the grain boundary 104b is more actively bonded to silicon and 0 2 plasma, and consequently, the thickness D 1 of the oxide film 106 on the grain boundary 104b is greater than the oxide film on the grain 104a. It is formed thicker than the thickness D 2 of 106 to form a flat interface B between the crystalline silicon layer 104 and the oxide film 106.

그 다음, 불산(HF) 또는 BOE(buffered oxide etchant)와 같이 실리콘과 산화물 간에 식각선택비를 가지는 에천트(etchant)를 포함하는 화학용액을 이용하여, 상기 도 4b 단계에서 형성된 산화막(106)을 식각처리하여, 이 산화막(106) 하부의 결정질 실리콘층(104)을 노출한다(도 5c).Next, using the chemical solution containing an etchant having an etching selectivity between silicon and oxide, such as hydrofluoric acid (HF) or buffered oxide etchant (BOE), the oxide film 106 formed in step 4b By etching, the crystalline silicon layer 104 under the oxide film 106 is exposed (FIG. 5C).

즉, 본 발명에서는 결정화 공정을 거친후, 융기부분을 포함하여 표면에 거칠기를 주는 결정질 실리콘층(104)의 표면을 산화처리하여, 그 부분만을 선택적으로 제거하므로써, 평탄화 특성이 향상된 결정질 실리콘을 수득할 수 있다.That is, in the present invention, after the crystallization process, the surface of the crystalline silicon layer 104 including the raised portion giving the surface roughness is oxidized, and selectively removed only the portion, thereby obtaining crystalline silicon having improved planarization characteristics. can do.

이 후 공정에서는 일반적인 탑 게이트형 박막트랜지스터의 제조공정에 따라 박막트랜지스터를 형성할 수 있다.In the subsequent process, a thin film transistor can be formed according to a general top gate type thin film transistor manufacturing process.

본 발명은 상기 실시예로 한정하지 않으며, 본 발명의 취지에 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.The present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention.

이와 같이, 본 발명에서는 SLS 결정화 기술을 이용하여 결정질 실리콘층을 형성함에 있어서, 상기 결정질 실리콘층의 표면을 산화처리하여, 그 산화처리된 막을 제거하므로써, 평탄화 특성이 향상된 고품질의 결정질 실리콘층을 박막트랜지스터 반도체 소자로 제공할 수 있다.As described above, in the present invention, in forming the crystalline silicon layer by using the SLS crystallization technique, the surface of the crystalline silicon layer is oxidized and the oxidized film is removed to remove the oxidized film. It can be provided as a transistor semiconductor device.

Claims (4)

절연기판을 구비하는 단계와;Providing an insulating substrate; 상기 절연기판 상에 비정질 실리콘층을 형성하는 단계와;Forming an amorphous silicon layer on the insulating substrate; 상기 비정질 실리콘층을 완전용융 영역(complete melting regime) 에너지 밀도에 의해 결정질 실리콘층(crystalloid silicon layer)으로 형성하는 단계와;Forming the amorphous silicon layer into a crystalline silicon layer by a complete melting regime energy density; 상기 결정질 실리콘층의 표면을 산화처리하는 단계와;Oxidizing a surface of the crystalline silicon layer; 상기 산화처리된 막을 제거하여, 상기 결정질 실리콘층의 표면을 평탄화하는 단계Removing the oxidized film to planarize the surface of the crystalline silicon layer 를 포함하는 결정질 실리콘의 제조방법.Method for producing a crystalline silicon comprising a. 제 1 항에 있어서,The method of claim 1, 상기 산화처리하는 단계는, 상기 결정질 실리콘층이 형성된 기판을 산소(02) 플라즈마를 발생시키는 챔버내에 안치하는 단계와, 상기 산소 플라즈마와 상기 결정질 실리콘층의 산화작용에 의해, 상기 결정질 실리콘층의 표면에 산화막을 형성하는 단계를 더욱 포함하는 결정질 실리콘의 제조방법.The oxidizing step may include placing the substrate on which the crystalline silicon layer is formed in a chamber that generates an oxygen (0 2 ) plasma, and oxidizing the oxygen plasma and the crystalline silicon layer to form the crystalline silicon layer. A method for producing crystalline silicon, further comprising the step of forming an oxide film on the surface. 제 1 항에 있어서,The method of claim 1, 상기 산화처리된 막을 제거하는 단계에서, 불산(HF), BOE(buffered oxide etchant) 중 어느 하나를 포함하는 용액을 이용하는 결정질 실리콘의 제조방법.In the step of removing the oxidized film, a method of producing crystalline silicon using a solution containing any one of hydrofluoric acid (HF), buffered oxide etchant (BOE). 제 1 항에 있어서,The method of claim 1, 상기 결정질 실리콘층은 순차 측면 고상(sequential lateral solidification) 결정화 기술을 이용한 단결정 실리콘층인 결정질 실리콘의 제조방법.The crystalline silicon layer is a method for producing crystalline silicon using a sequential lateral solidification crystallization technology.
KR1020010049448A 2001-08-17 2001-08-17 Method of manufacturing a crystalloid silicone KR100761346B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010049448A KR100761346B1 (en) 2001-08-17 2001-08-17 Method of manufacturing a crystalloid silicone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010049448A KR100761346B1 (en) 2001-08-17 2001-08-17 Method of manufacturing a crystalloid silicone

Publications (2)

Publication Number Publication Date
KR20030015618A true KR20030015618A (en) 2003-02-25
KR100761346B1 KR100761346B1 (en) 2007-09-27

Family

ID=27719464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010049448A KR100761346B1 (en) 2001-08-17 2001-08-17 Method of manufacturing a crystalloid silicone

Country Status (1)

Country Link
KR (1) KR100761346B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718265B1 (en) * 2005-05-23 2007-05-14 삼성전자주식회사 Method for manufacturing a semiconductor device
US7678625B2 (en) 2006-12-27 2010-03-16 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices including channel layers having improved defect density and surface roughness characteristics
US7989850B2 (en) 2009-07-24 2011-08-02 Lg Display Co., Ltd. Array substrate and method of fabricating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220019145A (en) 2020-08-06 2022-02-16 삼성디스플레이 주식회사 Display device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4063986B2 (en) * 1998-12-25 2008-03-19 シャープ株式会社 Method for producing polycrystalline silicon film
KR100710800B1 (en) * 2000-01-25 2007-04-23 삼성전자주식회사 A Method of Forming A Low Temperature Polycrystaline Silicon Type TFT
KR100318484B1 (en) * 2000-03-23 2001-12-22 이순종 Method for crystallizing amorphous silicon thin film
KR100397762B1 (en) * 2000-10-09 2003-09-13 (주)쎄미시스코 Method for crystallizing amorphous silicon thin film

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718265B1 (en) * 2005-05-23 2007-05-14 삼성전자주식회사 Method for manufacturing a semiconductor device
US7678625B2 (en) 2006-12-27 2010-03-16 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices including channel layers having improved defect density and surface roughness characteristics
US7989850B2 (en) 2009-07-24 2011-08-02 Lg Display Co., Ltd. Array substrate and method of fabricating the same
KR101106562B1 (en) * 2009-07-24 2012-01-20 엘지디스플레이 주식회사 Array substrate and method of fabricating the same

Also Published As

Publication number Publication date
KR100761346B1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4864596B2 (en) Method for producing polycrystalline silicon thin film and method for producing thin film transistor using this method
JP4211967B2 (en) Method for crystallizing silicon using mask
KR100510934B1 (en) Thin-film transistor and method for manufacturing same
JP2004087535A (en) Method for manufacturing crystalline semiconductor material and method for manufacturing semiconductor device
JPH0823105A (en) Manufacture of semiconductor chip for display
JP4637410B2 (en) Semiconductor substrate manufacturing method and semiconductor device
JP2003324188A (en) Method for manufacturing large-area single-crystal silicon substrate
US6686978B2 (en) Method of forming an LCD with predominantly &lt;100&gt; polycrystalline silicon regions
JP2004214615A (en) Method for amorphous silicon film crystallization, mask for amorphous silicon crystallization, and method for manufacturing array substrate
JP2501118B2 (en) Method for manufacturing semiconductor device
US7189665B2 (en) Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device
TWI390734B (en) Method of manufacturing polysilicon thin film and method of manufacturing thin film transistor having the same
JP2005197656A (en) Method for forming polycrystalline silicon film
KR100761346B1 (en) Method of manufacturing a crystalloid silicone
KR100611040B1 (en) Apparutus for thermal treatment using laser
JP2004063478A (en) Thin film transistor and its manufacturing method
KR100761345B1 (en) Method of manufacturing a crystalloid silicone
JP2809152B2 (en) Method for manufacturing thin film transistor
KR100860007B1 (en) Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device
JP2003151904A (en) Crystallizing method of semiconductor thin film, the semiconductor thin film, and thin-film semiconductor device
JPH08139331A (en) Method of manufacturing thin film transistor
JP4147492B2 (en) Crystalline semiconductor material manufacturing method and semiconductor device manufacturing method
JP2007317841A (en) Method of manufacturing crystalline semiconductor film
JP2007042980A (en) Crystalline semiconductor film and manufacturing method thereof
JPH11121756A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12