KR20030004103A - 인-플레인 스위칭 모드 액정 표시 장치 및 그 제조 방법 - Google Patents

인-플레인 스위칭 모드 액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20030004103A
KR20030004103A KR1020020037797A KR20020037797A KR20030004103A KR 20030004103 A KR20030004103 A KR 20030004103A KR 1020020037797 A KR1020020037797 A KR 1020020037797A KR 20020037797 A KR20020037797 A KR 20020037797A KR 20030004103 A KR20030004103 A KR 20030004103A
Authority
KR
South Korea
Prior art keywords
film
electrode
width
vernier
liquid crystal
Prior art date
Application number
KR1020020037797A
Other languages
English (en)
Other versions
KR100474756B1 (ko
Inventor
와타나베마코토
Original Assignee
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽄덴끼 가부시끼가이샤 filed Critical 닛뽄덴끼 가부시끼가이샤
Publication of KR20030004103A publication Critical patent/KR20030004103A/ko
Application granted granted Critical
Publication of KR100474756B1 publication Critical patent/KR100474756B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V21/00—Supporting, suspending, or attaching arrangements for lighting devices; Hand grips
    • F21V21/08—Devices for easy attachment to any desired place, e.g. clip, clamp, magnet
    • F21V21/0832—Hook and loop-type fasteners
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

IPS형 액정 표시 장치는 하지막으로서 전극의 아래에 형성되는 무기 물질로 이루어진 제 1의 막(a), 하지막으로서 전극의 아래에 형성되는 유기 물질로 이루어진 제 2의 막(b), 전극의 폭을 측정하기 위해 제 1의 막 상에 형성된 제 1의 버니어(c), 및 전극의 폭을 측정하기 위해 제 2의 막 상에 형성된 제 2의 버니어(d)를 포함한다.

Description

인-플레인 스위칭 모드 액정 표시 장치 및 그 제조 방법{IN-PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
발명의 배경
발명의 분야
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로, 특히, IPS형 액정 표시 장치 및 그 제조 방법에 관한 것이다.
종래의 기술
액정 표시 장치의 제조 방법은 보통 각조 패턴을 어긋남이 없이 서로 오버랩되는 단계를 포함한다.
예를 들어, TFT 기판 상에 형성되는 게이트 전극, 소스 전극, 및 드레인 전극은 일반적으로 다층 패턴으로 형성된다. 이 다층 패턴에서 게이트 전극이 포함된 하위층 패턴과 소스 전극 및 드레인 전극이 포함된 상위층 패턴이 오버랩될 때의 어긋남은 매우 작다.
공통층에 복수의 패턴을 형성할 때, 서로 인접하는 패턴의 경계에서의 어긋남도 매우 작다.
포토리소그래피 단계에서 형성된 패턴의 실제 치수와 마스크 상의 패턴 치수와의 차이는 임계치(threshold) 이하이다.
액정 표시 장치를 형성한 후에, 상기와 같은 치수차 및 어긋남을 정확히 측정하는 것은 거의 불가능하므로, 치수차 및 어긋남을 간접적으로 측정하기 위해 버니어(vernier)가 사용된다.
예를 들어, 일본 특개평 제 6-75243호는 표시 영역에서의 상기 치수차 및 어긋남을 측정하기 위해 버니터 패턴을 포함하는 액정 표시 장치를 개시하고 있다.
액정 표시 장치는 배향된 액정 분자의 분자축이 기판에 수직으로 회전되어 이미지를 표시하는 제 1형과, 기판에 평행하게 회전되어 이미지를 표시하는 제 2형이 있다. 배향된 액정 분자의 축의 방향을 디렉터라고 한다.
제 1형의 대표적인 예는 TN(twisted nematic) 모드의 액정 표시 장치이고, 제 2형의 대표적인 예를 IPS(in-plane switching) 모드의 액정 표시장치이다.
IPS 모드의 액정 표시 장치는 시청자가 초점을 이동하더라고 액정 분자의 단축(minor axis)이 연장된 방향만 볼 수 있으므로, 시야각에 대한 의존성이 없어서 TN 모드 액정 표시 장치보다 더 넓은 시야각을 제공할 수 있다.
IPS 액정 표시 장치는 현재 TN 모드 액정 표시 장치보다 더 널리 사용되고 있다.
IPS 액정 표시 장치에서는 전극을 구성하는 라인의 폭을 정확히 제어해야 한다. 라인폭이 설계치와 크게 다르면 액정 표시 장치 표시 영역 내의 휘도의 균일성이 저하되거나 또는 전계를 최적치로 할 수 없기 때문에 휘도가 저하된다.
예를 들어, TN 모드 액정 표시 장치에서 전극을 구성하는 라인폭을 ±1.5 내지 2㎛의 정밀도로 형성해야 하지만, IPS 모드 액정 표시 장치에서는 전극을 구성하는 라인폭을 ±0.2 내지 0.3㎛의 정밀도로 형성해야 한다.
액정 표시 장치에서, 전극의 아래에 형성되는 하지막(underlying film)은 무기막 또는 유기막으로 이루어진다. 상술한 바와 같이, IPS 모드 액정 표시 장치에서, 전극을 구성하는 라인폭은 고정밀도로 제어되어야 한다. 유기막은 에칭될 때에 가스를 방출한다. 따라서 유기막 상에 형성된 전극의 에칭 속도는 무기막 상에 형성된 전극의 에칭 속도보다 빠르다. 따라서, 유기막 상에 형성된 전극의 라인폭을 제어하는 것은 무기막 상에 형성된 전극의 라인폭을 제어하는 것보다 어렵다.
본 발명은 이와 같은 문제점을 고려하여 이루어진 것으로서, 본 발명의 목적은 전극의 하지막으로서 무기막 및 유기막을 갖고, 무기막 및 유기막 상에 형성되는 전극의 라인폭을 정확히 제어할 수 있는 IPS 모드 액정 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 하나의 양상에서, 본 발명은 하지막으로서 전극의 아래에 형성되는 무기 물질로 이루어진 제 1의 막(a), 하지막으로서 전극의 아래에 형성되는 유기 물질로 이루어진 제 2의 막(b), 전극의 폭을 측정하기 위해 제 1의 막 상에 형성된 제 1의 버니어(c), 및 전극의 폭을 측정하기 위해 제 2의 막 상에 형성된 제2의 버니어(d)를 포함하는 IPS 모드 액정 표시 장치를 제공한다.
본 발명에 따른 IPS 모드 액정 표시 장치는 제 1의 막 및 제 2의 막 상에 형성된 제 1 및 제 2의 버니어를 포함한다. 그리고, 제 1의 막 상에 형성되는 전극의 라인폭과 제 2의 막 상에 형성되는 전극의 라인폭을 개별적으로 측정할 수 있다. 따라서, 전극의 라인폭을 정확히 제어할 수 있고, 이로 인해, IPS형 액정 표시 장치의 제조 수율이 향상된다.
본 발명의 다른 양상에서, IPS형 액정 표시 장치의 제조 방법은 기판 상에 무기 물질로 이루어지는 제 1의 막을 형성하는 단계(a), 액정 표시 장치 표시 영역의 제 1의 막 상에 유기 물질로 이루어지는 제 2의 막을 형성하는 단계(b), 표시 영역 주위 단자부의 제 1의 막 상에 전극의 라인폭을 측정하기 위한 제 1의 버니어를 형성하는 단계(c), 및 제 2의 막 상에 전극의 라인폭을 측정하기 위한 제 2의 버니어를 형성하는 단계(d)를 포함한다.
본 발명에 따른 IPS 액정 표시 장치의 제조 방법에서, 제 1의 버니어는 표시 영역의 제 1의 막 상에 형성되고, 제 2의 버니어는 단자부의 제 2의 막 상에 형성된다.
그리고, 제 1의 막 상에 형성되는 전극의 라인폭과 제 2의 막 상에 형성되는 전극의 라인폭을 개별적으로 측정할 수 있고, 따라서, 전극의 라인폭을 정확히 제어할 수 있다. 이로 인해, IPS형 액정 표시 장치의 제조 수율이 향상된다.
도 1은 본 발명의 실시예에 따른 IPS형 액정 표시 장치의 단위 픽셀을 도시하는 평면도.
도 2는 도 1의 Ⅱ-Ⅱ선에 의해 취해지는 단면도.
도 3은 도 1의 단위 픽셀을 도시하는 회로도.
도 4는 도 1에 도시된 IPS형 액정 표시 장치의 표시 영역와 단자부 사이의 경계 부근을 도시하는 부분 단면도.
도 5는 도 1에 도시된 IPS형 액정 표시 장치의 표시 영역와 단자부 사이의 위치관계를 도시하는 평면도.
도 6은 도 1에 도시된 IPS형 액정 표시 장치에 사용되는 버니어의 일예를 도시하는 평면도.
♠도면의 주요 부호에 대한 부호의 설명♠
10 : IPS 모드 액정 표시 장치11 : 능동 소자 기판
12 : 대향 기판13 : 액정층
16 및 22 : 투명 도전 기판 17 : 블랙 매트릭스층
18 : 컬러층. 23 : 제 1의 층간 절연막
25 : 제 2의 층간 절연막 25a : 제 1의 막
25b : 제 2의 막26 : 공통 전극
27 : 픽셀 전극 28 : 주사선
35 : 픽셀 보조 전극40 : 표시 영역
41 : 단자부42 : 투명 도전막
43 및 44 : 제 1 및 제 2의 버니어50 : 실(seal)
도 1, 2 및 3은 본 발명의 제 1의 실시예에 따른 IPS 모드 액티브 매트릭스형 액정 표시 장치를 도시한다. 도 1은 제 1의 실시예에 따른 액정 표시 장치(10)의 단위 픽셀의 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 취해지는 단면도이고, 도 3은 도 1에 도시된 단위 픽셀의 회로도이다.
도 2에 도시된 바와 같이, 액정 표시 장치(10)는 능동 소자 기판(11), 대향 기판(12), 및 능동 소자 기판(11) 과 대향 기판(12) 사이에 삽입된 액정층(13)으로 이루어진다.
대향 기판(12)은 투명 절연 기판(16), 투명 절연 기판(16) 상에 차광막으로서 형성된 블랙 매트릭스 층(17), 블랙 매트릭스 층(17)과 부분적으로 오버랩되고 투명 절연 기판(16)의 제 1의 표면상에 형성된 컬러층(18), 블랙 매트릭스 층(17)과 컬러층(18)을 피복하는 투명 오버코트층(19), 투명 오버코트층(19)을 피복하여 형성된 얼라인먼트막(20), 투명 절연 기판(16)의 제 2의 표면상에 형성된 도전층(15), 및 도전층(15) 상에 형성된 편광자를 포함한다.
컬러층(18)은 적색(R), 녹색(G), 및 청색(B)의 염료를 포함하는 수지막으로 이루어진다.
능동 소자 기판(11)은 투명 절연 기판(22), 투명 절연 기판(22) 상에 형성되고 주사선(28; 도 1에 도시) 및 게이트 전극(30c; 도 3에 도시)을 정의하는 제 1의 금속층, 투명 절연 기판(22) 상에 형성된 제 1의 층간 절연막(23), 제 1의 층간 절연막(23) 상에 형성된 섬-형상의 비정질 실리콘, 데이터선(24) 및 박막 트랜지스터(30)의 소스 전극(20b), 드레인 전극(30a)을 형성하는 제 2의 금속층, 제 1의 층간 절연막(23) 상에 형성된 제 1의 막(25a), 제 1의 막(25a) 상에 형성된제 2의 막(25b), 제 2의 막(25b) 상에 투명 전극으로서 형성된 공통 전극(26)과 픽셀 전극(27), 및 투명 절연 기판(22)의 하위면 상에 형성된 편광자(21)를 포함한다.
제 1 및 제 2의 막(25a 및 25b)은 제 2의 층간 절연막(25)을 구성한다. 능동 소자 기판(11)은 제 1의 층간 절연막(23), 데이터선과 함께 제 1의 층간 절연막(23) 상에 형성된 픽셀 보조 전극(35)을 더 포함한다. 데이터선(24) 및 픽셀 보조 전극(35)은 제 2의 금속층으로 이루어진다.
본 명세서에서, 능동 소자 기판(11) 및 대향 기판(12)에 있어서, 액정층(13)에 더 가까운 층을 상층, 액정층(13)으로부터 더 먼 층을 하층이라고 한다.
능동 소자 기판(11)과 대향 기판(12)은 액정층(13)과 접촉하도록 배향막(31 및 20)을 포함한다. 도 1에 도시된 바와 같이, 픽셀 전극(27) 및 공통 전극(26)의 연장 방향으로부터 10 내지 30°정도의 각도로 기울어진 방향으로 액정층(13)이 동차적으로(homogeneously) 배향되도록 배향막(31 및 20)이 연마 처리된다. 그 후, 능동 소자 기판(11)과 대향 기판(12)이 서로 대면하도록 부착된다.
도시되지는 않았으나, 능동 소자 기판(11)과 대향 기판(12) 사이에는 액정층(13)의 두께를 유지하기 위해 스페이서가 삽입되고, 액정 분자가 외부로 누설되지 않도록 액정층(13)의 주위에 실(seal; 50)(도 4에 도시)이 형성된다.
능동 소자 기판(11)의 편광자(21)는 액정 초기 배향 방향에 수직으로 연장된 편광축을 가지며, 배향 기판(12)의 편광자(14)는 액정 초기 배향 방향에 평행하게 연장된 편광축을 갖는다. 평광축은 서로 직교하여 연장된다.
도 1에 도시된 바와 같이, 능동 소자 기판(11)은 데이터 신호가 공급되는 데이터선(24), 기준 전압이 인가되는 공통 전극선(26a 및 26b), 기준 전압이 공급되는 공통 전극(26),이미지가 표시되어야 하는 픽셀에 대응하는 픽셀 전극, 주사 신호가 인가되는 주사선(28), 및 박막 트랜지스터(30)를 포함한다.
박막 트랜지스터(30)는 게이트 전극(30c; 도 3에 도시), 드레인 전극(30a), 소스 전극(30b)을 포함한다. 게이트 전극(30)은 주사선(28)과 데이터선(24) 사이의 교점 부근에 각 픽셀에 대응하여 형성된다. 게이트 전극(30c)은 주사선(28)에 전기적으로 접속되고, 드레인 전극(30a)은 데이터선(24)에 전기적으로 접속되며, 소스 전극(30b)은 픽셀 전극(27)에 전기적으로 접속된다.
공통 전극(26) 및 픽셀 전극(27)은 빗살 형상이고, 공통 전극(26) 및 픽셀 전극(27)에서 빗살은 데이터선(24)과 평행하게 연장된다. 공통 전극(26) 및 픽셀 전극(27)의 빗살은 서로 맞물리도록 배치되고, 서로 간격을 두도록 배치된다.
도 1에 도시된 바와 같이, 투명 전극으로서 형성된 공통 전극(26)은 제 1의 컨택트 홀(39a)을 통해 공통 전극선(26b)에 전기적으로 접속된다.
도 1에 도시된 바와 같이, 공통 전극 배선(26a 및 26b)은 제 1의 금속층으로 이루어지고, 주사선(28)에 평행하게 연장된다. 공통 전극 전압은 공통 전극 배선(26a 및 26b)의 단에 인가된다.
투명 전극으로서 형성된 픽셀 전극(27)은 제 2의 컨택트 홀(39b)을 통하여 제 2의 금속층으로 이루어지고 박막 트랜지스터(30)의 소스 전극(30b)과 일체로 형성된 픽셀 보조 전극(35)에 전기적으로 접속된다.
제 1의 실시예에 따른 IPS 모드 액정 표시 장치(10)에서, 주사선(28)을 통해 공급되는 주사 신호에 의해 선택되고, 또한 데이터선(24)을 통해 공급되는 데이터 신호가 기록된 픽셀에 있어서, 공통 전극(26)과 픽셀 전극(27) 사이에서 투명 절연 기판(16 및 22)에 평행한 전계가 생성된다. 상기 전계에 따라 액정 분자의 배향 방향이 투명 절연 기판(16 및 22)과 평행한 평면 내에서 회전되어 소정의 이미지가 표시된다. 도 1에서 공통 전극(26)과 픽셀 전극(27)에 둘러싸인 직사각형 열을 컬럼이라고 한다.
제 1의 실시예에 따른 IPS 모드 액정 표시 장치(10)에서 공통 전극(26) 및 픽셀 전극(27)은 투명 재료인 ITO(indium tin oxide)로 이루어진다.
제 1의 층간 절연막(23)은 무기 재료로 이루어지는 무기막이다. 제 1의 막(25a)은 무기 재료로 이루어지는 무기막이고, 제 2의 막(25b)은 유기 재료로 이루어지는 유기막이다.
유기막은 무기막보다 유전율이 낮다. 따라서 다층 구조를 갖는 제 2의 층간 절연막(25)은 단층 구조의 무기막에 비해 감소된 유전율을 가질 수 있다. 그 결과, 배선간 기생 용량을 저감시킬 수 있다.
제 2의 층간 절연막(25)이 제 1의 막(25a)과 제 2의 막(25b)으로 이루어지는 다층 구조일 때는, 예를 들어, 제 1의 막(25a)은 질화 실리콘막(SiNx), 제 2의 막(25b)은 감광성 아크릴 수지막 또는 감광성 폴리이미드 수지막으로 구성될 수 있다.
제 2의 층간절연막(25)은 단일 유기층으로 이루어질 수 있다. 이 경우에, 제2의 층간절연막(25)은 예를 들면, 벤조시클로부텐(BCB), 유기 폴리실라잔 또는 실록산으로 이루어질 수 있다.
도 4는 제 1의 실시예에 따른 IPS 모드 액정 표시 장치(10)에서의 표시 영역(40) 및 표시 영역(40) 주위의 단자부(41) 사이의 경계 부근의 부분적인 단면도이고, 도 5는 제 1의 실시예에 따른 IPS 모드 액정 표시 장치(10)에서의 표시 영역(40)와 단자부(41) 사이의 위치관계를 도시하는 평면도이다.
도 4에 도시된 바와 같이, 제 1의 층간 절연막(23), 데이터선(24) 및 제 2의 층간 절연막(25)과 같이 능동소자 기판(11)을 구성하는 층은 표시 영역(40)에만 형성된다. 단자부(41)는 투명 절연 기판(22), 투명 절연 기판(22)상에 형성되고 유기 물질로 이루어지는 제 1의 층간 절연막(23)과, 제 1의 층간 절연막(23)상에 형성되고 ITO로 이루어지는 투명 도전막(42)을 피복한다.
도 5에 도시된 바와 같이, 제 1의 실시예에 따른 IPS 모드 액정 표시 장치(10)는 직사각형의 표시 영역(40)의 4모서리에서, 제 2의 막(25b)상에 형성된 제 1의 버니어(43) 및 직사각형의 단자부(41)의 4모서리에서, 제 1의 층간 절연막(23)상에 형성된 제 2의 버니어(44)를 포함하여 구성된다.
제 1 및 제 2의 버니어(43 및 44)는 중심선(45; 도 6에 도시)이 동일 방향을 향하도록 배치되어 있다. 제 1의 실시예에서, 도 5에 도시된 바와 같이, 제 1 및 제 2의 버니어(43 및 44)는 중심선(45)이 표시 영역(40)의 한 측면과 평행하게 연장되도록 배치된다.
제 1의 버니어(43)는 표시 영역(40)의 제 2의 막(25b)상에 형성되어 있는 공통 전극(26) 및 픽셀 전극(27)의 라인폭을 측정하기 위해 사용되고, 제 2의 버니어(44)는 단자부(41)의 제 1의 층간 절연막(23)상에 형성되어 있는 투명 도전막(42)의 라인폭을 측정하기 위해 사용된다.
제 1 및 제 2의 버니어(43 및 44)는 서로 동일하거나 다른 형상일 수 있다. 제 1의 실시예에 따른 IPS 모드 액정 표시 장치(10)는 서로 동일한 형상의 제 1 및 제 2의 버니어(43 및 44)를 포함하여 설계된다.
도 6은 제 1 및 제 2의 버니어(43 및 44)의 일예를 도시하는 평면도이다.
제 1 및 제 2의 버니어(43 및 44)는 특정한 패턴를 갖는 금속막으로 이루어진다. 예를 들어, 제 1 및 제 2의 버니어(43 및 44)는 ITO막으로 이루어질 수 있다. 도 6에서, 검게 칠한 영역은 금속막이 형성되어 있는 영역이고, 흰 영역은 금속막이 형성되어 있지 않은 영역이다.
제 1 및 제 2의 버니어(43 및 44)는 좌반분(45L)과 우반분(45R)을 갖는다. 중심선(45)은 좌반분(45L)과 우반분(45R) 사이의 경계를 따라 제 1 및 제 2의 버니어(43 및 44)의 길이 방향으로 연장된다.
제 1 및 제 2의 버니어(43 및 44)는 복수의 제 1의 금속 선형 영역(46R), 복수의 제 2의 금속 선형 영역(46L), 복수의 제 1의 슬릿(47R), 및 복수의 제 2의 슬릿(47L)을 포함한다. 복수의 제 1의 금속 선형 영역(46R) 및 복수의 제 1의 슬릿(47R)은 우반분(45R)에 형성되고, 복수의 제 2의 금속 선형 영역(46L) 및 복수의 제 2의 슬릿(47L)은 좌반분(45L)에 형성된다.
복수의 제 1의 금속 선형 영역(46R)은 수평 방향으로 연장되고, 복수의 제 1의 금속 선형 영역(46R)이 서로 동일한 간격을 두도록 수직 방향으로 배치된다.
복수의 제 1의 슬릿(47R)은 수평 방향으로 연장되고, 복수의 제 1의 슬릿(47R)이 복수의 제 1의 금속 선형 영역(46R)에 인접하도록 수직 방향으로 배치된다.
최상단에 위치하는 제 1의 금속 선형 영역(46R)은 측정되어야 하는 공통 전극(26) 또는 픽셀 전극(27)의 폭과 같은 제 1의 폭을 갖고 있고, 최상단에서 멀어지는 제 1의 금속 선형 영역(46R)은 제 1의 폭에 비해 동일량만큼 서서히 폭이 작아진다.
제 1의 금속 선형 영역(46R)은 공통 길이를 갖는다. 이와는 달리, 제 1의 슬릿(47R)은 5개의 제 1의 슬릿마다 길이가 증가되도록 설계된다.
제 2의 금속 선형 영역(46L)은 수평 방향으로 연장되고, 제 2의 금속 선형 영역(46L)이 서로 동일한 간격을 갖도록 수직 방향으로 배치된다.
제 2의 슬릿(47L)은 수평 방향으로 연장되고, 제 2의 슬릿(47L)이 제 2의 금속 선형 영역(46L)과 인접하도록 수직 방향으로 배치된다.
최상단에 위치한 제 2의 금속 선형 영역(46L)은 측정되어야하는 공통 전극(26) 또는 픽셀 전극(27)의 폭과 동일한 제 1의 폭을 갖도록 설계되고, 최상단에서 멀어지는 제 2의 금속 선형 영역(46L)은 제 1의 폭에 대해 동일량만큼 폭이 증가한다.
제 2의 슬릿(47L)은 제 1의 폭과 동일한 폭을 갖도록 설계된다.
제 2의 금속 선형 영역(46L)은 공통 길이를 갖는다. 이와는 달리 제 2의 슬릿(47L)은 5개의 제 1의 슬릿마다 길이가 증가되도록 설계된다.
도 6에서 0 내지 -3 및 0 내지 +3의 눈금은 제 1의 금속 선형 영역(46R) 및 제 2의 금속 선형 영역(46L)의 선 폭을 나타내는 수치이다."0"은 제 1의 금속 선형 영역(46R) 및 제 2의 금속 선형 영역(46L)의 라인폭이 마스크상의 라인폭과 동일하다는 것을 나타낸다. 예를 들어, "-3"은 거기에 위치하는 제 1의 금속 선형 영역(46R)의 라인폭이 마스크의 라인폭보다 3㎛ 두꺼운 것을 나타내고, "+3"은 제 2의 금속 선형 영역(46L)의 라인폭이 마스크의 라인폭보다 3㎛ 가는 것을 나타낸다.
제 1의 버니어(43)를 사용하여 공통 전극(26) 또는 픽셀 전극(27)의 라인폭을 측정하는 경우에, 공통 전극(26) 또는 픽셀 전극(27)의 라인폭과 동일한 라인폭을 갖는 제 1의 금속 선형 영역(46R)은 복수의 제 1의 금속 선형 영역(46R) 중에서 가장 먼저 발견된다. 이와 같이 발견된 제 1의 금속 선형 영역(46R)의 수직 방향에서의 위치에 따라, 공통 전극(26) 또는 픽셀 전극(27)의 실제 라인폭과 설계 라인폭 또는 공통 전극(26) 또는 픽셀 전극(27)의 마스크의 라인폭 사이의 갭이 측정될 수 있다.
제 2의 버니어(44)를 사용하여 투명 도전막(42)의 라인폭을 측정하는 경우에는, 복수의 제 2의 금속 선형 영역(46L) 중에서 투명 도전막(42)의 라인폭과 동일한 라인폭을 갖는 제 2의 금속 선형 영역(46L)을 찾는다. 이와 같이 발견된 제 2의 금속 선형 영역(46L)의 수직 방향에서의 위치에 따라, 투명 도전막(42)의 실제 라인폭과 설계 라인폭 또는 투명 도전막(42)의 마스크의 라인폭 사이의 갭이 측정될수 있다.
제 1의 실시예에 따른 IPS 모드 액정 표시 장치(10)의 제조 방법은 이하의 점을 제외하고는, 종래의 IPS형 액정 표시 장치의 제조 방법과 동일하다.
우선, 투명 절연 기판(22)상에 제 1의 층간 절연막(23)을 형성한 후, 도 4에 도시된 바와 같이, 표시 영역(40) 내에만, 데이터선(24), 픽셀 보조 전극(35), 제 1의 막(25a) 및 제 2의 막(25b)를 제 1의 층간 절연막(23) 상에 형성한다.
그리고, 표시 영역(40)의 제 2의 막(25b)상에 제 1의 버니어(43)를 형성하고, 단자부(41)의 제 1의 층간 절연막(23)상에 제 2의 버니어(44)를 형성한다. 제 1 및 제 2의 버니어(43 및 44)는 각각 개별적으로 형성할 수도 있고, 또는, 동일한 과정에서 형성할 수도 있다.
제 1 및 제 2의 버니어(43 및 44)를 형성한 후, 표시 영역(40)의 제 2의 막(25b) 상에 공통 전극(26) 및 픽셀 전극(27)을 형성하고, 공통 전극(26) 및 픽셀 전극(27)을 피복하며 배향막(31)이 형성된다.
단자부(41)에서는 제 1의 층간 절연막(23)상에 투명 도전막(42)이 형성된다.
그리고, 액정층(13)을 사이에 두고, 능동 소자 기판(11)과 대향 기판(12)이 부착된다.
따라서, 제 1의 실시예에 따른 IPS 모드 액정 표시 장치(10)가 완성된다.
제 1의 실시예에 따른 IPS 모드 액정 표시 장치(10)에서, 표시 영역(40)의 제 2의 막(25b)상에 제 1의 버니어(43)가 형성되고, 단자부(41)의 제 1의 층간 절연막(23)상에 제 2의 버니어(44)가 형성된다. 제 1 및 제 2의 버니어(43 및 44)를 사용하여, 제 2의 막(25b)상에 형성되는 공통 전극(26) 및 픽셀 전극(27)의 라인폭과, 제 1의 층간 절연막(23)상에 형성되는 투명 도전막(42)의 라인폭을 정확히 측정할 수 있다. 따라서, 제 1의 실시예에 따른 IPS 모드 액정 표시 장치(10)는 각 전극 및 막의 라인폭을 제어할 수 있고, IPS 모드 액정 표시 장치(10)의 제조 수율을 향상시킬 수 있다.

Claims (9)

  1. 하지막(underlying film)으로서 전극의 아래에 형성되는 무기 물질로 이루어진 제 1의 막(a);
    하지막으로서 전극의 아래에 형성되는 유기 물질로 이루어진 제 2의 막(b);
    상기 전극의 폭을 측정하기 위해 상기 제 1의 막 상에 형성된 제 1의 버니어(c); 및
    상기 전극의 폭을 측정하기 위해 상기 제 2의 막 상에 형성된 제 2의 버니어(d)를 포함하는 것을 특징으로 하는 IPS형 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 제 1의 막은 하지막으로서 표시 영역에서 상기 전극 아래에 형성되고, 상기 제 2의 막은 상기 표시 영역 주위에 연장하는 단자부에서 상기 전극 아래에 형성되는 것을 특징으로 하는 IPS형 액정 표시 장치.
  3. 제 1 또는 2항에 있어서,
    상기 제 1의 버니어는 상기 제 2의 버니어의 중심선이 연장되는 방향과 동일한 방향으로 연장되는 중심선을 갖는 것을 특징으로 하는 IPS형 액정 표시 장치.
  4. 제 1 또는 2항에 있어서,
    상기 제 1 및 제 2의 버니어는,
    제 1의 방향으로 연장되고, 서로 동일한 간격을 갖도록 상기 제 1의 방향에 수직인 제 2의 방향으로 배치되는 복수의 제 1의 금속 선형 영역(c1);
    상기 제 1의 방향으로 연장되고, 서로 동일한 간격을 갖도록 상기 제 2의 방향으로 배치되는 복수의 제 2의 금속 선형 영역(c2);
    상기 제 1의 방향으로 연장되고, 상기 제 1의 금속 선형 영역에 연속하도록 상기 제 2의 방향으로 배치되는 복수의 제 1의 슬릿(c3); 및
    상기 제 1의 방향으로 연장되고, 상기 제 2의 금속 선형 영역에 연속하도록 상기 제 2의 방향으로 배치되는 복수의 제 2의 슬릿(c4)을 포함하는 금속막으로 이루어지고,
    말단에 위치하는 제 1의 금속 선형 영역은 측정되어야 하는 상기 전극의 폭과 동일한 제 1의 폭을 갖고, 상기 말단으로부터 멀어지는 제 1의 금속 선형 영역은 상기 제 1의 폭에 대해 동일량만큼 서서히 폭이 작아지고,
    상기 말단에 위치하는 제 2의 금속 선형 영역은 상기 제 1의 폭을 갖고, 상기 말단으로부터 멀어지는 제 2의 금속 선형 영역은 상기 제 1의 폭에 대해 동일량만큼 서서히 폭이 커지며,
    상기 제 1 및 제 2의 슬릿은 상기 제 1의 폭을 갖는 것을 특징으로 하는 IPS형 액정 표시 장치.
  5. 제 4항에 있어서,
    상기 금속막은 ITO(indium tin oxide)로 이루어지는 것을 특징으로 하는 IPS형 액정 표시 장치.
  6. 제 1항 또는 2항에 있어서,
    상기 전극은 ITO(indium tin oxide)로 이루어지는 것을 특징으로 하는 IPS형 액정 표시 장치.
  7. 기판 상에 무기 물질로 이루어지는 제 1의 막을 형성하는 단계(a);
    상기 액정 표시 장치의 표시 영역에서 상기 제 1의 막상에 무기 물질로 이루어지는 제 2의 막을 형성하는 단계(b);
    상기 표시 영역 주위로 연장되는 단자부에서 상기 제 1의 막상에 전극의 폭을 측정하기 위한 제 1의 버니어를 제조하는 단계(c);
    상기 전극의 폭을 측정하기 위해 상기 제 2의 막 상에 제 2의 버니어를 제조하는 단계(d); 및
    상기 제 1 및 제 2의 막 상에 상기 전극을 형성하는 단계(e)를 포함하는 것을 특징으로 하는 IPS형 액정 표시 장치의 제조 방법.
  8. 제 7항에 있어서,
    상기 단계(c) 및 (d)는 동시에 수행되는 것을 특징으로 하는 IPS형 액정 표시 장치의 제조 방법.
  9. 제 7 또는 8항에 있어서,
    상기 제 2의 버니어는 상기 단계(d)에서 상기 제 1의 버니어의 중심선이 연장하는 방향과 동일한 방향으로 연장되는 중심선을 갖도록 제조되는 것을 특징으로 하는 IPS형 액정 표시 장치의 제조 방법.
KR10-2002-0037797A 2001-07-02 2002-07-02 인-플레인 스위칭 모드 액정 표시 장치 및 그 제조 방법 KR100474756B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00201230 2001-07-02
JP2001201230A JP2003015157A (ja) 2001-07-02 2001-07-02 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20030004103A true KR20030004103A (ko) 2003-01-14
KR100474756B1 KR100474756B1 (ko) 2005-03-10

Family

ID=19038232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0037797A KR100474756B1 (ko) 2001-07-02 2002-07-02 인-플레인 스위칭 모드 액정 표시 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6762814B2 (ko)
JP (1) JP2003015157A (ko)
KR (1) KR100474756B1 (ko)
CN (1) CN1223889C (ko)
TW (1) TW562981B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920923B1 (ko) * 2002-12-31 2009-10-12 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100984345B1 (ko) * 2003-05-30 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
TW200426484A (en) * 2003-05-30 2004-12-01 Innolux Display Corp An active matrix liquid crystal display
KR101044529B1 (ko) * 2003-09-15 2011-06-27 엘지디스플레이 주식회사 수평전계방식 액정표시소자 및 그 제조방법
JP4564795B2 (ja) * 2003-09-30 2010-10-20 株式会社日立製作所 液晶表示装置
CN101233554B (zh) * 2005-09-15 2010-08-18 夏普株式会社 显示板
US8446350B2 (en) * 2008-03-25 2013-05-21 Nikon Corporation Liquid crystal panel, liquid crystal panel device, display device, and projector
KR101298547B1 (ko) * 2008-08-07 2013-08-22 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
CN102645808A (zh) * 2012-04-20 2012-08-22 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4929060A (en) * 1987-05-06 1990-05-29 Casio Computer Co., Ltd. Color liquid crystal display device
JPH0675243A (ja) 1992-05-28 1994-03-18 Nec Corp 液晶表示装置
JP2710305B2 (ja) 1994-10-05 1998-02-10 ローム株式会社 液晶表示素子の製造方法
JP3174497B2 (ja) 1996-03-19 2001-06-11 シャープ株式会社 液晶表示装置
KR100502797B1 (ko) * 1997-12-01 2005-10-19 삼성전자주식회사 액정 표시 장치 및 그의 제조 방법
KR100326202B1 (ko) * 1999-08-19 2002-02-27 구본준, 론 위라하디락사 액정 표시소자와 그의 에칭 포인트 검출방법

Also Published As

Publication number Publication date
CN1223889C (zh) 2005-10-19
KR100474756B1 (ko) 2005-03-10
US6762814B2 (en) 2004-07-13
TW562981B (en) 2003-11-21
CN1395139A (zh) 2003-02-05
JP2003015157A (ja) 2003-01-15
US20030002000A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
US8711311B2 (en) Fringe field switching mode liquid crystal display panel
KR100790642B1 (ko) 능동 매트릭스형 액정 디스플레이 장치
KR101026810B1 (ko) 다중 도메인 액정 표시 장치
US7995017B2 (en) Liquid crystal display and thin film transistor array panel therefor
JP5404281B2 (ja) 液晶表示パネル
KR20100025367A (ko) 표시기판, 이를 갖는 액정표시패널 및 이 액정표시패널의 제조 방법
US7460192B2 (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
KR20050001707A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101146449B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR20100007081A (ko) 표시 기판 및 이를 갖는 표시 패널
KR20050014414A (ko) 다중 도메인 액정 표시 장치
US9971207B2 (en) Liquid crystal display device
KR100569718B1 (ko) 다중 도메인 액정 표시 장치
KR20090121490A (ko) 표시 기판 및 이를 갖는 표시 패널
US8264630B2 (en) Active matrix substrate and liquid crystal display device
KR100474756B1 (ko) 인-플레인 스위칭 모드 액정 표시 장치 및 그 제조 방법
KR100669377B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100324913B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
KR19980077802A (ko) 액정표시장치 및 그 제조방법
US20050134540A1 (en) Liquid crystal display and panel therefor
CN114299894B (zh) 阵列基板及液晶显示面板
JP2010211136A (ja) 液晶表示装置
US7948597B2 (en) Liquid crystal display panel for liquid crystal display
KR101071254B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치
EP4246505A1 (en) Array substrate and liquid crystal display panel

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200130

Year of fee payment: 16