KR20030002530A - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR20030002530A
KR20030002530A KR1020010038179A KR20010038179A KR20030002530A KR 20030002530 A KR20030002530 A KR 20030002530A KR 1020010038179 A KR1020010038179 A KR 1020010038179A KR 20010038179 A KR20010038179 A KR 20010038179A KR 20030002530 A KR20030002530 A KR 20030002530A
Authority
KR
South Korea
Prior art keywords
forming
metal wiring
layer
sccm
film
Prior art date
Application number
KR1020010038179A
Other languages
English (en)
Inventor
신강섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038179A priority Critical patent/KR20030002530A/ko
Publication of KR20030002530A publication Critical patent/KR20030002530A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 하부 금속 배선 측벽에 질화막을 형성하므로, 상기 하부 금속 배선 상의 비아홀 형성 공정 시 미스얼라인(Misalign)이 발생해도 상기 질화막의 마스킹(Masking)에 의해 종래의 비아홀 형성 공정 시 발생되는 하부의 금속 배선 측면의 층간 절연막이 식각되는 현상과 후속 공정인 텅스텐(W) 플러그(Plug) 형성 공정 시 발생되는 보이드(Void)를 방지하여 비아 저항의 증가를 방지하므로 소자의 특성을 향상시키는 특징이 있다.

Description

금속 배선 형성 방법{Method for forming a metal line}
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 하부 금속 배선 측벽에 질화막을 형성하여 소자의 특성을 향상시키는 금속 배선 형성 방법에 관한 것이다.
반도체 소자는 매년 집적도의 증가 추세를 보이고 있으며, 이러한 집적도의 증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약을 맞게 된다.
도 1a와 도 1b는 종래 기술에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이고, 도 2는 종래의 텅스텐 플러그에 발생된 보이드를 나타낸 사진도이다.
종래의 금속 배선 형성 방법은 도 1a에서와 같이, 금속 배선(13)이 구비된 반도체 기판(11) 상에 층간 절연막(15)을 형성하고 평탄화 한다.
도 1b에서와 같이, 상기 층간 절연막(15) 상에 감광막(도시하지 않음)을 도포하고, 상기 감광막을 비아 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 층간 절연막(15)을 선택 식각하여 비아홀을 형성하고, 상기 감광막을 제거한다.
이때, 상기 비아홀 형성 공정에 있어서 미스얼라인(Misalign) 발생 시, 상기 금속 배선(13) 측면의 층간 절연막(15)이 식각되는 현상이 발생된다.
이어, 상기 비아홀을 포함한 전면에 텅스텐층을 형성하고, 상기 층간 절연막(15)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 텅스텐(W)층을 연마하여 상기 비아홀을 매립하는 텅스텐 플러그(Plug)(17)를 형성한다.
이때, 도 2에서와 같이, 상기 금속 배선(13) 측면의 층간 절연막(15)이 식각된 상태에서 상기 텅스텐 플러그(17) 형성 공정 시 보이드(Void)(B)가 발생된다.
종래의 금속 배선 형성 방법은 미스얼라인 또는 설계 상의 마진 부족으로 비아홀 형성 공정 시 하부의 금속 배선 측면의 층간 절연막이 식각되는 현상이 발생되고, 상기 하부의 금속 배선 측면의 층간 절연막이 식각된 상태에서 후속 공정인텅스텐 플러그 형성 공정 시 보이드가 발생되어 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 하부 금속 배선 측벽에 질화막을 형성하므로, 상기 하부 금속 배선 상의 비아홀 형성 공정 시 미스얼라인이 발생해도 상기 질화막의 마스킹(Masking)에 의해 종래의 비아홀 형성 공정 시 발생되는 하부의 금속 배선 측면의 층간 절연막이 식각되는 현상과 후속 공정인 텅스텐 플러그 형성 공정 시 발생되는 보이드를 방지하는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a와 도 1b는 종래 기술에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.
도 2는 종래의 텅스텐 플러그에 발생된 보이드를 나타낸 사진도.
도 3a 내지 도 3d는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31 반도체 기판 13, 33 금속 배선
15, 39 층간 절연막 17, 41 텅스텐 플러그
35 질화막 37 제 1 산화막
본 발명의 금속 배선 형성 방법은 금속 배선이 구비된 반도체 기판 상에 질화막과 산화막을 순차적으로 형성하는 단계, 상기 금속 배선을 식각 방지막으로 상기 산화막과 질화막을 전면 식각하는 단계, 상기 금속 배선을 포함한 전면에 층간 산화막을 형성하는 단계, 비아 콘택 마스크로 상기 층간 산화막을 선택 식각하여 비아홀을 형성하는 단계 및 상기 비아홀을 매립하는 플러그를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 금속 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 금속 배선 형성 방법은 도 3a에서와 같이, 금속 배선(33)이 구비된 반도체 기판(31) 상에 700 ∼ 1000℃ 두께의 질화막(35)을 형성한다.
도 3b에서와 같이, 상기 질화막(35) 상에 제 1 산화막(37)을 형성하고, 상기 질화막(35)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 상기 제 1 산화막(37)을 평탄화 식각한다.
도 3c에서와 같이, 상기 금속 배선(33)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 상기 제 1 산화막(37)과 질화막(35)을 평탄화 식각한다.
이때, 상기 제 1 산화막(37)과 질화막(35)의 평탄화 식각 공정을 40 ∼ 60mT의 압력, 900 ∼ 1100W의 탑 파워(Top power), 100 ∼ 300W의 바이어스(Bias) 파워 및 10 ∼ 20sccm의 CHF3와 O2그리고 300 ∼ 400sccm의 Ar 분위기 하에 상기 제 1 산화막(37)과 질화막(35)의 1 : 1 식각 선택비로 50 ∼ 70초간 진행한다.
도 3d에서와 같이, 상기 금속 배선(33)을 포함한 전면에 층간 절연막(39)과 감광막(도시하지 않음)을 순차적으로 형성한다.
그리고, 상기 감광막을 비아 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 1 감광막(35)을 마스크로 상기 층간 절연막(39)을 선택 식각하여 비아홀을 형성하고, 상기 감광막을 제거한다.
이때, 상기 비아홀 형성 공정에 있어서 미스얼라인 발생 시, 상기질화막(35)의 마스킹으로 상기 금속 배선(33) 측면의 층간 절연막(39)이 식각되는 현상이 방지된다.
여기서, 상기 층간 절연막(39)의 선택 식각 공정을 20 ∼ 40mT의 압력, 2100 ∼ 2300W의 탑 파워, 1500 ∼ 1700W의 바이어스 파워 및 16 ∼ 20sccm의 CHF3와 8 ∼ 12sccm의 O2그리고 400 ∼ 440sccm의 Ar 분위기 하에 50 ∼ 70초간 진행한다.
이어, 상기 비아홀을 포함한 전면에 텅스텐층을 형성하고, 상기 층간 절연막(39)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 텅스텐층을 연마하여 상기 비아홀을 매립하는 텅스텐 플러그(41)를 형성한다.
본 발명의 금속 배선 형성 방법은 하부 금속 배선 측벽에 질화막을 형성하므로, 상기 하부 금속 배선 상의 비아홀 형성 공정 시 미스얼라인이 발생해도 상기 질화막 마스팅에 의해 종래의 비아홀 형성 공정 시 발생되는 하부의 금속 배선 측면의 층간 절연막이 식각되는 현상과 후속 공정인 텅스텐 플러그 형성 공정 시 발생되는 보이드를 방지하여 비아 저항의 증가를 방지하므로 소자의 특성을 향상시키는 효과가 있다.

Claims (4)

  1. 금속 배선이 구비된 반도체 기판 상에 질화막과 산화막을 순차적으로 형성하는 단계;
    상기 금속 배선을 식각 방지막으로 상기 산화막과 질화막을 전면 식각하는 단계;
    상기 금속 배선을 포함한 전면에 층간 산화막을 형성하는 단계;
    비아 콘택 마스크로 상기 층간 산화막을 선택 식각하여 비아홀을 형성하는 단계;
    상기 비아홀을 매립하는 플러그를 형성하는 단계를 포함하는 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 질화막을 700 ∼ 1000℃의 두께로 형성함을 특징으로 하는 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 산화막과 질화막의 전면 식각 공정을 40 ∼ 60mT의 압력, 900 ∼ 1100W의 탑 파워, 100 ∼ 300W의 바이어스 파워 및 10 ∼ 20sccm의 CHF3와 O2그리고 300∼ 400sccm의 Ar 분위기 하에 상기 산화막과 질화막의 1 : 1 식각 선택비로 50 ∼ 70초간 진행함을 특징으로 하는 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 층간 산화막의 선택 식각 공정을 20 ∼ 40mT의 압력, 2100 ∼ 2300W의 탑 파워, 1500 ∼ 1700W의 바이어스 파워 및 16 ∼ 20sccm의 CHF3와 8 ∼ 12sccm의 O2그리고 400 ∼ 440sccm의 Ar 분위기 하에 50 ∼ 70초간 진행함을 특징으로 하는 금속 배선 형성 방법.
KR1020010038179A 2001-06-29 2001-06-29 금속 배선 형성 방법 KR20030002530A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038179A KR20030002530A (ko) 2001-06-29 2001-06-29 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038179A KR20030002530A (ko) 2001-06-29 2001-06-29 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20030002530A true KR20030002530A (ko) 2003-01-09

Family

ID=27712248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038179A KR20030002530A (ko) 2001-06-29 2001-06-29 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20030002530A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037316A (ko) * 2014-09-26 2016-04-06 (주)엘지하우시스 통기성 필름 및 그의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330417A (ja) * 1995-05-29 1996-12-13 Sony Corp 半導体装置の製造方法
JPH11238795A (ja) * 1998-02-20 1999-08-31 Nkk Corp ビアコンタクトホールの形成方法
US6162722A (en) * 1999-05-17 2000-12-19 United Microelectronics Corp. Unlanded via process
JP2001028392A (ja) * 1999-07-14 2001-01-30 Nec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330417A (ja) * 1995-05-29 1996-12-13 Sony Corp 半導体装置の製造方法
JPH11238795A (ja) * 1998-02-20 1999-08-31 Nkk Corp ビアコンタクトホールの形成方法
US6162722A (en) * 1999-05-17 2000-12-19 United Microelectronics Corp. Unlanded via process
JP2001028392A (ja) * 1999-07-14 2001-01-30 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037316A (ko) * 2014-09-26 2016-04-06 (주)엘지하우시스 통기성 필름 및 그의 제조방법

Similar Documents

Publication Publication Date Title
JP2003133415A (ja) 半導体素子の導電配線形成方法
EP1429382A2 (en) Via formation for damascene metal conductors in an integrated circuit
US7772112B2 (en) Method of manufacturing a semiconductor device
KR20000026588A (ko) 콘택홀을 갖는 반도체 장치 및 그 제조방법
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
KR100539444B1 (ko) 반도체 소자의 금속배선 형성방법
KR100619394B1 (ko) 반도체 소자의 디싱 방지 방법
KR20030002530A (ko) 금속 배선 형성 방법
KR100578223B1 (ko) 반도체소자의 듀얼대머신 형성방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100691940B1 (ko) 반도체소자의 배선 및 그 형성방법
KR20030002523A (ko) 금속 배선 형성 방법
KR100307561B1 (ko) 반도체소자의 금속배선 형성방법_
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100390996B1 (ko) 금속 배선 형성 방법
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
KR100421280B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100356482B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20020054683A (ko) 반도체 소자의 제조 방법
KR100304967B1 (ko) 반도체소자의 배선 및 그의 형성방법
JP2001284353A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application