KR200245069Y1 - Checking Circuit for Serial communication line - Google Patents
Checking Circuit for Serial communication line Download PDFInfo
- Publication number
- KR200245069Y1 KR200245069Y1 KR2019990012215U KR19990012215U KR200245069Y1 KR 200245069 Y1 KR200245069 Y1 KR 200245069Y1 KR 2019990012215 U KR2019990012215 U KR 2019990012215U KR 19990012215 U KR19990012215 U KR 19990012215U KR 200245069 Y1 KR200245069 Y1 KR 200245069Y1
- Authority
- KR
- South Korea
- Prior art keywords
- serial communication
- opening
- closing
- signal
- input
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
Abstract
본 고안은 직렬통신선로 연결점검회로에 관한 것으로, 더욱 상세하게는 직렬통신으로 연결된 선로의 접속상태를 점검할 수 있는 직렬통신선로 연결점검회로에 관한 것이다.The present invention relates to a serial communication line connection check circuit, and more particularly to a serial communication line connection check circuit that can check the connection state of the line connected by the serial communication.
본 고안의 직렬통신선로 연결점검회로는, 데이터의 송신을 위한 송신수단과; 데이터의 수신을 위한 수신수단과; 상기 송신수단 및 수신수단의 데이터 송수신 동작을 제어하는 제어수단과; 상기 송신수단과 제어수단 사이에 연결된 전송로를 개폐하는 제 1 개폐수단과; 상기 수신수단과 송신수단 사이에 연결되고, 상기 수신수단으로부터 수신된 데이터를 상기 송신수단으로 재전송하는 제 2 전송로와; 상기 제 2 전송로를 개폐하는 제 2 개폐수단과; 전송로 점검신호에 의해서 상기 제 1,2 개폐수단의 동작을 제어하는 개폐제어수단을 포함하여 구성된다.The serial communication line connection check circuit of the present invention comprises: transmitting means for transmitting data; Receiving means for receiving data; Control means for controlling data transmission / reception operations of the transmission means and the reception means; First opening and closing means for opening and closing a transmission path connected between the transmitting means and the control means; A second transmission path connected between the receiving means and the transmitting means and retransmitting data received from the receiving means to the transmitting means; Second opening and closing means for opening and closing the second transmission path; And opening and closing control means for controlling the operation of the first and second opening and closing means by a transmission line check signal.
Description
본 고안은 직렬통신선로 연결점검회로에 관한 것으로, 더욱 상세하게는 직렬통신으로 연결된 선로의 접속상태를 점검할 수 있는 직렬통신선로 연결점검회로에 관한 것이다.The present invention relates to a serial communication line connection check circuit, and more particularly to a serial communication line connection check circuit that can check the connection state of the line connected by the serial communication.
종래의 직렬통신시스템은 도 1에 도시하고 있는 바와 같이, 제 1 장치(100)와 제 2 장치(200) 사이에 직렬 통신으로 연결되고 있다. 즉, 통신전용 칩과 송신용 드라이버와 수신용 리시버가 직접 연결되어 있다.The conventional serial communication system is connected in series communication between the first device 100 and the second device 200, as shown in FIG. That is, the communication chip, the transmitting driver and the receiving receiver are directly connected.
즉, 제 1 장치(100) 내 직렬통신컨트롤러(Serial Communication Controller) (110)가 RS-422 드라이버(120)와 RS-422 리시버(130)에 연결되며, 상기 RS-422 드라이버(120)는 상기 직렬통신컨트롤러(110)에서 전송되는 데이터를 제 1 장치(100) 외부로 송신한다. 그리고 상기 RS-422 리시버(130)는 외부에서 제 1 장치(100) 내로 유입되는 데이터를 수신하고, 수신된 데이터를 상기 직렬통신컨트롤러(110)에 인가한다.That is, the serial communication controller 110 in the first device 100 is connected to the RS-422 driver 120 and the RS-422 receiver 130, and the RS-422 driver 120 is connected to the RS-422 driver 120. The data transmitted from the serial communication controller 110 is transmitted to the outside of the first device 100. The RS-422 receiver 130 receives data flowing into the first device 100 from the outside and applies the received data to the serial communication controller 110.
마찬가지로, 제 2 장치(200) 내 직렬통신컨트롤러(Serial Communication Controller)(210)는 RS-422 드라이버(220)와 RS-422 리시버(230)와 연결된다. 상기 RS-422 드라이버(220)는 상기 직렬통신컨트롤러(210)로부터 출력되는 데이터를 제 2 장치(200) 외부로 송신한다. 그리고 상기 RS-422 리시버(230)는 외부에서 제 2 장치(200) 내로 유입되는 데이터를 수신하고, 수신된 데이터를 상기 직렬통신컨트롤러(210)에 인가한다.Similarly, the serial communication controller 210 in the second device 200 is connected to the RS-422 driver 220 and the RS-422 receiver 230. The RS-422 driver 220 transmits data output from the serial communication controller 210 to the outside of the second device 200. The RS-422 receiver 230 receives data flowing into the second device 200 from the outside and applies the received data to the serial communication controller 210.
즉, 상기 제 1 장치(100)로부터 출력되는 데이터는 상기 RS-422 드라이버(120)를 통해서 제 2 장치(200)의 RS-422 리시버(220)에서 수신되고, 상기 제 2장치 (200)로부터 출력되는 데이터는 상기 RS-422 드라이버(230)를 통해서 제 1 장치(100)의 RS-422 리시버(130)에 수신된다.That is, data output from the first device 100 is received by the RS-422 receiver 220 of the second device 200 through the RS-422 driver 120, and from the second device 200. The output data is received by the RS-422 receiver 130 of the first device 100 through the RS-422 driver 230.
따라서 상기 제 1 장치(100)의 RS-422 드라이버(120)는 제 2 장치(200)의RS-422 리시버(230)와 직렬 연결되고, 상기 제 2 장치(200)의 RS-422 드라이버(220)는 제 1 장치(100)의 RS-422 리시버(130)와 직렬 연결되고 있다. 특히, 종래의 직렬통신시스템에서는 상기 RS-422 드라이버와 RS-422 리시버가 직접 연결되어 있다.Therefore, the RS-422 driver 120 of the first device 100 is connected in series with the RS-422 receiver 230 of the second device 200 and the RS-422 driver 220 of the second device 200. ) Is connected in series with the RS-422 receiver 130 of the first device 100. In particular, in the conventional serial communication system, the RS-422 driver and the RS-422 receiver are directly connected.
그렇기 때문에 종래의 직렬통신시스템에서는 데이터를 주고 받는 작업을 통해서 직렬 통신 상에 케이블이 연결되어 있음을 잠정 판단할 뿐이었다.For this reason, the conventional serial communication system only tentatively determines that the cable is connected to the serial communication through the operation of sending and receiving data.
즉, 종래의 직렬통신시스템에서는 제 1 장치(100)와 제 2 장치(200) 사이에 통신전용 소자인 드라이버/리시버가 직접 연결되어 있어서, 케이블의 접속 상태를 점검하기가 어려운 문제점이 있었다.That is, in the conventional serial communication system, a driver / receiver, which is a communication-only element, is directly connected between the first device 100 and the second device 200, so that it is difficult to check the connection state of the cable.
즉, 종래의 직렬통신시스템에서는 장치와 장치 간의 통신전용 소자인 드라이버와 리시버가 직접 연결되어 있었고, 상기 드라이버와 리시버 사이 연결된 케이블의 상태를 점검할 수 있는 장치가 구비되지 않았다.That is, in the conventional serial communication system, a driver and a receiver, which are devices dedicated to communication between the device and the device, are directly connected, and a device for checking a state of a cable connected between the driver and the receiver is not provided.
따라서 본 고안의 목적은 직렬 통신 상에서 케이블의 연결상태를 점검할 수 있는 직렬통신선로 연결점검장치를 제공함에 있다.Therefore, an object of the present invention is to provide a serial communication line connection check device that can check the connection state of the cable in the serial communication.
도 1은 종래 기술에 따른 직렬통신시스템 회로도,1 is a circuit diagram of a serial communication system according to the prior art;
도 2는 본 고안에 따른 직렬통신선로 연결점검회로도.Figure 2 is a serial communication line connection check circuit diagram according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100,200,300,400 : 통신장치 110,210,310,410 : 직렬통신컨트롤러100,200,300,400: Communication device 110,210,310,410: Serial communication controller
120,220,320,420 : RS-422 드라이버 130,230,330,430 : RS-422 리시버120,220,320,420: RS-422 driver 130,230,330,430: RS-422 receiver
313,315,323,325,413,415,423,425 : 3상태 버퍼313,315,323,325,413,415,423,425: tri-state buffer
333,433 : 오아게이트 335,435 : LS7405 인버터333,433: Oagate 335,435: LS7405 Inverter
상기 목적을 달성하기 위한 본 고안에 따른 직렬통신선로 연결점검장치는, 데이터의 송신을 위한 송신수단과; 데이터의 수신을 위한 수신수단과; 상기 송신수단 및 수신수단의 데이터 송수신 동작을 제어하는 제어수단과; 상기 송신수단과 제어수단 사이에 연결된 전송로를 개폐하는 제 1 개폐수단과; 상기 수신수단과 송신수단 사이에 연결되고, 상기 수신수단으로부터 수신된 데이터를 상기 송신수단으로 재전송하는 제 2 전송로와; 상기 제 2 전송로를 개폐하는 제 2 개폐수단과; 전송로 점검신호에 의해서 상기 제 1,2 개폐수단의 동작을 제어하는 개폐제어수단을 포함하여 구성된다.Serial communication line connection check apparatus according to the present invention for achieving the above object, the transmission means for transmitting data; Receiving means for receiving data; Control means for controlling data transmission / reception operations of the transmission means and the reception means; First opening and closing means for opening and closing a transmission path connected between the transmitting means and the control means; A second transmission path connected between the receiving means and the transmitting means and retransmitting data received from the receiving means to the transmitting means; Second opening and closing means for opening and closing the second transmission path; And opening and closing control means for controlling the operation of the first and second opening and closing means by a transmission line check signal.
이하 첨부한 도면을 참조해서 본 고안에 따른 직렬통신선로 연결점검장치에 대해서 상세하게 설명한다.Hereinafter, a serial communication line connection checking apparatus according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 고안에 따른 직렬통신선로 연결점검장치의 구성도이다.2 is a block diagram of a serial communication line connection check apparatus according to the present invention.
도 2에 도시하고 있는 바와 같이, 본 고안의 직렬통신선로 연결점검장치는, 제 1 장치(300)와 제 2 장치(400) 내에 궤환루프를 구성하기 위한 점검수단을 구비하고 있다.As shown in FIG. 2, the serial communication line connection inspection apparatus of the present invention is provided with inspection means for constructing a feedback loop in the first device 300 and the second device 400. As shown in FIG.
즉, 상기 제 1 장치(300)는, 직렬통신컨트롤러(310)와, 상기 직렬통신컨트롤러(310)로부터 전송되는 데이터를 제 2 장치(400)로 송신하는 RS-422 드라이버(320)와, 상기 제 2 장치(400)에서 송신한 데이터를 수신하는 RS-422 리시버(330)를 포함한다.That is, the first device 300 includes a serial communication controller 310, an RS-422 driver 320 for transmitting data transmitted from the serial communication controller 310 to the second device 400, and RS-422 receiver 330 for receiving data transmitted from the second device 400.
그리고 직렬통신컨트롤러(310)로부터 출력되는 데이터를 상기 RS-422 드라이버(320)로 전송하는 3상태 버퍼(313,315)가 연결되고 있다. 그리고 상기 RS-422 리시버(330)로부터 수신된 데이터를 상기 RS-422 드라이버(320)로 전송하기 위한 3상태 버퍼(323,325)가 연결되고 있다. 상기 3상태 버퍼(313,315,323,325)들은 케이블 연결상태 점검을 위한 테스트신호(test)로부터 제어를 받는데, 상기 3상태 버퍼(313,315)와 상기 3상태 버퍼(323,325)는 서로 반대 상태에서 동작을 수행한다.The three-state buffers 313 and 315 which transmit data output from the serial communication controller 310 to the RS-422 driver 320 are connected. Three state buffers 323 and 325 for transmitting data received from the RS-422 receiver 330 to the RS-422 driver 320 are connected. The three-state buffers 313, 315, 323, and 325 are controlled by a test signal for checking a cable connection state. The three-state buffers 313, 315 and the three-state buffers 323, 325 operate in opposite states.
즉, 테스트신호(test)는 오아게이트(333)의 제 1 입력이 됨과 동시에 인버터(335)를 통해서 오아게이트(333)의 제 2 입력이 된다. 그리고 상기 인버터(335)의 출력단은 5볼트의 공급전원에 연결되고 동시에 제 2 장치(400)의 인버터(435)의 출력단과 연결된다.That is, the test signal test becomes the first input of the oragate 333 and becomes the second input of the oragate 333 through the inverter 335. The output terminal of the inverter 335 is connected to the supply power of 5 volts and is simultaneously connected to the output terminal of the inverter 435 of the second device 400.
따라서 상기 제 1 장치(300)가 정상적으로 제 2 장치(400)와 데이터의 송수신을 수행할때, 상기 테스트신호를 입력으로 하는 오아게이트(333)의 출력은 하이상태가 된다. 이때 오아게이트(333)의 하이신호는 상기 3상태 버퍼(313,315)만을 동작시키고, 다른 3상태 버퍼(323,325)는 동작을 시키지 않는다.Therefore, when the first device 300 normally transmits and receives data with the second device 400, the output of the oragate 333 that receives the test signal is in a high state. At this time, the high signal of the oragate 333 operates only the three state buffers 313 and 315, and the other three state buffers 323 and 325 do not operate.
따라서 상기 직렬통신컨트롤러(310)에서 출력된 데이터는 상기 3상태 버퍼(313,315)를 통해서 RS-422 드라이버(320)를 통해서 제 2 장치(400)로 송신되는 것이다.Accordingly, the data output from the serial communication controller 310 is transmitted to the second device 400 through the RS-422 driver 320 through the three-state buffers 313 and 315.
그리고 제 2 장치(400)에서 두 장치 사이의 케이블의 연결상태를 점검하고자 할때, 제 1 장치(300) 내의 오아게이트(333)의 출력은 로우상태가 된다. 이때 오아게이트(333)의 로우신호는 3상태 버퍼(313,315)는 동작되지 않도록 제어하고, 다른 3상태 버퍼(323,325)는 동작되도록 제어한다.In addition, when the second device 400 checks the connection state of the cable between the two devices, the output of the oar gate 333 in the first device 300 goes low. At this time, the low signal of the oragate 333 controls the three-state buffers 313 and 315 not to operate, and the other three-state buffers 323 and 325 to operate.
따라서 상기 제 2 장치(400)에서 출력되고 제 1 장치(300)의 RS-422 리시버(330)에서 수신된 점검데이터는 상기 3상태 버퍼(323,325)와 RS-422 드라이버(320)를 통해서 다시 제 2 장치(400)로 재입력된다.Therefore, the check data output from the second device 400 and received from the RS-422 receiver 330 of the first device 300 are reconstructed through the tri-state buffers 323 and 325 and the RS-422 driver 320. 2 is re-entered into device 400.
마찬가지로 상기 제 2 장치(400)는, 직렬통신컨트롤러(410)와, 상기 직렬통신컨트롤러(410)로부터 전송되는 데이터를 제 1 장치(400)로 송신하는 RS-422 드라이버(420)와, 상기 제 1 장치(300)에서 송신한 데이터를 수신하는 RS-422 리시버(430)를 포함한다.Similarly, the second device 400 includes a serial communication controller 410, an RS-422 driver 420 for transmitting data transmitted from the serial communication controller 410 to the first device 400, and the first communication device. 1 includes an RS-422 receiver 430 for receiving data transmitted from the device 300.
그리고 직렬통신컨트롤러(410)로부터 출력되는 데이터를 상기 RS-422 드라이버(420)로 전송하는 3상태 버퍼(413,415)가 연결되고 있다. 그리고 상기 RS-422 리시버(430)로부터 수신된 데이터를 상기 RS-422 드라이버(420)로 전송하기 위한 3상태 버퍼(423,425)가 연결되고 있다. 상기 3상태 버퍼(413,415,423,425)들은 케이블 연결상태 점검을 위한 테스트신호(test)로부터 제어를 받는데, 상기 3상태 버퍼(413,415)와 상기 3상태 버퍼(423,425)는 서로 반대 상태에서 동작을 수행한다.The three-state buffers 413 and 415 for transmitting data output from the serial communication controller 410 to the RS-422 driver 420 are connected. Three state buffers 423 and 425 for transmitting data received from the RS-422 receiver 430 to the RS-422 driver 420 are connected. The three state buffers 413, 415, 423, 425 are controlled by a test signal for checking a cable connection state. The three state buffers 413, 415 and the three state buffers 423, 425 operate in opposite states.
즉, 테스트신호(test)는 오아게이트(433)의 제 1 입력이 됨과 동시에 인버터(435)를 통해서 오아게이트(433)의 제 2 입력이 된다. 그리고 상기 인버터(435)의 출력단은 5볼트의 공급전원에 연결되고 동시에 제 1 장치(300)의 인버터(335)의 출력단과 연결된다.That is, the test signal test becomes the first input of the oragate 433 and becomes the second input of the oragate 433 through the inverter 435. The output terminal of the inverter 435 is connected to a supply voltage of 5 volts and is simultaneously connected to the output terminal of the inverter 335 of the first device 300.
상기 인버터(335,435)는 LS7405를 사용한다. 상기 LS7405는 논리 출력 상, 노아게이트의 논리 출력과 동일한 상태를 취한다.The inverters 335 and 435 use LS7405. The LS7405 takes the same state as the logic output of the NOA gate on the logic output.
즉, 인버터(335)의 입력이 하이신호이고, 인버터(435)의 입력이 하이신호일때, 상기 인버터(335,435)의 출력단으로부터 연결된 최종 출력은 로우신호를 갖는다. 그리고 인버터(335)의 입력이 로우신호이고, 인버터(435)의 입력이 하이신호일때, 상기 인버터(335,435)의 출력단으로부터 연결된 최종 출력은 로우신호를 갖는다. 마찬가지로 인버터(335)의 입력이 하이신호이고, 인버터(435)의 입력이 로우신호일때, 상기 인버터(335,435)의 출력단으로부터 연결된 최종 출력은 로우신호를 갖는다. 그러나 인버터(335)의 입력과 인버터(435)의 입력이 모두 로우신호일때, 상기 인버터(335,435)의 출력단으로부터 연결된 최종 출력은 하이신호를 갖는다.That is, when the input of the inverter 335 is a high signal and the input of the inverter 435 is a high signal, the final output connected from the output terminals of the inverters 335 and 435 has a low signal. When the input of the inverter 335 is a low signal and the input of the inverter 435 is a high signal, the final output connected from the output terminals of the inverters 335 and 435 has a low signal. Similarly, when the input of the inverter 335 is a high signal and the input of the inverter 435 is a low signal, the final output connected from the output terminals of the inverters 335 and 435 has a low signal. However, when the input of the inverter 335 and the input of the inverter 435 are both low signals, the final output connected from the output terminals of the inverters 335 and 435 has a high signal.
따라서 상기 오아게이트(333,433)의 출력은 상기 인버터(335,435)의 출력단에 연결된 최종 출력에 의해서 영향을 받게 된다.Therefore, the outputs of the oar gates 333 and 433 are affected by the final outputs connected to the output terminals of the inverters 335 and 435.
다음은 상기 구성으로 이루어진 본 고안에 따른 직렬통신선로 연결점검장치의 동작에 대해서 설명한다.Next will be described the operation of the serial communication line connection check apparatus according to the present invention made of the above configuration.
우선, 제 1 장치(300)와 제 2 장치(400) 사이의 데이터 통신은 다음과 같이 이루어진다.First, data communication between the first device 300 and the second device 400 is performed as follows.
전원이 인가되면, 제 1 장치(300)와 제 2 장치(400) 내의 테스트신호입력단자에 로우신호가 인가된다. 상기 제 1 장치(300) 내의 로우상태의 테스트신호는 오아게이트(333)에 제 1 입력으로 인가됨과 동시에, 인버터(335)에 의해서 하이신호로 전환된다. 동시에, 상기 제 2 장치(400) 내의 로우상태의 테스트신호는 오아게이트(433)에 제 1 입력으로 인가됨과 동시에, 인버터(435)에 의해서 하이신호로 전환된다.When power is applied, a low signal is applied to the test signal input terminals in the first device 300 and the second device 400. The test signal in the low state in the first device 300 is applied to the oragate 333 as a first input and is converted to a high signal by the inverter 335. At the same time, the test signal of the low state in the second device 400 is applied to the oragate 433 as a first input and is converted to a high signal by the inverter 435.
따라서 상기 양 인버터(335,435)는 모두 로우신호를 입력으로 하고 있고, 앞서 구성 설명에서 언급한 바와 같이, 이때 상기 인버터(335,435)의 출력단에 연결된 최종 출력은 하이신호를 갖게 된다. 상기 하이신호는 제 1 장치(300) 내의 오아게이트(333)와, 제 2 장치(400) 내의 오아게이트(433)의 제 2 입력으로 인가된다. 상기 오아게이트(333,433)는 상기 인버터(335,435)의 출력신호인 하이신호에 기초해서 하이신호를 출력한다.Therefore, both inverters 335 and 435 both input low signals, and as mentioned in the above description, the final output connected to the output terminals of the inverters 335 and 435 has a high signal. The high signal is applied to a second input of an oragate 333 in the first device 300 and an oragate 433 in the second device 400. The oA gates 333 and 433 output a high signal based on a high signal which is an output signal of the inverters 335 and 435.
상기 오아게이트(333)의 하이신호는 3상태버퍼(313,315)를 인에이블상태로 제어함과 동시에, 3상태버퍼(323,325)는 디스에이블상태로 제어한다. 그리고 상기 오아게이트(433)의 하이신호는 3상태버퍼(413,415)를 인에이블상태로 제어함과 동시에, 다른 3상태버퍼(423,425)를 디스에이블상태로 제어한다.The high signal of the oragate 333 controls the tri-state buffers 313 and 315 to the enabled state, and the tri-state buffers 323 and 325 to the disabled state. The high signal of the OR gate 433 controls the three-state buffers 413 and 415 to the enabled state, and controls the other three-state buffers 423 and 425 to the disabled state.
따라서 제 1 장치(300)의 직렬통신컨트롤러(310)에서 출력되는 송신신호는 3상태 버퍼(313,315)를 통해서 RS-422 드라이버(320)에 입력된다. 상기 RS-422 드라이버(320)는, 입력되는 송신신호를 제 2 장치(400) 측으로 전송한다.Therefore, the transmission signal output from the serial communication controller 310 of the first device 300 is input to the RS-422 driver 320 through the tri-state buffers 313 and 315. The RS-422 driver 320 transmits an input transmission signal to the second device 400.
상기 제 2 장치(400)는, RS-422 리시버(430)를 통해서 입력되는 수신신호를 직렬통신컨트롤러(410)에 인가한다. 그리고 상기 직렬통신컨트롤러(410)에서 출력되는 송신신호는 3상태버퍼(413,415)를 통해서 RS-420 드라이버(420)에 입력되고, 상기 RS-420 드라이버(420)는 입력되는 신호를 제 1 장치(300) 측으로 송신한다. 상기 제 1 장치(300)의 RS-422 리시버(330)에 수신된 신호는 직렬통신컨트롤러(310)에 입력된다.The second device 400 applies a received signal input through the RS-422 receiver 430 to the serial communication controller 410. The transmission signal output from the serial communication controller 410 is input to the RS-420 driver 420 through the three-state buffers 413 and 415, and the RS-420 driver 420 receives the input signal from the first device ( 300) to the side. The signal received by the RS-422 receiver 330 of the first device 300 is input to the serial communication controller 310.
즉, 상기 제 1 장치(300)와 제 2 장치(400) 사이의 데이터 송수신이 이루어질 때는, 상기 제 1 장치(300)와 제 2 장치(400) 내의 테스트(TEST) 입력신호는 로우상태를 갖고, 그에 따라 상기 제 1 장치(300)와 제 2 장치(400) 사이의 데이터 송수신 경로가 형성된다.That is, when data transmission and reception are performed between the first device 300 and the second device 400, the test input signal in the first device 300 and the second device 400 has a low state. Thus, a data transmission / reception path is formed between the first device 300 and the second device 400.
다음, 상기 제 1 장치(300)에서 제 2장치(400)와 연결된 케이블 상태를 점검하고자 할때, 상기 제 1 장치(300)의 테스트 입력신호는 하이신호를 갖는다. 상기 하이신호는 오아게이트(333)의 출력을 하이상태로 제어함과 동시에, 인버터(335)에 하이신호로서 입력된다.Next, when the first device 300 is to check the cable state connected to the second device 400, the test input signal of the first device 300 has a high signal. The high signal is input to the inverter 335 as a high signal while controlling the output of the oragate 333 to a high state.
한편, 제 1 장치(300)와 연결된 제 2 장치(400)는 일반적인 통신상태를 유지하고 있고, 이때 제 2 장치(400) 내의 테스트 입력신호는 로우신호를 갖는다. 따라서 상기 테스트 입력신호에 기초해서 제 2 장치(400) 내의 인버터(435)는 로우신호를 입력한다.Meanwhile, the second device 400 connected to the first device 300 maintains a general communication state, and the test input signal in the second device 400 has a low signal. Therefore, the inverter 435 in the second device 400 inputs a low signal based on the test input signal.
이렇게 해서 상기 제 1 장치(300)의 인버터(335)는 하이신호를 입력하고, 제 2 장치(400)의 인버터(435)는 로우신호를 입력한다. 이때, 상기 인버터(335,435)의 출력단에 연결된 최종 출력은 로우신호를 갖는다(이 논리상태에 대해서는 앞서 구성 설명에서 자세히 언급하였다).In this way, the inverter 335 of the first device 300 inputs a high signal, and the inverter 435 of the second device 400 inputs a low signal. At this time, the final output connected to the output terminals of the inverters 335 and 435 has a low signal (this logic state is described in detail in the configuration description above).
따라서 제 1 장치(300) 내의 오아게이트(333)는 제 1 입력으로 하이신호를, 제 2 입력으로 로우신호를 입력하고, 제 2 장치(400) 내의 오아게이트(433)는 제 1 입력으로 로우신호를, 제 2 입력으로 로우신호를 입력한다. 상기 제 1 장치(300) 내의 오아게이트(333)는 하이신호를 출력하고, 제 2 장치(400) 내의 오아게이트(433)는 로우신호를 출력한다.Thus, the oragate 333 in the first device 300 inputs a high signal as the first input and the low signal as the second input, and the oragate 433 in the second device 400 is low as the first input. The signal is input to the low signal as the second input. The oragate 333 in the first device 300 outputs a high signal, and the oragate 433 in the second device 400 outputs a low signal.
상기 제 2 장치(400)의 오아게이트(433)의 로우 출력은, 3상태버퍼(423,425)를 인에이블상태로 전환시킴과 동시에, 다른 3상태버퍼(413,415)를 디스에이블 상태로 전환시킨다. 따라서, 제 2 장치(400) 내에서 RS-422 리시버(430)에서 수신된신호가 3상태버퍼(423,425)를 통해서 RS-422 드라이버(420)에 입력 가능한 루프가 형성된다.The low output of the oragate 433 of the second device 400 causes the three-state buffers 423 and 425 to be enabled, and at the same time, the other three-state buffers 413 and 415 to a disabled state. Accordingly, a loop in which the signal received from the RS-422 receiver 430 is input into the RS-422 driver 420 through the tri-state buffers 423 and 425 is formed in the second device 400.
이와 같이 제 2 장치(400) 내에서 궤환루프가 형성되었을때, 제 1 장치(300) 내에서는 일반적인 통신루프가 형성된다.When the feedback loop is formed in the second device 400 as described above, a general communication loop is formed in the first device 300.
즉, 제 1 장치(300) 내로 입력된 하이상태의 테스트신호에 의해서, 오아게이트(333)는 하이신호를 출력하고, 상기 하이신호에 의해서 제 1 장치(300) 내의 3상태 버퍼(313,315)는 인에이블상태를, 다른 3상태 버퍼(323,325)는 디스에이블상태를 유지하기 때문이다.That is, the oragate 333 outputs a high signal by the test signal of the high state input into the first device 300, and the tri-state buffers 313 and 315 in the first device 300 are output by the high signal. This is because the enable state and the other three-state buffers 323 and 325 remain disabled.
따라서 상기 제 1 장치(300)의 직렬 통신 컨트롤러(310)에서 테스트데이터를 출력하면, 3상태 버퍼(313,315)를 통해서 RS-422 드라이버(320)에 입력된다. 그리고 상기 RS-422 드라이버(320)에서 송신된 신호는 제 2 장치(400) 내 RS-422 리시버(430)에서 수신된다.Accordingly, when the test data is output from the serial communication controller 310 of the first device 300, the test data is input to the RS-422 driver 320 through the tri-state buffers 313 and 315. The signal transmitted from the RS-422 driver 320 is received by the RS-422 receiver 430 in the second device 400.
상기 RS-422 리시버(430)의 수신신호는 앞서 설명된 궤환루프에 의해서 3상태 버퍼(423,425)로 입력되고, 상기 3상태 버퍼의 출력은 RS-422 드라이버(420)를 통해서 제 1 장치로 재송신된다.The received signal of the RS-422 receiver 430 is input to the tri-state buffers 423 and 425 by the feedback loop described above, and the output of the tri-state buffer is retransmitted to the first device through the RS-422 driver 420. do.
상기 RS-422 드라이버(420)에서 제 1 장치(300)로 재송신된 데이터는 RS-422 리시버(330)에 의해서 제 1 장치(300)로 입력되고, 상기 제 1 장치(300)는 일반적인 통신 루프를 구현하고 있기 때문에, 제 1 장치(300) 내의 직렬 통신 컨트롤러(310)에 입력 가능한 것이다.Data retransmitted from the RS-422 driver 420 to the first device 300 is input to the first device 300 by the RS-422 receiver 330, and the first device 300 is a general communication loop. Since it is implemented, it is possible to input to the serial communication controller 310 in the first device (300).
이와 같이, 제 1 장치(300) 내의 직렬통신컨트롤러(310)에서 처음 출력한 테스트신호는 제 1 장치(300) 내의 일반적인 통신 루프와, 제 2 장치(400) 내의 궤환루프를 통해서 제 1 장치(300) 내의 직렬통신컨트롤러(310)로 재 입력되는 것이다.As such, the first test signal output from the serial communication controller 310 in the first device 300 is transmitted to the first device through a general communication loop in the first device 300 and a feedback loop in the second device 400. It is input again to the serial communication controller 310 in the 300.
따라서 상기 직렬통신컨트롤러(310)는, 자신이 출력한 테스트데이터가 소정시간 후, 재입력 여부를 확인하여, 제 1 장치(300)와 제 2 장치(400) 사이의 케이블 상태를 점검 가능한 것이다.Therefore, the serial communication controller 310 can check the cable state between the first device 300 and the second device 400 by checking whether the test data outputted by the serial communication controller is re-entered after a predetermined time.
마찬가지로, 상기 제 2 장치(400)에서 케이블 상태를 점검하고자 할때는, 앞서 설명한 바와 같이, 제 2 장치(400) 내는 일반적인 통신 루프가 형성되고, 제 1장치(300) 내에서는 궤환루프가 형성되어서, 케이블의 상태 점검이 가능하게 된다.Similarly, when checking the cable state in the second device 400, as described above, a general communication loop is formed in the second device 400, a feedback loop is formed in the first device 300, The condition of the cable can be checked.
이상 설명한 바와 같이, 본 고안에 따른 직렬통신선로 연결점검회로는, 간단한 로직회로를 추가해서, 케이블의 연결상태가 불확실하거나 또는 전원이 인가되지 않았음을 판단할 수 있는 잇점이 있다.As described above, the serial communication line connection check circuit according to the present invention has an advantage in that it is possible to determine whether the connection state of the cable is uncertain or power is not added by adding a simple logic circuit.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019990012215U KR200245069Y1 (en) | 1999-06-30 | 1999-06-30 | Checking Circuit for Serial communication line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019990012215U KR200245069Y1 (en) | 1999-06-30 | 1999-06-30 | Checking Circuit for Serial communication line |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010001723U KR20010001723U (en) | 2001-01-26 |
| KR200245069Y1 true KR200245069Y1 (en) | 2001-09-29 |
Family
ID=54765078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019990012215U KR200245069Y1 (en) | 1999-06-30 | 1999-06-30 | Checking Circuit for Serial communication line |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200245069Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100807802B1 (en) * | 2006-03-24 | 2008-03-11 | (주)선진콘트롤엔엑세스 | Serial cable checking apparatus |
-
1999
- 1999-06-30 KR KR2019990012215U patent/KR200245069Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010001723U (en) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436887A (en) | Digital full-duplex transceiver | |
| KR200245069Y1 (en) | Checking Circuit for Serial communication line | |
| KR20030006525A (en) | Device and method for controlling input termination of semiconductor memory | |
| KR20070048891A (en) | Fail-safe switching apparatus on the railroad signal | |
| EP0199338B1 (en) | Repeater circuit | |
| US5212685A (en) | Control circuit for half-duplex/simplex interface in communication system | |
| EP2680504B1 (en) | Chip applied to serial transmission system and associated fail safe method | |
| EP1989630B1 (en) | Interface between busses of different physical layers | |
| US7477081B2 (en) | Pre-driver circuit and data output circuit using the same | |
| KR0167200B1 (en) | Duplication exchanger for transformer station correspondence controller | |
| KR200411113Y1 (en) | Fail-safe Switching Apparatus on the Railroad Signal | |
| KR0176401B1 (en) | Data receive circuit of loop back test | |
| KR940006657Y1 (en) | Selecting circuit of information i/o | |
| KR200164677Y1 (en) | Driving circuit for input/output apparatus | |
| JPH08162938A (en) | Bus driver circuit | |
| KR19980014826U (en) | Driving device of digital output board | |
| KR920000388B1 (en) | Apparatus detecting collision between data transmission | |
| KR910006447B1 (en) | Input-output buffer circuit using transmission gate | |
| JPH02222236A (en) | Communication equipment | |
| KR200351716Y1 (en) | Message transmission and reception interface device between communication stations | |
| JPS60196019A (en) | Switching system of transmitting and receiving circuit | |
| KR960008064Y1 (en) | Data interface apparatus | |
| JPS61289750A (en) | Data communication equipment | |
| JPS61280131A (en) | Check device for transmission system | |
| JPH05314036A (en) | Interface equipment for communication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 13 |
|
| EXPY | Expiration of term |