KR20020093031A

KR20020093031A - 전력 제어 애플리케이션을 위한 이중 모드 펄스-폭 변조기

Info

Publication number: KR20020093031A
Application number: KR1020027013624A
Authority: KR
Inventors: 기안노포우로스데메트리
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2001-02-12
Filing date: 2002-02-07
Publication date: 2002-12-12
Also published as: EP1362408A2; CN1460318A; WO2002065626A2; US6400127B1; WO2002065626A3; JP2004519191A

Abstract

저속 및 고속 제어 신호를 출력할 수 있는 이중-모드 모듈의 펄스-폭 변조기(300)가 개시되어 있다. 한 모드에서, 제어 신호는 메모리(212)에 저장된 파라메터 데이터를 타이밍 하는 것에 기초하여 생성된다. 두 번째 모드에서, 제어 신호는 메모리에 저장된 파라메터 신호를 타이밍 하는 것, 및 외부 입력을 기초하여 생성된다. 동작 모드를 결정하기 위하여 사용된 타이밍 파라메터 및 제어 변수는 메모리에 프리-로딩(pre-load)되거나 통신 링크를 통하여 로딩될 수 있다.

Description

전력 제어 애플리케이션을 위한 이중 모드 펄스-폭 변조기{DUAL MODE PULSE-WIDTH MODULATOR FOR POWER CONTROL APPLICATIONS}

도 1은 종래의 스위칭 전력 모듈을 도시한다. 도시된 바와 같이, 교류(AC) 전압은 전력 변환 모듈(110)로 입력되고, 직류(DC) 출력 전압 Vo를 생성한다. 출력 전압, Vo는 피드백 보상 제어 회로(150)로 입력되고, 출력 전압 Vo의 값을 모니터하며 전력 변환 모듈(110)의 내부 파라메터를 상대적으로 일정한 Vo를 유지하도록 조정한다. 피드백 보상 제어 회로(150)의 프로세싱은 해당 기술 분야에서 잘 알려져 있고, 전계 프로그래밍 가능한 게이트 어레이(Field Programmable Gate Arrays:FPGAs) 또는 주문형 집적 회로(Application Specific Integrated Circuits:ASICs)같은 특정-목적 회로로 구현될 수 있다.

전원의 제어를 구현하기 위한 주문형 집적 회로의 사용은 해당 기술 분야에 잘 알려져 있다. ASIC는 단일 집적 회로(IC) 상의 다양한 개별 구성 요소의 기능을수행할 수 있다. 이것은 제어기의 사이즈 및 전원의 전체 사이즈를 감소시킬 수 있기 때문에 유리하다. 역시 대량일 때, ASIC의 비용은 같은 기능을 수행하기 위하여 요구되는 개별 구성요소의 비용보다 상당히 적다. 그래서, 전원 유닛의 총 비용 및 물리적인 사이즈는 ASIC 기술이 사용될 때 감소된다.

ASIC는 애플리케이션을 위하여 주문 제작되거나 "오프-더-쉘프(off-the-shelf)" 구성요소일 수 있다. 주문 제작된 ASIC는 비싸며 개발하기 위해서 시간이 많이 소모된다. 주문 제작된 ASIC를 위한 초기 개발 비용이 높을 수 있기 때문에, 이 장치는 다량의 애플리케이션에 사용된다. 이런 경우에, 개발 비용은 판매된 모든 유닛의 가격에 걸쳐 분배될 수 있다. 게다가, 주문 제작된 ASIC는 보통 특정한 타입의 구성요소나 특정 제조자에 의해 제조된 구성요소로 동작하기 위하여 설계된다.

오프-더-쉘프 ASIC는 보통 알려진 기능으로 사전 프로그래밍 되고(preprogrammed), 외부 장치, 구성요소 또는 지정된 애플리케이션에서 이것들을 사용하기 위하여 다른 하드웨어를 요구한다. 외부 구성요소는 오프-더-쉘프 ASIC를 특정한 장치나 구성요소에 인터페이스하기 위하여 필요하다. 그러나 외부 구성요소의 사용은 비용 및 전원의 사이즈를 증가시키기 때문에 불리하다. 제 2 불이익은, 구성요소가 바뀌었을 때 인터페이스도 변해야 할 수 있다는 것이고, 이는 결과적으로 ASIC이 변하도록 야기한다는 것이다.

오프-더-쉘프 구성요소를 사용하여 전원 제어기를 개발하는 한 가지 방법은 일반적인 구성요소 블록들 사이에 프로세싱을 분배하는 것이다. 일반적인 구성요소블록은 데이터 버스를 건너서 펄스 폭 변조기(Pulse Width Modulator:PWM)같은 제어 장치로의 통신 작동 명령(operational commands)을 통신하는 프로그램가능 마이크로-제어기로 구성될 수 있다. 펄스 폭 변조기는 마이크로제어기에 기초한 집적 회로에서 주변 장치로 통상 포함된다. 출력 전압 레벨을 제어하기 위하여 사용되는 주파수 같은 타이밍 파라메터, 즉, 주기, 온-타임, 오프-타임 등은 마이크로-제어기에 의해 엑세스 가능한 레지스터에 저장된다.

도 2는 마스터 유닛(200) 및 적어도 하나의 슬레이브 유닛(210a,210b)으로 구성된 종래의 모듈 디지털 전원 제어기(150)를 도시한다. 도시된 바와 같이, 마스터 유닛(200)은 프로세서(202), 메모리(204), 및 통신 인터페이스(206)로 구성된다. 아날로그 디지털(Analog-to-digital:A/D) 변환기(201)는 프로세서(202)에 의한 프로세싱을 위해 아날로그 신호에서 디지털 형태로의 변환을 위하여 선택적으로 포함될 수 있다. 슬레이브 유닛(210a,210b)은 통신 인터페이스(222), 레벨 시프터(220), PWM 생성기(218), 레지스터(212) 및 마이크로 제어기 또는 DSP(214)로 구성된다. 아날로그-디지털(A/D) 변환기(216)는 프로세싱을 위하여 아날로그 신호에서의 디지털 형태로의 변환을 위하여 선택에 따라 포함될 수 있다. PWM 생성기(218)는 마이크로-제어기 집적 회로에서 주변 장치로서 통상 포함된다. 이런 경우, 타이밍 파라메터, 가령, 주파수, 온-타임, 오프-타임 등은 레지스터(212)에 저장된다. 이 값들은 지역적인 마이크로-제어기(214)에 의해 레지스터(212)에 설정될 수 있거나 통신 링크(208)를 거쳐 프로세서(202)에 의해 원격적으로 설정될 수 있다.

그러나, 원격적으로 제어된 PWM의 동작은 대역폭 제한 때문에 제한된다. 전압-모드 제어 애플리케이션에서, PWM(218)에 의한 도 1의 전력 모듈(150) 제어는 수백 또는 수천 헤르츠의 오더(order)로 된다. 이 경우에, 레지스터 내용을 업데이트 하는 비율은 상대적으로 낮아서, 80C51-기반 마이크로-제어기 같은 마이크로 제어기(202) 또는 데이터 버스(208)의 제한된 대폭은 가령, 슬레이브 유닛(210a)에 저장된 레지스터를 업데이트하기 위하여 충분하다. 한편, 전류-모드 제어 애플리케이션에서, PWM 출력은 수 백 나노 초 내에서 응답하도록 요구된다. 대역폭이 제한되기 때문에, 이전에 상술한 분배된 전원 제어기는 이러한 짧은 기간 내에 응답할 수 없다. 그래서, 당 기술에 고가의 고속 구성요소 및 제어 신호를 요구하지 않는 펄스 폭 변조기 파라메터의 고속 업데이팅을 위한 수단이 제공될 필요가 있다.

발명의 개요

본 발명의 목적은 전압 제어된 즉 저속의, 그리고, 전류-제어된 즉 고속의 전원 제어기에서 제어 신호를 바람직하게 실행 가능한 향상된 펄스 폭 변조기(PWM)를 제공하는 것이다. 본 발명은 독립 청구항에 의해 정의된다. 종속 항은 이로운 실시예를 정의한다.

바람직하게, 초기의 제어 신호 또는 서서히 업데이팅된 제어 신호에 응답하는 펄스 폭 변조기는 저속 또는 고속 변화 중의 하나를 제공하는 제어 신호를 초기화 할 수 있다. 본 발명의 일 실시예에 있어서, 대역 제한된 디지털 통신 링크를 거쳐 PWM은 상대적으로 느린 프로세서와 통신하되, PWM은 빠르게 변하는 입력 신호에 응답하여, 다른 경우라면 대역-제한된 제어 신호를 생성하기 위하여 사용될 수 있다. 본 발명의 이 실시예에서, 전원 제어기의 모듈 구조는 주문 제조된 IC 개발의 비용을 증가시키지 않고도, 어느 수준의 유연성 및 강건성을 제공한다.

본 발명은 제어 시스템의 분야에 관한 것이다. 더 자세히, 본 발명은 펄스-폭 제어 변조기를 사용하는 모듈의 전력 제어 시스템에 관한 것이다.

도 1은 종래의 전원 스위칭의 블록도를 도시한다.

도 2는 종래의 분배된 전원 피드백 보상 제어 회로를 도시한다.

도 3은 본 발명의 원리에 따른 실시의 펄스 폭 변조기를 도시한다.

도 4는 전압-제어 모드로 동작하는 도 3에서 도시된 실시예의 펄스 폭 변조기에 의해 생성된 신호 파형의 타이밍 다이어그램을 도시한다.

도 5는 전류-제어 모드로 동작하는 도 3에 도시된 실시예의 펄스 폭 변조기에 의해 생성된 신호 파형의 타이밍 다이어그램을 도시한다.

도 6은 본 발명의 원리에 따라서 구현된 실시예의 전압-모드 제어 회로를 도시한다.

도 7은 본 발명의 원리에 따라서 구현된 실시예의 전류-모드 제어 회로를 도시한다.

이 도면들은 단지 본 발명의 개념을 설명하는 목적을 위한 것이며, 본 발명의 한계를 정의하려고 의도되지 않는다는 것을 이해해야 한다. 가능하게 적절한 곳에서 참조 특성이 보충되는 해당하는 부분을 구분하기 위하여 같은 참조 번호가 사용되었다.

도 3은 본 발명의 원리에 따른 이중-모드 펄스 폭 변조기(PWM)(300)의 일 실시예를 도시한다. 이 실시예에서, 각각 CMux-1, CMux-2 및 CMux-3으로 라벨링된 제어 신호(310,312,314)는 제어 레지스터(212)에 저장되고 멀티플렉서/스위치(311,313,315) 각각의 상태를 제어하기 위하여 사용된다. 제어 신호 CMux-1, CMux-2 및 CMux-3은 PWM(300)를 통한 신호 경로를 제어함으로써 PWM(300)의 기능을 프로그래밍 하기 위하여 사용된다. 본 발명의 일 실시예에서, 제어 신호 Mux-1, Mux-2 및 Mux-3은 통신 링크(208) 및 인터페이스(222)를 거쳐 외부의 마이크로-제어기(212)(도시되지 않음)에 의해 결정되고 설정된다. 본 발명의 또 다른 실시예와 그리고, 본 명세서에서 논해지는 실시예에서 제어 신호 Mux-1, Mux-2 및 Mux-3은 레지스터 또는 메모리(212)에 저장된다. 레지스터 또는 메모리(212)에 있는 값은 외부 마이크로-제어기에 의해 설정될 수 있고 사전-로딩 될(pre-loaded) 수 있다.

이중-모드 PWM(330)의 이 실시예에서, 제어 신호(312), 즉, CMux-2는 도 6에 도시된 것과 같은 전압-모드 제어와 도 7에 도시된 것과 같은 전류-제어 모드 사이에서 선택하기 위하여 사용되며, 더 상세히는 후술될 것이다. 즉, 멀티플렉서/스위치(313), 즉 Mux-2가 전류-모드 제어를 선택하도록 설정될 때, 멀티플렉서/스위치(311) 즉 Mux-1의 출력은 PWM(300)의 출력을 나타낸다. 반면에, 멀티플렉서/스위치(313), 즉, Mux-2가 전압-모드 제어를 선택하기 위하여 설정될 때, 펄스 생성기(336)의 출력은 PWM(300)의 출력을 나타낸다.

전압-제어 모드에서, 생성기(330)는 제어 레지스터(212)에 저장된 적어도 하나의 알려진 값을 수신하고, 본 명세서에서 COUNT_per로 라벨링된 신호를 생성한다.

대안적인 실시예에서, 신호 COUNT_per는 고정된 외부 신호(도시되지 않음)로 동기화될 수 있다. 신호 COUNT_per를 수신하는 펄스 생성기(332)는 신호 PULSEGEN_1을 신호 COUNT_per와 동기적으로 생성한다. 신호 PULSEGEN_1은 하나의 고정된 상태로부터 두 번째의 고정된 상태로의 신호 COUNT_per의 변이(transition)를 나타내는 펄스 신호이다. 예를 들면, 펄스 생성기(332)는 입력 신호의 검출된 상태 변이에서 펄스를 생성하는 "원-샷(one-shot)" 펄스 생성기일 수 있다. 본 발명의 일 실시예에서, 펄스 생성기(332)는 신호 COUNT_per의 선두 에지에서 신호 PULSEGEN_1을 생성할 수 있다. 대안적인 실시예로, 펄스 생성기(332)는 신호 COUNT_per의 후미 에지에서 신호 PULSEGEN_1을 생성할 수 있다.

신호 PULSEGEN_1은 다음에 생성기(334)로 입력된다. 제어 레지스터(212)에 저장된 적어도 하나의 입력 값 및 신호 PULSEGEN_1을 수신하는 생성기(334)는 신호 COUNT_del을 생성한다. 신호 COUNT_del은 신호 PULSEGEN_1과 동기적으로 생성되고, 레지스터(212)에 저장된 적어도 하나의 알려진 값에 의해 설정된 알려진 펄스 폭을 갖는다. 신호 COUNT_del을 수신하는 펄스 생성기(336)는 신호 COUNT_del에서 한 상태에서 다음 상태로의 변이가 탐지될 때, PULSEGEN_2라 라벨링된 펄스 신호를 다음에 생성한다. 본 발명의 일 실시예에서, 펄스 생성기(336)는 신호 COUNT_del의 후미 에지에서 신호 PULSEGEN_2를 생성할 수 있다. 이 대신에, 펄스 생성기(336)는신호 COUNT_del의 선두 에지에서 신호 PULSEGEN_2를 생성할 수 있다. 생성기(332)와 유사한 생성기(336)는 "원-샷" 생성기일 수 있다.

그 후 신호 PULSEGEN_2는 멀티플렉서/스위치 MUX_2(313)로 입력되며, 이 경우, 제어 신호 CMUX_2(312)에 의해 전압-제어 모드로 설정된다. 따라서, 신호 PULSEGEN_2는 펄스 생성기(338)로 입력된다. 제어 레지스터(212)에 저장된 적어도 하나의 알려진 값 및 신호 PULSEGEN_2를 수신하는 펄스 생성기(338)는 신호 COUNT_pulse를 신호 PULSEGEN_2와 동기적으로 생성하고, 레지스터(212)에 저장된 적어도 하나의 알려진 값에 의해 결정된 알려진 펄스 폭을 갖는다. 신호 COUNT_pulse는 그 다음, 멀티플렉서/스위치 MUX(315)로 입력된다.

멀티플렉서/스위치 MUX(315)는 제어 레지스터(212)에 저장된 제어 신호 CMUX_3(314)에 의해 제어된다. 본 발명의 한 측면에서, 신호 CMUX_3(314)은 신호 COUNT_pulse가 신호 PWMOUT(330)으로 선택되도록 선택되는데, 이는 제어기(150)의 출력이다. 본 발명의 제 2 측면에서, 신호 COUNT_pulse는 인버터(340)에 의해 인버팅 되고 멀티플렉서/스위치 MUX_3(315)은 인버팅된 신호 COUNT_pulse를 제어기 출력 신호 PWMCOUT(330)로 선택하기 위하여 제어 신호 CMUX_3에 의해 설정된다.

도 4는 PWM(300)의 전압-제어 모드를 프로세싱하기 위하여 사용된 신호들 사이에서의 타이밍 관계를 도시한다. 도시된 바와 같이, 신호 (330a)로 표현된 신호 COUNT_per는 알려져 있고 고정되어 있는 주기, 즉, T_per로 표현된 주파수를 갖는 스퀘어파(square wave)이다. 주기 T_per은 레지스터(212)에 저장된 적어도 하나의 알려진 값을 나타내는데, 이는 본 발명의 한 측면에서, 통신 링크(208)를 거쳐 통신 인터페이스(222)를 통하여 로딩될 수 있다. 신호(332a)로 표시된 신호 PULSEGEN_1은 신호 COUNT_per와 동기적으로 생성된다. 신호(332a)는 도시된 바와 같이 신호(330a)의 선두 에지에서 생성될 수 있거나, 당 기술 분야에서 이해될 수 있듯이, 신호(330a)의 후미 에지에서 생성될 수 있다. 신호(334a)로 표시된 신호 COUNT_del은 신호(332a)와 동기적으로 생성되며, T_del로서 표시된 적어도 하나의 알려진 값을 나타내는 펄스 지속 기간을 갖는다. 지속기간 T_del로 표시되는 적어도 하나의 알려진 값은 레지스터(212)에 저장되고, 본 발명의 일 실시예에서, 통신 링크(208)를 거쳐 통신 인터페이스(222)를 통하여 로딩될 수 있다. 본 발명의 다른 실시예에서, 지속 기간 T_del은 레지스터(212)로 사전-로딩될 수 있다.

신호(336a)로 표시된 신호 PULSEGEN_2는 표시된 바와 같이, 신호 COUNT_del과 동기적으로 생성된다. 이 도시 예에서, 신호(336a)는 신호(334a)의 후미 에지에서 생성된다. 이해될 수 있듯이, 신호 (336a)는 이 대신에 신호(334a)의 선두 에지와 동기적으로 생성될 수 있다.

신호(338a)로 표시된 신호 COUNT_pulse는 그 다음 신호(336a)와 동기적으로 생성되고, 신호(336a)의 후미 에지에서 다음에 신호(336a)와 동기적으로 생성되고 레지스터(212)에 저장된 적어도 하나의 값을 나타내는 T_pulse로 표시된 펄스 지속기간을 갖는다. 본 발명의 한 측면에서, 지속기간 T_pulse는 통신 링크(208)를 거쳐 통신 인터페이스(222)를 통하여 로딩될 수 있다. 본 발명의 두 번째 측면에서, 지속기간 T_pulse는 레지스터(212)에 미리 로딩될 수 있다.

신호(330a)에 의해 표시된 신호 PWMOUT는 이 도시 예에서, 도시된 신호(338a)에 대응한다. 본 발명의 다른 실시예에서, 신호 PWMOUT(330a)는 신호(330b)로서 표시된 인버팅된 신호(338a)로서 선택될 수 있고, PWM(300)의 출력으로서, 신호(330a 또는 330b)의 선택은 본 발명의 이 실시예에서, 레지스터(212)에 저장된 제어 변수 CMUX_3(314)에 의존한다.

도 3으로 돌아가면, 가변 주파수 전류 모드 동작에서, 기준 전압의 디지털 표현은 제어 레지스터(212)에 저장된다. 위에서 논의된 바와 같이, 저장된 값은 레지스터(212)에 미리 로딩될 수 있거나, 통신 링크(208)를 경유하여 수신되어, 레지스터(212)에 저장될 수 있다. 기준 전압의 저장된 디지털 표현은 알려진 것처럼 디지털로 표현된 값을 알려진 스케일링 계수를 사용하여 비교 가능한 아날로그 값으로 변환하는 디지털-아날로그(Digital-to-Analog:D/A) 변환기(340)에 입력된다. D/A 변환의 세부 사항은 기술 분야에 잘 알려져 있고, 본 명세서에서 논의될 필요가 없다. Vref라고 하는, D/A 변환기의 변환된 출력 전압 레벨은 그 후 비교기(342)에 입력된다.

본 명세서에서 Vin으로 라벨링된 신호(320)는 비교기(542)로 역시 입력된다. 도 7에 도시된 회로 구현을 고려하여 더 상세히 논의될 신호 Vin은 제어 트랜지스터를 통과하는 변하는 전류를 나타낸다. 신호(320)는 각 싸이클에서 변할 정도로고속 신호이고 나노 초(nanoseconds)의 오더(order)로 평가되고 프로세싱되어야 한다.

비교기(342)의 출력은 다음에 펄스 생성기(346)로 입력된다. 예로 든 이 경우에서, 신호(320)가 기준 전압 Vref보다 더 클 때, 펄스 생성기(346)는 단일 신호 PULSEGEN_3을 생성한다. 본 발명의 선택적인 실시예에서, 비교기(342)의 출력은 인버터(348)로도 입력된다. 알려져 있는 바와 같이, 인버터(348)는 입력 신호의 감지를 변경한다. 인버터(348)의 출력은 신호 PULSEGEN_4를 생성하는 펄스 생성기(350)로 그 다음 입력된다. 이 경우에, 신호 PULSEGEN_4는 신호(320)가 기준 전압, Vref보다 작다는 조건을 나타낸다.

PWM(300)의 도시된 예에서, 생성된 신호 PULSEGEN_3 및 PULSEGEN_4는 MUX_1로 라벨링된 멀티플렉서/스위치로 다음에 입력된다. 제어 레지스터(212)에 저장된 제어 신호(310)는 신호 PULSEGEN_3 또는 PULSEGEN_4가 다음에 처리되는 지의 여부를 결정한다. 멀티플렉서/스위치(311)를 통하여 전달하기 위해 선택된 신호는 다음에 MUX_2로 라벨링된 멀티플렉서/스위치(313)로 입력된다. 이전에 논의된 바와 같이, 멀티플렉서/스위치(313)는 CMUX_2로 라벨링된 제어 신호(312)에 의해 제어된다. 이 전류 모드 동작의 경우에서, 멀티플렉서/스위치(313) 멀티플렉서/스위치(313)에 의해 선택된 신호, 즉, PULSEGEN_3 또는 PULSEGEN_4를 펄스 생성기(338)로 전달하기 위하여 설정된다. 수신된 입력 및 제어 레지스터(212)에 저장된 적어도 하나의 알려진 값에 응답하여, 펄스 생성기(338)는 사전에 논의된 바와 같이 신호 COUNT_pulse를 생성한다.

도 5는 도 3에 도시된 회로의 전류-모드 동작의 일 실시예의 참조인, 대표 타이밍 신호를 도시한다. 이 실시예에서, 기준 전압, Vref(510)는 안정된 기준 전압으로 도시된다. (520a)로 라벨링된 전압 Vin은 삼각형 파형을 가지는 전압으로서 도시되는데, 이는 도 7에 관하여 더 자세히 논의 되겠지만, 전력 트랜지스터가 꺼지고 켜짐에 따라 상승하고 하강하는 전압을 나타낸다.

신호(546a)로서 표시된 신호 PULSEGEN_3은 전압 Vin(320a)이 기준 전압 Vref보다 더 클 때, 생성된다. 이 실시예에서, 신호 PULSEGEN_3은 그 후 선택되고 펄스 생성기(338)로 입력된다. 펄스 생성기(338)는 그 후 신호 (338a)로 표시된 신호 COUNT_pulse를 생성한다. 이 경우에, 신호 COUNT_pulse는 인버팅된 COUNT_pulse 입력보다는 오히려 COUNT_pulse 입력을 선택하도록 멀티플렉서/스위치(315)를 설정하기 위해 제어 변수 CMUX-3(314)을 이용하여, (338a)로 표시된 출력 신호 PWMOUT으로서 선택된다.

본 발명의 다른 실시예에서, 제어 신호 또는 변수 CMux-1, CMux-2, 및 CMux-3, 그리고 알려진 시간 값 또는 변수 T_per,T_del및 T_pulse는, 레지스터(212) 및 제어기(202)가 같은 칩 또는 웨이퍼 상에 제조될 때, 내부 버스에 의해 제어기(200)에 의해 설정될 수 있다. 게다가, 제어 신호 CMux-1, CMux-2, 및 CMux-3, 그리고 알려진 시간 값 T_per, T_del, 및 T_pulse는 레지스터(212)에 미리 설정 될 수 있다. 본 발명의 이 실시예에서, 일반화된 이중-모드 PWM(300)은 단일 고정 모드에서 반드시 ConFig.d이다.

도 6은 도 1에 도시된 것과 같이 종래의 승압 스위칭 전원(100)을 도시하고, 도 2에 도시되어 있듯이 본 발명의 원리에 따른 펄스 폭 변조기(300)를 통합하는 피드백 제어기의 디지털 구현을 도시한다. 도시된 바와 같이, V로 참조된, 입력 교류(AC) 전압(610)은 먼저 정류기(612)에 의해 정류되고, 인덕터(616)에 저장된다. 인덕터(616)에 저장된 에너지는 그 다음 캐패시터(614)로 전달된다 전력 트랜지스터(618) 가령, 전계 효과 트랜지스터(FET)는 정류된 AC 신호를 다이오드(620)로 전달하는 알려진 시간의 주기 동안 스위칭 오프 된다. 다이오드(620)는 캐패시터(622) 양단에 전기 전하를 저장하기 위한 일방의 전기 경로를 제공한다. Vo로 참조된 출력 전압(624)은 전원(100)의 출력 전압을 나타낸다.

제어기(150) 내의 프로세서(202)는 출력 전압 Vo(624)를 모니터링하고 PWM(300)은 전력 트랜지스터(618)의 게이트 전압을 조정하는 신호(330)를 생성한다. 신호(330)는 전력 트랜지스터(618)가 온-상태 또는 오프-상태로 유지되는 시간을 제어한다. 전력 트랜지스터(618)가 온-상태 일 때, 전류는 트랜지스터(618)를 통하여 흐르고, 어떤 추가적인 전하도 캐패시터(622)에 걸리는 것이 탐지되지 않는다. 따라서, 캐패시터(622)에 걸린 전압 레벨은 트랜지스터(618)가 온-상태인 시간의 기간 동안 감소(감쇄)한다. 그러나 전력 트랜지스터(618)가 오프-상태일 때, 전류는 다이오드(620)를 통하여 흐르고, 캐패시터(522)에 걸린 전하 즉, 전압은 증가한다. 따라서, 출력 전압 Vo(624)는 캐패시터(622)에 걸린 명목상의 전압 값으로서 측정되고, 전력 트랜지스터(618)인 오프-상태일 때, 특정 레벨로 증가하고 전력 트랜지스터(618)가 온-상태일 때, 감소한다. 공칭 전압 레벨의 위 및 아래에서의 전압 레벨의 변화, 즉 리플(ripple)은 전원의 품질을 나타낸다.

도 7은 본 발명의 원리에 따른 펄스 폭 변조기를 구체화하는 전류-모드 제어기의 동작을 도시한다. 전류-모드 제어에서, 출력 전압 Vo(624) 및 전원(100) 내에서 생성된 전류는 전력 스위치(618)의 게이트 전압을 제어하기 위하여 사용된다. 그래서 출력 전압(624)에 더하여, 제어기(150)는 전압(720)에 의해 표현된 바와 같이 전력 트랜지스터(618)를 통하여 흐르는 일정량의 전류를 수신한다. 이 경우, 스위치(619)가 온-상태인 동안, 스위치(618)를 통하여 흐르는 전류는 인덕터(616)에서의 전류와 실질적으로 동일하다. 그리고 스위치(618)가 오프-상태일 때, 스위치 전류는 빠르게 0으로 떨어지고 인덕터(616)에 저장된 에너지는 다이오드(620)를 통하여 흐른다. 캐패시터(622) 상의 전하는 증가한다.

본 발명이 어떤 특정 정도로 선호된 형태로 설명되고 도시되었음에도 불구하고, 선호된 형태의 본 개시는 단지 예로서 제공되었을 뿐, 제조의 상세한 많은 변경 및 부분의 조합 및 배치는 본 명세서에서 청구된 것과 같은 본 발명의 범위로부터 벗어남이 없이 만들어질 수 있다는 것을 이해해야 한다. 같은 결과를 얻기 위한 실질적으로 같은 방법인, 실제로 같은 기능을 수행하는 이러한 요소 및/또는 방법 단계의 모든 조합은 본 발명의 범위 내에 있어야 한다는 것이 명백히 의도된다. 설명된 일 실시예로부터 다른 실시예로의 요소 대치 역시 완전히 포함되고 구체화되었다. 청구항에서, 삽입구 사이에 위치한 참조 표시는 청구항을 제한하는 것으로서 해석되어서는 안될 것이다. 단어 "포함하는"은 청구항에 열거된 요소나 단계가 아닌 다른 요소나 단계의 존재를 제외하지 않는다. 단수로 표현된 요소는 이러한 요소의 복수의 존재를 제외하지 않는다. 본 발명은 여러 가지 구별되는 요소를 포함하는 하드웨어의 방법에 의해, 그리고 적절히 프로그래밍된 컴퓨터의 방법에 의해 구현될 수 있다. 여러 가지 수단들을 열거하는 장치 청구항에서, 이러한 여러 가지 수단들은 하나 또는 하드웨어의 같은 아이템에 의해 실시될 수 있다. 특정한 측정들이 서로 다른 종속 항에서 기술된다는 사실은 이 측정의 조합이 이롭게 사용될 수 없다는 것을 나타내지 않는다.

Claims

전원 출력 전압을 조절하기 위한 이중-모드 프로그램 가능 펄스 폭 변조기 회로(300)에 있어서,

적어도 하나의 제어 변수 및 적어도 하나의 시간 변수를 제공하기 위한 수단과,

상기 적어도 하나의 시간 변수에 기초한 제 1 신호를 생성하기 위한 적어도 하나의 펄스 생성기(332)와,

상기 적어도 하나의 제어 변수 및 외부 신호에 기초한 제 2 신호를 생성하기 위한 적어도 하나의 펄스 생성기와,

상기 생성된 제 1 신호 및 상기 제 2 신호로부터 선택된 신호를 상기 적어도 하나의 제어 변수에 의존하여 제공하기 위한 선택 장치(313)와,

상기 선택된 신호에 응답하여 제 3 신호 -상기 제 3 신호는 상기 적어도 하나의 시간 변수에 의해 결정된 특성을 가짐- 를 생성하기 위한 적어도 하나의 펄스 생성기(338)

를 포함하는 이중 모드 프로그램 가능 펄스-폭 변조기 회로.
제 1 항에 있어서,

인버팅된 제 3 신호를 제공하기 위하여 상기 제 3 신호를 수신하도록 결합된인버터(340)와,

상기 메모리(212)에 포함된 상기 적어도 하나의 제어 변수에 의존하여 상기 제 3 신호 및 상기 인버팅된 제 3 신호사이에서 선택하기 위한, 상기 제 3 신호 및 상기 인버팅된 제 3 신호를 입력으로서 수신하기 위하여 결합된, 제 2 선택 장치(315)를 더 포함하는

이중 모드 프로그램 가능 펄스-폭 변조기 회로.
제 1 항에 있어서,

상기 제 1 신호를 생성하는 상기 적어도 하나의 펄스 생성기가

상기 메모리에 저장된 상기 적어도 하나의 시간 변수에 기초한 주기를 갖는 신호를 생성하기 위한 제 1 펄스 생성기(330)를 포함하는

이중 모드 프로그램 가능 펄스-폭 변조기 회로.
제 3 항에 있어서,

상기 제 1 신호를 생성하는 상기 적어도 하나의 펄스 생성기가

상기 적어도 하나의 시간 변수에 기초한 상기 제 1 펄스 생성기 신호를 오프세팅(offsetting) 하기 위한 제 2 펄스 생성기(332)를 포함하는

이중 모드 프로그램 가능 펄스-폭 변조기 회로.
제 1 항에 있어서,

상기 하나의 시간 변수는 시간 주기, 딜레이 시간, 펄스 지속기간을 포함하는 그룹으로부터 선택되는

이중 모드 프로그램 가능 펄스-폭 변조기 회로.
제 1 항에 있어서,

상기 제 2 신호를 생성하기 위한 적어도 하나의 펄스 생성기가

상기 적어도 하나의 제어 변수를 기준 값으로 변환하기 위한 변환 장치(340)와,

상기 기준 값 및 상기 외부 값을 수신하고, 출력 신호를 생성하기 위한 비교 장치(342)와,

상기 비교 장치 출력 신호를 수신하고, 상기 외부 신호가 상기 기준 값보다 클 때 제 4 신호를 생성하기 위한 펄스 생성기(346)

를 더 포함하는 이중 모드 프로그램 가능 펄스-폭 변조기 회로.
제 6 항에 있어서,

인버팅된 비교 장치 출력 신호를 제공하기 위하여 상기 비교 장치 출력 신호를 수신하기 위한 인버터(348)와,

상기 인버팅된 비교 장치 출력 신호를 수신하고, 제 5 신호를 생성하기 위한 펄스 생성기와,

상기 메모리에 포함된 상기 적어도 하나의 제어 변수에 의존하여 상기 제 4 신호와 상기 제 5 신호 사이에서 선택하기 위한, 상기 제 4 신호 및 상기 제 5 신호를 수신하기 위하여 결합된 제 3 선택 장치(311)

를 더 포함하는 이중 모드 프로그램 가능 펄스-폭 변조기 회로.
제 1 항에 있어서,

통신망 상의 데이터를 수신하기 위한 통신 장치(222)를 더 포함하는

이중 모드 프로그램 가능 펄스-폭 변조기 회로.
제 8 항에 있어서,

상기 데이터는 상기 적어도 하나의 제어 변수를 포함하는

이중 모드 프로그램 가능 펄스-폭 변조기 회로.
제 8 항에 있어서,

상기 데이터는 상기 적어도 하나의 시간 변수를 포함하는

이중 모드 프로그램 가능 펄스-폭 변조기 회로.