KR20020090233A - 무접점 상호연결 시스템 - Google Patents

무접점 상호연결 시스템 Download PDF

Info

Publication number
KR20020090233A
KR20020090233A KR1020027013712A KR20027013712A KR20020090233A KR 20020090233 A KR20020090233 A KR 20020090233A KR 1020027013712 A KR1020027013712 A KR 1020027013712A KR 20027013712 A KR20027013712 A KR 20027013712A KR 20020090233 A KR20020090233 A KR 20020090233A
Authority
KR
South Korea
Prior art keywords
circuit board
interconnect system
pattern
chip package
circuit
Prior art date
Application number
KR1020027013712A
Other languages
English (en)
Inventor
파넬라오거스토피.
Original Assignee
몰렉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/548,636 external-priority patent/US6362972B1/en
Priority claimed from US09/548,940 external-priority patent/US6612852B1/en
Application filed by 몰렉스 인코포레이티드 filed Critical 몰렉스 인코포레이티드
Publication of KR20020090233A publication Critical patent/KR20020090233A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Connecting Device With Holders (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

무접점 상호연결 시스템은 컴퓨터 칩 패키지와 회로 기판 사이에 제공된다. 칩 패키지는 불연속 단자 영역을 갖는 실질적으로 편평한 하부 표면을 갖는다. 회로 기판은 일반적으로 칩 패키지의 하부 표면과 평행하고 이와 이격된 상부 표면을 갖는다. 상부 표면 상의 불연속 회로 패드의 패턴은 단자 영역과 정렬된다. 복수개의 불연속 인터포저 부재들은 단자 영역과 회로 기판 사이에 배치되고, 단자 영역과 회로 패드의 정렬된 패턴에 상응하여 이에 정렬된 패턴이다. 인터포저 부재들은 양호하게는 인터포저 부재 사이의 간극을 채우는 재료보다 높은 유전 상수를 갖는 재료이다.

Description

무접점 상호연결 시스템{CONTACTLESS INTERCONNECTION SYSTEM}
반도체 장치가 더욱 복잡하게 됨에 따라, 기계적인 상호연결의 어려움 때문에 실리콘 웨이퍼 또는 "다이(Die)"와 적절한 회로 하드웨어 사이의 상호 연결은 발전되고 더 복잡하게 되었다. 이는 어느 정도 전기 회로의 고밀도와 소형화에 기인한다. 전자 부품에서 신호는 더 빠른 속도로 고주파 응용 제품으로 전달되고, 반도체 패키지는 더 얇아지고 더 작아지고 있다. 몇몇 고주파 응용 제품에서, 금속 접점 또는 단자에 의존하는 종래의 상호연결을 사용하는 것이 어려워질 것이다.
공지된 기계적인 상호연결은 종래의 단자 핀 및 소켓 또는 다른 암,수 구성품 또는 상호결합 스프링 접속에 사용된다. 이들 금속 대 금속 상호연결에서, 단자들 사이의 오염 또는 강산화성 물질을 제거하기 위해 와이핑 작용(wiping action)이 필수적으로 제공되어야 한다. 소형 반도체 상호연결에서, 단자들은 너무 작아서, 이러한 요구되는 와이핑을 제공하기 어렵고, 대향 단자들 또는 접점들 사이의 신뢰성있는 접촉력을 확보하기 어렵다. 종래의 납땜 접속은 반도체 상호연결 시스템의 소형화되거나 또는 근접하게 이격된 부품에 사용하기 위해서는 극단적으로 복잡하고 어려운 공구 작업이 요구되기 때문에, 가능하더라도 어렵다.
따라서, 본 발명은 기계적인 접촉에 의존하지 않고 두 개의 단자 또는 접점 사이에서 신호를 전달하도록 전기 또는 자기장 결합을 사용하는 커넥터에 관한 것이다.
본 발명은 일반적으로 접점을 사용하지 않고 컴퓨터 칩 패키지와 회로 기판 사이에서 달성되는 상호연결에 관한 것이다.
신규하다고 여겨지는 본 발명의 특징은 특히 첨부된 청구항으로 설명될 것이다. 목적 및 장점들과 함께 본 발명은 그림의 동일한 요소는 동일한 도면 부호로 나타낸 첨부된 도면과 함께 다음의 설명을 참조함으로써 잘 이해될 것이다.
도1은 본 발명에 따른 무접점 상호연결 시스템의 일실시예의 단면도이다.
도2는 본 발명의 제2 실시예롤 도시한 컴퓨터 칩 패키지에 대한 단면도이다.
도3은 본 발명의 제3 실시예의 컴퓨터 칩 패키지에 대한 단면도이다.
따라서, 본 발명의 목적은 컴퓨터 칩 패키지와 회로 기판 사이의 접속을 제공하기 위해 특히 적합한 신규하고 개선된 무접점 상호연결 시스템을 제공하는 것이다.
본 발명의 다른 목적은 접속을 제공하기 위해 금속 대 금속 접점을 사용하지 않고 유전성 재료로 분리된 제1 및 제2 단자 어레이 사이에서 용량성 결합(capacitive coupling)을 사용한 상호연결 구조를 제공하는 것이다.
본 발명의 일 실시예에서, 컴퓨터 칩 패키지는 편평한 지지부에 장착되도록 제공된다. 지지부는 그 위에 형성된 복수개의 접점 패드 또는 트레이스(trace)를 갖고, 리드 또는 다른 접속이 칩 출력을 접점 패드에 접속하기 위해 제공된다. 접점 패드는 지지부의 표면상에 장착되고, 지지부는 지지부의 접점 패드가 회로 기판의 상응하는 접점 패드 또는 트레이스와 대향하도록 정렬되도록 회로 기판 상에 위치된다. 용량성 결합은 두 개의 대향 접점 패드 사이에서 신호를 전달하기 위해 사용된다.
다른 실시예에서, 컴퓨터 칩 패키지는 지지부의 양측면 상에 패턴으로 정렬된 복수개의 접점을 갖는 편평한 지지부에 장착된다. 이들 접점은 패키지가 그의하부 표면에 일련의 불연속 단자 영역(discrete terminal land)을 갖도록 비아(vias)에 의해 상호연결된다. 회로 기판은 또한 컴퓨터 칩 패키지의 하부 표면의 단자 영역에 정렬된 불연속 단자 회로 패드의 패턴으로 상부 표면에 제공된다. 하나 이상의 불연속 유전성 인터포저 부재가 칩 패키지의 단자 영역과 회로 기판의 회로 패드 사이에 제공된다. 인터포저 부재는 단자 영역과 회로 패드의 패턴에 상응하는 패턴으로 정렬되고, 인터포저 부재는 단자 영역과 회로 패드 사이에서 정렬된다. 인터포저 부재는 양호하게는 200 이상의 비교적 높은 유전 상수를 갖는 재료로 되어 있다.
인터포저 부재는 단자 영역 또는 회로 패드에 접착될 수 있거나 또는 다른 실시예에서 설명한 바와 같이, 인터포저 부재는 칩 패키지의 하부 표면과 회로 기판의 상부 표면 사이에 배치된 편평한 캐리어에 의해 지지될 수 있다. 편평한 캐리어는 유전성 엘라스토머 재료로 제조될 수 있고, 인터포저 부재는 편평한 캐리어 부재에 오버몰드(overmold)될 수 있다.
본 발명의 다른 목적, 특징 및 장점은 첨부된 도면을 참조하여 다음의 상세한 설명으로부터 명백하게 될 것이다.
도1은 컴퓨터 칩 패키지(12)에 적절하게 위치되고, 컴퓨터 칩 패키지(12)와 인쇄 회로 기판과 같은 기재 기판(14) 사이의 접속을 제공하는 일반적으로 도면 부호 10으로 지시된 무접점 상호연결 시스템의 일실시예를 도시한다. 도2는 칩 패키지(12)와 회로 기판(14) 사이의 일반적으로 도면 부호 10A로 지시된 무접점 상호연결 시스템의 제2 실시예를 도시한다.
두 실시예(10, 10A)의 컴퓨터 칩 패키지는 실리콘 웨이퍼가 배치된 하우징(22)의 벽(20)의 상부 표면(18)에 장착된 실리콘 웨이퍼를 포함할 수 있다. 불연속 전도성 단자 영역(24)의 패턴은 벽(20)의 상부 표면(18)에 금속 피복된다. 실리콘 웨이퍼(16)는 복수개의 리드(26)에 의해 전도성 영역(24)에 접속된다. 본 실시예에서, 단자 영역(24)들은 칩 패키지(12)의 지지벽(18)의 하부 표면(32)에 배치된 불연속 매칭 패턴, 전도성 단자 영역 또는 접점 패드(30)에 개별 비아(28)에 의해 하부 지지벽(18)을 통해 접속된다.
상호연결 시스템(10 또는 10A)의 회로 기판(14)은 또한 칩 패키지(12)의 하부 표면(32)에 평행하게 배열된 실질적으로 편평한 상부 표면(34)을 갖는다. 불연속 회로 패드(36)의 패턴은 패드(36)들의 각각이 칩 패키지 지지벽의 하부 표면(32)의 단자 영역(30)의 단 하나에 정렬되는 패턴으로 상부 표면(34) 상에 배치될 수 있다. 회로 패드(28)는 종래 방식으로 회로 기판(14)의 각각의 회로에 전기적으로 접속될 수 있다.
복수개의 불연속 인터포저 부재(38)는 지지벽(20)의 저부의 단자 영역(30)과 회로 기판(14)의 상부의 대향 표면에 배치된 회로 패드(36) 사이에 위치된다. 이러한 실시예들의 인터포저 부재들(38, 38')은 도1 및 도2에서 수평으로 이격되어 있는 것으로 도시된 개재 간극(40, 40')에 의해 서로 이격되고, 두 단자 영역(30)과 회로 패드(36)의 패턴들에 상응하고 일반적으로 정렬되는 패턴으로 된다. 인터포저 부재는 양호하게는 대각선으로 또는 인접한 단자 영역(30)과 회로 패드(36) 사이의 결합을 방지하기 위해 간극(40) 재료의 유전 상수에 비해 높은 유전 상수를 갖는 재료로 만들어진다. 인터포저 부재(38, 38')의 유전 상수는 적어도 간극(40, 40')의 재료, 일반적으로 공기의 유전 상수보다 큰 크기를 갖고, 인터포저 부재(38, 38')의 유전 상수는 양호하게는 적어도 200이다. 그러나, 신호 주파수가 증가함에 따라, 인터포저 부재에 요구되는 유전 상수의 크기는 감소될 수 있다. 이러한 실시예에서, 단자 영역은 양호하게는 회로 기판 패드(36)와 유사하거나 동일한 치수이고, 경사지고 인접한 영역 및 패드들 사이에서 바람직하지 않은 결합이 되지 않고 영역 및 패드들의 바람직한 쌍들 사이에서 용량성 결합이 되도록 정렬된다.
도1의 인터포저 부재(38)들은 양호하게는 편평하고 칩 패키지의 하부 표면과 회로 기판의 상부 표면(34) 사이에 배치되는 캐리어 부재(42)에 의해 지지된다. 캐리어 부재(42)는 도시된 바와 같이, 컴퓨터 칩 패키지(12)의 전체 길이와 폭으로 연장되고 양호하게는 플라스틱과 같은 유전성 재료로 제조되거나 또는 고무 또는엘라스토머와 같은 유전성이고 가요성인 재료로 형성된다. 인터포저 부재는 캐리어 부재(42)에 오버몰드되고, 캐리어 부재(42)는 오버몰딩 공정을 수용하기 위해 형성된 일련의 구멍을 포함할 수 있다. 인터포저 부재(38)의 유전 상수는 양호하게는 바람직하지 않고 선택하지 않은 대각선 결합을 방지하기 위해 캐리어 부재(42)의 유전 상수보다 큰 크기를 갖는다.
도2는 도1의 제1 실시예에서 사용된 캐리어 부재(42)가 제거된 무접점 상호연결 시스템(10A)의 제2 실시예를 도시한다. 본 실시예에서 인터포저 부재(38')는 단자 영역(30)들 및 회로 패드(36)들 중 하나 또는 두 개 모두에 접착된다. 예를 들어, 인터포저 부재는 적절한 인쇄 방법에 의해 단자 영역(30) 또는 회로 패드(36)에 금속 피복될 수 있다. 그러나, 간극(40')은 다시 인터포저 부재들 사이에 제공된다. 다시, 인터포저 부재(38')의 유전 상수는 대각선 결합을 방지하기 위해 간극(40')을 채우는 임의의 재료(예를 들어, 공기)보다 커야 한다.
도1 및 도2에 도시된 상호연결 시스템(10, 10A)의 두 실시예에서, 인터포저 부재(38, 38')는 불연속 부재이고 전술한 바와 같이 간극(40, 40')에서 분리된다. 양호하게는, 인터포저 부재는 실질적으로 정렬된 단자 영역(30) 및 회로 패드(36)의 크기와 동일하게 크기가 정해진다. 전자 신호는 단자 영역(30)으로부터 인터포저 부재(38, 38')를 통해 회로 패드(36)로 용량성 전달된다. 인터포저 부재보다 낮은 유전 상수를 갖는 인터포저 부재 사이의 간극(40, 40')은 대각선 단자 영역(30)과 회로 패드(36) 사이의 유전성 차단을 제공한다. 전자 신호는 높은 유전 상수의 재료를 통해 결합되는 것이 바람직하기 때문에 신호는 비교적 높은 유전상수의 재료 사이의 간극(40, 40')을 가로지르지 못한다. 따라서, 불연속 또는 분리된 인터포저 부재는 단자 영역(30)과 회로 패드(36)의 대각선 세트 사이의 교차 결합(cross-coupling)과 혼선이 상당히 감소된다.
본 명세서 및 청구범위에서 "상부", "하부", "천정부", "저부", "수직" 등의 용어의 사용은 제한되지 않는다는 것이 이해될 것이다. 이러한 용어들은 간단하고 간결한 설명과 도면의 견지에서 본 발명의 이해를 제공한다. 명백하게, 상호연결 시스템(10, 10A)은 사용 또는 응용에서 무지향성이다.
컴퓨터 칩 패키지(112)와 회로 기판과 같은 기판(114) 사이에 무접점 상호연결 시스템(110)이 도시된 본 발명의 제3 실시예가 도3에 도시된다.
칩 패키지(112)는 저부 지지벽(116)을 갖는 하우징(115)을 포함하고, 실리콘 웨이퍼(118)는 지지벽(116)의 실질적으로 편평한 상부 표면(120)에 장착된다. 지지벽(116)은 벽(116)의 상부 표면(120)에 제공된 불연속 단자 영역(122)의 패턴을 지지하고, 각각의 리드(124)에 의해 실리콘 웨이퍼(118)에 상호연결된다. 단자 영역(122)의 패턴은 그 사이의 복수개의 간극(123)을 한정한다. 본 실시예의 지지벽(116)은 도1 및 도2의 실시예에서 활용된 인터포저 부재와 동일한 기능을 제공한다.
시스템(110)의 회로 기판(114)은 칩 패키지(112)의 지지벽 아래로 일반적으로 평행한 관계로 배치된다. 회로 기판(114)은 단자 영역(122)과 정렬되는 불연속 회로 패드(128)의 패턴을 갖는 편평한 상부 표면(126)을 갖는다. 불연속 회로 패드(128)의 패턴은 불연속 단자 영역(122)의 패턴에 의해 한정되는 그 사이의간극(123)과 유사한 공간(129)을 한정한다. 회로 패드(128)는 회로 기판(114) 상의 각각의 회로에 전기적으로 접속된다.
본 발명은 컴퓨터 칩 패키지(112)의 지지벽(116)이 칩 패키지의 단자 영역(122)과 회로 기판(114)의 회로 패드(128) 사이에서 직접 배치되는 것을 의도한다. 본 실시예에서, 벽(16)의 하부 표면(121)은 회로 패드(128)에 직접 장착된다. 다른 실시예에서, 벽은 인접한 단자 영역(122) 사이의 교차 결합을 방지하고 인접한 회로 패드(128) 사이의 교차 결합을 방지하기 위해 간극(123) 및 공간(129)을 채우는 재료(예를 들어 공기)에 비해 높은 유전 상수를 갖는 재료로 만들어 질 수 있다. 또 다른 실시예에서, 벽은 적어도 200의 유전 상수를 갖는 재료로 만들어진다. 물론, 다양한 재료 또는 혼합물이 바람직한 유전 상수를 제공할 수 있다. 그러나, 신호 주파수가 증가함에 따라, 벽(116)에 요구되는 유전 상수의 크기는 감소할 수 있다. 추가 실시예에서, 벽(116)의 두께는 정렬된 단자 영역(122)과 회로 패드(128) 사이의 결합을 증진시키고 인접한 단자 영역(122)들 또는 인접한 회로 패드(128)들 사이의 교차 결합을 방지하기 위해 단자 영역(122)들 사이의 간극(123)과 회로 패드(128)들 사이의 공간(129)의 폭에 비해 얇을 것이다.
상기에서 알 수 있는 바와 같이, 컴퓨터 칩 패키지의 일부[예를 들어 벽(116)]는 실리콘 웨이퍼(118)와 회로 기판(114) 사이의 전자기 결합을 제공하도록 효율적으로 사용된다. 필수적으로, 벽(116)은 단자 영역(122)과 회로 패드(128)가 벽(116)에 의해 제공된 개재된 유전 매체의 대향 측면 상의 1/2 커패시터(half-capacitor)로서 작용하는 복수개의 커패시터 내의 중간 유전 매체뿐만아니라 지지 구조로 제공한다. 신호는 칩 패키지의 단자 영역(122)과 회로 기판(114)의 회로 패드(128) 사이에서 용량성으로 전달된다. 따라서, 모든 다른 외부로부터의 상호연결 부품이 제거되고, 회로 패드(128)와 함께, 회로 기판(114)은 칩 패키지의 지지벽(116)의 저부 표면에 바로 인접하여 상호 연결식으로 장착될 수 있다.
본 발명이 그의 사상 또는 중심 특징에서 벗어남없이 다른 특정 형태로 구체화될 수 있음을 알게 될 것이다. 따라서, 본 예와 실시예들은 제한이 아닌 설명하기 위한 것이고, 그 세부 사항에 제한되지 않는다.

Claims (16)

  1. 컴퓨터 칩 패키지와 회로 기판 사이의 무접점 상호연결 시스템이며,
    불연속 단자 영역의 패턴을 갖는 편평한 하부 표면을 구비한 컴퓨터 칩 패키지와,
    칩 패키지의 하부 표면과 평행하고 이로부터 이격된 편평한 상부 표면을 갖고, 상기 단자 영역과 정렬되고 그 위에 배치된 불연속 회로 패드의 패턴을 포함하는 회로 기판과,
    단자 영역들과 회로 패드들 사이에서, 단자 영역들과 회로 패드들의 정렬된 패턴과 정렬되고 이에 상응하는 패턴을 갖는 복수개의 불연속 인터포저 부재를 포함하는 것을 특징으로 하는 무접점 상호연결 시스템.
  2. 제1항에 있어서, 상기 단자 영역은 컴퓨터 칩 패키지의 벽의 하부 표면에 배치되고, 상기 단자 영역은 패키지의 실리콘 웨이퍼로부터 벽을 통해 리드로 비아에 의해 접속되는 것을 특징으로 하는 무접점 상호연결 시스템.
  3. 제1항에 있어서, 상기 인터포저 부재들은 칩 패키지의 하부 표면과 회로 기판의 상부 표면 사이에 배치된 유전성 캐리어 부재에 의해 지지되는 것을 특징으로 하는 무접점 상호연결 시스템.
  4. 제3항에 있어서, 상기 인터포저 부재들은 캐리어 부재에 오버 몰드되는 것을 특징으로 하는 무접점 상호연결 시스템.
  5. 제3항에 있어서, 상기 편평한 캐리어 부재는 엘라스토머 재료로 만들어지는 것을 특징으로 하는 무접점 상호연결 시스템.
  6. 제1항에 있어서, 상기 인터포저 부재들은 상기 단자 영역들 또는 회로 패드들 중 하나에 접착되는 것을 특징으로 하는 무접점 상호연결 시스템.
  7. 제1항에 있어서, 상기 불연속 인터포저 부재들은 그 사이의 간극을 한정하고, 상기 인터포저 부재들은 간극을 채우는 재료보다 높은 유전 상수를 갖는 재료인 것을 특징으로 하는 무접점 상호연결 시스템.
  8. 컴퓨터 칩 패키지와 회로 기판 사이의 무접점 상호연결 시스템이며,
    불연속 단자 영역의 패턴을 갖는 하부 표면을 구비한 컴퓨터 칩 패키지와,
    칩 패키지의 하부 표면과 평행하고 이로부터 이격된 상부 표면을 갖고, 상기 단자 영역에 정렬된 불연속 회로 패드의 패턴을 포함하는 회로 기판과,
    상기 칩 패키지의 하부 표면과 상기 회로 기판의 상부 표면 사이에 배치된 캐리어 부재에 의해 지지되는 복수개의 불연속 인터포저 부재를 포함하고,
    상기 캐리어 부재는 상기 칩 패키지 하부 표면과 상기 회로 기판 상부 표면사이에서 폭방향으로 연장하고,
    상기 인터포저 부재는 상기 단자 공간 및 회로 패드 패턴과 정렬되고 이에 상응하는 패턴으로 정렬되고,
    상기 인터포저 부재는 상기 캐리어 부재보다 높은 유전 상수를 갖는 것을 특징으로 하는 무접점 상호연결 시스템.
  9. 제8항에 있어서, 상기 단자 영역은 컴퓨터 칩 패키지의 벽의 하부 표면 상에 있고, 상기 단자 영역은 패키지의 실리콘 웨이퍼로부터 벽을 통해 리드로 비아에 의해 접속되는 것을 특징으로 하는 무접점 상호연결 시스템.
  10. 제8항에 있어서, 상기 인터포저 부재는 편평한 캐리어 부재 상에 오버 몰드되는 것을 특징으로 하는 무접점 상호연결 시스템.
  11. 제8항에 있어서, 상기 편평한 캐리어 부재는 유전성 엘라스토머 재료로 만들어지는 것을 특징으로 하는 무접점 상호연결 시스템.
  12. 컴퓨터 칩 패키지와 회로 기판 사이의 무접점 상호연결 시스템이며,
    패키지 내에 배치되는 컴퓨터 칩으로서, 컴퓨터 칩의 회로를 다른 회로에 접속하기 위해 연장되는 복수개의 리드를 갖는 컴퓨터 칩과,
    상기 칩을 지지하고 회로 기판에 패키지를 장착하기 위한, 주어진 유전 상수를 갖는 재료로 형성된 지지벽과, 상기 지지벽의 상부 표면에 배치되고 상기 칩 리드에 접속되는 복수개의 불연속인 전도성 단자 영역을 포함하는 패키지와,
    상기 패키지 지지벽 아래에 배치되고, 상기 패키지의 단일 단자 영역에 정렬된 단일 회로 패드가 위치하는 패턴으로 배치된 불연속 회로 패드의 패턴을 구비한 실질적으로 편평한 상부 표면을 포함하는 회로 기판을 포함하는 것을 특징으로 하는 무접점 상호연결 시스템.
  13. 제12항에 있어서, 상기 지지벽은 상기 패키지의 외부벽을 형성하는 것을 특징으로 하는 무접점 상호연결 시스템.
  14. 제12항에 있어서, 상기 지지벽은 적어도 200의 유전 상수를 갖는 것을 특징으로 하는 무접점 상호연결 시스템.
  15. 컴퓨터 칩 패키지와 회로 기판 사이의 무접점 상호연결 시스템이며,
    편평한 내부 표면을 포함하고 미리 선택된 유전성 재료를 갖는 외부 벽을 갖는 하우징을 포함하는 컴퓨터 칩과,
    하우징 내에 장착된 실리콘 웨이퍼와,
    상기 실리콘 웨이퍼에 전기적으로 결합되고 상기 벽의 내부 표면의 불연속 단자 영역의 패턴과,
    상기 벽의 외부에 대해 가지런히 놓여있고, 벽을 통해 상기 단자 영역에 정렬된 불연속 회로 패드의 패턴을 갖는 실질적으로 편평한 표면을 포함하는 회로 기판을 포함하는 것을 특징으로 하는 무접점 상호연결 시스템.
  16. 제15항에 있어서, 상기 벽은 적어도 200의 유전 상수를 갖는 재료로 만들어지는 것을 특징으로 하는 무접점 상호연결 시스템.
KR1020027013712A 2000-04-13 2001-04-12 무접점 상호연결 시스템 KR20020090233A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US09/548,636 US6362972B1 (en) 2000-04-13 2000-04-13 Contactless interconnection system
US09/548,636 2000-04-13
US09/548,940 US6612852B1 (en) 2000-04-13 2000-04-13 Contactless interconnection system
US09/548,940 2000-04-13
PCT/US2001/012020 WO2001080316A2 (en) 2000-04-13 2001-04-12 Contactless interconnection system

Publications (1)

Publication Number Publication Date
KR20020090233A true KR20020090233A (ko) 2002-11-30

Family

ID=27068917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013712A KR20020090233A (ko) 2000-04-13 2001-04-12 무접점 상호연결 시스템

Country Status (7)

Country Link
EP (1) EP1273040A2 (ko)
JP (1) JP3701242B2 (ko)
KR (1) KR20020090233A (ko)
CN (1) CN1237612C (ko)
AU (1) AU2001251588A1 (ko)
TW (1) TW547773U (ko)
WO (1) WO2001080316A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336218C (zh) * 2003-08-25 2007-09-05 威盛电子股份有限公司 一种高频集成电路多排线打线结构及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2902002A1 (de) * 1979-01-19 1980-07-31 Gerhard Krause Dreidimensional integrierte elektronische schaltungen
JPH0583011A (ja) * 1991-09-25 1993-04-02 Sumitomo Electric Ind Ltd 半導体装置用パツケージの入出力結合デバイス
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
JPH0998005A (ja) * 1995-09-29 1997-04-08 Nec Corp 配線基板
US6396712B1 (en) * 1998-02-12 2002-05-28 Rose Research, L.L.C. Method and apparatus for coupling circuit components

Also Published As

Publication number Publication date
JP2003531496A (ja) 2003-10-21
WO2001080316A2 (en) 2001-10-25
CN1422440A (zh) 2003-06-04
JP3701242B2 (ja) 2005-09-28
WO2001080316A3 (en) 2002-03-21
CN1237612C (zh) 2006-01-18
AU2001251588A1 (en) 2001-10-30
EP1273040A2 (en) 2003-01-08
TW547773U (en) 2003-08-11

Similar Documents

Publication Publication Date Title
US6707684B1 (en) Method and apparatus for direct connection between two integrated circuits via a connector
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US5825630A (en) Electronic circuit board including a second circuit board attached there to to provide an area of increased circuit density
USRE42332E1 (en) Integrated circuit package, ball-grid array integrated circuit package
US7545029B2 (en) Stack microelectronic assemblies
US7473102B2 (en) Space transforming land grid array interposers
US7284992B2 (en) Electronic package structures using land grid array interposers for module-to-board interconnection
EP1323340B1 (en) System and method for connecting a power converter to a land grid array socket
US5147208A (en) Flexible printed circuit with raised contacts
KR101488266B1 (ko) 착탈형 전기 접속 구조와 이를 구비한 전기 접속용 커넥터, 반도체 패키지 조립체 및 전자기기
US8958214B2 (en) Motherboard assembly for interconnecting and distributing signals and power
US20060138630A1 (en) Stacked ball grid array packages
KR100543853B1 (ko) 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법
US20060097370A1 (en) Stepped integrated circuit packaging and mounting
US6612852B1 (en) Contactless interconnection system
US6396710B1 (en) High density interconnect module
KR100686671B1 (ko) 도체 임피던스가 조립 중에 선택되는 반도체 패키지
KR101689546B1 (ko) 착탈형 전기 접속 구조와 이를 구비하는 전자기기
KR20020090233A (ko) 무접점 상호연결 시스템
US6362972B1 (en) Contactless interconnection system
US6724077B2 (en) Semiconductor package having multi-signal bus bars
US6459592B1 (en) Circuit assembly including VLSI package
CN110112113B (zh) 半导体封装件
WO2004093252A2 (en) Electrical connector and method for making
CN116344458A (zh) 针对具有微电缆/光学连接器的封装件的加强件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application