KR20020059475A - 위상 고정 루프 장치 및 그 동작 방법 - Google Patents

위상 고정 루프 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20020059475A
KR20020059475A KR1020010000853A KR20010000853A KR20020059475A KR 20020059475 A KR20020059475 A KR 20020059475A KR 1020010000853 A KR1020010000853 A KR 1020010000853A KR 20010000853 A KR20010000853 A KR 20010000853A KR 20020059475 A KR20020059475 A KR 20020059475A
Authority
KR
South Korea
Prior art keywords
signal
frequency
circuit
output
voltage
Prior art date
Application number
KR1020010000853A
Other languages
English (en)
Inventor
김주형
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020010000853A priority Critical patent/KR20020059475A/ko
Publication of KR20020059475A publication Critical patent/KR20020059475A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

여기에 개시된 발명에서는 듀얼 슬로우프 기능을 갖춘 전압제어 발진회로를 구비한 위상 고정 루프 장치 및 그 동작 방법이 제시된다. 전압제어 발진회로의 출력 주파수는 입력되는 루프필터의 출력인 여과신호에 비례하는 특성을 가지고 있는데, 본 발명에서는 주파수 유도신호를 여과신호와 함께 상기 전압제어 발진회로에 동시에 인가하여 듀얼 슬로우프를 갖는 출력 주파수를 발생시킴으로써 상황에 따라 양의 기울기를 갖는 출력 주파수와 음의 기울기를 갖는 출력 주파수를 선택하여 위상 고정 루프의 락 타임을 향상시킨다. 이를 위해 듀얼 슬로우프 유도회로를 추가로 구비한다.

Description

위상 고정 루프 장치 및 그 동작 방법{Phase locked loop apparatus and method of operating the same}
본 발명은 위상 고정 루프 장치 및 그 동작 방법에 관한 것으로, 보다 자세하게는 듀얼 슬로우프 기능을 갖춘 전압제어 발진회로를 구비한 위상 고정 루프 장치 및 그 동작 방법에 관한 것이다.
위상 고정 루프(Phase Locked Loop, PLL)는 입력신호에 위상이 고정되는 출력주파수를 제공하기 위한 것으로 클럭 복원, 주파수 합성, 신호의 변조나 복조 등을 포함한 통신 시스템이나 제어 시스템에서 광범위하게 사용된다.
일반적으로, 이러한 시스템들은 빠른 락 타임(Lock time)을 요구하며 이에 따라 락 타임을 개선하기 위한 여러 방안들이 제시되고 있다.
위상 고정 루프는 도 1에 도시된 바와 같이 일반적으로 위상 및 주파수 검출회로, 전하 펌프 회로, 루프필터, 전압제어 발진회로 그리고 분주회로가 하나의 부궤환 루프를 형성하여 출력주파수의 위상을 입력신호에 고정시키는 일련의 동작을 수행한다.
도 1을 참조하면, 위상 및 주파수 검출회로(100)는 입력신호의 주파수와 피드백된 출력 주파수의 차이를 감지하여 제1 검출신호(UP)와 제2 검출신호(DN)를 선택적으로 출력한다. 전하 펌프 회로(110)는 상기 제1 검출신호와 제2 검출신호 중 일 신호에 응답하여 제1 펌프신호와 제2 펌프신호 중 일 신호를 선택적으로 출력한다. 루프필터 회로(120)는 상기 제1 펌프신호와 제2 펌프신호 중 일 신호에 응답하여 여과신호(VCTRL)를 출력한다. 전압제어 발진회로(130)는 상기 여과신호에 응답하여 출력 주파수를 발생시키는데, 이 때 발생되는 출력 주파수는 입력되는 여과신호의 전압에 비례한다. 즉, 여과신호의 전압이 증가하면 출력 주파수는 증가하고 여과신호의 전압이 감소하면 출력 주파수도 감소한다. 분주회로(140)는 분주기 입력 비트로 들어오는 이진화 데이터 값에 따라 분주비를 결정하며, 결정된 분주비와 출력 주파수의 곱만큼 위상이 변형된 신호가 위상 및 주파수 검출회로로 피드백된다. 여기에서는 최상위 비트(M4)와 최하위 비트(M0)인 5비트의 이진화 데이터를 디코딩하여 2 내지 33(M)까지 분주비를 셋팅할 수 있는 십진화 데이터를 만들 수가 있다.
도 1의 동작을 좀더 상세히 살펴보면, 가령 제1 검출신호가 로직하이이면 전하 펌프 회로(110)에서 루프필터 회로(120)로 전류를 공급하고 제2 검출신호가 로직하이이면 루프필터 회로(120)에서 전하 펌프 회로(110)로 전류를 역류시킨다. 루프필터 회로(1200는 평균화 과정을 통해 여과신호를 직류전압으로 만든다. 여과신호는 출력 주파수를 제어하는 전압제어 발진회로(130)의 입력전압으로 사용된다. 출력 주파수는 분주회로(140)를 경유하여 위상 및 주파수 검출회로(100)로 부궤환되고 입력신호와 합성된다. 상기한 일련의 과정은 출력 주파수가 원하는 주파수 범위로 락킹 될 때까지 계속된다.
도 2는 도 1에 도시된 전압제어 발진회로에 대한 종래의 구체회로도이다.
도 2를 참조하면, 종래의 전압제어 발진회로(150)는 단일 입력전압인 여과신호에 응답하여 바이어스 전류를 출력하는 전압/전류 변환회로(160)와; 상기의 바이어스 전류에 응답하여 출력 주파수를 발생시키는 링오실레이터(170)를 구비한다.
상기한 구성을 갖는 전압제어 발진회로(150)의 동작은 하기와 같다.
여과신호의 전압이 증가함에 따라 전압/전류 변환회로(160)는 출력 바이어스 전류를 증가시킨다. 링오실레이터(170)는 출력 바이어스 전류에 응답하여 주파수를 증가시킨다. 반대로 여과신호의 전압이 감소함에 따라 전압/전류 변환회로(160)는 출력 바이어스 전류를 감소시킨다. 링오실레이터(170)는 출력 바이어스 전류에 응답하여 주파수를 감소시킨다.
도 3은 도 2에 도시된 전압제어 발진회로의 전압 대 주파수 특성곡선이다.
도 3을 참조하면, 루프필터의 출력인 여과신호와 출력 주파수는 선형적으로 비례하고 있음을 알 수 있다. 가령, 전압제어 발진회로의 출력 주파수가 ①의 위치에 있다고 하면, ②의 위치로 출력 주파수가 천이(주파수 증가)하기 위해서는 루프필터의 출력인 여과신호가 증가하여야 한다. 위상 고정 루프는 이를 위해 원하는 주파수 범위(②)로 락킹이 될 때까지 일련의 피드백 과정을 수행하여야 하는데 많은 시간을 요한다. 왜냐하면 종래의 전압제어 발진회로는 전압 대 주파수가 선형적으로 비례하는 단일 기울기를 가지고있어, 위상 고정 루프가 원하는 주파수로 정착하기 위해 전압제어 발진회로의 입력신호인 여과신호는 선형적으로 증가하든지 또는 감소되어야 한다. 따라서, 전압제어 발진회로의 초기 입력전압인 여과신호와 원하는 주파수에 해당하는 전압제어 발진회로의 입력전압인 여과신호의 전압차가 클경우, 위상 고정 루프는 원하는 주파수 레벨로 정착하는데 많은 시간을 필요로 한다. 즉, 위상 고정 루프의 락 타임이 길어진다.
본 발명의 목적은 락킹 타임을 향상시키기 위한 위상 고정 루프 장치를 제공하는 것이다.
본 발명의 다른 목적은 위상 고정 루프 장치의 락킹 타임을 향상시키기 위한 동작 방법을 제공하는 것이다.
도 1은 일반적인 위상 고정 루프 장치를 보여주는 블럭도;
도 2는 도 1에 도시된 전압제어 발진 블럭의 종래 실시예;
도 3은 도 2에 도시된 전압제어 발진 블럭의 전압 대 주파수 관계를 보여주는 특성곡선;
도 4는 도 1에 도시된 전압제어 발진 블럭의 본 발명의 실시예;
도 5는 도 4에 도시된 전압제어 발진 블럭의 전압 대 주파수 관계를 보여주는 특성곡선;
도 6은 도 4에 도시된 전압/전류 변환회로의 입력신호인 주파수 유도신호를 발생시키는 듀얼 슬로우프 유도회로.
도 7은 도 4에 도시된 전압제어 발진 블럭의 전압 대 주파수 특성곡선의 시뮬레이션 결과 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 위상 및 주파수 검출회로 110: 전하펌프 회로
120: 루프필터 회로 130, 150, 180: 전압제어 발진회로
160, 190: 전압/전류 변환회로 170, 200: 링오실레이터
210: 듀얼 슬로우프 유도회로 220: 논리회로
UP: 제1 검출신호 DN: 제2 검출신호
VCTRL: 여과신호 BIAS: 교차전압
SEL: 주파수 유도신호
(구성)
종래의 결점을 해결하기 위하여, 본 발명은 락킹 타임을 향상시킨 위상 고정 루프 장치를 제공한다.
상기한 위상 고정 루프 장치는 입력신호에 위상이 고정되는 출력 주파수를 제공하는 것으로, 위상 및 주파수 검출회로와 전하 펌프 회로와 루프필터 회로와 전압제어 발진회로와 그리고 분주회로를 포함한다. 상기한 위상 및 주파수 검출회로는 상기 입력신호와 상기 출력 주파수에 응답하여 제1 검출신호와 제2 검출신호를 선택적으로 출력하기 위하여 사용된다. 상기한 전하 펌프 회로는 상기 제1 검출신호와 제2 검출신호 중 일 신호에 응답하여 제1 펌프전류와 제2 펌프전류를 선택적으로 출력하기 위하여 사용된다. 상기한 루프필터 회로는 상기 제1 펌프전류와제2 펌프전류 중 일 신호에 응답하여 여과신호를 출력하기 위하여 사용된다. 상기한 전압제어 발진회로는 상기 여과신호와 듀얼 슬로우프 유도회로로부터 발생되는 주파수 유도신호에 응답하여 상기 주파수 유도신호의 로직레벨에 따라 제1 출력신호와 제2 출력신호를 선택적으로 출력하기 위하여 사용된다. 그리고 상기한 분주회로는 상기 제1 출력신호와 제2 출력신호 중 일 신호에 응답하여 분주비율에 따라 분주신호를 상기 위상 및 주파수 검출회로에 인가하기 위하여 사용된다.
상기 전압제어 발진회로는 상기 여과신호와 상기 주파수 유도신호에 응답하여 상기 주파수 유도신호가 로직하이일 때 상기 여과신호의 전압레벨이 서서히 증가함에 따라 이에 비례하는 제1 바이어스 전류를 출력하고, 상기 주파수 유도신호가 로직로우일 때 상기 여과신호의 전압레벨이 서서히 증가함에 따라 이에 반비례하는 제2 바이어스 전류를 출력하는 전압/전류 변환회로와; 그리고 상기 제1 바이어스 전류와 상기 제2 바이어스 전류에 응답하여 상기 주파수 유도신호가 로직하이일 때 양의 기울기를 갖는 상기 제1 출력신호를 발생시키고, 상기 주파수 유도신호가 로직로우일 때 음의 기울기를 갖는 상기 제 2 출력신호를 발생시키는 링오실레이터를 포함한다.
상기 듀얼 슬로우프 유도회로는 상기 여과신호와 교차전압의 대소관계를 비교하여 상기 여과신호가 상기 교차전압보다 클 때 로직로우를 출력하고, 상기 교차전압이 상기 여과신호보다 클 때 로직하이를 출력하는 비교기와; 그리고 상기 비교기 출력신호와 상기 분주회로 입력비트로 인가되는 이진화 데이터에 응답하여 상기 비교기 출력신호가 로직하이일 때 로직로우의 상기 주파수 유도신호를 출력하고,상기 비교기 출력신호가 로직로우일 때 로직하이의 상기 주파수 유도신호를 출력하는 논리회로를 포함한다.
종래의 결점을 해결하기 위하여, 본 발명은 위상 고정 루프 장치의 락킹 타임을 향상시킨 동작 방법을 제공한다.
상기한 동작 방법은 입력신호에 위상이 고정되는 출력 주파수를 최종적으로 제공하는 것으로, 상기 입력신호와 상기 출력 주파수에 응답하여 제1 검출신호와 제2 검출신호를 선택적으로 출력하는 단계를 포함하며; 상기 제1 검출신호와 제2 검출신호 중 일 신호에 응답하여 제1 펌프전류와 제2 펌프전류를 선택적으로 출력하는 단계를 포함하며; 상기 제1 펌프전류와 제2 펌프전류 중 일 신호에 응답하여 여과신호를 출력하는 단계를 포함하며; 상기 여과신호와 듀얼 슬로우프 유도회로로부터 발생되는 주파수 유도신호에 응답하여 상기 주파수 유도신호의 로직레벨에 따라 제1 출력신호와 제2 출력신호를 선택적으로 출력하는 단계를 포함하며; 그리고 상기 제1 출력신호와 제2 출력신호 중 일 신호에 응답하여 분주비율에 따라 분주신호를 발생시켜 상기 입력신호의 주파수와 합성시키는 단계를 포함한다.
상기 주파수 유도신호는 상기 여과신호와 교차전압의 대소관계를 비교하여 상기 여과신호가 상기 교차전압보다 클 때 로직로우가 출력되고, 상기 교차전압이 상기 여과신호보다 클 때 로직하이가 출력되는 단계와; 그리고 상기 단계를 통해 출력되는 비교신호와 상기 분주 입력비트로 인가되는 이진화 데이터를 논리조합하여 상기 비교신호가 로직하이일 때 로직로우가 출력되고, 상기 비교기 출력신호가 로직로우일 때 로직하이가 출력되는 단계를 통하여 발생된다.
(작용)
이러한 장치 및 동작 방법에 의하면, 낮은 주파수 범위에서 높은 주파수 범위로 또는 높은 주파수 범위에서 낮은 주파수 범위로 천이시 여과신호를 급격히 변화시키지 않고도 원하는 주파수 범위에 빠르게 락킹시킬 수가 있다.
(실시예)
이하에서는 청구범위와 관련된 본 발명의 상세한 설명을 실시예를 통하여 설명한다.
첨부도면은 본 발명에 대한 이해를 한층 높이기 위해 포함된 것으로, 이 명세서의 일부를 구성한다.
도 4는 본 발명의 일실시예에 따른 전압제어 발진회로(180)의 구체회로도이다.
도 4를 참조하면, 전압제어 발진회로(180)는 루프필터의 출력전압인 여과신호와 주파수 유도신호에 응답하여 제1 바이어스 전류와 제2 바이어스 전류를 발생시키는 전압/전류 변환회로(190)와; 그리고 상기 제1 바이어스 전류와 제2 바이어스 전류에 응답하여 출력 주파수를 발생시키는 링오실레이터(200)를 구비한다.
전압/전류 변환회로(190)의 동작은 주파수 유도신호(SEL)가 로직하이일 때 여과신호(VCTRL)의 전압레벨이 서서히 증가함에 따라 이에 비례하는 제1 바이어스 전류를 출력하고, 주파수 유도신호가 로직로우일 때 여과신호의 전압레벨이 서서히 증가함에 따라 이에 반비례하는 제2 바이어스 전류를 출력한다.
링오실레이터(200)의 동작은 제1 바이어스 전류와 제2 바이어스 전류에 응답하여 주파수 유도신호가 로직하이일 때 양의 기울기를 갖는 출력 주파수를 발생하고, 주파수 유도신호가 로직로우일 때 음의 기울기를 갖는 출력 주파수를 발생한다.
요약하면, 주파수 유도신호(SEL)가 로직하이인 경우 루프필터의 출력인 여과신호(VCTRL)의 전압이 증가하면 전압제어 발진회로(180)의 출력 주파수는 증가하고 여과신호의 전압이 감소하면 출력 주파수는 감소한다.
반면에, 주파수 유도신호가 로직로우인 경우 루프필터의 출력인 여과신호의 전압이 증가하면 전압제어 발진회로(180)의 출력 주파수는 감소하고 여과신호의 전압이 감소하면 출력 주파수는 증가한다.
즉, 주파수 유도신호의 조건에 따라 전압제어 발진회로의 전압 대 주파수 특성곡선이 양의 기울기 또는 음의 기울기를 갖는다. 이때 양의 기울기와 음의 기울기의 절대값은 동일해야 한다.
도 5는 도 4에 도시된 전압제어 발진회로의 전압 대 주파수 특성곡선을 나타낸다.
도 5를 참조하면, (a)와 같이 주파수 유도신호가 로직하이이고 출력 주파수의 현재 상태가 ①의 위치에 있다고 가정할 때, 출력 주파수가 ②의 위치로 천이를 하기 위해서는 (b)와 같이 주파수 유도신호가 로직로우로 천이하면 되고 이를 통해 출력 주파수는 빠르게 원하는 범위로 고정된다. 즉, 주파수 유도신호가 로직하이일 때 ②의 위치가 주파수 유도신호가 로직로우일 때 ①의 위치가 되어 전압제어 발진회로의 입력인 여과신호의 전압은 거의 변하지 않으면서 위상 고정 루프는 빠르게락킹된다.
도 6은 듀얼 슬로우프의 출력 주파수를 유도하는 주파수 유도신호의 생성회로이다.
도 6을 참조하면, 듀얼 슬로우프 유도회로(210)는 여과신호(VCTRL)와 교차전압 (BIAS)의 전압레벨을 비교하는 비교기와; 상기 비교기 출력신호와 분주기 입력비트를 논리조합하여 주파수 유도신호를 발생하는 논리회로(220)를 구비한다.
상기 교차전압(BIAS)은 양의 기울기를 갖는 출력 주파수와 음의 기울기를 갖는 출력 주파수가 상호 교차하는 지점의 전압으로 정의한다.
비교기는 여과신호의 전압이 교차전압보다 클 때 로직로우를 출력하고, 여과신호의 전압이 교차전압보다 작을 때 로직하이를 출력한다.
논리회로는 분주기 입력비트(M4)와 비교기 출력신호(CEN)가 각각 로직하이이거나 로직로우일 때만 로직하이의 주파수 유도신호를 출력하는 익스크루시브 노아 기능을 수행한다.
가령, 분주기 입력비트가 낮은 주파수로 셋팅되고(M4가 0인 경우) 비교기 출력신호가 로직로우이면 주파수 유도신호는 로직하이가 되어 전압제어 발진회로는 양의 기울기를 가지는 출력 주파수를 발생한다.
또한, 분주기 입력비트가 낮은 주파수로 셋팅되고(M4가 0인 경우) 비교기 출력신호가 로직하이이면 주파수 유도신호는 로직로우가 되어 전압제어 발진회로는 음의 기울기를 가지는 출력 주파수를 발생한다.
여기서 분주기 입력비트 값은 높은 주파수로 셋팅이 되는 경우에는 M0 내지M4가 이진화 데이터 1로 로직하이가 되며, 상기에서는 M4를 예로 든 것이다.
도 7은 도4에 도시된 전압제어 발진회로의 전압 대 주파수 특성곡선으로 최종적인 시뮬레이션 결과를 나타내는 도면이다.
도 7에 도시된 바와 같이, 주파수 유도신호의 로직레벨이 로직하이일 때 전압제어 발진회로의 출력 주파수는 여과신호의 전압이 증가함에 따라 증가하는 양의 기울기를 가지며, 주파수 유도신호의 로직레벨이 로직로우일 때 전압제어 발진회로의 출력 주파수는 여과신호의 전압이 증가함에 따라 감소하는 음의 기울기를 가짐을 알 수 있다.
요약하면, 본 발명은 전술한 바와 같이 전압제어 발진회로의 전압 대 주파수 기울기를 조건에 따라 듀얼 슬로우프(이중의 기울기)를 가질 수 있도록 한 메커니즘이다. 이와 같은 메커니즘에서는 전압제어 발진회로의 초기 입력전압과 원하는 주파수에 해당하는 입력전압의 전압차가 클 경우 반대 부호의 기울기를 적용하여 원하는 주파수로 접근하도록 한다. 이러한 회로의 동작 특성을 통해 위상 고정 루프는 원하는 주파수로 정착하는데 걸리는 락킹 타임을 최소화한다.
상술한 바와같이, 듀얼 슬로우프 기능을 갖춘 위상 고정 루프 장치가 통신 시스템이나 제어 시스템에 적용될시 락 타임이 향상되어 시스템의 속도가 향상되고 제품의 경쟁력을 확보할 수 있는 잇점이 있다.

Claims (6)

  1. 입력신호에 위상이 고정되는 출력 주파수를 제공하는 위상 고정 루프 장치에 있어서,
    상기 입력신호와 상기 출력 주파수에 응답하여 제1 검출신호와 제2 검출신호를 선택적으로 출력하는 위상 및 주파수 검출회로와;
    상기 제1 검출신호와 제2 검출신호 중 일 신호에 응답하여 제1 펌프전류와 제2 펌프전류를 선택적으로 출력하는 전하 펌프 회로와;
    상기 제1 펌프전류와 제2 펌프전류 중 일 신호에 응답하여 여과신호를 출력하는 루프필터 회로와;
    상기 여과신호와 듀얼 슬로우프 유도회로로부터 발생되는 주파수 유도신호에 응답하여 상기 주파수 유도신호의 로직레벨에 따라 제1 출력신호와 제2 출력신호를 선택적으로 출력하는 전압제어 발진회로와; 그리고
    상기 제1 출력신호와 제2 출력신호 중 일 신호에 응답하여 분주비율에 따라 분주신호를 상기 위상 및 주파수 검출회로에 인가하는 분주회로를 포함하는 위상 고정 루프 장치.
  2. 제 1 항에 있어서,
    상기 듀얼 슬로우프 유도회로는 상기 여과신호와 교차전압의 대소관계를 비교하여 상기 여과신호가 상기 교차전압보다 클 때 로직로우를 출력하고, 상기 교차전압이 상기 여과신호보다 클 때 로직하이를 출력하는 비교기와; 그리고
    상기 비교기 출력신호와 상기 분주회로 입력비트로 인가되는 이진화 데이터에 응답하여 상기 비교기 출력신호가 로직하이일 때 로직로우의 상기 주파수 유도신호를 출력하고, 상기 비교기 출력신호가 로직로우일 때 로직하이의 상기 주파수 유도신호를 출력하는 논리회로를 포함하는 위상 고정 루프 장치.
  3. 제 1 항에 있어서,
    상기 전압제어 발진회로는 상기 여과신호와 상기 주파수 유도신호에 응답하여 상기 주파수 유도신호가 로직하이일 때 상기 여과신호의 전압레벨이 서서히 증가함에 따라 이에 비례하는 제1 바이어스 전류를 출력하고, 상기 주파수 유도신호가 로직로우일 때 상기 여과신호의 전압레벨이 서서히 증가함에 따라 이에 반비례하는 제2 바이어스 전류를 출력하는 전압/전류 변환회로와; 그리고
    상기 제1 바이어스 전류와 상기 제2 바이어스 전류에 응답하여 상기 주파수 유도신호가 로직하이일 때 양의 기울기를 갖는 상기 제1 출력신호를 발생시키고, 상기 주파수 유도신호가 로직로우일 때 음의 기울기를 갖는 상기 제 2 출력신호를 발생시키는 링오실레이터를 포함하는 위상 고정 루프 장치.
  4. 제 2 항에 있어서,
    상기 논리회로는 상기 분주회로 입력 비트로 인가되는 이진화 데이터와 상기 비교기 출력신호가 각각 로직하이나 로직로우일 때만 로직하이를 출력하는 조합으로 구성되는 것을 특징으로 하는 위상 고정 루프 장치.
  5. 입력신호에 위상이 고정되는 출력 주파수를 제공하는 위상 고정 루프 동작 방법에 있어서,
    상기 입력신호와 상기 출력 주파수에 응답하여 제1 검출신호와 제2 검출신호를 선택적으로 출력하는 단계와;
    상기 제1 검출신호와 제2 검출신호 중 일 신호에 응답하여 제1 펌프전류와 제2 펌프전류를 선택적으로 출력하는 단계와;
    상기 제1 펌프전류와 제2 펌프전류 중 일 신호에 응답하여 여과신호를 출력하는 단계와;
    상기 여과신호와 듀얼 슬로우프 유도회로로부터 발생되는 주파수 유도신호에 응답하여 상기 주파수 유도신호의 로직레벨에 따라 제1 출력신호와 제2 출력신호를 선택적으로 출력하는 단계와; 그리고
    상기 제1 출력신호와 제2 출력신호 중 일 신호에 응답하여 분주비율에 따라 분주신호를 발생시켜 상기 입력신호의 주파수와 합성시키는 단계를 포함하는 것을 특징으로 하는 위상 고정 루프 동작 방법.
  6. 제 5 항에 있어서,
    상기 주파수 유도신호는 상기 여과신호와 교차전압의 대소관계를 비교하여 상기 여과신호가 상기 교차전압보다 클 때 로직로우가 출력되고, 상기 교차전압이상기 여과신호보다 클 때 로직하이가 출력되는 단계와; 그리고
    상기 단계를 통해 출력되는 비교신호와 상기 분주 입력비트로 인가되는 이진화 데이터를 논리조합하여 상기 비교신호가 로직하이일 때 로직로우가 출력되고, 상기 비교기 출력신호가 로직로우일 때 로직하이가 출력되는 단계를 포함하여 발생되는 것을 특징으로 하는 위상 고정 루프 동작 방법.
KR1020010000853A 2001-01-06 2001-01-06 위상 고정 루프 장치 및 그 동작 방법 KR20020059475A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010000853A KR20020059475A (ko) 2001-01-06 2001-01-06 위상 고정 루프 장치 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010000853A KR20020059475A (ko) 2001-01-06 2001-01-06 위상 고정 루프 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20020059475A true KR20020059475A (ko) 2002-07-13

Family

ID=27690996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010000853A KR20020059475A (ko) 2001-01-06 2001-01-06 위상 고정 루프 장치 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20020059475A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715483B1 (ko) * 2006-01-06 2007-05-07 (주)에이디테크놀로지 전압 제어 발진기
KR20160008821A (ko) 2014-07-15 2016-01-25 부경대학교 산학협력단 위상고정 루프장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715483B1 (ko) * 2006-01-06 2007-05-07 (주)에이디테크놀로지 전압 제어 발진기
KR20160008821A (ko) 2014-07-15 2016-01-25 부경대학교 산학협력단 위상고정 루프장치

Similar Documents

Publication Publication Date Title
US5648744A (en) System and method for voltage controlled oscillator automatic band selection
US7772900B2 (en) Phase-locked loop circuits and methods implementing pulsewidth modulation for fine tuning control of digitally controlled oscillators
US6388485B2 (en) Delay-locked loop circuit having master-slave structure
US8667038B1 (en) Methods and apparatus to increase the resolution of a clock synthesis circuit that uses feedback interpolation
US6181213B1 (en) Phase-locked loop having a multi-phase voltage controlled oscillator
JPH0548450A (ja) Ｐｌｌシンセサイザ回路
JPH03132117A (ja) 位相周波数比較器
US6049254A (en) Phase-locked loop which can automatically adjust to and lock upon a variable input frequency
US20050146366A1 (en) High-resolution digital pulse width modulator and method for generating a high-resolution pulse width modulated signal
JPH04507333A (ja) 位相検波器
KR20020059475A (ko) 위상 고정 루프 장치 및 그 동작 방법
US7317778B2 (en) Phase-locked loop control circuit
US7279938B1 (en) Delay chain integrated circuits having binary-weighted delay chain units with built-in phase comparators therein
CN107294532B (zh) 防死锁电路***和方法
JPH11308097A (ja) 周波数比較器およびこれを用いたｐｌｌ回路
US7471126B2 (en) Phase locked loop utilizing frequency folding
KR100569878B1 (ko) 넓은 주파수 대역에서 동작이 가능한 위상동기루프 구조
GB2263206A (en) Frequency synthesizers
JP2000078001A (ja) デジタルｐｌｌ回路
KR960000053Y1 (ko) 대역가변 dpll회로
KR100536937B1 (ko) 주파수 합성기
JPH01114122A (ja) デジタル周波数シンセサイザ
CA2283316C (en) Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop
US20050266816A1 (en) PLL synthesizer
KR19990030658A (ko) 고속 위상 동기 루프 및 그의 로킹 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination