KR20020058205A - 회로기판 및 이를 이용한 반도체패키지 - Google Patents

회로기판 및 이를 이용한 반도체패키지 Download PDF

Info

Publication number
KR20020058205A
KR20020058205A KR1020000086242A KR20000086242A KR20020058205A KR 20020058205 A KR20020058205 A KR 20020058205A KR 1020000086242 A KR1020000086242 A KR 1020000086242A KR 20000086242 A KR20000086242 A KR 20000086242A KR 20020058205 A KR20020058205 A KR 20020058205A
Authority
KR
South Korea
Prior art keywords
ball
circuit board
resin layer
conductive
semiconductor chip
Prior art date
Application number
KR1020000086242A
Other languages
English (en)
Inventor
신원대
구재훈
도원철
이승주
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000086242A priority Critical patent/KR20020058205A/ko
Publication of KR20020058205A publication Critical patent/KR20020058205A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

이 발명은 회로기판 및 이를 이용한 반도체패키지에 관한 것으로, 플럭스 돗팅과 볼 범핑 공정이 용이하고, 도전성볼이 강한 융착력을 가지며, 또한 볼 어레이의 파인 피치 구현이 용이하도록, 대략 평판 모양의 수지층과; 상기 수지층의 상면 중앙에 형성되어 차후 반도체칩이 접착되는 칩탑재부와; 상기 칩탑재부의 외주연에 본드핑거를 포함하고, 상기 수지층의 하면에는 볼랜드를 갖는 다수의 회로패턴과; 상기 회로패턴중 본드핑거 및 볼랜드를 제외한 영역에 코팅된 절연성 솔더마스크로 이루어진 회로기판에 있어서, 상기 솔더마스크에 의해 외부로 노출된 볼랜드의 표면에는 오목하게 요면(凹面)이 더 형성된 것을 특징으로 함.

Description

회로기판 및 이를 이용한 반도체패키지{Circuit board and semiconductor package using it}
본 발명은 회로기판 및 이를 이용한 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 플럭스 돗팅(Flux Dotting)과 볼 범핑(Ball Bumping) 공정이 용이하고, 도전성볼이 강한 융착력을 가지며, 또한 볼 어레이(Ball Array)의 파인 피치(fine Pitch) 구현이 용이한 회로기판 및 이를 이용한 반도체패키지에 관한 것이다.
통상 반도체패키지 분야에서 회로기판은 수지층을 기본층으로 그 일면 또는 양면에 복잡한 회로패턴이 형성된 것을 말한다. 이러한 회로기판은 반도체칩의 전기적 신호를 마더보드(Mother Board)로 전달해줌은 물론, 상기 반도체칩을 안정적으로 보호 및 지지하는 역할을 한다. 이러한 회로기판은 통상 인쇄회로기판(Printed Circuit Board), 써킷테이프(Circuit Tape), 써킷필름(Circuit Film) 등 매우 다양한 종류가 있으며, 여기서는 회로기판으로서 상기 인쇄회로기판을 예로 한다.
종래의 통상적인 회로기판(10')이 도1a 내지 도1c에 도시되어 있다.
먼저, 열경화성 수지층(11)을 중심으로, 상기 수지층(11)의 상면 중앙에는 차후 반도체칩이 탑재되어 접착될 수 있도록 대략 사각판상의 칩탑재부(14)가 형성되어 있다. 상기 칩탑재부(14)의 외주연인 수지층(11)의 상면 및 수지층(11)의 하면에는 미세한 회로패턴(12)이 다수 형성되어 있다. 여기서, 상기 칩탑재부(14) 및 회로패턴(12)은 통상적인 구리(Cu) 박막이다.
상기 수지층(11) 상,하면의 회로패턴(12)은 도전성 비아홀(13)에 의해 상호 연결되며, 상기 수지층(11) 하면의 회로패턴(12)에는 다수의 볼랜드(12b)가 형성되어 있다. 또한 수지층(11) 상면의 회로패턴(12)에는 차후 반도체칩(21)과 연결되는 본드핑거(12a)가 형성되어 있다. 더불어, 상기 칩탑재부(14)에 인접하여 그 외주연으로는 차후 봉지재가 흘러 들어가는 통로로서 골드게이트(16)(Gold Gate)가 형성되어 있으며, 이는 구리 박막상에 금(Au)이 일정두께로 도금되어 형성된 것이다.
상기 골드게이트(16) 및 회로패턴(12)중 본드핑거(12a)와 볼랜드(12b)를 제외한 수지층(11)의 상,하면은 절연성 솔더마스크(15)로 코팅되어 외부 환경으로부터 보호 가능하게 되어 있다.
한편, 상기와 같은 회로기판(10')을 이용한 반도체패키지(20')가 도2에 도시되어 있다.
도시된 바와 같이 상기 회로기판(10')의 칩탑재부(14)에는 상면에 다수의 입출력패드(22)가 형성된 반도체칩(21)이 접착제에 의해 접착되어 있고, 상기 반도체칩(21)의 입출력패드(22)는 도전성와이어(23)에 의해 상기 회로기판(10')의 본드핑거(12a)에 접속되어 있다. 또한, 상기 회로기판(10')의 상면, 반도체칩(21), 도전성와이어(23)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound)와 같은 봉지재로 봉지되어 일정 형상의 봉지부(24)가 형성되어 있다. 또한, 상기 회로기판(10')의 볼랜드(12b)에는 각각 도전성볼(25)이 융착되어 있음으로써, 차후 마더보드에 실장가능한 형태로 되어 있다.
한편, 도3a 내지 도3c는 종래 반도체패키지의 제조 방법중 도전성볼(25)이 범핑되는 상태를 도시한 설명도이다.
도시된 바와 같이 상기 도전성볼(25)의 범핑은 반도체칩의 탑재, 와이어 본딩, 봉지부 형성 후 수행되며, 먼저 상기 회로기판의 볼랜드(12b)에 끈적한 플럭스(30)가 돗팅된다.(도3a 참조)
이어서, 상기 각각의 플럭스(30) 상부에는 도전성볼(25)이 임시로 탑재되며(도3b 참조), 상기와 같은 상태의 회로기판은 고온의 퍼니스(Furnace)에 투입됨으로써, 상기 도전성볼(25)이 상기 회로기판의 각 볼랜드(12b)에 단단하게 융착된다.(도3c 참조)
그러나, 상기와 같은 종래의 회로기판 및 반도체패키지는 다음과 같은 문제가 있다.
첫째, 도전성볼의 범핑 공정중 플럭스 돗팅과 도전성볼의 범핑이 불안정하다. 즉, 종래의 회로기판에서는 솔더마스크 외측으로 노출된 볼랜드의 표면이 평평하게 형성되어 있고, 그 표면에 플럭스가 볼록(Convex)하게 돗팅된 후 도전성볼이 임시로 안착됨으로써, 안착된 도전성볼이 서로 달라붙거나 또는 정확한 위치에 안착되지 않는 현상이 빈번하게 발생한다. 상기와 같은 상태에서는 통상 미싱볼(Bissing Ball, 볼랜드에 도전성볼이 융착되지 않은 상태)이나, 더블볼(Double Ball, 다수의 도전성볼이 하나로 합쳐져 융착된 상태)의 문제를 야기한다.
둘째, 도전성볼의 융착력이 취약한 문제가 있다. 즉, 종래의 회로기판에서는 평평한 볼랜드 표면에 도전성볼이 융착되는 관계로, 상기 도전성볼과 상기 볼랜드 사이에 강한 융착력을 얻을 수 없다.
셋째, 볼어레이(Ball Array)의 파인피치(Fine Pitch) 구현이 어렵다. 즉, 회로기판의 볼 피치(Ball Pitch)가 점차 세밀화되어 감에 따라, 도전성볼의 범핑 공정중 상기 도전성볼 들이 서로를 간섭하거나 또는 끌어당김으로써, 볼어레이의 파인피치 구현이 어려운 문제가 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 플럭스 돗팅과 볼 범핑 공정이 용이하고, 도전성볼이 강한 융착력을 가지며, 또한 볼 어레이의 파인 피치 구현이 용이한 회로기판 및 이를 이용한 반도체패키지를 제공하는데 있다.
도1a 내지 도1c는 종래의 회로기판을 도시한 평면도, 저면도 및 단면도이다.
도2는 종래의 회로기판을 이용한 반도체패키지의 단면도이다.
도3a 및 도3c는 종래 도전성볼 범핑 상태를 도시한 설명도이다.
도4는 본 발명에 의한 회로기판을 도시한 단면도이다.
도5는 본 발명에 의한 반도체패키지를 도시한 단면도이다.
도6a 내지 도6c는 본 발명에 의한 회로기판에 도전성볼을 범핑하는 상태를 도시한 설명도이다.
- 도면중 주요 부호에 대한 설명 -
10; 회로기판11; 수지층
12; 회로패턴(Circuit Pattern)12a; 본드핑거(Bond Finger)
12b; 볼랜드(Ball Land)12c; 요면(凹面)
13; 도전성 비아홀(Conductive Via Hole)14; 칩탑재부
15; 솔더마스크(Solder Mask)20; 반도체패키지
21; 반도체칩22; 입출력패드
23; 도전성와이어(Conductive Wire)24; 봉지부
25; 도전성볼(Conductive Ball)30; 플럭스(Flux)
상기한 목적을 달성하기 위해 본 발명은, 대략 평판 모양의 수지층과; 상기 수지층의 상면 중앙에 형성되어 차후 반도체칩이 접착되는 칩탑재부와; 상기 칩탑재부의 외주연에 본드핑거를 포함하고, 상기 수지층의 하면에는 볼랜드를 갖는 다수의 회로패턴과; 상기 회로패턴중 본드핑거 및 볼랜드를 제외한 영역에 코팅된 절연성 솔더마스크로 이루어진 회로기판에 있어서, 상기 솔더마스크에 의해 외부로 노출된 볼랜드의 표면에 오목하게 요면(凹面)이 더 형성된 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위해 본 발명은, 상면에 다수의 입출력패드가형성된 반도체칩과; 수지층을 중심으로 그 상면에 상기 반도체칩이 접착되도록 칩탑재부가 형성되어 있고, 상기 칩탑재부의 외주연에는 다수의 본드핑거를 갖고, 상기 수지층의 하면에는 다수의 볼랜드를 가지며, 상기 본드핑거 및 볼랜드를 제외한 표면에는 절연성 솔더마스크가 코팅되어 있는 회로기판과; 상기 반도체칩의 입출력패드와 상기 회로기판의 본드핑거를 상호 전기적으로 접속하는 도전성와이어와; 상기 회로기판의 상면, 반도체칩 및 도전성와이어가 봉지재로 봉지되어 형성된 봉지부와; 상기 회로기판의 볼랜드에 융착된 다수의 도전성볼로 이루어진 반도체패키지에 있어서, 상기 솔더마스크 외측으로 노출되어 도전성볼이 융착되는 볼랜드는 표면에 오목한 요면(凹面)이 더 형성된 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 회로기판 및 이를 이용한 반도체패키지는 첫째, 플럭스 돗팅과 볼 범핑 공정이 안정적이다. 즉, 회로기판의 볼랜드 표면을 오목한 구조의 요면(凹面)이 되도록 함으로써, 플럭스 돗팅과 도전성볼이 좀더 정확하고 안정적으로 상기 볼랜드에 안착되어 진다.
둘째, 도전성볼이 볼랜드에 강한 융착력을 가지며 부착된다. 즉, 오목한 구조로 볼랜드를 디자인함으로써, 도전성볼이 종래의 평평한 구조보다 좀더 많은 표면적으로 부착되어, 상기 도전성볼이 더 강한 융착력을 가지며 부착된다.
셋째, 볼 어레이의 파인 피치 구현이 쉬어진다. 즉, 회로기판에 도전성볼이 융착 내지 부착될 볼랜드를 오목하게 만들어줌으로써, 볼 어레이를 파인피치로 하여도 도전성볼들이 오목한 구조에 쉽고 안정적으로 안착되므로 도전성볼간의 간섭 등을 최소화할 수 있음으로, 볼 어레이의 파인 피치 구현이 용이하다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도4는 본 발명에 의한 회로기판(10)을 도시한 단면도이다.
도시된 바와 같이, 대략 평판 모양의 수지층(11)이 구비되어 있고, 상기 수지층(11)의 상면 중앙에는 차후 반도체칩(21)이 접착될 수 있도록 일정 크기의 칩탑재부(14)가 형성되어 있다. 상기 칩탑재부(14)의 외주연에는 본드핑거(12a)를 갖는 회로패턴(12)이 형성되어 있고, 상기 수지층(11)의 하면 전체에는 볼랜드(12b)를 갖는 회로패턴(12)이 형성되어 있으며, 상기 수지층(11) 상,하면의 회로패턴(12)은 도전성 비아홀(13)에 의해 상호 연결되어 있다. 또한, 상기 회로패턴(12)중 본드핑거(12a) 및 볼랜드(12b)를 제외한 수지층(11)의 전체 표면 및 회로패턴(12)에는 절연성 솔더마스크(15)가 코팅되어 있으며, 이러한 구조는 종래와 동일하다.
다만, 본 발명은 상기 솔더마스크(15)의 외부로 노출된 볼랜드(12b)의 표면에 오목하게 요면(12c)(凹面)이 더 형성된 것이 특징이다. 또한, 상기 요면(12c) 대신 다수의 요철(凹凸)형태로 상기 볼랜드(12b)를 형성할 수도 있다. 이러한 요면이나 요철은 통상적인 화학적 에칭에 의해 구현 가능하다.
한편, 도5는 본 발명에 의한 반도체패키지(20)를 도시한 단면도이다.
도시된 바와 같이 상면에 다수의 입출력패드(22)가 형성된 반도체칩(21)이 구비되어 있다. 또한, 수지층(11)을 중심으로 그 상면에 상기 반도체칩(21)이 접착되도록 칩탑재부(14)가 형성되어 있고, 상기 칩탑재부(14)의 외주연에는 다수의 본드핑거(12a)를 갖고, 상기 수지층(11)의 하면에는 다수의 볼랜드(12b)를 가지며, 상기 본드핑거(12a) 및 볼랜드(12b)를 제외한 표면에는 절연성 솔더마스크(15)가 코팅되어 있는 회로기판(10)이 구비되어 있다. 또한, 상기 반도체칩(21)의 입출력패드(22)와 상기 회로기판(10)의 본드핑거(12a)는 도전성와이어(23)에 의해 상호 전기적으로 접속되어 있고, 상기 회로기판(10)의 상면, 반도체칩(21) 및 도전성와이어(23)는 봉지재로 봉지되어 일정 형태의 봉지부(24)가 형성되어 있다. 마지막으로 상기 회로기판(10)의 볼랜드(12b)에는 다수의 도전성볼(25)이 융착되어 있으며, 이러한 구조는 종래와 같다.
다만, 본 발명은 상기 솔더마스크(15) 외측으로 노출되어 도전성볼(25)이 융착되는 볼랜드(12b)는 표면에 오목한 요면(12c)(凹面)이 더 형성된 것이 특징이다. 또한, 상기 요면 대신 다수의 요철(凹凸) 형태로 형성될 수도 있다. 상기와 같이 요면(12c) 또는 도시되지 않은 요철이 형성됨으로써, 상기 도전성볼(25)과 상기 볼랜드(12b)와의 접착 면적은 종래에 비해 더욱 커지게 되고, 따라서 상기 도전성볼(25)의 융착력이 커지게 된다.
한편, 도6a 내지 도6c는 본 발명에 의한 회로기판(10)에 도전성볼(25)을 범핑하는 상태를 도시한 설명도이다.
도시된 바와 같이 상기 도전성볼(25)의 범핑은 반도체칩의 탑재, 와이어 본딩, 봉지부 형성 후에 수행되며, 먼저 상기 회로기판(10)의 볼랜드(12b)에 끈적한 플럭스(30)가 돗팅된다.(도6a 참조) 이때, 상기 볼랜드(12b)는 종래와 다르게 오목한 요면(12c)(凹面)이 형성되어 있으며, 따라서 상기 요면(12c)에 돗팅되는 플럭스(30)의 표면은 대략 평면이거나 또는 오목하게 된다.
이어서, 상기 각각의 플럭스(30) 상부에 도전성볼(25)이 임시로 탑재된다.(도6b 참조) 이때, 상기 플럭스(30)의 표면은 대략 평면이거나 또는 오목하게 되어 있음으로써, 상기 플럭스(30) 상면에 임시로 부착되는 도전성볼(25)은 안정적으로 위치된다.
마지막으로, 상기와 같은 상태의 회로기판(10)은 고온의 퍼니스(Furnace)에 투입되어, 상기 플럭스(30)는 휘발되어 제거되고, 상기 도전성볼(25)이 상기 회로기판(10)의 각 볼랜드(12b)에 단단하게 융착된다.(도6c 참조)
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다. 즉, 상기 실시예에서는 비록 회로기판으로서 인쇄회로기판을 예로 하였으나, 상기 인쇄회로기판 외에 써킷필름, 써킷테이프 또는 도전성볼이 융착되는 리드프레임도 본 발명의 변형된 실시예로서 가능할 것이다.
따라서, 본 발명은 첫째, 플럭스 돗팅과 볼 범핑 공정이 안정적이다. 즉, 회로기판의 볼랜드 표면을 오목한 구조의 요면(凹面)이 되도록 함으로써, 플럭스 돗팅과 도전성볼이 좀더 정확하고 안정적으로 상기 볼랜드에 범핑되어 진다.
둘째, 도전성볼이 볼랜드에 강한 융착력을 가지며 융착된다. 즉, 오목한 구조로 볼랜드로 디자인함으로써, 도전성볼이 종래의 평평한 구조보다 좀더 많은 표면적으로 부착되어, 상기 도전성볼이 더 강한 융착력을 가지며 부착된다.
셋째, 볼 어레이의 파인 피치 구현이 쉬어진다. 즉, 회로기판에 도전성볼이 융착 내지 부착될 볼랜드를 오목하게 만들어줌으로써, 볼 어레이를 파인피치로 하여도 도전성볼들이 오목한 구조에 쉽고 안정적으로 범핑되므로 도전성볼간의 간섭 등을 최소화할 수 있고, 따라서 볼 어레이의 파인 피치 구현이 용이하다.

Claims (2)

  1. 대략 평판 모양의 수지층과; 상기 수지층의 상면 중앙에 형성되어 차후 반도체칩이 접착되는 칩탑재부와; 상기 칩탑재부의 외주연에 본드핑거를 포함하고, 상기 수지층의 하면에는 볼랜드를 갖는 다수의 회로패턴과; 상기 회로패턴중 본드핑거 및 볼랜드를 제외한 영역에 코팅된 절연성 솔더마스크로 이루어진 회로기판에 있어서,
    상기 솔더마스크에 의해 외부로 노출된 볼랜드의 표면에는 오목하게 요면(凹面)이 더 형성된 것을 특징으로 하는 회로기판.
  2. 상면에 다수의 입출력패드가 형성된 반도체칩과; 수지층을 중심으로 그 상면에 상기 반도체칩이 접착되도록 칩탑재부가 형성되어 있고, 상기 칩탑재부의 외주연에는 다수의 본드핑거를 갖고, 상기 수지층의 하면에는 다수의 볼랜드를 가지며, 상기 본드핑거 및 볼랜드를 제외한 표면에는 절연성 솔더마스크가 코팅되어 있는 회로기판과; 상기 반도체칩의 입출력패드와 상기 회로기판의 본드핑거를 상호 전기적으로 접속하는 도전성와이어와; 상기 회로기판의 상면, 반도체칩 및 도전성와이어가 봉지재로 봉지되어 형성된 봉지부와; 상기 회로기판의 볼랜드에 융착된 다수의 도전성볼로 이루어진 반도체패키지에 있어서,
    상기 솔더마스크 외측으로 노출되어 도전성볼이 융착되는 볼랜드는 표면에 오목한 요면(凹面)이 더 형성된 것을 특징으로 하는 반도체패키지.
KR1020000086242A 2000-12-29 2000-12-29 회로기판 및 이를 이용한 반도체패키지 KR20020058205A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000086242A KR20020058205A (ko) 2000-12-29 2000-12-29 회로기판 및 이를 이용한 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086242A KR20020058205A (ko) 2000-12-29 2000-12-29 회로기판 및 이를 이용한 반도체패키지

Publications (1)

Publication Number Publication Date
KR20020058205A true KR20020058205A (ko) 2002-07-12

Family

ID=27689311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086242A KR20020058205A (ko) 2000-12-29 2000-12-29 회로기판 및 이를 이용한 반도체패키지

Country Status (1)

Country Link
KR (1) KR20020058205A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537146A (ja) * 1991-07-25 1993-02-12 Sony Corp 配線基板
JPH06151506A (ja) * 1992-11-06 1994-05-31 Sony Corp フリップチップ実装用基板の電極構造
JPH10154766A (ja) * 1996-11-26 1998-06-09 Matsushita Electric Works Ltd 半導体パッケージの製造方法及び半導体パッケージ
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
KR20000013555U (ko) * 1998-12-28 2000-07-15 김영환 볼 그리드 어레이 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537146A (ja) * 1991-07-25 1993-02-12 Sony Corp 配線基板
JPH06151506A (ja) * 1992-11-06 1994-05-31 Sony Corp フリップチップ実装用基板の電極構造
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
JPH10154766A (ja) * 1996-11-26 1998-06-09 Matsushita Electric Works Ltd 半導体パッケージの製造方法及び半導体パッケージ
KR20000013555U (ko) * 1998-12-28 2000-07-15 김영환 볼 그리드 어레이 패키지

Similar Documents

Publication Publication Date Title
KR100244580B1 (ko) 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
US7224073B2 (en) Substrate for solder joint
JP3679199B2 (ja) 半導体パッケージ装置
JPH0888245A (ja) 半導体装置
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JPH0883865A (ja) 樹脂封止型半導体装置
JP2001250876A (ja) 半導体装置及びその製造方法
JP2949969B2 (ja) フィルムキャリア半導体装置
JP2001298102A (ja) 機能素子の実装構造およびその製造方法
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
KR20020058205A (ko) 회로기판 및 이를 이용한 반도체패키지
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2001024033A (ja) 半導体素子実装用テープ、半導体装置及びそれらの製造方法
JP4854863B2 (ja) 半導体装置
JP3067364B2 (ja) 金属突起電極付き半導体装置
JPH0982752A (ja) 半導体装置
KR100379086B1 (ko) 반도체패키지제조방법
JP2917932B2 (ja) 半導体パッケージ
KR100708042B1 (ko) 반도체패키지용 섭스트레이트의 제조 방법
KR20000002808A (ko) 볼 그리드 어레이 패키지 및 그의 제조방법
JP2000299399A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application