KR20020050018A - 저전력 액정 표시 장치 - Google Patents
저전력 액정 표시 장치 Download PDFInfo
- Publication number
- KR20020050018A KR20020050018A KR1020000079350A KR20000079350A KR20020050018A KR 20020050018 A KR20020050018 A KR 20020050018A KR 1020000079350 A KR1020000079350 A KR 1020000079350A KR 20000079350 A KR20000079350 A KR 20000079350A KR 20020050018 A KR20020050018 A KR 20020050018A
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- liquid crystal
- electrode
- signal line
- crystal panel
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 액정 표시 장치를 저전력으로 구동할 수 있도록 하는 화소 구성 회로에 관한 것이다. 본 발명에 의하면, 정상적인 동작 모드 시에는, 제2 제어 신호가 하이 상태이고, 제1 제어 신호가 로우 상태로 되어, 푸쉬 nTFT가 오프 상태, 풀 nTFT도 오프 상태, 및 스틸 pTFT도 오프 상태로 되므로 메모리 셀부는 전원부로부터 플로우팅 상태가 되어 동작되지 않으며, 동작 nTFT는 온 상태로 되어 화소 스위치의 제3 전극까지 전달된 동작 모드 영상 신호가 액정부로 전달되어 풀 컬러로 동영상을 구현하며, 스틸 모드로 동작 시에는, 제1 제어 신호가 하이 상태로 되어, 푸쉬 nTFT가 온 상태, 및 풀 nTFT도 온 상태로 되므로 메모리 셀부는 전원을 공급받아 동작되며, 스틸 pTFT와 동작 nTFT는, 제2 제어 신호가 하이 상태와 로우 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라, 온오프 상태를 주기적으로 반복하여 화소 스위치의 제3 전극까지 전달된 스틸 모드 영상 신호와 제1 인버터 회로에 의한 그 인버팅 신호 중 어느 하나를 액정부로 전달하여 8 컬러의 정지 영상을 구현하게 된다. 이때, 스틸 모드로 동작 시에는, 동작 모드시에 액정 패널 상에서 소비되는 전력에 비하여 급격히 감소하게 된다.
Description
본 발명은 액정 표시 장치에 관한 것으로, 보다 상세하게는 액정 표시 장치를 저전력으로 구동할 수 있도록 하는 화소 구성 회로에 관한 것이다.
액정 표시 장치는 보통 두 장의 유리 기판의 사이에 액정 셀들이 매트릭스 형태로 배열 되어있는 액정 패널과 액정 패널 후면에 백 라이트 유니트(Back LightUnit) 등으로 구성되는 액정 표시 모듈, 액정 패널을 구동하는 PCB 모듈, 및 이들을 보호하고 일체화시키기 위한 케이스로 구성된다. 여기서, PCB 모듈은 외부로부터 R(red), G(green), B(blue) 영상 데이터와 동기 신호등을 입력받아 처리하여 액정 패널에 영상 데이터, 스캐닝 신호, 타이밍 제어 신호등을 공급하여, 액정 패널이 정상적으로 컴퓨터 영상, TV(television) 영상 기타 응용 영상 등을 디스플레이 할 수 있도록 하는 구동 회로에 해당한다. 이와 같이 액정 패널에 영상 신호등을 공급하여 각종의 영상을 디스플레이 하도록 하는 구동 회로인 PCB 모듈은, 수 개의 PCB와 이들 PCB 간에 신호의 전달을 위한 수 개의 FPC(Flexible Printed Cable)로 이루어진다.
한편, 도 1에 도시된 종래의 액정 표시 장치의 전체 회로 구성도에서 보듯이, 통상적으로 액정 패널(40)의 디스플레이 후면에서 액정 패널(40)을 구동하는 SVGA(600*800)급 등 비교적 저해상도에서의 PCB 모듈은, 외부로부터 R, G, B 영상 데이터와 동기 신호등을 입력받아 FPGA(Flat Pin Grid Array) 형태로 된 커스텀 IC(Integrated Circuit)인 타이밍 콘트롤러(T-con: Timing-controller) 등에 의해 처리하여 액정 패널의 구조에 맞게 영상 데이터와 각종의 제어 신호를 처리하여 생성하는 메인 PCB(10), 메인 PCB(10)에서 받은 스캔 드라이버 제어신호에 따라 스캔 신호선에 스캐닝 신호를 공급하는 스캔 드라이버 IC 탭(TAB:Tape Automated Bond)이 부착되는 스캔 드라이버 PCB(20), 및 메인 PCB(10)에서 처리된 영상 데이터와 제어 신호를 받아 액정 패널(40)에 영상 데이터를 공급하는 소스 드라이버 IC 탭이 부착되는 소스 드라이버 PCB(30)로 이루어져 있다.
이와 같이 구동되는 액정 패널 상의 화소 구성은 도 2에 도시된 바와 같이 통상적으로, 스캔 드라이버 PCB(20)의 스캔 드라이버 IC 탭에서 공급되는 스캐닝 신호를 전달하는 스캔 신호선(21), 소스 드라이버 PCB(30)의 소스 드라이버 IC 탭에서 공급되는 영상 신호를 전달하는 소스 신호선(31), 및 스캐닝 신호와 영상 신호를 받아 액정에 신호를 전달하는 MOS(Metal Oxide Semiconductor) 구조의 TFT(Thin Film Transistor)(41), 액정(42), 및 축적 용량(43)으로 이루어져 있다. 이때, TFT(41)는 게이트 전극을 통하여 스캐닝 신호를 받아 온오프되고, 스캐닝 신호가 하이(high) 상태일 때에는, 소스 전극을 통하여 소스 신호선(31)으로부터 영상 신호를 받아 액정(42)과 축적 용량(43)에 전달한다. 다음에, 스캐닝 신호가 로우(low) 상태일 때에는, 액정(42)과 축적 용량(43)에 저장된 영상신호가 해상도마다 정해져 있는 한 프레임(frame) 시간 동안 유지된다.
그러나, 노트북 PC, 휴대형(portable)인 소형 PDA(Personal Digital Assistant), 반사형 PDA 등에 채용되는 액정 표시 장치를 구동하기 위하여 소비되는 전력은 그 액정 패널의 크기에 따라 수십 와트에서 수백 와트에 이른다. 이러한 소비 전력은 사용자가 외출하여 장시간 배터리를 사용하는 경우에 문제가 되므로, 가능한 한 오랫동안 사용할 수 있다면, 영업상 경쟁력을 확보할 수 있게 되는 것이다.
따라서, 본 발명의 목적은 액정 표시 장치를 구동하는데 있어서, 구동 시 필요한 소비 전력을 저감할 수 있도록 하는 화소의 구성 회로 및 그 방법을 제공하자는 데 있다.
도 1은 통상적인 액정 표시 장치의 전체 회로 구성도를 설명하기 위한 도면이다.
도 2는 종래의 액정 표시 장치의 화소 구성을 설명하기 위한 도면이다.
도 3은 본 발명의 제1 실시예에 따른 저전력 액정 표시 장치의 액정 패널을 구성하는 화소 회로를 나타내는 도면이다.
도 4는 본 발명의 제2 실시예에 따른 저전력 액정 표시 장치의 액정 패널을 구성하는 화소 회로를 나타내는 도면이다.
도 5는 도 3및 도 4와 같이 구동되는 저전력 액정 표시 장치의 액정 패널을 구성하는 화소 회로에 제1 제어 신호를 공급하는 방법을 나타내는 도면이다.
이러한 기술적 과제를 달성하기 위한, 본 발명의 특징에 따른 저전력 액정 표시 장치는, 액정 표시 장치의 액정 패널을 구성하는 화소가, 액정 패널을 구성하는 화소에 스캐닝 신호를 공급하는 스캔 신호선; 액정 패널을 구성하는 화소에 영상 신호를 공급하는 소스 신호선; 상기 스캔 신호선에 연결된 제2 전극의 전압 상태가 하이인지 또는 로우인지에 따라, 각각 영상 신호를 상기 소스 신호선에 연결된 제1 전극으로부터 제3 전극으로 출력하거나 차단하는 화소 스위치; 제1 전원, 및 제2 전원을 별도로 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 전원부; 제1 제어 신호를 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 제1 제어 신호선과 제2 제어 신호를 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 제2 제어 신호선이 별도로 이루어져있는 제어 신호선부; 영상 신호를 받는 전극과 상기 제3 전원사이의 전압차에 따라 빛을 투과시키거나 차단시키는 액정부; 및 상기 제어 신호선부에서 상기 제1 제어 신호와 상기 제2 제어 신호를 받아, 상기 제1 제어 신호가 로우 상태이고 상기 제2 제어 신호가 하이 상태일 때에는, 상기 화소 스위치의 제3 전극에서 출력되는 동작 모드 영상 신호를 상기 액정부로 전달하고, 상기 제1 제어 신호가 하이 상태일 때에는, 상기 제2 제어 신호가 로우 상태와 하이 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라 상기 화소 스위치의 제3 전극에서 출력되는 스틸 모드 영상 신호 또는 그 인버팅 신호 중 어느 하나를 상기 액정부로 전달하는 메모리 셀부를 포함한다.
상기 메모리 셀부는, nTFT(n형 MOS 구조의 TFT)와 pTFT(p형 MOS 구조의 TFT)가 드레인 전극끼리 연결되고, 게이트 전극은 모두 상기 화소 스위치의 제3 전극에 연결되는 제1 인버터 회로; nTFT와 pTFT가 드레인 전극끼리 연결되는 접점이 상기 화소 스위치의 제3 전극에 연결되고, 게이트 전극은 모두 상기 제1 인버터 회로의 드레인 전극에 연결되는 제2 인버터 회로; 드레인 전극은 상기 제1 전원에 연결되고, 소스 전극은 상기 제1 인버터 회로 및 제2 인버터 회로에 있는 pTFT 모두의 소스 전극과 연결되며, 게이트 전극은 상기 제1 제어 신호선과 연결되는 푸쉬 nTFT; 소스 전극은 상기 제2 전원에 연결되고, 드레인 전극은 상기 제1 인버터 회로 및 제2 인버터 회로에 있는 nTFT 모두의 소스 전극과 연결되며, 게이트 전극은 상기 제1 제어 신호선과 연결되는 풀 nTFT; 게이트 전극은 상기 제2 제어 신호선과 연결되고, 그 외의 두 전극은 상기 화소 스위치의 제3 전극과 상기 액정부 사이에 연결되는 동작 nTFT; 및 게이트 전극은 상기 제2 제어 신호선과 연결되고, 그 외의 두 전극은 상기 제1 인버터 회로의 드레인 전극과 상기 액정부 사이에 연결되는 스틸 pTFT로 이루어지는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 저전력 액정 표시 장치는, 액정 표시 장치의 액정 패널을 구성하는 화소가, 액정 패널을 구성하는 화소에 스캐닝 신호를 공급하는 스캔 신호선; 액정 패널을 구성하는 화소에 영상 신호를 공급하는 소스 신호선; 상기 스캔 신호선에 연결된 제2 전극의 전압 상태가 하이인지 또는 로우인지에 따라, 각각 영상 신호를 상기 소스 신호선에 연결된 제1 전극으로부터 제3 전극으로 출력하거나 차단하는 화소 스위치; 제1 전원, 제2 전원, 및 제3 전원을 별도로 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 전원부; 제1 제어 신호를 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 제1 제어 신호선과 제2 제어 신호를 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 제2 제어 신호선이 별도로 이루어져있는 제어 신호선부; 영상 신호를 받는 전극과 상기 제3 전원사이의 전압차에 따라 빛을 투과시키거나 차단시키는 액정부; 상기 제2 제어 신호를 입력받아 하이 상태를 상기 제2 전원의 크기만큼 상승시키며, 인버팅 신호를 만들어 상기 메모리 셀부에 출력하는 레벨 쉬프트부; 및 상기 제어 신호선부에서 상기 제1 제어 신호와 상기 제2 제어 신호를 받고, 상기 레벨 쉬프트부에서 출력된 상기 제2 제어 신호의 인버팅 신호를 받아, 상기 제1 제어 신호가 로우 상태이고 상기 제2 제어 신호가 하이 상태일 때에는, 상기 화소 스위치의 제3 전극에서 출력되는 동작 모드 영상 신호를 상기 액정부로 전달하고, 상기 제1 제어 신호가 하이 상태일 때에는, 상기 제2 제어 신호가 로우 상태와 하이 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라 상기 화소 스위치의 제3 전극에서 출력되는 스틸 모드 영상 신호 또는 그 인버팅 신호 중 어느 하나를 상기 액정부로 전달하는 메모리 셀부를 포함한다.
상기 메모리 셀부는, nTFT와 pTFT가 드레인 전극끼리 연결되고, 게이트 전극은 모두 상기 화소 스위치의 제3 전극에 연결되는 제1 인버터 회로; nTFT와 pTFT가 드레인 전극끼리 연결되는 접점이 상기 화소 스위치의 제3 전극에 연결되고, 게이트 전극은 모두 상기 제1 인버터 회로의 드레인 전극에 연결되는 제2 인버터 회로; 드레인 전극은 상기 제1 전원에 연결되고, 소스 전극은 상기 제1 인버터 회로 및제2 인버터 회로에 있는 pTFT 모두의 소스 전극과 연결되며, 게이트 전극은 상기 제1 제어 신호선과 연결되는 푸쉬 nTFT; 소스 전극은 상기 제3 전원에 연결되고, 드레인 전극은 상기 제1 인버터 회로 및 제2 인버터 회로에 있는 nTFT 모두의 소스 전극과 연결되며, 게이트 전극은 상기 제1 제어 신호선과 연결되는 풀 nTFT; 게이트 전극은 상기 제2 제어 신호선과 연결되고, 그 외의 두 전극은 상기 화소 스위치의 제3 전극과 상기 액정부 사이에 연결되는 동작 nTFT; 및 게이트 전극은 상기 레벨 쉬프트부에서 출력되는 제2 제어 신호의 인버팅 신호를 받도록 연결되고, 그 외의 두 전극은 상기 제1 인버터 회로의 드레인 전극과 상기 액정부 사이에 연결되는 스틸 nTFT로 이루어지는 것을 특징으로 한다.
상기 레벨 쉬프트부는, nTFT와 pTFT가 드레인 전극끼리 연결되고, 게이트 전극은 모두 상기 제2 제어 신호선과 연결되며, pTFT의 소스 전극은 상기 제2 전원에 연결되고, nTFT의 소스 전극은 상기 제3 전원에 연결되는 제3 인버터 회로; 및 게이트 전극은 상기 제3 인버터 회로의 드레인 전극과 연결되고, 소스 전극은 상기 제2 전원에, 드레인 전극은 상기 제2 제어 신호선에 연결되는 레벨 업 pTFT로 이루어지는 것을 특징으로 한다.
상기 제어 신호선부는, 액정 패널의 화소 영역이 횡축 또는 종축 중 어느 한 방향에서 두 부분 이상으로 영역 분할된 경우에, 버퍼 회로에 의하여 순차적으로 지연된 각각의 제어 신호를 대응되어 있는 화소 영역에 전달하는 것을 특징으로 한다.
이에 따라, 정상적인 동작 모드 시에는, 제2 제어 신호가 하이 상태이고,제1 제어 신호가 로우 상태로 되어, 푸쉬 nTFT가 오프 상태, 풀 nTFT도 오프 상태, 및 스틸 pTFT도 오프 상태로 되므로 메모리 셀부는 전원부로부터 플로우팅 상태가 되어 동작되지 않으며, 동작 nTFT는 온 상태로 되어 화소 스위치의 제3 전극까지 전달된 동작 모드 영상 신호가 액정부로 전달되어 풀 컬러로 동영상을 구현하며, 스틸 모드로 동작 시에는, 제1 제어 신호가 하이 상태로 되어, 푸쉬 nTFT가 온 상태, 및 풀 nTFT도 온 상태로 되므로 메모리 셀부는 전원을 공급받아 동작되며, 스틸 pTFT와 동작 nTFT는, 제2 제어 신호가 하이 상태와 로우 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라, 온오프 상태를 액정 패널의 특성에 맞게 주기적으로 반복하여 화소 스위치의 제3 전극까지 전달된 스틸 모드 영상 신호와 제1 인버터 회로에 의한 그 인버팅 신호 중 어느 하나를 액정부로 전달하여 8 컬러의 정지 영상을 구현할 수 있다. 이때, 스틸 모드로 동작 시에는 메모리 셀부에 의하여 화소에 영상 정보가 저장되므로, 동작 모드로 전환 시까지는 액정 패널 상에서 소비되는 전력은 기존에 비하여 급격히 감소하게 된다.
본 발명의 특징에 따른 저전력 액정 표시 장치의 구동 방법은, 스캔 신호선과 소스 신호선으로부터 스캐닝 신호와 영상 신호를 각각 받는 화소 스위치가, 제1 제어 신호와 제2 제어 신호에 의하여 동작하는 메모리 셀부에, 영상 신호를 출력하거나 차단하여 디스플레이 하는 액정 패널의 구동 방법으로서,
(a) 상기 제1 제어 신호가 로우 상태이고 상기 제2 제어 신호가 하이 상태일 때에는, 상기 메모리 셀부가 상기 화소 스위치에서 출력되는 동작 모드 영상 신호를 액정에 전달하여 디스플레이 하는 단계; 및
(b) 상기 제1 제어 신호가 하이 상태일 때에는, 상기 제2 제어 신호가 로우 상태와 하이 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라 상기 화소 스위치의 제3 전극에서 출력되는 스틸 모드 영상 신호 또는 그 인버팅 신호 중 어느 하나를 액정에 전달함으로써 디스플레이 하는 단계를 포함한다.
상기 액정 표시 장치의 구동 방법은,
(c) 액정 패널의 화소 영역이 횡축 또는 종축 중 어느 한 방향에서 두 부분 이상으로 영역 분할된 경우에, 버퍼 회로에 의하여 순차적으로 지연된 각각의 제어 신호를 대응되어 있는 화소 영역에 전달하는 단계를 더 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예에 따른 저전력 액정 표시 장치의 구체적인 구성 및 동작을 첨부된 도면을 참조로 하여 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 따른 저전력 액정 표시 장치의 액정 패널을 구성하는 화소 회로를 나타내는 도면이다.
도 3에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 저전력 액정 표시 장치의 액정 패널을 구성하는 화소 회로는, 액정 패널 상에 매트릭스 형태로 설치된 스캔 신호선과 소스 신호선 사이에, 화소 스위치(N1), 전원부(VD1,GND), 제어 신호선부(22,23), 액정부(200), 및 메모리 셀부(100)로 이루어져 있다.
통상적인 액정 패널에서와 같이, 스캔 신호선은 액정 패널을 구성하는 화소에 스캐닝 신호를 공급하며, 소스 신호선은 액정 패널을 구성하는 화소에 영상 신호를 공급한다.
화소 스위치(N1)는 상기 스캔 신호선에 연결된 제2 전극의 전압 상태가 하이인지 또는 로우인지에 따라, 각각 영상 신호를 상기 소스 신호선에 연결된 제1 전극으로부터 제3 전극(140)으로 출력하거나 차단시킨다.
전원부(VD1,GND)는 제1 전원(VD1), 및 제2 전원(GND)을 별도로 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달한다. 여기서 제2 전원(GND)은 통상 접지를 의미하나 이에 한정되지 않으며, 제1 전원(VD1)의 전압이 얼마인가에 따라 임의의 DC 전압으로 할 수도 있고, 특히 액정부(200)에 공급되는 제2 전원(GND)은 별도의 전원 공급선을 통하여, 도 1에 도시된 Vcom 발생부에서 발생된 Vcom 신호를 공급하여 라인 인버젼(inversion)이나 도트(dot) 인버젼을 구현하는 AC 신호일 수도 있다.
제어 신호선부(22,23)는 제1 제어 신호를 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 제1 제어 신호선(22)과 제2 제어 신호를 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 제2 제어 신호선(23)이 별도로 이루어져있다.
액정부(200)는 영상 신호를 받는 전극(150)과 상기 제2 전원(GND)사이의 전압차에 따라 빛을 투과시키거나 차단시킨다. 도 3에 도시된 액정부(200)는, 통상적으로 사용되는 액정 표시(LC)와 축적 용량(CS)으로 나타내었으나, 여기서 축적 용량(CS)이 항상 필요한 것은 아니다.
메모리 셀부(100)는 상기 제어 신호선부(22,23)에서 상기 제1 제어 신호와 상기 제2 제어 신호를 받아, 상기 제1 제어 신호가 로우 상태이고 상기 제2 제어신호가 하이 상태일 때에는, 상기 화소 스위치(N1)의 제3 전극에서 출력되는 동작 모드 영상 신호를 상기 액정부(200)로 전달하고, 상기 제1 제어 신호가 하이 상태일 때에는, 상기 제2 제어 신호가 로우 상태와 하이 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라 상기 화소 스위치의 제3 전극(140)에서 출력되는 스틸 모드 영상 신호 또는 그 인버팅 신호 중 어느 하나를 상기 액정부(200)로 전달한다.
이와 같은 메모리 셀부(100)는 다시, 제1 인버터 회로(P1,N5), 제2 인버터 회로(P2,N6), 푸쉬 nTFT(N3), 풀 nTFT(N4), 동작 nTFT(N2), 스틸 pTFT(P3)로 이루어져 있다.
제1 인버터 회로(P1,N5)는 nTFT(N5)와 pTFT(P1)가 드레인 전극(111)끼리 연결되고, 게이트 전극은 모두 상기 화소 스위치(N1)의 제3 전극(140)에 연결된다.
제2 인버터 회로(P2,N6)는 nTFT(N6)와 pTFT(P2)가 드레인 전극끼리 연결되는 접점이 상기 화소 스위치(N1)의 제3 전극(140)에 연결되고, 게이트 전극은 모두 상기 제1 인버터 회로(P1,N5)의 드레인 전극(111)에 연결된다.
푸쉬 nTFT(N3)는, 드레인 전극이 상기 제1 전원(VD1)(130)에 연결되고, 소스 전극은 상기 제1 인버터 회로(P1,N5) 및 제2 인버터 회로(P2,N6)에 있는 pTFT(P1,P2) 모두의 소스 전극(110)과 연결되며, 게이트 전극은 상기 제1 제어 신호선(22)과 연결된다.
풀 nTFT(N4)는, 소스 전극이 상기 제2 전원(GND)에 연결되고, 드레인 전극은 상기 제1 인버터 회로(P1,N5) 및 제2 인버터 회로(P2,N6)에 있는 nTFT 모두(N5,N6)의 소스 전극(120)과 연결되며, 게이트 전극은 상기 제1 제어 신호선(22)과 연결된다.
동작 nTFT(N2)는, 게이트 전극이 상기 제2 제어 신호선(23)과 연결되고, 그 외의 두 전극은 상기 화소 스위치(N1)의 제3 전극(140)과 상기 액정부(200) 사이에 연결된다.
스틸 pTFT(P3)는, 게이트 전극이 상기 제2 제어 신호선(23)과 연결되고, 그 외의 두 전극은 상기 제1 인버터 회로(P1,N5)의 드레인 전극(111)과 상기 액정부(200) 사이에 연결된다.
이러한 구조로 이루어진 본 발명의 제1 실시예에 따른 저전력 액정 표시 장치의 동작을 보다 상세히 설명한다.
먼저, 정상적인 동작 모드 시에, 해상도에 따른 프레임 주기로 스캔 신호선에 하이 상태의 전압과 소스 신호선에 해당 동작 모드 영상 신호가 공급되면, 화소 스위치(N1)의 제2 전극인 게이트 전극에 하이 상태의 전압이 걸려 온(on) 상태가 되고, 이때, 소스 신호선에 연결되어 있는 제1 전극으로부터 제3 전극(140)으로 영상 신호가 전달된다. 이때, 제2 제어 신호선(23)을 통하여 전달되는 제2 제어 신호가 하이 상태이고, 제1 제어 신호선(22)을 통하여 전달되는 제1 제어 신호가 로우 상태로 되어, 푸쉬 nTFT(N3)가 오프(off) 상태, 풀 nTFT(N4)도 오프 상태, 및 스틸 pTFT(P3)도 오프 상태로 되므로 메모리 셀부(100)는 전원부(VD1,GND)로부터 플로우팅 상태가 되어 동작되지 않으며, 동작 nTFT(N2)는 온 상태로 되어 화소 스위치(N1)의 제3 전극(140)까지 전달된 영상 신호가 액정부(200)로 전달된다. 여기서 액정부(200)는 영상 신호를 받는 전극(150)과 제2 전원(GND)사이의 전압차에 따라 빛을 투과시키거나 차단시킴으로써 동영상 등을 디스플레이 하게되는 것이다.
다음에, 액정 패널의 외부에서 제어할 수 있도록 마련된 스틸 모드용 키(key)나 스위치(switch)에 의하여 스틸 모드로 동작 시에는, 해상도에 따른 프레임 주기로 스캔 신호선에 하이 상태의 전압과 소스 신호선에 해당 스틸 모드 영상 신호가 공급되면, 화소 스위치(N1)의 제2 전극인 게이트 전극에 하이 상태의 전압이 걸려 온(on) 상태가 되고, 이때, 소스 신호선에 연결되어 있는 제1 전극으로부터 제3 전극(140)으로 영상 신호가 전달된다. 이때, 화면 전체에 걸쳐서 한 프레임에 해당하는 스틸 모드 영상 신호가 모두 공급되고 나면, 동작 모드로 전환 될 때까지 도 2의 스캔 드라이버(20)와 소스 드라이버(30)가 디스에이블 상태로 되어 스캔 신호선과 소스 신호선에 공급되는 신호는 없게 된다.
여기서, 스틸 모드 영상 신호는 위에서 기술한 풀 컬러로 되어있는 동작 모드 영상 신호와는 계조수가 다른 것으로서, 각 화소마다 하이 상태 또는 로우 상태 중 어느 하나의 디지털 신호만 인가되어 메모리 셀부(100)에 하이 상태 또는 로우 상태 중 어느 하나가 래치되는 것으로서, 이때의 스틸 모드 영상 신호는 R(red), G(green), B(blue)의 각 화소에 하이 상태 또는 로우 상태 중 어느 하나의디지털 영상 신호가 전달되므로, 각 화소가 구현하는 2 컬러에 의하여 총 8 컬러를 구현하게 된다.
이때, 제1 제어 신호선(22)을 통하여 전달되는 제1 제어 신호가 하이 상태로 되어, 푸쉬 nTFT(N3)가 온 상태, 및 풀 nTFT(N4)도 온 상태로 되므로 메모리셀부(100)는 전원부(VD1,GND)로부터 제1 전원(VD1)과 제2 전원(GND)을 공급받아 동작되며, 스틸 pTFT(P3)와 동작 nTFT(N2)는, 제2 제어 신호선(23)을 통하여 전달되는 제2 제어 신호가 하이 상태와 로우 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라, 온오프 상태를 액정 패널의 특성에 맞게 주기적으로 반복하여 화소 스위치(N1)의 제3 전극(140)까지 전달된 스틸 모드 영상 신호와 제1 인버터 회로(P1,N5)에 의한 그 인버팅 신호(111) 중 어느 하나를 액정부(200)로 전달한다. 여기서, 제2 제어 신호선(23)을 통하여 전달되는 제2 제어 신호가 하이 상태와 로우 상태를 액정 패널의 특성에 맞게 주기적으로 반복하는 것은, 위에서 기술한 바와 같이, 특히 액정부(200)에 공급되는 제2 전원(GND)이 별도의 전원 공급선을 통하여, 도 1에 도시된 통상의 Vcom 발생부에서 액정 패널의 해상도에 맞게 발생된 라인 인버젼이나 도트 인버젼을 구현하는 AC 신호를 공급하는 경우에, 그 Vcom 신호와 같은 주기로 액정부(200)에 전달되는 영상 신호를 반전시켜 통상의 플릭커(flicker)를 제거하기 위한 것이다.
다음에, 액정부(200)는 스틸 모드 영상 신호를 받는 전극(150)과 제2 전원(GND)사이의 전압차에 따라 빛을 투과시키거나 차단시킴으로써 정지 영상을 디스플레이 하게되는 것이다. 이때, 스틸 모드로 동작 중에는 동작 모드로 전환 될 때까지, 도 2의 스캔 드라이버(20)와 소스 드라이버(30)가 디스에이블 상태에 있어서, 스캔 신호선과 소스 신호선에 공급되는 신호가 없고, 상기와 같은 메모리 셀부(300)의 동작에 의하여 화소에 영상 정보가 저장되므로, 동작모드로 전환 시까지는 액정 패널 상에서 소비되는 전력은 기존에 비하여 급격히 감소하게 된다.
도 4는 본 발명의 제2 실시예에 따른 저전력 액정 표시 장치의 액정 패널을 구성하는 화소 회로를 나타내는 도면이다.
도 4에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 저전력 액정 표시 장치의 액정 패널을 구성하는 화소 회로는, 액정 패널 상에 매트릭스 형태로 설치된 스캔 신호선과 소스 신호선 사이에, 화소 스위치(N1), 전원부(VD1,VD2,GND), 제어 신호선부(22,23), 액정부(200), 레벨 쉬프트부(400), 및 메모리 셀부(300)로 이루어져 있다.
통상적인 액정 패널에서와 같이, 스캔 신호선은 액정 패널을 구성하는 화소에 스캐닝 신호를 공급하며, 소스 신호선은 액정 패널을 구성하는 화소에 영상 신호를 공급한다.
화소 스위치(N1)는 상기 스캔 신호선에 연결된 제2 전극의 전압 상태가 하이인지 또는 로우인지에 따라, 각각 영상 신호를 상기 소스 신호선에 연결된 제1 전극으로부터 제3 전극(340)으로 출력하거나 차단시킨다.
전원부(VD1,VD2,GND)는 제1 전원(VD1), 제2 전원(VD2), 및 제3 전원(GND)을 별도로 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달한다. 여기서 제3 전원(GND)은 통상 접지를 의미하나 이에 한정되지 않으며, 제1 전원(VD1)과 제2 전원(VD2)의 전압이 얼마인가에 따라 임의의 DC 전압으로 할 수도 있고, 특히 액정부(200)에 공급되는 제3 전원(GND)은 별도의 전원 공급선을 통하여, 도 1에 도시된 Vcom 발생부에서 발생된 Vcom 신호를 공급하여 라인 인버젼이나 도트 인버젼을 구현하는 AC 신호일 수도 있다.
제어 신호선부(22,23)는 제1 제어 신호를 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 제1 제어 신호선(22)과 제2 제어 신호를 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 제2 제어 신호선(23)이 별도로 이루어져있다.
액정부(200)는 영상 신호를 받는 전극(150)과 상기 제3 전원(GND)사이의 전압차에 따라 빛을 투과시키거나 차단시킨다. 도 4에 도시된 액정부(200)는, 통상적으로 사용되는 액정 표시(LC)와 축적 용량(CS)으로 나타내었으나, 여기서 축적 용량(CS)이 항상 필요한 것은 아니다.
레벨 쉬프트부(400)는 상기 제2 제어 신호를 입력받아 하이 상태를 상기 제2 전원(VD2)의 크기만큼 상승시키며, 인버팅 신호를 만들어 상기 메모리 셀부(300)에 출력한다.
이와 같은 레벨 쉬프트부(400)는, 다시 제3 인버터 회로(P5,N8), 및 레벨 업 pTFT(P4)로 이루어져 있다.
제3 인버터 회로(P5,N8)는, nTFT(N8)와 pTFT(P5)가 드레인 전극(410)끼리 연결되고, 게이트 전극은 모두 상기 제2 제어 신호선(23)과 연결되며, pTFT(P5)의 소스 전극(420)은 상기 제2 전원(VD2)에 연결되고, nTFT(N8)의 소스 전극은 상기 제3 전원(GND)에 연결된다.
레벨 업 pTFT(P4)는, 게이트 전극이 상기 제3 인버터 회로(P5,N8)의 드레인 전극(410)과 연결되고, 소스 전극은 상기 제2 전원(VD2)(420)에, 드레인 전극은 상기 제2 제어 신호선(23)에 연결된다.
메모리 셀부(300)는 상기 제어 신호선부(22,23)에서 상기 제1 제어 신호와 상기 제2 제어 신호를 받고, 상기 레벨 쉬프트부(400)에서 출력된 상기 제2 제어 신호의 인버팅 신호를 받아, 상기 제1 제어 신호가 로우 상태이고 상기 제2 제어 신호가 하이 상태일 때에는, 상기 화소 스위치의 제3 전극에서 출력되는 동작 모드 영상 신호를 상기 액정부(200)로 전달하고, 상기 제1 제어 신호가 하이 상태일 때에는, 상기 제2 제어 신호가 로우 상태와 하이 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라 상기 화소 스위치의 제3 전극(340)에서 출력되는 스틸 모드 영상 신호 또는 그 인버팅 신호 중 어느 하나를 상기 액정부(200)로 전달한다.
이와 같은 메모리 셀부(300)는 다시, 제1 인버터 회로(P1,N5), 제2 인버터 회로(P2,N6), 푸쉬 nTFT(N3), 풀 nTFT(N4), 동작 nTFT(N2), 스틸 nTFT(N7)로 이루어져 있다.
제1 인버터 회로(P1,N5)는 nTFT(N5)와 pTFT(P1)가 드레인 전극(111)끼리 연결되고, 게이트 전극은 모두 상기 화소 스위치의 제3 전극(340)에 연결된다.
제2 인버터 회로(P2,N6)는 nTFT(N6)와 pTFT(P2)가 드레인 전극끼리 연결되는 접점이 상기 화소 스위치의 제3 전극(340)에 연결되고, 게이트 전극은 모두 상기 제1 인버터 회로(P1,N5)의 드레인 전극(111)에 연결된다.
푸쉬 nTFT(N3)는, 드레인 전극이 상기 제1 전원(VD1)(130)에 연결되고, 소스 전극은 상기 제1 인버터 회로(P1,N5) 및 제2 인버터 회로(P2,N6)에 있는 pTFT 모두(P1,P2)의 소스 전극(310)과 연결되며, 게이트 전극은 상기 제1 제어 신호선(22)과 연결된다.
풀 nTFT(N4)는, 소스 전극이 상기 제3 전원(GND)에 연결되고, 드레인 전극은 상기 제1 인버터 회로(P1,N5) 및 제2 인버터 회로(P2,N6)에 있는 nTFT 모두(N5,N6)의 소스 전극(320)과 연결되며, 게이트 전극은 상기 제1 제어 신호선(22)과 연결된다.
동작 nTFT(N2)는, 게이트 전극이 상기 제2 제어 신호선(23)과 연결되고, 그 외의 두 전극은 상기 화소 스위치(N1)의 제3 전극(340)과 상기 액정부(200) 사이에 연결된다.
스틸 nTFT(N7)는, 게이트 전극이 상기 레벨 쉬프트부(400)에서 출력되는 제2 제어 신호의 인버팅 신호(410)를 받도록 연결되고, 그 외의 두 전극은 상기 제1 인버터 회로(P1,N5)의 드레인 전극(311)과 상기 액정부(200) 사이에 연결된다.
이러한 구조로 이루어진 본 발명의 제2 실시예에 따른 저전력 액정 표시 장치의 동작은, 제1 실시예와 비교할 때 레벨 쉬프트부(400)가 추가된 것과 이의 출력 신호를 받는 스틸 nTFT(N7)로 바뀐 것만을 고려하여 설명하면 다음과 같다.
먼저, 정상적인 동작 모드 시에, 해상도에 따른 프레임 주기로 스캔 신호선에 하이 상태의 전압과 소스 신호선에 해당 동작 모드 영상 신호가 공급되면, 화소 스위치(N1)의 제2 전극인 게이트 전극에 하이 상태의 전압이 걸려 온(on) 상태가 되고, 이때, 소스 신호선에 연결되어 있는 제1 전극으로부터 제3 전극(340)으로 영상 신호가 전달된다. 이때, 제2 제어 신호선(23)을 통하여 전달되는 제2 제어 신호가 하이 상태이고, 제1 제어 신호선(22)을 통하여 전달되는 제1 제어 신호가 로우 상태로 되어, 푸쉬 nTFT(N3)가 오프(off) 상태, 풀 nTFT(N4)도 오프 상태, 및 스틸nTFT(N7)도 오프 상태로 되므로 메모리 셀부(300)는 전원부(VD1,VD2,GND)로부터 플로우팅 상태가 되어 동작되지 않으며, 동작 nTFT(N2)는 온 상태로 되어 화소 스위치(N1)의 제3 전극(340)까지 전달된 영상 신호가 액정부(200)로 전달된다. 이때, 액정부(200)는 영상 신호를 받는 전극(350)과 제3 전원(GND)사이의 전압차에 따라 빛을 투과시키거나 차단시킴으로써 동영상 등을 디스플레이 하게되는 것이다.
여기서, 동작 nTFT(N2)가 온 상태로 되는 것은, 제2 제어 신호선(23)을 통하여 전달되는 제2 제어 신호가 하이 상태로 되었기 때문이지만, 제2 제어 신호의 전압이 영상신호의 전압과 같은 경우에는, 동작 nTFT(N2)를 통하여 액정부(200)로 전달되는 영상신호의 전압이 동작 nTFT(N2) 고유의 문턱(threshold) 전압만큼 전압 하강효과가 발생하므로, 이를 방지하고자 레벨 쉬프트부(400)에 의한 제2 전원(VD2) 전압의 크기까지 전압이 상승되게 하여 동작 nTFT(N2)의 게이트 전극에 가해준 것이다. 즉, 레벨 쉬프트부(400)의 동작은, 도 4에 도시된 바와 같이, 예를 들어, 제2 제어 신호가 하이 상태인 경우에 제3 인버터 회로(P5,N8)의 출력 전압은 로우 상태로 되며, 이 로우 상태의 전압을 받는 레벨 업 PTFT(P4)는 영상신호의 전압보다 큰 제2 전원(VD2)의 전압을 동작 nTFT(N2)의 게이트 전극에 가해주게 되는 것이다.
다음에, 액정 패널의 외부에서 제어할 수 있도록 마련된 스틸 모드용 키(key)나 스위치(switch)에 의하여 스틸 모드로 동작 시에는, 해상도에 따른 프레임 주기로 스캔 신호선에 하이 상태의 전압과 소스 신호선에 해당 스틸 모드 영상 신호가 공급되면, 화소 스위치(N1)의 제2 전극인 게이트 전극에 하이 상태의 전압이 걸려 온(on) 상태가 되고, 이때, 소스 신호선에 연결되어 있는 제1 전극으로부터 제3 전극(340)으로 영상 신호가 전달된다. 이때, 화면 전체에 걸쳐서 한 프레임에 해당하는 스틸 모드 영상 신호가 모두 공급되고 나면, 동작 모드로 전환 될 때까지 도 2의 스캔 드라이버(20)와 소스 드라이버(30)가 디스에이블 상태로 되어 스캔 신호선과 소스 신호선에 공급되는 신호는 없게 된다.
여기서도, 스틸 모드 영상 신호는 위에서 기술한 풀 컬러로 되어있는 동작 모드 영상 신호와는 계조수가 다른 것으로서, 각 화소마다 하이 상태 또는 로우 상태 중 어느 하나의 디지털 신호만 인가되어 메모리 셀부(300)에 하이 상태 또는 로우 상태 중 어느 하나가 래치되는 것으로서, 이때의 스틸 모드 영상 신호는 R(red), G(green), B(blue)의 각 화소에 하이 상태 또는 로우 상태 중 어느 하나의디지털 영상 신호가 전달되므로, 각 화소가 구현하는 2 컬러에 의하여 총 8 컬러를 구현하게 된다.
이때, 제1 제어 신호선(22)을 통하여 전달되는 제1 제어 신호가 하이 상태로 되어, 푸쉬 nTFT(N3)가 온 상태, 및 풀 nTFT(N4)도 온 상태로 되므로 메모리 셀부(300)는 전원부(VD1,VD2,GND)로부터 제1 전원(VD1), 제2 전원(VD2), 및 제3 전원(GND)을 공급받아 동작되며, 스틸 pTFT(P3)와 동작 nTFT(N2)는, 제2 제어 신호선(23)을 통하여 전달되는 제2 제어 신호가 하이 상태와 로우 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라, 온오프 상태를 액정 패널의 특성에 맞게 주기적으로 반복하여 화소 스위치(N1)의 제3 전극(340)까지 전달된 스틸 모드 영상 신호와 제1 인버터 회로(P1,N5)에 의한 그 인버팅 신호(311) 중 어느 하나를액정부(200)로 전달한다. 여기서, 제2 제어 신호선(23)을 통하여 전달되는 제2 제어 신호가 하이 상태와 로우 상태를 액정 패널의 특성에 맞게 주기적으로 반복하는 것은, 위에서 기술한 바와 같이, 특히 액정부(200)에 공급되는 제3 전원(GND)이 별도의 전원 공급선을 통하여, 도 1에 도시된 통상의 Vcom 발생부에서 액정 패널의 해상도에 맞게 발생된 라인 인버젼이나 도트 인버젼을 구현하는 AC 신호를 공급하는 경우에, 그 Vcom 신호와 같은 주기로 액정부(200)에 전달되는 영상 신호를 반전시켜 통상의 플릭커(flicker)를 제거하기 위한 것이다.
다음에, 액정부(200)는 스틸 모드 영상 신호를 받는 전극(350)과 제3 전원(GND)사이의 전압차에 따라 빛을 투과시키거나 차단시킴으로써 정지 영상을 디스플레이 하게되는 것이다. 이때, 스틸 모드로 동작 중에는 동작 모드로 전환 될 때까지, 도 2의 스캔 드라이버(20)와 소스 드라이버(30)가 디스에이블 상태에 있어서, 스캔 신호선과 소스 신호선에 공급되는 신호가 없고, 상기와 같은 메모리 셀부(300)의 동작에 의하여 화소에 영상 정보가 저장되므로, 동작모드로 전환 시까지는 액정 패널 상에서 소비되는 전력은 기존에 비하여 급격히 감소하게 된다.
위에서, 스틸 nTFT(N7)가 온 상태로 되는 것은, 제2 제어 신호선(23)을 통하여 레벨 쉬프트부(400)에 전달되는 제2 제어 신호가 로우 상태이고, 레벨 쉬프트부(400)의 출력 전압이 하이 상태로 되었기 때문이지만, 레벨 쉬프트부(400)의 출력 전압이 스틸 모드 영상 신호의 전압과 같은 경우에는, 스틸 nTFT(N7)를 통하여 액정부(200)로 전달되는 스틸 모드 영상 신호의 전압이 스틸 nTFT(N7) 고유의 문턱 전압만큼 전압 하강효과가 발생하므로, 이를 방지하고자 레벨 쉬프트부(400)에 의한 제2 전원(VD2) 전압의 크기까지 전압이 상승되게 하여 스틸 nTFT(N7)의 게이트 전극(410)에 가해준 것이다. 즉, 레벨 쉬프트부(400)의 동작은, 도 4에 도시된 바와 같이, 예를 들어, 제2 제어 신호가 로우 상태인 경우에 제3 인버터 회로(P5,N8)의 출력 전압은 하이 상태로 되며, 이 하이 상태의 전압은 스틸 모드 영상 신호의 전압보다 큰 제2 전원(VD2)의 전압이며, 스틸 nTFT(N7)의 게이트 전극(140)에 가해지게 된다.
위에서, 각종 전원(VD1,VD2,GND)과 제1 제어 신호와 제2 제어 신호는, 도 1과 같은 메인 PCB(10)에 있는 타이밍 콘트롤러(T-con) 등에 의하여 적당한 DC 전원이나 펄스로 만들어져, 도 5나 도 6과 같이 액정 패널 상의 입력 패드부(700)를 통하여 화소까지 전달되는 것으로 가정하였다.
특히, 도 5와 도 6에 도시된 바와 같이, 제1 제어 신호를 통상적인 버퍼 회로(500,600)에 의하여 순차적으로 지연시켜, 횡축 또는 종축 중 어느 한 방향에서 두 부분 이상으로 분할된 화소 영역마다 각각 공급하여 줌으로써, 제1 제어 신호가 하이 상태로 되고, 제2 제어 신호는 로우 상태로 될 때, 즉, 스틸 모드로 동작 시에 상기 메모리 셀부(100,300)의 인버터 회로(P1,N5,P2,N6)가 소비하는 전력을 시간적으로 분산시키고자 하는 것이다. 즉, 블록단위로 분할된 각 화소 영역에 있는 인버터 회로(P1,N5,P2,N6)는 버퍼 회로(500,600)에 의하여 지연된 시간차를 갖고 동작하므로 한 번에 액정 패널의 전체에서 인버터 회로(P1,N5,P2,N6)가 전력을 소비함으로써 생기는 신호의 왜곡이나 패널의 열화를 방지할 수 있게 된다.
제2 제어 신호에 있어서도, 제2 제어 신호선(23)이 상당히 많은 TFT의 게이트에 연결되어 있으므로, 부하를 줄이기 위하여 위와 같이 제2 제어 신호도 통상적인 버퍼 회로(500,600)에 의하여 순차적으로 지연시켜, 횡축 또는 종축 중 어느 한 방향에서 두 부분 이상으로 분할된 화소 영역마다 각각 공급하여주도록 할 수 있다.
위에 기술된 바와 같이, 본 발명의 제1 실시예에 따라, 정상적인 동작 모드 시에는, 제2 제어 신호선(23)을 통하여 전달되는 제2 제어 신호가 하이 상태이고, 제1 제어 신호선(22)을 통하여 전달되는 제1 제어 신호가 로우 상태로 되어, 푸쉬 nTFT(N3)가 오프(off) 상태, 풀 nTFT(N4)도 오프 상태, 및 스틸 pTFT(P3)도 오프 상태로 되므로 메모리 셀부(100)는 전원부(VD1,GND)로부터 플로우팅 상태가 되어 동작되지 않으며, 동작 nTFT(N2)는 온 상태로 되어 화소 스위치의 제3 전극(140)까지 전달된 동작 모드 영상 신호가 액정부(200)로 전달되어 풀 컬러로 동영상을 구현하며, 스틸 모드로 동작 시에는, 제1 제어 신호선(22)을 통하여 전달되는 제1 제어 신호가 하이 상태로 되어, 푸쉬 nTFT(N3)가 온 상태, 및 풀 nTFT(N4)도 온 상태로 되므로 메모리 셀부(100)는 전원부(VD1,GND)로부터 제1 전원(VD1)과 제2 전원(GND)을 공급받아 동작되며, 스틸 pTFT(P3)와 동작 nTFT(N2)는, 제2 제어 신호선(23)을 통하여 전달되는 제2 제어 신호가 하이 상태와 로우 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라, 온오프 상태를 액정 패널의 특성에 맞게 주기적으로 반복하여 화소 스위치의 제3 전극까지 전달된 스틸 모드 영상 신호(140)와 제1 인버터 회로에 의한 그 인버팅 신호(111) 중 어느 하나를 액정부(200)로 전달하여 8 컬러의 정지 영상을 구현하게 되었다. 본 발명의 제2 실시예에 따른 저전력 액정 표시 장치는, 제1 실시예와 비교할 때 레벨 쉬프트부(400)가 추가된 것과 이의 출력 신호를 받는 스틸 nTFT(N7)로 바뀐 것을 제외하고 제1 실시예와 유사하게 동작한다. 이때, 스틸 모드로 동작 시에는 상기와 같은 메모리 셀부(100,300)에 의하여 화소에 영상 정보가 저장되므로, 동작모드로 전환시까지는 액정 패널 상에서 소비되는 전력이 기존에 비하여 급격히 감소하게 된다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따라, 액정 표시 장치를 구동하는데 있어서, 스틸 모드 시에는 8 컬러로 동작하며, 동영상 모드 시에는 풀 컬러로 동작하게 함으로써, 스틸 모드 시에 불필요하게 이루어지는 메인 PCB 상의 영상 신호 처리와 처리된 신호를 액정 패널의 신호선으로 출력함에 따른 낭비적인 전력 손실을 방지할 수 있게 되었다. 이에 따라, 노트북 PC, 휴대형인 소형 PDA, 특히 반사형 PDA 등에 채용되는 액정 표시 장치를 구동하기 위하여 본 발명의 화소 구성 회로를 채용하면, 사용자가 외출하여 배터리를 사용하는 경우에도 장시간 구동시킬 수 있다.
Claims (8)
- 액정 표시 장치의 액정 패널을 구성하는 화소가,액정 패널을 구성하는 화소에 스캐닝 신호를 공급하는 스캔 신호선;액정 패널을 구성하는 화소에 영상 신호를 공급하는 소스 신호선;상기 스캔 신호선에 연결된 제2 전극의 전압 상태가 하이인지 또는 로우인지에 따라, 각각 영상 신호를 상기 소스 신호선에 연결된 제1 전극으로부터 제3 전극으로 출력하거나 차단하는 화소 스위치;제1 전원, 및 제2 전원을 별도로 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 전원부;제1 제어 신호를 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 제1 제어 신호선과 제2 제어 신호를 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 제2 제어 신호선이 별도로 이루어져있는 제어 신호선부;영상 신호를 받는 전극과 상기 제2 전원사이의 전압차에 따라 빛을 투과시키거나 차단시키는 액정부; 및상기 제어 신호선부에서 상기 제1 제어 신호와 상기 제2 제어 신호를 받아, 상기 제1 제어 신호가 로우 상태이고 상기 제2 제어 신호가 하이 상태일 때에는, 상기 화소 스위치의 제3 전극에서 출력되는 동작 모드 영상 신호를 상기 액정부로 전달하고, 상기 제1 제어 신호가 하이 상태일 때에는, 상기 제2 제어 신호가 로우 상태와 하이 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라 상기 화소스위치의 제3 전극에서 출력되는 스틸 모드 영상 신호 또는 그 인버팅 신호 중 어느 하나를 상기 액정부로 전달하는 메모리 셀부를 포함하는 저전력 액정 표시 장치.
- 액정 표시 장치의 액정 패널을 구성하는 화소가,액정 패널을 구성하는 화소에 스캐닝 신호를 공급하는 스캔 신호선;액정 패널을 구성하는 화소에 영상 신호를 공급하는 소스 신호선;상기 스캔 신호선에 연결된 제2 전극의 전압 상태가 하이인지 또는 로우인지에 따라, 각각 영상 신호를 상기 소스 신호선에 연결된 제1 전극으로부터 제3 전극으로 출력하거나 차단하는 화소 스위치;제1 전원, 제2 전원, 및 제3 전원을 별도로 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 전원부;제1 제어 신호를 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 제1 제어 신호선과 제2 제어 신호를 액정 패널의 화소 영역 밖에서 모든 화소에까지 전달하는 제2 제어 신호선이 별도로 이루어져있는 제어 신호선부;영상 신호를 받는 전극과 상기 제3 전원사이의 전압차에 따라 빛을 투과시키거나 차단시키는 액정부;상기 제2 제어 신호를 입력받아 하이 상태를 상기 제2 전원의 크기만큼 상승시키며, 인버팅 신호를 만들어 상기 메모리 셀부에 출력하는 레벨 쉬프트부; 및상기 제어 신호선부에서 상기 제1 제어 신호와 상기 제2 제어 신호를 받고,상기 레벨 쉬프트부에서 출력된 상기 제2 제어 신호의 인버팅 신호를 받아, 상기 제1 제어 신호가 로우 상태이고 상기 제2 제어 신호가 하이 상태일 때에는, 상기 화소 스위치의 제3 전극에서 출력되는 동작 모드 영상 신호를 상기 액정부로 전달하고, 상기 제1 제어 신호가 하이 상태일 때에는, 상기 제2 제어 신호가 로우 상태와 하이 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라 상기 화소 스위치의 제3 전극에서 출력되는 스틸 모드 영상 신호 또는 그 인버팅 신호 중 어느 하나를 상기 액정부로 전달하는 메모리 셀부를 포함하는 저전력 액정 표시 장치.
- 제 1항에 있어서,상기 메모리 셀부는,nTFT와 pTFT가 드레인 전극끼리 연결되고, 게이트 전극은 모두 상기 화소 스위치의 제3 전극에 연결되는 제1 인버터 회로;nTFT와 pTFT가 드레인 전극끼리 연결되는 접점이 상기 화소 스위치의 제3 전극에 연결되고, 게이트 전극은 모두 상기 제1 인버터 회로의 드레인 전극에 연결되는 제2 인버터 회로;드레인 전극은 상기 제1 전원에 연결되고, 소스 전극은 상기 제1 인버터 회로 및 제2 인버터 회로에 있는 pTFT 모두의 소스 전극과 연결되며, 게이트 전극은 상기 제1 제어 신호선과 연결되는 푸쉬 nTFT;소스 전극은 상기 제2 전원에 연결되고, 드레인 전극은 상기 제1 인버터 회로 및 제2 인버터 회로에 있는 nTFT 모두의 소스 전극과 연결되며, 게이트 전극은 상기 제1 제어 신호선과 연결되는 풀 nTFT;게이트 전극은 상기 제2 제어 신호선과 연결되고, 그 외의 두 전극은 상기 화소 스위치의 제3 전극과 상기 액정부 사이에 연결되는 동작 nTFT; 및게이트 전극은 상기 제2 제어 신호선과 연결되고, 그 외의 두 전극은 상기 제1 인버터 회로의 드레인 전극과 상기 액정부 사이에 연결되는 스틸 pTFT로 이루어지는 것을 특징으로 하는 저전력 액정 표시 장치.
- 제 2항에 있어서,상기 메모리 셀부는,nTFT와 pTFT가 드레인 전극끼리 연결되고, 게이트 전극은 모두 상기 화소 스위치의 제3 전극에 연결되는 제1 인버터 회로;nTFT와 pTFT가 드레인 전극끼리 연결되는 접점이 상기 화소 스위치의 제3 전극에 연결되고, 게이트 전극은 모두 상기 제1 인버터 회로의 드레인 전극에 연결되는 제2 인버터 회로;드레인 전극은 상기 제1 전원에 연결되고, 소스 전극은 상기 제1 인버터 회로 및 제2 인버터 회로에 있는 pTFT 모두의 소스 전극과 연결되며, 게이트 전극은 상기 제1 제어 신호선과 연결되는 푸쉬 nTFT;소스 전극은 상기 제3 전원에 연결되고, 드레인 전극은 상기 제1 인버터 회로 및 제2 인버터 회로에 있는 nTFT 모두의 소스 전극과 연결되며, 게이트 전극은상기 제1 제어 신호선과 연결되는 풀 nTFT;게이트 전극은 상기 제2 제어 신호선과 연결되고, 그 외의 두 전극은 상기 화소 스위치의 제3 전극과 상기 액정부 사이에 연결되는 동작 nTFT; 및게이트 전극은 상기 레벨 쉬프트부에서 출력되는 제2 제어 신호의 인버팅 신호를 받도록 연결되고, 그 외의 두 전극은 상기 제1 인버터 회로의 드레인 전극과 상기 액정부 사이에 연결되는 스틸 nTFT로 이루어지는 것을 특징으로 하는 저전력 액정 표시 장치.
- 제 2항에 있어서,상기 레벨 쉬프트부는,nTFT와 pTFT가 드레인 전극끼리 연결되고, 게이트 전극은 모두 상기 제2 제어 신호선과 연결되며, pTFT의 소스 전극은 상기 제2 전원에 연결되고, nTFT의 소스 전극은 상기 제3 전원에 연결되는 제3 인버터 회로; 및게이트 전극은 상기 제3 인버터 회로의 드레인 전극과 연결되고, 소스 전극은 상기 제2 전원에, 드레인 전극은 상기 제2 제어 신호선에 연결되는 레벨 업 pTFT로 이루어지는 것을 특징으로 하는 저전력 액정 표시 장치.
- 제 1항 또는 제 2항 중 어느 한 항에 있어서,상기 제어 신호선부는,액정 패널의 화소 영역이 횡축 또는 종축 중 어느 한 방향에서 두 부분 이상으로 영역 분할된 경우에, 버퍼 회로에 의하여 순차적으로 지연된 각각의 제어 신호를 대응되어 있는 화소 영역에 전달하는 것을 특징으로 하는 저전력 액정 표시 장치.
- 스캔 신호선과 소스 신호선으로부터 스캐닝 신호와 영상 신호를 각각 받는 화소 스위치가, 제1 제어 신호와 제2 제어 신호에 의하여 동작하는 메모리 셀부에, 영상 신호를 출력하거나 차단하여 디스플레이 하는 액정 패널의 구동 방법에 있어서,(a) 상기 제1 제어 신호가 로우 상태이고 상기 제2 제어 신호가 하이 상태일 때에는, 상기 메모리 셀부가 상기 화소 스위치에서 출력되는 동작 모드 영상 신호를 액정에 전달하여 디스플레이 하는 단계; 및(b) 상기 제1 제어 신호가 하이 상태일 때에는, 상기 제2 제어 신호가 로우 상태와 하이 상태를 액정 패널의 특성에 맞게 주기적으로 반복함에 따라 상기 화소 스위치의 제3 전극에서 출력되는 스틸 모드 영상 신호 또는 그 인버팅 신호 중 어느 하나를 액정에 전달함으로써 디스플레이 하는 단계를 포함하는 액정 표시 장치의 구동 방법.
- 제 7항에 있어서,상기 액정 표시 장치의 구동 방법은,(c) 액정 패널의 화소 영역이 횡축 또는 종축 중 어느 한 방향에서 두 부분 이상으로 영역 분할된 경우에, 버퍼 회로에 의하여 순차적으로 지연된 각각의 제어 신호를 대응되어 있는 화소 영역에 전달하는 단계를 더 포함하는 액정 표시 장치의 구동 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000079350A KR100783695B1 (ko) | 2000-12-20 | 2000-12-20 | 저전력 액정 표시 장치 |
TW090106494A TW538297B (en) | 2000-12-20 | 2001-03-20 | Low power LCD |
JP2001112124A JP4762431B2 (ja) | 2000-12-20 | 2001-04-11 | 液晶表示装置及びこれの駆動方法 |
US09/934,590 US7095391B2 (en) | 2000-12-20 | 2001-08-23 | Low power LCD |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000079350A KR100783695B1 (ko) | 2000-12-20 | 2000-12-20 | 저전력 액정 표시 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020050018A true KR20020050018A (ko) | 2002-06-26 |
KR100783695B1 KR100783695B1 (ko) | 2007-12-07 |
Family
ID=19703339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000079350A KR100783695B1 (ko) | 2000-12-20 | 2000-12-20 | 저전력 액정 표시 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7095391B2 (ko) |
JP (1) | JP4762431B2 (ko) |
KR (1) | KR100783695B1 (ko) |
TW (1) | TW538297B (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100865329B1 (ko) * | 2007-03-29 | 2008-10-27 | 삼성전자주식회사 | 디스플레이 구동 회로, 상기 디스플레이 구동 회로를 구비하는 디스플레이 장치 및 그의 신호 제어 방법 |
KR20120008149A (ko) * | 2010-07-16 | 2012-01-30 | 엘지디스플레이 주식회사 | 액정표시장치 |
US10438526B2 (en) | 2015-07-21 | 2019-10-08 | Samsung Electronics Co., Ltd. | Display driver, and display device and system including the same |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4204204B2 (ja) * | 2001-04-13 | 2009-01-07 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
JP2002311911A (ja) * | 2001-04-13 | 2002-10-25 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
JP4297629B2 (ja) * | 2001-04-13 | 2009-07-15 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
JP4297628B2 (ja) * | 2001-04-13 | 2009-07-15 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
JP4278314B2 (ja) * | 2001-04-13 | 2009-06-10 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
KR100846459B1 (ko) * | 2001-12-26 | 2008-07-16 | 삼성전자주식회사 | 통합형 커넥터를 갖는 액정표시모듈과 이를 구비하는액정표시장치 |
JP4027691B2 (ja) * | 2002-03-18 | 2007-12-26 | 株式会社日立製作所 | 液晶表示装置 |
GB0307320D0 (en) * | 2003-03-29 | 2003-05-07 | Koninkl Philips Electronics Nv | Active matrix display device |
JP4399190B2 (ja) * | 2003-05-19 | 2010-01-13 | パナソニック株式会社 | 表示パネル駆動装置 |
KR100573156B1 (ko) * | 2004-08-06 | 2006-04-24 | 삼성에스디아이 주식회사 | 초기화 스위칭 수단 및 전원공급용 수단을 서로 공유하는발광픽셀을 구비하는 유기 전계 발광표시장치 |
CN1987979A (zh) * | 2005-12-21 | 2007-06-27 | 群康科技(深圳)有限公司 | 液晶显示面板驱动电路和采用该驱动电路的液晶显示面板 |
TWI391890B (zh) * | 2006-10-11 | 2013-04-01 | Japan Display West Inc | 顯示裝置 |
KR101361083B1 (ko) * | 2006-10-23 | 2014-02-13 | 삼성디스플레이 주식회사 | 데이터 구동 장치와 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법 |
JP5019859B2 (ja) * | 2006-12-05 | 2012-09-05 | ソニーモバイルディスプレイ株式会社 | 液晶装置および電子機器 |
WO2010035548A1 (ja) * | 2008-09-24 | 2010-04-01 | シャープ株式会社 | 液晶表示装置、アクティブマトリクス基板、電子機器 |
JP2010107732A (ja) * | 2008-10-30 | 2010-05-13 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
CN101727801B (zh) * | 2008-10-31 | 2012-04-11 | 扬智科技股份有限公司 | 用共享接脚控制显示模块及第一电路模块运作的集成电路 |
KR101117646B1 (ko) * | 2009-08-27 | 2012-03-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 구동 방법 |
JP5832181B2 (ja) | 2010-08-06 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
KR101929426B1 (ko) | 2011-09-07 | 2018-12-17 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
KR101909675B1 (ko) | 2011-10-11 | 2018-10-19 | 삼성디스플레이 주식회사 | 표시 장치 |
JP6115056B2 (ja) * | 2012-09-18 | 2017-04-19 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP6263862B2 (ja) * | 2013-04-26 | 2018-01-24 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP6255709B2 (ja) * | 2013-04-26 | 2018-01-10 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP2017173513A (ja) * | 2016-03-23 | 2017-09-28 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP6631614B2 (ja) * | 2017-12-27 | 2020-01-15 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
CN107945763B (zh) * | 2018-01-05 | 2020-06-26 | 京东方科技集团股份有限公司 | 像素电路、阵列基板、显示面板和显示装置 |
CN109874308B (zh) * | 2018-04-26 | 2022-09-27 | 京东方科技集团股份有限公司 | 像素记忆电路及其驱动方法、阵列基板和显示装置 |
CN112863415A (zh) * | 2019-11-28 | 2021-05-28 | 京东方科技集团股份有限公司 | 像素驱动电路和显示设备 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06102530A (ja) * | 1992-09-18 | 1994-04-15 | Sharp Corp | 液晶表示装置 |
US5471225A (en) * | 1993-04-28 | 1995-11-28 | Dell Usa, L.P. | Liquid crystal display with integrated frame buffer |
JP3102666B2 (ja) * | 1993-06-28 | 2000-10-23 | シャープ株式会社 | 画像表示装置 |
TW247359B (en) * | 1993-08-30 | 1995-05-11 | Hitachi Seisakusyo Kk | Liquid crystal display and liquid crystal driver |
JPH07253764A (ja) * | 1994-03-15 | 1995-10-03 | Sharp Corp | 液晶表示装置 |
JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
US5945972A (en) * | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
US5860076A (en) * | 1996-01-11 | 1999-01-12 | Alliance Semiconductor Corporation | 48-bit wide memory architecture addressing scheme reconfigurable for 8-bit, 16-bit and 32-bit data accesses |
JP3305946B2 (ja) * | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
JP3261519B2 (ja) * | 1996-06-11 | 2002-03-04 | 株式会社日立製作所 | 液晶表示装置 |
JPH10228012A (ja) * | 1997-02-13 | 1998-08-25 | Nec Niigata Ltd | Lcd表示装置 |
JP3292093B2 (ja) * | 1997-06-10 | 2002-06-17 | 株式会社日立製作所 | 液晶表示装置 |
US6005558A (en) * | 1998-05-08 | 1999-12-21 | Aurora Systems, Inc. | Display with multiplexed pixels for achieving modulation between saturation and threshold voltages |
JPH11326874A (ja) * | 1998-05-15 | 1999-11-26 | Seiko Epson Corp | 反射型液晶装置及び反射型プロジェクタ |
WO2000008625A1 (fr) * | 1998-08-04 | 2000-02-17 | Seiko Epson Corporation | Dispositif electro-optique et dispositif electronique |
US6323866B1 (en) * | 1998-11-25 | 2001-11-27 | Silicon Integrated Systems Corp. | Integrated circuit device having a core controller, a bus bridge, a graphical controller and a unified memory control unit built therein for use in a computer system |
JP4469469B2 (ja) * | 2000-07-10 | 2010-05-26 | 東芝モバイルディスプレイ株式会社 | 平面表示装置 |
-
2000
- 2000-12-20 KR KR1020000079350A patent/KR100783695B1/ko active IP Right Grant
-
2001
- 2001-03-20 TW TW090106494A patent/TW538297B/zh not_active IP Right Cessation
- 2001-04-11 JP JP2001112124A patent/JP4762431B2/ja not_active Expired - Fee Related
- 2001-08-23 US US09/934,590 patent/US7095391B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100865329B1 (ko) * | 2007-03-29 | 2008-10-27 | 삼성전자주식회사 | 디스플레이 구동 회로, 상기 디스플레이 구동 회로를 구비하는 디스플레이 장치 및 그의 신호 제어 방법 |
KR20120008149A (ko) * | 2010-07-16 | 2012-01-30 | 엘지디스플레이 주식회사 | 액정표시장치 |
US10438526B2 (en) | 2015-07-21 | 2019-10-08 | Samsung Electronics Co., Ltd. | Display driver, and display device and system including the same |
Also Published As
Publication number | Publication date |
---|---|
US20020075252A1 (en) | 2002-06-20 |
JP4762431B2 (ja) | 2011-08-31 |
US7095391B2 (en) | 2006-08-22 |
TW538297B (en) | 2003-06-21 |
JP2002229526A (ja) | 2002-08-16 |
KR100783695B1 (ko) | 2007-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100783695B1 (ko) | 저전력 액정 표시 장치 | |
US20060071893A1 (en) | Source driver, electro-optic device, and electronic instrument | |
US8542175B2 (en) | Flexible control of charge share in display panel | |
KR102232915B1 (ko) | 표시 장치 | |
US20060103618A1 (en) | Driver circuit and display device | |
JP4985020B2 (ja) | 液晶装置、その駆動方法および電子機器 | |
EP1174758A1 (en) | Liquid crystal display | |
EP1667104A2 (en) | A system and method for driving an LCD | |
US20060071897A1 (en) | Liquid crystal display and method for driving thereof | |
GB2571606A (en) | Display device | |
US7330170B2 (en) | Driver circuit for liquid crystal panel and LCD using the same | |
US20060061536A1 (en) | Display device | |
KR20050000012A (ko) | 액정표시장치의 데이터 구동회로 및 그 구동방법 | |
KR101675847B1 (ko) | 표시장치 | |
CN101295462A (zh) | 具有显示面板的电子*** | |
JP2008170842A (ja) | 電気光学装置、駆動回路および電子機器 | |
US20070008265A1 (en) | Driver circuit, electro-optical device, and electronic instrument | |
US20050093809A1 (en) | Driving IC of liquid crystal display | |
KR100859469B1 (ko) | 액정표시장치 및 구동방법 | |
KR100998119B1 (ko) | 액정표시장치 | |
KR100861276B1 (ko) | 액정표시장치 | |
KR100878273B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR100488067B1 (ko) | 영상표시장치 및 그 구동방법 | |
KR101006447B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR100885019B1 (ko) | 액정 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121115 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 12 |