JP5832181B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5832181B2
JP5832181B2 JP2011157387A JP2011157387A JP5832181B2 JP 5832181 B2 JP5832181 B2 JP 5832181B2 JP 2011157387 A JP2011157387 A JP 2011157387A JP 2011157387 A JP2011157387 A JP 2011157387A JP 5832181 B2 JP5832181 B2 JP 5832181B2
Authority
JP
Japan
Prior art keywords
transistor
liquid crystal
potential
oxide semiconductor
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011157387A
Other languages
English (en)
Other versions
JP2012053454A (ja
Inventor
耕平 豊高
耕平 豊高
三宅 博之
博之 三宅
亮 荒澤
亮 荒澤
紘慈 楠
紘慈 楠
努 村川
努 村川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011157387A priority Critical patent/JP5832181B2/ja
Publication of JP2012053454A publication Critical patent/JP2012053454A/ja
Application granted granted Critical
Publication of JP5832181B2 publication Critical patent/JP5832181B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/10Special adaptations of display systems for operation with variable images
    • G09G2320/103Detection of image changes, e.g. determination of an index representative of the image change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

技術分野は、液晶表示装置、ならびに該液晶表示装置の駆動方法に関する。
近年、液晶表示装置において、消費電力を低減するための技術の開発が進められている。
液晶表示装置の消費電力を低減する方法の一つとして、動画表示を行うときに画素に画像信号を書き込む間隔よりも、静止画表示を行うときに画素に画像信号を書き込む間隔を長くする方法が挙げられる(例えば、特許文献1、2)。当該方法により、静止画表示を行うときの画像信号の書き込み頻度を低減し、液晶表示装置における消費電力の低減を図っている。
また、液晶表示装置において、画素に設けられたトランジスタ等が静電気や誤作動による過電圧等によって静電破壊するのを防止するために、ソース線又はゲート線に保護回路を設けることがある。
例えば、走査電極と表示部の外周に配置した導電線との間に、ソースとゲートを短絡させたMOS型トランジスタと、ゲートとドレインを短絡させたMOS型トランジスタとを直列に接続して、保護回路を構成する液晶表示装置が知られている(例えば、特許文献3)。
特開2005−283775号公報 特開2002−278523号公報 特開平7−92448号公報
長期の使用によって、トランジスタが劣化すると、しきい値電圧のシフト等の特性変化が生じてしまい、オフ状態でのリーク電流が大きくなることがある。
また、バックライトからの光や外光等の光によって、トランジスタが劣化すると、しきい値電圧のシフト等の特性変化が生じてしまい、オフ状態でのリーク電流が大きくなることがある。
また、複数の保護回路が有するトランジスタにおいてしきい値電圧等の特性がばらついていると、オフ状態でのリーク電流が大きいトランジスタを含んでいることがある。
本発明の一態様では、動画表示と静止画表示とを切り換えて行う液晶表示装置において、保護回路が有するトランジスタのしきい値電圧のシフト等の特性変化が生じても、安定した画像表示を行うことを課題の一つとする。
または、本発明の一態様では、動画表示と静止画表示とを切り換えて行う液晶表示装置において、複数の保護回路が有するトランジスタのしきい値電圧等の特性がばらついていても、画像に表示むらを生じにくくすることを課題の一つとする。
本発明の一態様は、静止画表示モードと動画表示モードとを切り換えて表示を行う液晶表示装置であって、トランジスタ及び液晶素子を有する画素と、データ線を介してトランジスタのソース及びドレインの一方と電気的に接続された保護回路と、を有し、保護回路は、第1の電源電位が供給される第1の端子と、第1の電源電位よりも高い第2の電源電位が供給される第2の端子と、を有し、動画表示モードにおいて、トランジスタを介して、データ線から液晶素子に画像信号が入力され、且つ、第1の電源電位が第1の電位に設定され、静止画表示モードにおいて、データ線から液晶素子への画像信号の入力が停止され、且つ、第1の電源電位が第1の電位よりも高い第2の電位に設定され、第2の電位は、画像信号の最小値と同じ電位、又は、画像信号の最小値に近い(実質的に同じ)電位であることを特徴とする液晶表示装置である。
また、トランジスタは、酸化物半導体層を有していてもよい。
または、本発明の一態様は、静止画表示モードと動画表示モードとを切り換えて表示を行う液晶表示装置であって、第1のトランジスタ及び液晶素子を有する画素と、ダイオード接続された第2のトランジスタと、を有し、第2のトランジスタのソース及びドレインの一方には電源電位が供給され、第2のトランジスタは、ソース及びドレインの他方がデータ線を介して第1のトランジスタのソース及びドレインの一方と電気的に接続され、動画表示モードにおいて、第1のトランジスタを介して、データ線から液晶素子に画像信号が入力され、且つ、電源電位が第1の電位に設定され、静止画表示モードにおいて、データ線から液晶素子への画像信号の入力が停止され、且つ、電源電位が第1の電位よりも高い第2の電位に設定され、第2の電位は、画像信号の最小値と同じ電位、又は、画像信号の最小値に近い電位であることを特徴とする液晶表示装置である。
また、第1のトランジスタは、酸化物半導体層を有していてもよい。
また、連続するフレーム期間の画像信号の差分の有無を検出することによって、静止画表示モードと動画表示モードとを切り換える構成としてもよい。
本発明の一態様により、動画表示と静止画表示とを切り換えて行う液晶表示装置において、保護回路が有するトランジスタのしきい値電圧のシフト等の特性変化が生じても、安定した画像表示を行うことができる。
または、本発明の一態様により、動画表示と静止画表示とを切り換えて行う液晶表示装置において、複数の保護回路が有するトランジスタのしきい値電圧等の特性がばらついていても、画像に表示むらを生じにくくすることができる。
液晶表示装置の表示パネルの一例を説明するための図。 液晶表示装置の表示パネルの一例を説明するための図。 液晶表示装置の一例を説明するための図。 液晶表示装置の駆動方法の一例を説明するためのタイミングチャート。 液晶表示装置の駆動方法の一例を説明するためのタイミングチャート。 画像信号の書き込み頻度を説明するための図。 トランジスタの構造の一例を説明するための図。 電子機器の一例を説明するための図。 電子機器の一例を説明するための図。 電子機器の一例を説明するための図。 保護回路の一例を説明するための図。 トランジスタの構造の一例を説明するための図。 酸化物半導体層の一例を説明するための図。
本発明を説明するための実施の形態の一例について、図面を参照して以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではないものとする。なお、図面を参照するにあたり、異なる図面間において、同じものを指し示す符号を共通して用いる場合がある。また、異なる図面間において、同様のものを指し示す際には同じハッチパターンを使用し、符号を付さない場合がある。
なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態の内容を互いに適宜置き換えることができる。
また、本明細書において用いる「第k」(kは自然数)という用語は、構成要素の混同を避けるために付したものであり、構成要素の数を限定するものではない。
なお、一般に、二点間における電位の差(電位差ともいう。)を電圧という。しかし、電子回路では、回路図等において、ある一点の電位と基準となる電位(基準電位ともいう。)との電位差を用いることがある。また、電圧と電位はいずれも、単位としてボルト(V)を用いる。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準電位との電位差を、当該一点の電圧として用いる場合がある。
なお、液晶表示装置において、トランジスタは電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、ゲートを少なくとも有している。
なお、ソースとは、ソース電極の一部若しくは全部、又は、ソース配線の一部若しくは全部のことをいう。また、ソース電極とソース配線とを区別せずに、ソース電極及びソース配線の両方の機能を有する導電層をソースという場合がある。また、ドレインとは、ドレイン電極の一部若しくは全部、又は、ドレイン配線の一部若しくは全部のことをいう。また、ドレイン電極とドレイン配線とを区別せずに、ドレイン電極及びドレイン配線の両方の機能を有する導電層をドレインという場合がある。また、ゲートとは、ゲート電極の一部若しくは全部、又は、ゲート配線の一部若しくは全部のことをいう。また、ゲート電極とゲート配線とを区別せずに、ゲート電極及びゲート配線の両方の機能を有する導電層をゲートという場合がある。
また、トランジスタの構造や動作条件等によって、トランジスタのソースとドレインが互いに入れ替わる場合がある。
なお、本実施において、トランジスタがオン状態であるとはソースとドレインが導通状態であることを指し、トランジスタがオフ状態であるとはソースとドレインが非導通状態であることを指す。
また、本明細書において、オフ電流とは、nチャネル型トランジスタにおいては、ドレインをソースとゲートよりも高い電位とした状態であって、ゲート・ソース間電圧(Vgs)が0V以下であるときに、ソースとドレインの間に流れる電流のことをいう。また、本明細書において、オフ電流とは、pチャネル型トランジスタにおいては、ドレインをソースとゲートよりも低い電位とした状態であって、ゲート・ソース間電圧(Vgs)が0V以上であるときに、ソースとドレインの間に流れる電流のことをいう。
なお、本明細書において、AとBとが接続されている、とは、AとBとが直接接続されているものの他に、電気的に接続されているものを含むものとする。具体的には、トランジスタ等のスイッチング素子を介してAとBとが接続され、当該スイッチング素子がオン状態であるときにAとBとが概略同電位である場合や、抵抗素子を介してAとBとが接続され、当該抵抗素子の両端の電位差が、AとBとを含む回路の所定の動作に影響を与えない程度である場合等、回路の動作を説明する上で、AとBとの間の部分が、同じノードであると捉えて差し支えない状態にある場合に、AとBとが接続されているという。
(実施の形態1)
本実施の形態では、動画表示と静止画表示とを切り換えて行う表示装置について説明する。
本実施の形態の表示装置の一例として、液晶表示装置の構成及び動作について、以下に説明する。
<表示パネルの構成>
図1、図2は、本実施の形態における液晶表示装置の表示パネルの一例を説明するための図である。
図1において、表示パネル130は、画素部100と、データドライバ102と、ゲートドライバ104と、複数の保護回路106と、を有する。データドライバ102はデータ線108に信号を入力し、ゲートドライバ104はゲート線110に信号を入力する。
画素部100は、複数の画素112がマトリクス状に配列して構成されている。画素112は、ゲート線110及びデータ線108に接続するトランジスタ114と、容量素子116と、表示素子として機能する液晶素子118と、を有する。なお、本実施の形態では、表示素子として液晶素子118を用いるが、他にも、発光素子等を用いることができる。
トランジスタ114のソース及びドレインの一方はデータ線108と接続され、データドライバ102からデータ線108を介して、画像信号(Video Data)が入力される。
トランジスタ114のソース及びドレインの一方には、画像信号(Video Data)として、正極性の信号と負極性の信号とが交互に入力される。ここで、正極性の信号とは、その電位が、基準である共通電位(Vcom)よりも高い信号を指し、負極性の信号とは、その電位が、基準である共通電位(Vcom)よりも低い信号を指す。
なお、共通電位(Vcom)は、画像信号(Video Data)の電位に対して基準となる電位であればよく、例えば、GND、0V等に設定することができる。
トランジスタ114のゲートはゲート線110と接続され、ゲートドライバ104からゲート線110を介して電源電位として高電源電位(VDD)及び低電源電位(VSS)が供給される。ここで、高電源電位(VDD)は画像信号(Video Data)の最大値よりも高く、低電源電位(VSS)は画像信号(Video Data)の最小値よりも低いものとする。
なお、電源電位として高電源電位(VDD)が供給されると、トランジスタ114はオン状態になり、画像信号(Video Data)がトランジスタ114を介して、液晶素子118及び容量素子116に入力される。電源電位として低電源電位(VSS)が入力されると、トランジスタ114はオフ状態になり、画像信号(Video Data)の液晶素子118及び容量素子116への入力が停止する。
ここで、トランジスタ114として、キャリアの数が極めて少ない半導体層を含むトランジスタを用いることが好ましい。キャリアの数が極めて少ない半導体層を含むトランジスタとして、例えば、酸化物半導体層を含むトランジスタを用いることができる。
トランジスタに含まれる酸化物半導体層は、水素や水等の不純物が十分に除去され、且つ、十分な酸素が供給されることにより、高純度化されたものであることが好ましい。例えば、酸化物半導体層の水素濃度は、5×1019atoms/cm以下、好ましくは、5×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下とする。なお、上記の酸化物半導体層中の水素濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectroscopy)で測定されるものである。
水素濃度が十分に低減され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層では、キャリア濃度が1×1012/cm未満、好ましくは、1×1011/cm未満、より好ましくは1.45×1010/cm未満となる。例えば、室温(25℃)でのオフ電流(ここでは、単位チャネル幅(1μm)あたりの値)は100zA(1zA(ゼプトアンペア)は1×10−21A)以下、望ましくは10zA以下となる。このように、i型(真性半導体)化された酸化物半導体またはi型に限りなく近い酸化物半導体を用いることで、良好な電気特性のトランジスタを得ることができる。
また、アルカリ金属やアルカリ土類金属が含まれた酸化物半導体を用いてトランジスタを形成した場合、オフ電流が増大してしまう。そこで、酸化物半導体層中のアルカリ金属やアルカリ土類金属の濃度は、2×1016atoms/cm以下、好ましくは、1×1015atoms/cm以下とするとよい。このように、酸化物半導体層中のアルカリ金属やアルカリ土類金属を低減することで、良好な電気特性のトランジスタを得ることができる。
上記酸化物半導体層を含むトランジスタをトランジスタ114に用いることにより、トランジスタのオフ電流に起因する画素112の表示状態の変動を抑制することができるため、一回の画像信号(Video Data)の書き込みに対応する画素112の保持期間を長くすることができる。そのため、画像信号(Video Data)を書き込む間隔を長くすることができる。例えば、画像信号(Video Data)を書き込む間隔を10秒以上、30秒以上、あるいは1分以上にすることができる。
液晶素子118は、画素電極と、共通電極126(対向電極ともいう。)と、画素電極と共通電極126との間に挟持された液晶層と、を有する。液晶素子118の画素電極は、トランジスタ114のソース及びドレインの他方に接続され、トランジスタ114を介して画像信号(Video Data)が入力される。液晶素子118の共通電極126には、共通電位(Vcom)が供給される。
液晶層は、複数の液晶分子を有する。液晶分子の配向状態は主に、画素電極と対向電極との間に印加される電圧により決定され、液晶の光の透過率が変化する。
液晶として、例えば、電気制御複屈折型液晶(ECB型液晶ともいう。)、二色性色素を添加した液晶(GH液晶ともいう。)、高分子分散型液晶、ディスコチック液晶等を用いることができる。また、液晶として、ブルー相を示す液晶を用いてもよい。液晶層は、例えば、ブルー相を示す液晶とカイラル剤とを含む液晶組成物により構成される。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶を用いることにより、液晶表示装置の動作速度を向上させることができる。
また、液晶表示装置の表示方式として、例えば、TN(Twisted Nematic)モード、IPS(In Plane Switching)モード、STM(Super Twisted Nematic)モード、VA(Vertical Alignment)モード、ASM(Axially Symmetric Aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モード、FFS(Fringe Field Switching)モード等を用いてもよい。
また、液晶表示装置は、複数のフレーム期間において、時分割した複数の画像を高速に切り替えて動作させることで、画像表示を行う。
ここで、連続するフレーム期間、例えばn番目のフレーム期間と(n+1)番目のフレーム期間とにおいて、画像表示が変化する場合と変化しない場合がある。本明細書において、画像表示が変化する場合の表示を動画表示といい、画像表示が変化しない場合の表示を静止画表示という。
また、液晶表示装置の表示方式として、フレーム期間毎に、液晶素子の画素電極と対向電極との間に印加される電圧の高低(極性)を反転させる駆動方法(反転駆動ともいう。)を用いてもよい。反転駆動を用いることにより、画像の焼き付きを防止することができる。なお、1フレーム期間は、1画面分の画像を表示する期間に相当する。
なお、画像とは、画素部100の画素112により構成される映像を指す。
容量素子116の第1の端子は、トランジスタ114のソース及びドレインの他方に接続され、トランジスタ114を介して画像信号(Video Data)が入力される。容量素子116の第2の端子は、容量線124に接続され、容量線124から共通容量電位(Vcscom)が供給される。なお、別途スイッチング素子を設け、当該スイッチング素子をオン状態にすることにより、容量素子116の第2の端子に共通容量電位(Vcscom)が供給される構成としてもよい。
容量素子116は、保持容量としての機能を有する。容量素子116は第1の端子の一部又は全部としての機能を有する第1の電極と、第2の端子の一部又は全部としての機能を有する第2の電極と、第1の電極及び第2の電極の間に印加される電圧に応じて電荷が蓄積される誘電体と、を有する。容量素子116の容量は、トランジスタ114のオフ電流等を考慮して設定すればよい。
また、画素112に容量素子116を設けない構成としてもよい。容量素子116を設けない構成とすることにより、画素112の開口率を向上させることができる。
保護回路106には、第1の端子120及び第2の端子122が接続されている。第1の端子120には、低電源電位(HVSS)が供給され、第2の端子122には高電源電位(HVDD)が供給される。また、保護回路106は、画素112が有するトランジスタ114のソース及びドレインの一方と、データ線108を介して接続されている。
高電源電位(HVDD)は低電源電位(HVSS)よりも高い電位である。また、高電源電位(HVDD)は共通電位(Vcom)よりも高く、低電源電位(HVSS)は共通電位(Vcom)よりも低い。また、高電源電位(HVDD)と高電源電位(VDD)とを同じ電位にしてもよい。
低電源電位(HVSS)は、第1の電位、又は、第1の電位よりも高い第2の電位に設定される。第1の電位は、画像信号(Video Data)の最小値よりも低い。また、第1の電位と低電源電位(VSS)とを同じ電位としてもよい。第2の電位は、画像信号(Video Data)の最小値と同じ電位、又は、画像信号(Video Data)の最小値に近い電位とする。
なお、図1では保護回路106を表示パネル130に設ける構成を示しているが、本実施の形態における保護回路の構成はこれに限定されない。表示パネル130の外部に保護回路を設け、当該保護回路と画素部100とを配線を介して接続する構成としてもよい。
次に、図1の液晶表示装置の表示パネル130における、1本のデータ線108に対応する回路の構成について、図2を参照して説明する。
データドライバ102は、サンプリングスイッチとして機能するトランジスタ200を複数有する。また、複数のトランジスタ200が並列に配置されて、サンプリング回路を構成する。
トランジスタ200のソース及びドレインの一方はデータ線108と接続され、ソース及びドレインの他方には画像信号(Video Data)が入力される。ゲートにはサンプリングパルス(Sampling Pulse)が入力される。
サンプリング回路が有する複数のトランジスタ200のうち、任意のトランジスタのゲートにサンプリングパルスが入力されるタイミングに従って、当該トランジスタに接続されたデータ線108に画像信号(Video Data)が入力される。具体的には、トランジスタ200のゲートにサンプリングパルスが入力されると、トランジスタ200がオン状態となり、画像信号(Video Data)がトランジスタ200を介してデータ線108に入力される。
保護回路106は、ダイオード接続されたトランジスタを複数有し、当該複数のトランジスタは、直列に接続されている。
図2では、保護回路106の一例として、ダイオード接続されたトランジスタ202及びトランジスタ204を有し、当該トランジスタが直列に接続されている構成を示す。
トランジスタ202のソース及びドレインの一方は第1の端子120と接続され、ソース及びドレインの他方はデータ線108と接続されている。
トランジスタ204のソース及びドレインの一方はデータ線108と接続され、ソース及びドレインの他方は第2の端子122と接続されている。
<液晶表示装置の構成>
次に、表示パネル130を有する液晶表示装置の構成の一例について、以下に説明する。
図3において、液晶表示装置300は、画像処理回路310と、電源316と、表示パネル320と、を有する。図3の表示パネル320が、図1の表示パネル130に対応する。
液晶表示装置300は、外部機器に接続され、当該外部機器から画像情報を有する信号(Data)が入力される。
画像処理回路310には、画像情報を有する信号(Data)が入力される。画像処理回路310は、入力された画像情報を有する信号(Data)から、表示パネル320に入力する画像信号(Video Data)、制御信号(データドライバ102に入力されるスタートパルス(SSP)及びクロック信号(SCLK)、ゲートドライバ104に入力されるスタートパルス(GSP)及びクロック信号(GCLK)、等)を生成する。また、画像処理回路310は、表示パネル320に設けられたトランジスタ327を制御する信号を、トランジスタ327のゲートに入力する。
なお、画像情報を有する信号(Data)がアナログの信号の場合には、A/Dコンバータ等を介してデジタルの信号に変換して、当該変換された信号を画像処理回路310に入力する構成としてもよい。このような構成とすることにより、後に画像信号(Video Data)の差分を検出する際に、検出を容易に行うことができる。
また、液晶表示装置300の電源316をオン状態にすることで、高電源電位(VDD)、低電源電位(VSS)、高電源電位(HVDD)、低電源電位(HVSS)、共通電位(Vcom)等が、画像処理回路310を介して表示パネル320に供給される。
表示パネル320には、表示制御回路313から、制御信号(スタートパルス(SSP)、クロック信号(SCLK)、スタートパルス(GSP)、クロック信号(GCLK)等)が入力される。また、表示パネル320には、表示制御回路313から、選択回路315で選択された画像信号(Video Data)が入力される。
次に、画像処理回路310の構成と、画像処理回路310が信号等を処理する手順について説明する。
画像処理回路310は、記憶回路311と、比較回路312と、表示制御回路313と、選択回路315と、を有する。
記憶回路311は、複数のフレームメモリ330を有する。フレームメモリ330によって、複数のフレーム期間に対応する画像情報を有する信号(Data)が記憶される。なお、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等の記憶素子を用いて、フレームメモリ330を構成すればよい。
なお、フレームメモリ330は、フレーム期間毎に画像情報を有する信号(Data)を記憶する構成であればよく、記憶回路311が有するフレームメモリ330の数については特に限定されない。また、フレームメモリ330に記憶された画像情報を有する信号(Data)から生成された画像信号(Video Data)は、比較回路312及び選択回路315により選択的に読み出されるものである。なお、図3におけるフレームメモリ330は、1フレーム期間に対応するメモリ領域を概念的に示したものである。
比較回路312は、記憶回路311に記憶された、連続するフレーム期間の画像信号(Video Data)を選択的に読み出して、これらの信号の比較を画素ごとに行って、差分を検出するための回路である。なお、連続するフレーム期間とは、フレーム期間と、当該フレーム期間と隣り合うフレーム期間とを合わせた期間をいう。
本実施の形態では、比較回路312が、連続するフレーム期間の画像信号(Video Data)の差分の有無を検出することによって、表示制御回路313及び選択回路315の動作を決定する。
比較回路312における画像信号(Video Data)の比較により、連続するフレーム期間においていずれかの画素で差分が検出された場合(差分「有」の場合)、比較回路312は、当該画像信号(Video Data)は静止画表示するための信号ではなく、差分が検出された連続するフレーム期間において動画表示すると判断する。
なお、連続するフレーム期間における一部の画素のみにおいて差分が検出された場合、当該差分が検出された画素のみに画像信号(Video Data)を書き込む構成としてもよい。この場合、データドライバ102及びゲートドライバ104がそれぞれ、デコーダ回路を含む構成とする。
一方、比較回路312における画像信号(Video Data)の比較により、連続するフレーム期間において全ての画素で差分が検出されない場合(差分「無」の場合)、比較回路312は、当該画像信号(Video Data)は静止画表示するための信号であり、差分が検出されなかった連続するフレーム期間において静止画表示すると判断する。
このように、比較回路312は、連続するフレーム期間の画像信号(Video Data)の差分の有無を検出することによって、静止画表示するための信号であるか否か(静止画表示するための信号か、動画表示するための信号か)の判断をする。
なお、上記においては、差分が検出された場合に差分「有」としたが、差分「有」とする基準はこれに限定されない。例えば、比較回路312によって検出された差分の絶対値が所定の大きさを超えた場合に、差分「有」としてもよい。
また、上記においては、液晶表示装置300に設けられた比較回路312が連続するフレーム期間の画像信号(Video Data)の差分を検出することによって、当該画像信号(Video Data)が静止画表示するための信号か否かを判断する構成について示したが、本実施の形態はこの構成に限定されない。液晶表示装置300の外部から、静止画表示するための信号か否かを判断するための信号を、液晶表示装置300に入力する構成としてもよい。
選択回路315は、複数のスイッチング素子として機能する半導体素子を有する。このような半導体素子として、例えば、トランジスタやダイオードを用いることができる。
比較回路312が、連続するフレーム期間の画像信号(Video Data)の差分を検出した場合、選択回路315は、記憶回路311が有するフレームメモリ330から動画表示するための画像信号(Video Data)を選択して、表示制御回路313に入力する。
また、比較回路312が、連続するフレーム期間の画像信号(Video Data)の差分を検出しない場合、選択回路315は、記憶回路311が有するフレームメモリ330から画像信号(Video Data)を表示制御回路313に入力しない。画像信号(Video Data)を入力しない構成とすることにより、液晶表示装置300の消費電力を低減することができる。
なお、本実施の形態の液晶表示装置において、比較回路312が、画像信号(Video Data)が静止画表示するための信号であると判断することにより行われる表示モードを、静止画表示モードという。また、比較回路312が、画像信号(Video Data)が動画表示するための信号であると判断することにより行われる表示モードを、動画表示モードという。
また、表示制御回路313は、動画表示モードと静止画表示モードとを選択する機能を有していてもよい。例えば、液晶表示装置300の利用者が手動又は外部機器を用いて当該液晶表示装置300の表示モードを選択することで、動画表示モードと静止画表示モードとを切り換える構成としてもよい。
また、表示モードを選択する機能を有する回路(表示モード選択回路ともいう。)を設け、当該表示モード選択回路から入力される信号に応じて、選択回路315から画像信号(Video Data)を、表示制御回路313に入力する構成としてもよい。
例えば、静止画表示モードで動作している際に、表示モード選択回路から選択回路315に表示モードを切り換えるための信号が入力された場合、比較回路312が連続するフレーム期間の画像信号(Video Data)の差分を検出していなくても、選択回路315が、入力される画像信号(Video Data)を入力するモード(すなわち、動画表示モード)を実行する構成としてもよい。
また、動画表示モードで動作している際に、表示モード選択回路から選択回路315に表示モードを切り換えるための信号が入力された場合、比較回路312が連続するフレーム期間の画像信号(Video Data)の差分を検出していても、選択回路315が、選択した1フレーム期間の画像信号(Video Data)のみを入力するモード(すなわち、静止画表示モード)を実行する構成としてもよい。この場合、液晶表示装置300は、動画表示モードであっても、当該選択した1フレーム期間においては静止画表示を行う。
図3で示す表示パネル320には、図1で示した画素部100等の他に、トランジスタ327及び端子部326を示している。
共通電極126は、画素電極が設けられた基板に対向する基板に設けられている。画素電極と共通電極126によって形成された縦方向の電界によって、液晶素子118の液晶が制御される。
また、表示制御回路313からの信号の入力に応じて、トランジスタ327を介して共通電位(Vcom)が共通電極126に供給される。
トランジスタ327のゲートは、端子部326を介して表示制御回路313に接続され、表示制御回路313からゲートに制御信号が入力される。トランジスタ327の第1の端子(ソース及びドレインの一方)は、端子部326を介して表示制御回路313に接続され、表示制御回路313から第1の端子に共通電位(Vcom)が供給される。トランジスタ327の第2の端子(ソース及びドレインの他方)は、共通電極126に接続されている。
なお、トランジスタ327を、ドライバ部321(データドライバ102、ゲートドライバ104、保護回路106等)及び画素部100の少なくとも一方と同じ基板に設けてもよいし、これらとは別の基板に設けてもよい。また、トランジスタ327に換えて、スイッチング素子として機能する半導体素子(例えば、ダイオード)を用いてもよい。
<液晶表示装置の駆動方法>
次に、本実施の形態の液晶表示装置の駆動方法の一例について、図4、図5に示すタイミングチャートを参照して説明する。なお、図4、図5では、信号の入力のタイミングを説明するために、信号の波形を単純な矩形波で示す。液晶表示装置の構成については、図3を用いる。
まず、表示パネル320に入力される信号について、図4に示すタイミングチャートを参照して説明する。
図4に、表示制御回路313からゲートドライバ104に入力されるクロック信号(GCLK)及びスタートパルス(GSP)と、データドライバ102に入力されるクロック信号(SCLK)及びスタートパルス(SSP)と、を示す。
また、図4に、トランジスタ114のゲートに供給される電源電位(高電源電位(VDD)及び低電源電位(VSS))と、保護回路106の第1の端子120に供給される低電源電位(HVSS)と、データ線108に入力される画像信号(Video Data)と、画素電極に入力される画像信号(Video Data)と、トランジスタ327のゲート電位及び第1の端子の電位と、共通電極126の電位と、を示す。
図4に示す期間401は、動画表示する期間に相当する。
期間401では、クロック信号(GCLK)として常時クロック信号が入力され、スタートパルス(GSP)として垂直同期周波数に応じたパルスが入力される。また、期間401では、クロック信号(SCLK)として常時クロック信号が入力され、スタートパルス(SSP)として1ゲート選択期間に応じたパルスが入力される。
また、期間401では、電源電位として高電源電位(VDD)がゲート線110に供給されて、トランジスタ114がオン状態になる。そして、オン状態となったトランジスタ114を介して、データ線108から、液晶素子118の画素電極及び容量素子116の第1の端子に、画像信号(Video Data)が入力される。
また、期間401では、表示制御回路313からトランジスタ327のゲートに、トランジスタ327をオン状態にする電位が供給される。そして、オン状態となったトランジスタ327を介して、液晶素子118の共通電極126に共通電位(Vcom)が供給される。
図4に示す期間402は、静止画表示する期間に相当する。
期間402では、制御信号(クロック信号(SCLK)、スタートパルス(SSP)、クロック信号(GCLK)、スタートパルス(GSP)等)の入力が停止することにより、データドライバ102及びゲートドライバ104の動作が停止する。制御信号の入力を停止することにより、消費電力を低減することができる。
また、期間402では、電源電位として低電源電位(VSS)がゲート線110に供給されて、トランジスタ114がオフ状態になる。トランジスタ114がオフ状態となるため、データ線108から、画素への画像信号(Video Data)の入力が停止し、液晶素子118の画素電極の電位が浮遊状態となる。
なお、図4の期間402において画像信号(Video Data)の入力を停止する構成について示したが、本実施の形態はこれに限定されない。期間402の長さ及びリフレッシュレートに応じて定期的に画像信号(Video Data)を書き込むことで、静止画の画像の劣化を防ぐ構成としてもよい。
また、表示制御回路313からトランジスタ327のゲートに、トランジスタ327をオフ状態にする電位が供給される。トランジスタ327がオフ状態になると、共通電極126への共通電位(Vcom)の供給が停止され、液晶素子118の共通電極126の電位は浮遊状態になる。このように、液晶素子118の両端の電極(すなわち、画素電極と共通電極126)の電位を浮遊状態にして、新たに電位を供給しない構成とすることで、静止画表示を行うことができる。
次に、動画表示から静止画表示に切り換える期間(図4の期間403)における表示制御回路313の動作について、図5(A)のタイミングチャートを参照して説明する。
図5(A)に、表示制御回路313から供給される、電源電位(高電源電位(VDD)及び低電源電位(VSS))と、低電源電位(HVSS)と、トランジスタ327のゲート電位と、を示す。また、表示制御回路313から入力される、クロック信号(GCLK)及びスタートパルス(GSP)を示す。
まず、スタートパルス(GSP)の表示制御回路313からの入力を停止する(図5(A)のE1)。
スタートパルス(GSP)の入力が停止し、全ての画素に対して画像信号(Video Data)の書き込みが行われた後に、クロック信号(GCLK)の表示制御回路313からの入力を停止する(図5(A)のE2)。
次いで、電源電位を、高電源電位(VDD)から低電源電位(VSS)に設定する。そして、高電源電位(VDD)の供給を停止した後に、保護回路106の第1の端子120に供給される低電源電位(HVSS)の電位を上昇させて、第1の電位から第2の電位にする(図5(A)のE3)。ここで、第2の電位とは、画像信号(Video Data)の最小値と同じ電位、又は、画像信号(Video Data)の最小値に近い電位をいう。
なお、図5(A)のE3においては、低電源電位(VSS)が供給されるタイミングと、低電源電位(HVSS)の電位を上昇させるタイミングとが同じ場合を示しているが、本実施の形態はこれに限定されない。トランジスタ327をオフ状態にする電位が当該トランジスタ327のゲートに供給される前に、低電源電位(HVSS)の電位を上昇させて第2の電位になっていればよい。
その後、トランジスタ327のゲート電位を、トランジスタ327がオフ状態となる電位にする(図5(A)のE4)。
以上の手順をもって、データドライバ102及びゲートドライバ104への信号の入力を停止することができる。
動画表示から静止画表示に切り換える際に、ドライバ部321の誤動作が起きることによって過電圧が生じると、静止画表示に影響を及ぼしてしまう。一方、本実施の形態で説明するように表示制御回路313を用いることで、ドライバ部321の誤動作を引き起こすことなく、静止画表示をすることができる。
次に、静止画表示から動画表示に切り換える期間(図4の期間404)における表示制御回路313の動作について、図5(B)のタイミングチャートを参照して説明する。
図5(B)に、表示制御回路313から供給される、電源電位(高電源電位(VDD)及び低電源電位(VSS))と、低電源電位(HVSS)と、トランジスタ327のゲート電位と、を示す。また、表示制御回路313から入力される、クロック信号(GCLK)及びスタートパルス(GSP)を示す。
まず、トランジスタ327のゲート電位を、トランジスタ327がオン状態となる電位にする(図5(B)のS1)。
次いで、表示パネル320に供給される電源電位を、低電源電位(VSS)から高電源電位(VDD)に設定する。そして、高電源電位(VDD)の供給に合わせて、保護回路106の第1の端子120に供給される低電源電位(HVSS)の電位を下げて、第2の電位から第1の電位にする(図5(B)のS2)。ここで、第1の電位とは、画像信号(Video Data)の最小値よりも低い電位をいう。また、第1の電位と低電源電位(HVSS)とが同じ電位であってもよい。
なお、図5(B)のS2においては、高電源電位(VDD)が供給されるタイミングと、低電源電位(HVSS)の電位を下げるタイミングとが同じ場合を示しているが、本実施の形態はこれに限定されない。表示パネル320にスタートパルス(GSP)が入力される前に、低電源電位(HVSS)の電位を下げて第1の電位になっていればよい。
次に、表示パネル320に入力される全てのクロック信号(GCLK)をH(High)レベルにした後、通常のクロック信号(GCLK)を入力する(図5(B)のS3)。
次に、表示パネル320にスタートパルス(GSP)を入力する(図5(B)のS4)。
以上の手順をもって、データドライバ102及びゲートドライバ104への信号の入力を再開することができる。
本実施の形態で説明するように各配線の電位を順番に動画表示時に戻すことで、ドライバ部321の誤動作を引き起こすことなく、動画表示をすることができる。
本実施の形態では、高電源電位(VDD)の供給を停止した後において、保護回路106の第1の端子120に供給される低電源電位(HVSS)の電位を上昇させている。
ここで、表示パネル320への高電源電位(VDD)の供給を停止した(図5(A)のE3)後の、データ線108の電位等について検討する。高電源電位(VDD)の供給を停止した直後は、液晶素子118や容量素子116には、画像信号(Video Data)が保持されている。
まず、保護回路の第1の端子120に供給される低電源電位(HVSS)の電位を上昇させずに第1の電位とした場合について説明する。なお、第1の電位は、画像信号(Video Data)の最小値よりも低い。
ここで、保護回路が有するトランジスタ202において、オフ状態でのリーク電流が大きい場合、時間の経過とともに、トランジスタ202のリーク電流により、データ線108の電位が低電源電位(HVSS)の電位に近づくように低下する。
そして、データ線108の電位が低下することにより、オフ状態のトランジスタ114を介して、液晶素子118や容量素子116に蓄積された電荷がデータ線108に移動しやすくなる。電荷がデータ線108に移動すると、液晶素子118や容量素子116において画像信号(Video Data)を保持することができなくなる。
例えば、長期の使用によってトランジスタが劣化すると、しきい値電圧のシフト等の特性変化が生じてしまい、オフ状態でのリーク電流が大きくなることがある。よって、動画表示と静止画表示とを切り換えて行う液晶表示装置において、長期の使用によって保護回路106が有するトランジスタ202が劣化すると、静止画表示を行うときに、トランジスタ202のリーク電流により、液晶素子118が画像信号(Video Data)を保持することができなくなる。これにより、安定した画像表示を行うことができない。
また、バックライトからの光や外光等の光によってトランジスタが劣化すると、しきい値電圧のシフト等の特性変化が生じてしまい、オフ状態でのリーク電流が大きくなることがある。よって、動画表示と静止画表示とを切り換えて行う液晶表示装置において、バックライトからの光や外光等の光によって保護回路106が有するトランジスタ202が劣化すると、静止画表示を行うときに、トランジスタ202のリーク電流により、液晶素子118が画像信号(Video Data)を保持することができなくなる。これにより、安定した画像表示を行うことができない。
また、複数の保護回路106が有するトランジスタ202のしきい値電圧等の特性がばらついていると、一部のトランジスタ202でオフ状態でのリーク電流が大きくなることがある。よって、動画表示と静止画表示とを切り換えて行う液晶表示装置において、静止画表示を行うときに、当該一部のトランジスタ202のリーク電流により、対応する液晶素子118が画像信号(Video Data)を保持することができなくなる。これにより、画像に表示むらが生じてしまう。
一方、本実施の形態では、高電源電位(VDD)の供給を停止した後に、保護回路106の第1の端子120に供給される低電源電位(HVSS)の電位を上昇させ、第2の電位、すなわち、画像信号(Video Data)の最小値と同じ電位又は画像信号(Video Data)の最小値に近い電位にしている。
よって、低電源電位(HVSS)の電位とデータ線108の電位との差を小さくすることができる。これにより、データ線108の電位の低下を抑えることができる。
よって、保護回路106が有するトランジスタ202が劣化しても、データ線108の電位の低下を抑えることにより、液晶素子118において画像信号(Video Data)を安定して保持することができる。これにより、安定した画像表示を行うことができる。
また、複数の保護回路106が有するトランジスタ202のしきい値電圧等の特性がばらついていても、トランジスタ202のデータ線108の電位の低下を抑えることにより、各データ線108に対応する液晶素子118において画像信号(Video Data)を安定して保持することができる。これにより、画像に表示むらを生じにくくすることができる。
なお、上記のように、高電源電位(VDD)の供給を停止した後に、保護回路106の第1の端子120に供給される低電源電位(HVSS)の電位を上昇させる方式に加えて、画素部のトランジスタ114として酸化物半導体層を含むトランジスタを用いることが好ましい。これにより、トランジスタ114のリーク電流を低減することができるため、液晶素子118において画像信号(Video Data)をより確実に保持することができる。
また、図6に、動画表示を行う期間601及び静止画表示を行う期間602における、フレーム期間毎の画像信号(Video Data)の書き込み頻度を模式的に示す。図6において、「W」は画像信号(Video Data)を書き込む期間を示し、「H」は画像信号(Video Data)を保持する期間を示す。
本実施の形態の液晶表示装置300では、期間604において、期間602で表示される静止画の画像信号(Video Data)が書き込まれる。そして、期間604で書き込まれた画像信号(Video Data)は、期間602のうち、期間604以外の期間において保持される。
このように、本実施の形態の液晶表示装置300は、静止画表示を行う期間において、1回の画像信号(Video Data)の書き込みに対する表示時間を長くすることによって、画像信号(Video Data)の書き込み頻度を低減することができる。そのため、静止画表示を行う際に、画像表示等による消費電力を低減することができる。
また、同一の画像信号(Video Data)を複数回書き換えて静止画表示を行う場合、画像の切り替わりが視認されると、使用者(人間)は目に疲労を感じることがある。本実施の形態の液晶表示装置300は、静止画表示を行う期間において、1回の画像信号(Video Data)の書き込みに対する表示時間を長くすることによって、画像信号(Video Data)の書き込み頻度を低減することができる。そのため、静止画表示する際に、使用者の眼精疲労を低減することができる。
以上のように、高電源電位(VDD)の供給を停止した後において、保護回路106の第1の端子120に供給される低電源電位(HVSS)の電位を上昇させていることにより、液晶素子118の画像信号(Video Data)を安定して保持することができるため、安定した画像表示を行うことができる。
また、高電源電位(VDD)の供給を停止した後において、保護回路106の第1の端子120に供給される低電源電位(HVSS)の電位を上昇させていることにより、液晶素子118の画像信号(Video Data)を保持することができるため、画像の表示むらを生じにくくすることができる。
(実施の形態2)
本実施の形態では、実施の形態1で説明した液晶表示装置が有するトランジスタの構造の一例について説明する。
トランジスタの構造の一例として、半導体層として酸化物半導体層を含むトランジスタの構造について、図7、図12を参照して説明する。図7、図12は、トランジスタの断面模式図である。
図7(A)に示すトランジスタは、ボトムゲート構造を有するトランジスタの一つであり、逆スタガ型トランジスタともいう。
図7(A)に示すトランジスタは、基板710の上に設けられた導電層711と、導電層711の上に設けられた絶縁層712と、絶縁層712を挟んで導電層711の上に設けられた酸化物半導体層713と、酸化物半導体層713の一部の上にそれぞれ設けられた導電層715及び導電層716と、を有している。
また、図7(A)に、トランジスタの酸化物半導体層713の他の一部(導電層715及び導電層716が設けられていない部分)に接する酸化物絶縁層717と、酸化物絶縁層717の上に設けられた保護絶縁層719を示す。
図7(B)に示すトランジスタは、ボトムゲート構造を有するトランジスタの一つであるチャネル保護型(チャネルストップ型ともいう。)トランジスタであり、逆スタガ型トランジスタともいう。
図7(B)に示すトランジスタは、基板720の上に設けられた導電層721と、導電層721の上に設けられた絶縁層722と、絶縁層722を挟んで導電層721の上に設けられた酸化物半導体層723と、絶縁層722及び酸化物半導体層723を挟んで導電層721の上に設けられた絶縁層727と、酸化物半導体層723の一部の上及び絶縁層727の一部の上にそれぞれ設けられた導電層725及び導電層726と、を有している。
ここで、酸化物半導体層723の一部又は全てと導電層721とが重なる構造にすると、酸化物半導体層723への光の入射を抑えることができる。
また、図7(B)に、トランジスタの上に設けられた保護絶縁層729を示す。
図7(C)に示すトランジスタは、ボトムゲート構造を有するトランジスタの一つである。
図7(C)に示すトランジスタは、基板730の上に設けられた導電層731と、導電層731の上に設けられた絶縁層732と、絶縁層732の一部の上にそれぞれ設けられた導電層735及び導電層736と、絶縁層732、導電層735、及び、導電層736を挟んで導電層731の上に設けられた酸化物半導体層733と、を有している。
ここで、酸化物半導体層733の一部又は全てと導電層731とが重なる構造にすると、酸化物半導体層733への光の入射を抑えることができる。
また、図7(C)に、酸化物半導体層733の上面及び側面と接する酸化物絶縁層737と、酸化物絶縁層737の上に設けられた保護絶縁層739を示す。
図7(D)に示すトランジスタは、トップゲート構造を有するトランジスタの一つである。
図7(D)に示すトランジスタは、絶縁層747を挟んで基板740の上に設けられた酸化物半導体層743と、酸化物半導体層743の一部の上にそれぞれ設けられた導電層745及び導電層746と、酸化物半導体層743、導電層745、及び、導電層746の上に設けられた絶縁層742と、絶縁層742を挟んで酸化物半導体層743の上に設けられた導電層741と、を有している。
基板710、基板720、基板730、基板740のそれぞれには、一例として、ガラス基板(バリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板等)、絶縁体でなる基板(セラミック基板、石英基板、サファイア基板等)、結晶化ガラス基板、プラスチック基板、又は、半導体基板(シリコン基板等)を用いる。
図7(D)に示すトランジスタにおいて、絶縁層747は、基板740からの不純物元素の拡散を防止する下地層としての機能を有する。絶縁層747には、一例として、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、及び、酸化窒化アルミニウム層を、単層で又は積層させて用いる。又は、絶縁層747には、前述の層と、遮光性を有する材料の層とを積層させて用いる。又は、絶縁層747には、遮光性を有する材料の層を用いる。なお、絶縁層747として、遮光性を有する材料の層を用いると、酸化物半導体層743への光の入射を抑えることができる。
なお、図7(D)に示すトランジスタと同様に、図7(A)〜図7(C)に示すトランジスタにおいて、基板710と導電層711との間、基板720と導電層721との間、基板730と導電層731との間に、それぞれ絶縁層747を設けてもよい。
導電層(導電層711、導電層721、導電層731、導電層741)は、トランジスタのゲートとしての機能を有する。これらの導電層には、一例として、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、及び、スカンジウム等の金属の層、又は、当該金属を主成分とする合金の層を用いる。
絶縁層(絶縁層712、絶縁層722、絶縁層732、絶縁層742)は、トランジスタのゲート絶縁層としての機能を有する。
絶縁層(絶縁層712、絶縁層722、絶縁層732、絶縁層742)には、一例として、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、酸化ハフニウム層、又は、酸化アルミニウムガリウム層を用いる。
酸化物半導体層(酸化物半導体層713、酸化物半導体層723、酸化物半導体層733、酸化物半導体層743)と接するゲート絶縁層としての機能を有する絶縁層(絶縁層712、絶縁層722、絶縁層732、絶縁層742)には、酸素を含む絶縁層を用いるのが好ましく、当該酸素を含む絶縁層が、化学量論的組成比より酸素が多い領域(酸素過剰領域とも表記する)を含むことがより好ましい。
上記ゲート絶縁層としての機能を有する絶縁層が酸素過剰領域を有することにより、酸化物半導体層からゲート絶縁層としての機能を有する絶縁層への酸素の移動を防ぐことができる。また、ゲート絶縁層としての機能を有する絶縁層から酸化物半導体層への酸素の供給を行うこともできる。よって、ゲート絶縁層としての機能を有する絶縁層と接する酸化物半導体層を、十分な量の酸素を含有する層とすることができる。
また、ゲート絶縁層としての機能を有する絶縁層(絶縁層712、絶縁層722、絶縁層732、絶縁層742)は、水素や水等の不純物を混入させない方法を用いて成膜することが好ましい。ゲート絶縁層としての機能を有する絶縁層に水素や水等の不純物が含まれると、酸化物半導体層(酸化物半導体層713、酸化物半導体層723、酸化物半導体層733、酸化物半導体層743)への水素や水等の不純物の侵入や、水素や水等の不純物による酸化物半導体層中の酸素の引き抜き、等によって、酸化物半導体層が低抵抗化(n型化)してしまい、寄生チャネルが形成される恐れがあるためである。例えば、ゲート絶縁層としての機能を有する絶縁層は、スパッタリング法によって成膜し、スパッタガスとしては、水素や水等の不純物が除去された高純度ガスを用いることが好ましい。
また、ゲート絶縁層としての機能を有する絶縁層には、酸素を供給する処理を行うことが好ましい。酸素を供給する処理としては、酸素雰囲気における熱処理や、酸素ドープ処理、等がある。または、電界で加速した酸素イオンを照射して、酸素を添加しても良い。なお、本明細書において、酸素ドープ処理とは、酸素をバルクに添加することをいい、当該バルクの用語は、酸素を膜表面のみでなく膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。
ゲート絶縁層としての機能を有する絶縁層に対して、酸素ドープ処理等の酸素を供給する処理を行うことにより、ゲート絶縁層としての機能を有する絶縁層には、化学量論的組成比より酸素が多い領域が形成される。このような領域を備えることにより、酸化物半導体層に酸素を供給し、酸化物半導体層中または界面の酸素不足欠陥を低減することができる。
例えば、ゲート絶縁層としての機能を有する絶縁層として酸化アルミニウムガリウム層を用いた場合、酸素ドープ処理等の酸素を供給する処理を行うことにより、GaAl2−x3+α(0<x<2、0<α<1)とすることができる。
または、スパッタリング法を用いてゲート絶縁層としての機能を有する絶縁層を成膜する際に、酸素ガス、または、不活性気体(例えば、アルゴン等の希ガス、又は、窒素)と酸素との混合ガスを導入することで、該絶縁層に酸素過剰領域を形成してもよい。なお、スパッタリング法による成膜後、熱処理を行っても良い。
酸化物半導体層(酸化物半導体層713、酸化物半導体層723、酸化物半導体層733、酸化物半導体層743)は、トランジスタのチャネル形成層としての機能を有する。これらの酸化物半導体層に用いることができる酸化物半導体としては、四元系金属酸化物(In−Sn−Ga−Zn系金属酸化物等)、三元系金属酸化物(In−Ga−Zn系金属酸化物、In−Sn−Zn系金属酸化物、In−Al−Zn系金属酸化物、Sn−Ga−Zn系金属酸化物、Al−Ga−Zn系金属酸化物、Sn−Al−Zn系金属酸化物等)、及び、二元系金属酸化物等(In−Zn系金属酸化物、Sn−Zn系金属酸化物、Al−Zn系金属酸化物、Zn−Mg系金属酸化物、Sn−Mg系金属酸化物、In−Mg系金属酸化物、In−Ga系金属酸化物、In−Sn系金属酸化物等)が挙げられる。また、酸化物半導体として、In系金属酸化物、Sn系金属酸化物、Zn系金属酸化物等を用いることもできる。また、酸化物半導体として、上記酸化物半導体として用いることができる金属酸化物に酸化シリコン(SiO)を含ませた酸化物半導体を用いることもできる。なお、酸化物半導体は非晶質でもよく、一部または全部が結晶化していてもよい。酸化物半導体に、結晶性を有する酸化物半導体を用いる場合は、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下の表面上に形成するとよい。Raは原子間力顕微鏡(AFM:Atomic Force Microscope)にて評価可能である。酸化物半導体は、好ましくはInを含有する酸化物半導体、さらに好ましくは、In、及びZnを含有する酸化物半導体である。さらに、Ga、Sn、Hf、Al、ランタノイドを含有させてもよい。また、酸化物半導体を高純度化するため、脱水化または脱水素化は有効である。
また、酸化物半導体として、InMO(ZnO)(m>0)で表記される材料を用いることができる。ここで、Mは、Sn、Zn、Ga、Al、Mn、及び、Coから選ばれた一つ又は複数の金属元素を示す。例えば、Mとしては、Ga、Ga及びAl、Ga及びMn、Ga及びCo等が挙げられる。
導電層(導電層715及び導電層716、導電層725及び導電層726、導電層735及び導電層736、並びに、導電層745及び導電層746)は、トランジスタのソース又はドレインとしての機能を有する。これらの導電層には、一例として、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくは、タングステン等の金属、又は、これらの金属を主成分とする合金の層を用いる。
例えば、トランジスタのソース又はドレインとしての機能を有する導電層として、アルミニウム及び銅等の金属材料の層と、チタン、モリブデン、及び、タングステン等の高融点金属材料層とを積層させて用いる。又は、複数の高融点金属の層の間にアルミニウム及び銅等の金属の層を設けて用いる。また、上記の導電層として、ヒロックやウィスカーの発生を防止する元素(シリコン、ネオジム、スカンジウム等)が添加されたアルミニウム層を用いると、トランジスタの耐熱性を向上させることができる。
また、上記の導電層の材料として、酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ混合酸化物(In−SnO、ITOと略記する)、若しくは、酸化インジウム酸化亜鉛混合酸化物(In−ZnO)、又は、これらの金属酸化物に酸化シリコンを含ませた金属酸化物を用いる。
絶縁層727は、トランジスタのチャネル形成層を保護する層(チャネル保護層ともいう。)としての機能を有する。
酸化物絶縁層717及び酸化物絶縁層737には、一例として、酸化シリコン層等の酸化物絶縁層を用いる。
保護絶縁層719、保護絶縁層729、及び、保護絶縁層739には、一例として、窒化シリコン層、窒化アルミニウム層、窒化酸化シリコン層、及び、窒化酸化アルミニウム層等の無機絶縁層を用いる。
また、酸化物半導体層743と導電層745との間、及び、酸化物半導体層743と導電層746との間に、ソース領域及びドレイン領域として機能する酸化物導電層をバッファ層として設けてもよい。図7(D)のトランジスタに酸化物導電層を設けたトランジスタを図12に示す。
図12のトランジスタは、酸化物半導体層743とソース及びドレインとして機能する導電層745及び導電層746との間に、ソース領域及びドレイン領域として機能する酸化物導電層1602及び酸化物導電層1604が形成されている。図12のトランジスタは、作製工程により酸化物導電層1602及び酸化物導電層1604の形状が異なる例である。
図12(A)のトランジスタでは、酸化物半導体膜と酸化物導電膜の積層を形成し、酸化物半導体膜と酸化物導電膜との積層を同じフォトリソグラフィ工程によって形状を加工して島状の酸化物半導体層743と島状の酸化物導電膜を形成する。酸化物半導体層743及び酸化物導電膜上にソース及びドレインとして機能する導電層745及び導電層746を形成した後、導電層745及び導電層746をマスクとして、島状の酸化物導電膜をエッチングし、ソース領域およびドレイン領域として機能する酸化物導電層1602及び酸化物導電層1604を形成する。
図12(B)のトランジスタでは、酸化物半導体層743上に酸化物導電膜を形成し、その上に金属導電膜を形成し、酸化物導電膜および金属導電膜を同じフォトリソグラフィ工程によって加工して、ソース領域およびドレイン領域として機能する酸化物導電層1602及び酸化物導電層1604、ソース及びドレインとして機能する導電層745及び導電層746を形成する。
なお、酸化物導電層の形状を加工するためのエッチング処理の際、酸化物半導体層が過剰にエッチングされないように、エッチング条件(エッチング材の種類、濃度、エッチング時間等)を適宜調整する。
酸化物導電層1602及び酸化物導電層1604の成膜方法は、スパッタリング法や真空蒸着法(電子ビーム蒸着法など)や、アーク放電イオンプレーティング法や、スプレー法を用いる。酸化物導電層の材料としては、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウム、インジウム錫酸化物などを適用することができる。また、上記材料に酸化珪素を含ませてもよい。
ソース領域及びドレイン領域として、酸化物導電層を、酸化物半導体層743とソース及びドレインとして機能する導電層745及び導電層746との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタが高速動作をすることができる。
また、酸化物半導体層743、ドレイン領域として機能する酸化物導電層(酸化物導電層1602又は酸化物導電層1604)、ドレインとして機能する導電層(導電層745又は導電層746)の構成とすることによって、トランジスタの耐圧を向上させることができる。
(実施の形態3)
上記実施の形態で示したトランジスタの半導体層に用いることのできる酸化物半導体層の一例を、図13を用いて説明する。
本実施の形態の酸化物半導体層は、第1の結晶性酸化物半導体層上に、第1の結晶性酸化物半導体層よりも厚い第2の結晶性酸化物半導体層を有する積層構造を有する。
絶縁層1700上に絶縁層1702を形成する。本実施の形態では、絶縁層1702として、PCVD法またはスパッタリング法を用いて、50nm以上600nm以下の膜厚の酸化物絶縁層を形成する。例えば、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選ばれた一層またはこれらの積層を用いることができる。
次に、絶縁層1702上に膜厚1nm以上10nm以下の第1の酸化物半導体膜を形成する。第1の酸化物半導体膜の形成は、スパッタリング法を用い、そのスパッタリング法による成膜時における基板温度は200℃以上400℃以下とする。
本実施の形態では、酸化物半導体用ターゲット(In−Ga−Zn系酸化物半導体用ターゲット(In:Ga:ZnO=1:1:2[mol数比])を用いて、基板とターゲットの間との距離を170mm、基板温度250℃、圧力0.4Pa、直流(DC)電源電力0.5kW、スパッタガスとして酸素のみ、アルゴンのみ、又はアルゴン及び酸素の混合ガス雰囲気下で膜厚5nmの第1の酸化物半導体膜を成膜する。なお、In−Ga−Zn系酸化物半導体は、IGZOと呼ぶことができる。また、In−Sn−Zn系酸化物半導体は、ITZOと呼ぶことができる。酸化物半導体膜としてITZOの薄膜を用いる場合は、ITZOをスパッタ法で成膜するためのターゲットの組成比を、原子数比でIn:Sn:Zn=1:2:2、In:Sn:Zn=2:1:3、In:Sn:Zn=1:1:1、またはIn:Sn:Zn=20:45:35などとすればよい。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第1の加熱処理を行う。第1の加熱処理の温度は、400℃以上750℃以下とする。第1の加熱処理によって第1の結晶性酸化物半導体層1704を形成する(図13(A)参照)。
第1の加熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、C軸配向した結晶が得られる。第1の加熱処理によって、亜鉛と酸素が膜表面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に1層または複数層形成され、これが膜厚方向に成長して重なり積層となる。加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。
第1の加熱処理によって、酸化物絶縁層である絶縁層1702中の酸素を第1の結晶性酸化物半導体層1704との界面またはその近傍(界面からプラスマイナス5nm)に拡散させて、第1の結晶性酸化物半導体層1704の酸素欠損を低減する。従って、下地絶縁層として用いられる絶縁層1702は、膜中(バルク中)、第1の結晶性酸化物半導体層1704と絶縁層1702との界面、のいずれかには少なくとも化学量論比を超える量の酸素が存在することが好ましい。
次いで、第1の結晶性酸化物半導体層1704上に10nmよりも厚い第2の酸化物半導体膜を形成する。第2の酸化物半導体膜の形成は、スパッタリング法を用い、その成膜時における基板温度は200℃以上400℃以下とする。成膜時における基板温度を200℃以上400℃以下とすることにより、第1の結晶性酸化物半導体層1704の表面上に形成される酸化物半導体層のモルフォロジーに秩序性を持たせることができる。
本実施の形態では、酸化物半導体用ターゲット(In−Ga−Zn系酸化物半導体用ターゲット(In:Ga:ZnO=1:1:2[mol数比])を用いて、基板とターゲットの間との距離を170mm、基板温度400℃、圧力0.4Pa、直流(DC)電源0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚25nmの第2の酸化物半導体膜を成膜する。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第2の加熱処理を行う。第2の加熱処理の温度は、400℃以上750℃以下とする。第2の加熱処理によって第2の結晶性酸化物半導体層1706を形成する(図13(B)参照)。第2の加熱処理を、窒素雰囲気下、酸素雰囲気下、又は窒素と酸素の混合雰囲気下で行うことにより、第2の結晶性酸化物半導体層の高密度化及び欠陥数の減少を図る。第2の加熱処理によって、第1の結晶性酸化物半導体層1704を核として膜厚方向、即ち底部から内部に結晶成長が進行して第2の結晶性酸化物半導体層1706が形成される。
また、絶縁層1702の形成から第2の加熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。絶縁層1702の形成から第2の加熱処理までの工程は、水素及び水分をほとんど含まない雰囲気(不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など)下に制御することが好ましく、例えば、水分については露点−40℃以下、好ましくは露点−50℃以下の乾燥窒素雰囲気とする。
次いで、第1の結晶性酸化物半導体層1704及び第2の結晶性酸化物半導体層1706からなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体層1708を形成する(図13(C)参照)。図13(C)では、第1の結晶性酸化物半導体層1704と第2の結晶性酸化物半導体層1706の界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。
また、上記作製方法により、得られる第1の結晶性酸化物半導体層及び第2の結晶性酸化物半導体層は、C軸配向を有していることを特徴の一つとしている。ただし、第1の結晶性酸化物半導体層及び第2の結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構造でもない構造であり、C軸配向を有した結晶性酸化物半導体(C Axis Aligned Crystalline Oxide Semiconductor; CAACとも呼ぶ)である。なお、第1の結晶性酸化物半導体層及び第2の結晶性酸化物半導体層は、一部に結晶粒界を有している。
なお、第1の結晶性酸化物半導体層及び第2の結晶性酸化物半導体層に用いることができる金属酸化物としては、四元系金属酸化物であるIn−Al−Ga−Zn系金属酸化物、In−Al−Ga−Zn系金属酸化物、In−Si−Ga−Zn系金属酸化物、In−Ga−B−Zn系金属酸化物、In−Sn−Ga−Zn系金属酸化物や、三元系金属酸化物であるIn−Ga−Zn系金属酸化物、In−Al−Zn系金属酸化物、In−Sn−Zn系金属酸化物、In−B−Zn系金属酸化物、Sn−Ga−Zn系金属酸化物、Al−Ga−Zn系金属酸化物、Sn−Al−Zn系金属酸化物や、二元系金属酸化物であるIn−Zn系金属酸化物、Sn−Zn系金属酸化物、Al−Zn系金属酸化物、Zn−Mg系金属酸化物や、Zn系金属酸化物などがある。また、上記の材料に酸化シリコン(SiO)を含ませてもよい。ここで、例えば、In−Ga−Zn系金属酸化物とは、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)を有する金属酸化物、という意味であり、その組成比は特に問わない。また、InとGaとZn以外の元素を含んでいてもよい。
また、第1の結晶性酸化物半導体層上に第2の結晶性酸化物半導体層を形成する2層構造に限定されず、第2の結晶性酸化物半導体層の形成後に結晶性酸化物半導体層を形成するための成膜処理と加熱処理のプロセスを繰り返し行って、3層以上の積層構造としてもよい。
上記作製方法で形成された酸化物半導体積層からなる酸化物半導体層1708を、本明細書に開示する半導体装置に適用できるトランジスタ(例えば、実施の形態1及び実施の形態2で説明したトランジスタ)に、用いることができる。
なお、実施の形態2の図7(C)および図7(D)のトランジスタにおいては、ゲートに近く、かつソースとドレインに接する酸化物半導体層界面をキャリアが流れる構造となっている。すなわち、電流は酸化物半導体積層の厚さ方向(一方の面から他方の面に流れる方向、具体的に図7(D)では上下方向)には流れにくく、主として、酸化物半導体積層の一方の界面を流れる。従って、トランジスタに光やBTなどの外部ストレスが与えられても、トランジスタ特性の劣化は抑制される、または低減される。
酸化物半導体層1708のような第1の結晶性酸化物半導体層と第2の結晶性酸化物半導体層の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の高いトランジスタを実現できる。
(実施の形態4)
本実施の形態では、実施の形態1で説明した液晶表示装置が有する保護回路の一例について、図11を参照して説明する。
保護回路として、図11(A)に示す保護回路3000を用いてもよい。保護回路3000は、配線3011に接続される画素部100に設けられた画素が有する素子等が、静電気放電(ESD:Electro Static Discharge)によって破壊されることを防止するために設けられている。保護回路3000は、トランジスタ3001及びトランジスタ3002を有する。
トランジスタ3001は、第1の端子が配線3012と接続され、第2の端子が配線3011と接続され、ゲートが配線3011と接続されている。トランジスタ3002は、第1の端子が配線3013と接続され、第2の端子が配線3011と接続され、ゲートが配線3013と接続されている。
配線3011の電位が低電源電位(VSS)〜高電源電位(VDD)の間の値であれば、トランジスタ3001及びトランジスタ3002はオフ状態になる。よって、配線3011に供給される信号は、配線3011と接続される画素に供給される。
一方、静電気等の影響によって、配線3011に高電源電位(VDD)よりも高い電位、又は低電源電位(VSS)よりも低い電位が供給される場合がある。この場合、この高電源電位(VDD)よりも高い電位又は低電源電位(VSS)よりも低い電位によって、配線3011と接続される画素が有する素子が破壊されることがある。
しかしながら、静電気等の影響によって配線3011に高電源電位(VDD)よりも高い電位が供給される場合、トランジスタ3001がオン状態になる。すると、配線3011の電荷は、トランジスタ3001を介して配線3012に移動するので、配線3011の電位が減少する。また、静電気等の影響によって、配線3011に低電源電位(VSS)よりも低い電位が供給される場合、トランジスタ3002がオン状態になる。すると、配線3011の電荷は、トランジスタ3002を介して配線3013に移動するので、配線3011の電位が上昇する。従って、静電破壊を防止することができる。
すなわち、保護回路3000を設けることによって、配線3011と接続される画素が有する素子の静電破壊を防ぐことができる。
また、保護回路として、図11(B)、図11(C)に示す保護回路3000を用いてもよい。図11(B)に示す構成は、図11(A)に示す構成においてトランジスタ3002及び配線3013を省略したものに対応する。図11(C)に示す構成は、図11(A)に示す構成においてトランジスタ3001及び配線3012を省略したものに対応する。
また、保護回路として、図11(D)に示す保護回路3000を用いてもよい。図11(D)に示す構成は、図11(A)の配線3012とトランジスタ3001の間にトランジスタ3003を直列に接続し、トランジスタ3002と配線3013との間にトランジスタ3004を直列に接続したものに対応する。
図11(D)において、トランジスタ3003は、第1の端子が配線3012と接続され、第2の端子がトランジスタ3001の第1の端子と接続され、ゲートがトランジスタ3001の第1の端子と接続されている。トランジスタ3004は、第1の端子が配線3013と接続され、第2の端子がトランジスタ3002の第1の端子と接続され、ゲートが配線3013と接続されている。
また、保護回路として、図11(E)に示す保護回路3000を用いてもよい。図11(E)に示す構成は、図11(D)のトランジスタ3003のゲートがトランジスタ3001の第1の端子ではなくゲートと接続され、トランジスタ3002のゲートがトランジスタ3004の第2の端子ではなくゲートと接続されたものに対応する。
また、保護回路として、図11(F)に示す保護回路3000を用いてもよい。図11(F)に示す構成は、図11(A)の配線3011と配線3012との間にトランジスタが並列に接続され、配線3011と配線3013との間にトランジスタが並列に接続されたものに対応する。図11(F)において、トランジスタ3003は、第1の端子が配線3012と接続され、第2の端子が配線3011と接続され、ゲートが配線3011と接続されている。また、トランジスタ3004は、第1の端子が配線3013と接続され、第2の端子が配線3011と接続され、ゲートが配線3013と接続されている。
また、保護回路として、図11(G)に示す保護回路3000を用いてもよい。図11(G)に示す構成は、図11(A)に示す構成のトランジスタ3001のゲートと第1の端子との間に、容量素子3005と抵抗素子3006とを並列に接続し、トランジスタ3002のゲートと第1の端子との間に、容量素子3007と抵抗素子3008とを並列に接続したものに対応する。
図11(G)の構成を適用することによって、保護回路3000自体の破壊又は劣化を防止することができる。
例えば、配線3011に電源電位よりも高い電圧が供給される場合、トランジスタ3001のゲート・ソース間電圧(Vgs)が大きくなる。よって、トランジスタ3001がオン状態になるので、配線3011の電圧が減少する。しかし、トランジスタ3001のゲートと第2の端子との間に大きな電圧が印加されるので、トランジスタ3001が破壊又は劣化することがある。これを防止するために、容量素子3005を用いてトランジスタ3001のゲート電圧を上昇させ、トランジスタ3001のゲート・ソース間電圧(Vgs)を小さくする。具体的には、トランジスタ3001がオン状態になると、トランジスタ3001の第1の端子が瞬間的に上昇する。そして、容量素子3005の容量結合によって、トランジスタ3001のゲート電圧が上昇する。このようにして、トランジスタ3001のゲート・ソース間電圧(Vgs)を小さくすることができるため、トランジスタ3001の破壊又は劣化を抑制することができる。
同様に、配線3011に電源電位よりも低い電圧が供給される場合、トランジスタ3002の第1の端子の電圧が瞬間的に減少する。そして、容量素子3007の容量結合によって、トランジスタ3002のゲート電圧が減少する。このようにして、トランジスタ3002のゲート・ソース間電圧(Vgs)を小さくすることができるため、トランジスタ3002の破壊又は劣化を抑制することができる。
(実施の形態5)
本実施の形態では、実施の形態1で説明した液晶表示装置を備えた電子ペーパーについて説明する。
本実施の形態で説明する電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることができる。電子ペーパーを用いた電子機器として、電子書籍(電子ブック)、ポスター、鉄道やバス等の交通機関の車内広告、表示部を有するクレジットカード等の各種カード、等が挙げられる。電子ペーパーを用いた電子機器の一例について、図8、図9を参照して説明する。
図8(A)は、電子ペーパーで作られたポスターの一例を示す図である。ポスター810は、屋外・屋内を問わず、壁面や柱等に掲示することができる。
広告媒体が紙の印刷物である場合には、広告内容を替えるには、紙の印刷物そのものを人手によって交換することを要する。一方、広告媒体として実施の形態1で説明した液晶表示装置を適用したポスター810を用いる場合は、ポスター810そのものを交換する必要はなく、ポスター810に表示する内容を変更するだけで、広告内容を替えることができる。
また、ポスター810に対して無線で情報を送受信することで、非接触で広告内容を替える構成としてもよい。
実施の形態1で説明した液晶表示装置を用いたポスターは、保護回路を構成するトランジスタが劣化しても、データ線の電位の低下を抑えることにより、液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、安定した画像表示を行うことができる。
また、実施の形態1で説明した液晶表示装置を用いたポスターは、液晶表示装置の複数の保護回路が有するトランジスタのしきい値電圧等の特性がばらついていても、データ線の電位の低下を抑えることにより、各データ線に対応する液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、画像に表示むらを生じにくくすることができる。
また、実施の形態1で説明した液晶表示装置は、1回の画像信号(Video Data)の書き込みに対する表示時間(静止画表示モードで動作している時間)が長いため、画像信号(Video Data)の書き込み頻度を低減することができる。そのため、当該液晶表示装置をポスターに用いることにより、画像表示等による消費電力を低減し、また、ポスターの利用者の眼精疲労を低減することができる。
また、図8(B)は、電子ペーパーで作られた車内広告の一例を示す図である。車内広告は、鉄道やバス等の交通機関の車内に設置する広告を指す。車内広告として、中吊り広告820や窓上広告822が挙げられる。ここで、中吊り広告820とは、車内中央部分に掲出された広告媒体を指す。また、窓上広告822とは、立っている乗客が自然に目に入る位置に掲出された広告媒体を指す。
広告媒体が紙の印刷物である場合には、広告内容を替えるには、紙の印刷物そのものを人手によって交換することを要する。一方、広告媒体として実施の形態1で説明した液晶表示装置を適用した中吊り広告820や窓上広告822等の車内広告を用いる場合は、車内広告そのものを交換する必要はなく、車内広告に表示する内容を変更するだけで、広告内容を替えることができる。
また、中吊り広告820や窓上広告822等の車内広告に対して無線で情報を送受信することで、非接触で広告内容を替える構成としてもよい。
実施の形態1で説明した液晶表示装置を用いた中吊り広告や窓上広告等の車内広告は、保護回路を構成するトランジスタが劣化しても、データ線の電位の低下を抑えることにより、液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、安定した画像表示を行うことができる。
また、実施の形態1で説明した液晶表示装置を用いた中吊り広告や窓上広告等の車内広告は、液晶表示装置の複数の保護回路が有するトランジスタのしきい値電圧等の特性がばらついていても、データ線の電位の低下を抑えることにより、各データ線に対応する液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、画像に表示むらを生じにくくすることができる。
また、実施の形態1で説明した液晶表示装置は、1回の画像信号(Video Data)の書き込みに対する表示時間(静止画表示モードで動作している時間)が長いため、画像信号(Video Data)の書き込み頻度を低減することができる。そのため、当該液晶表示装置を中吊り広告や窓上広告等の車内広告に用いることにより、画像表示等による消費電力を低減し、また、車内広告の利用者の眼精疲労を低減することができる。
図9は、電子書籍の一例を示す図である。
電子書籍900は、2つの筐体(筐体902及び筐体904)で構成されている。筐体902及び筐体904は、軸部910により一体とされており、当該軸部910を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体902には表示部906が組み込まれ、筐体904には表示部908が組み込まれている。表示部906及び表示部908は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図9では表示部906)に文章を表示し、左側の表示部(図9では表示部908)に画像を表示することができる。
また、電子書籍900の筐体902には、操作キー912等の操作部、電源914、スピーカ916等が備えられている。操作キー912により、頁を送ることができる。なお、筐体の表示部と同一面にキーボード、ポインティングデバイス等を備える構成としてもよい。また、筐体902又は筐体904の裏面や側面に、外部接続用端子(イヤホン端子、USB端子、ACアダプタ及びUSBケーブル等の各種ケーブルと接続可能な端子、等)、記録媒体挿入部等を備える構成としてもよい。さらに、電子書籍900に、電子辞書としての機能を持たせてもよい。
また、電子書籍900を、無線で情報を送受信できる構成としてもよい。当該構成を有することにより、無線によって、所望の書籍データ等を購入して電子書籍サーバからダウンロードすることができる。
実施の形態1で説明した液晶表示装置を用いた電子書籍は、保護回路を構成するトランジスタが劣化しても、データ線の電位の低下を抑えることにより、液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、安定した画像表示を行うことができる。
また、実施の形態1で説明した液晶表示装置を用いた電子書籍は、液晶表示装置の複数の保護回路が有するトランジスタのしきい値電圧等の特性がばらついていても、データ線の電位の低下を抑えることにより、各データ線に対応する液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、画像に表示むらを生じにくくすることができる。
また、実施の形態1で説明した液晶表示装置は、1回の画像信号(Video Data)の書き込みに対する表示時間(静止画表示モードで動作している時間)が長いため、画像信号(Video Data)の書き込み頻度を低減することができる。そのため、当該液晶表示装置を電子書籍に用いることにより、画像表示等による消費電力を低減し、また、使用者の眼精疲労を低減することができる。
(実施の形態6)
本実施の形態では、実施の形態1で説明した液晶表示装置を表示部に有する電子機器について説明する。
実施の形態1で説明した液晶表示装置を様々な電子機器の表示部に適用することにより、表示機能に加えて様々な機能を持たせた電子機器を提供することができる。当該電子機器として、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう。)、コンピュータ用等のディスプレイ、ノート型パーソナルコンピュータ、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう。)、携帯型遊技機、情報通信端末、情報案内端末、音響再生装置、等が挙げられる。当該電子機器の一例について、図10を参照して説明する。
図10(A)は、携帯型情報通信端末の一例を示す図である。
図10(A)に示す携帯型情報通信端末は、少なくとも表示部1001を有する。また、図10(A)に示す携帯型情報通信端末は、タッチパネル等と組み合わせることにより、様々な携帯品の代わりとして利用することができる。一例として、図10(A)に示すように、携帯型情報通信端末に操作部1002を設けることで、携帯型情報通信端末を携帯電話として利用することができる。なお、操作部1002の代わりに操作ボタンを設けてもよい。また、図10(A)に示す携帯型情報通信端末を、メモ帳、原稿入出力機能を備えたハンディスキャナー等として利用することもできる。
実施の形態1で説明した液晶表示装置は、保護回路を構成するトランジスタが劣化しても、データ線の電位の低下を抑えることにより、液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、携帯型情報通信端末の表示部において安定した画像表示を行うことができる。
また、実施の形態1で説明した液晶表示装置は、液晶表示装置の複数の保護回路が有するトランジスタのしきい値電圧等の特性がばらついていても、データ線の電位の低下を抑えることにより、各データ線に対応する液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、携帯型情報通信端末の表示部において画像に表示むらを生じにくくすることができる。
また、実施の形態1で説明した液晶表示装置は、1回の画像信号(Video Data)の書き込みに対する表示時間(静止画表示モードで動作している時間)が長いため、画像信号(Video Data)の書き込み頻度を低減することができる。そのため、当該液晶表示装置を携帯型情報通信端末の表示部に用いることにより、画像表示等による消費電力を低減し、また、使用者の眼精疲労を低減することができる。
図10(B)は、カーナビゲーションを含む情報案内端末の一例を示す図である。
図10(B)に示す情報案内端末は、少なくとも表示部1101を有する。また、図10(B)に示すように、情報案内端末は、操作ボタン1102、外部入力端子1103等を有していてもよい。
実施の形態1で説明した液晶表示装置は、保護回路を構成するトランジスタが劣化しても、データ線の電位の低下を抑えることにより、液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、情報案内端末の表示部において安定した画像表示を行うことができる。
また、実施の形態1で説明した液晶表示装置は、液晶表示装置の複数の保護回路が有するトランジスタのしきい値電圧等の特性がばらついていても、データ線の電位の低下を抑えることにより、各データ線に対応する液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、情報案内端末の表示部において画像に表示むらを生じにくくすることができる。
また、実施の形態1で説明した液晶表示装置は、1回の画像信号(Video Data)の書き込みに対する表示時間(静止画表示モードで動作している時間)が長いため、画像信号(Video Data)の書き込み頻度を低減することができる。そのため、当該液晶表示装置を情報案内端末の表示部に用いることにより、画像表示等による消費電力を低減し、また、使用者の眼精疲労を低減することができる。
図10(C)は、ノート型パーソナルコンピュータの一例を示す図である。
図10(C)に示すノート型パーソナルコンピュータは、筐体1201、表示部1202、スピーカ1203、LEDランプ1204、ポインティングデバイス1205、接続端子1206、キーボード1207等を有する。
実施の形態1で説明した液晶表示装置は、保護回路を構成するトランジスタが劣化しても、データ線の電位の低下を抑えることにより、液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、パーソナルコンピュータの表示部において安定した画像表示を行うことができる。
また、実施の形態1で説明した液晶表示装置は、液晶表示装置の複数の保護回路が有するトランジスタのしきい値電圧等の特性がばらついていても、データ線の電位の低下を抑えることにより、各データ線に対応する液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、パーソナルコンピュータの表示部において画像に表示むらを生じにくくすることができる。
また、実施の形態1で説明した液晶表示装置は、1回の画像信号(Video Data)の書き込みに対する表示時間(静止画表示モードで動作している時間)が長いため、画像信号(Video Data)の書き込み頻度を低減することができる。そのため、当該液晶表示装置をパーソナルコンピュータの表示部に用いることにより、画像表示等による消費電力を低減し、また、使用者の眼精疲労を低減することができる。
図10(D)は、携帯型遊技機の一例を示す図である。
図10(D)に示す携帯型遊技機は、第1の表示部1301、第2の表示部1302、スピーカ1303、接続端子1304、LEDランプ1305、マイクロフォン1306、記録媒体読込部1307、操作ボタン1308、センサ1309等を有する。
実施の形態1で説明した液晶表示装置は、保護回路を構成するトランジスタが劣化しても、データ線の電位の低下を抑えることにより、液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、携帯型遊技機の表示部において安定した画像表示を行うことができる。
また、実施の形態1で説明した液晶表示装置は、液晶表示装置の複数の保護回路が有するトランジスタのしきい値電圧等の特性がばらついていても、データ線の電位の低下を抑えることにより、各データ線に対応する液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、携帯型遊技機の表示部において画像に表示むらを生じにくくすることができる。
また、実施の形態1で説明した液晶表示装置は、1回の画像信号(Video Data)の書き込みに対する表示時間(静止画表示モードで動作している時間)が長いため、画像信号(Video Data)の書き込み頻度を低減することができる。そのため、当該液晶表示装置を携帯型遊技機の表示部に用いることにより、画像表示等による消費電力を低減し、また、使用者の眼精疲労を低減することができる。
また、表示部(第1の表示部1301と第2の表示部1302)の一方で動画を表示し、他方で静止画を表示することもできる。これにより、静止画を表示している表示部において、ドライバへの信号の供給を停止することができるため、静止画を表示している表示部の画像表示等による消費電力を低減することができる。
図10(E)は、設置型情報通信端末の一例を示す図である。
図10(E)に示す設置型情報通信端末は、少なくとも表示部1401を有する。また、平面部1402に操作ボタン等を設けてもよい。図10(E)に示す設置型情報通信端末は、一例として、現金自動預け払い機、チケット(乗車券を含む)等の情報商材の注文をするための情報通信端末(マルチメディアステーションともいう。)に利用することができる。
実施の形態1で説明した液晶表示装置は、保護回路を構成するトランジスタが劣化しても、データ線の電位の低下を抑えることにより、液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、設置型情報通信端末の表示部において安定した画像表示を行うことができる。
また、実施の形態1で説明した液晶表示装置は、液晶表示装置の複数の保護回路が有するトランジスタのしきい値電圧等の特性がばらついていても、データ線の電位の低下を抑えることにより、各データ線に対応する液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、設置型情報通信端末の表示部において画像に表示むらを生じにくくすることができる。
また、実施の形態1で説明した液晶表示装置は、1回の画像信号(Video Data)の書き込みに対する表示時間(静止画表示モードで動作している時間)が長いため、画像信号(Video Data)の書き込み頻度を低減することができる。そのため、当該液晶表示装置を設置型情報通信端末の表示部に用いることにより、画像表示等による消費電力を低減し、また、使用者の眼精疲労を低減することができる。
図10(F)は、ディスプレイの一例を示す図である。
図10(F)に示すディスプレイは、筐体1501、表示部1502、スピーカ1503、LEDランプ1504、操作ボタン1505、接続端子1506、センサ1507、マイクロフォン1508、支持台1509等を有する。
実施の形態1で説明した液晶表示装置は、保護回路を構成するトランジスタが劣化しても、データ線の電位の低下を抑えることにより、液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、ディスプレイの表示部において安定した画像表示を行うことができる。
また、実施の形態1で説明した液晶表示装置は、液晶表示装置の複数の保護回路が有するトランジスタのしきい値電圧等の特性がばらついていても、データ線の電位の低下を抑えることにより、各データ線に対応する液晶素子において画像信号(Video Data)を安定して保持することができる。これにより、ディスプレイの表示部において画像に表示むらを生じにくくすることができる。
また、実施の形態1で説明した液晶表示装置は、1回の画像信号(Video Data)の書き込みに対する表示時間(静止画表示モードで動作している時間)が長いため、画像信号(Video Data)の書き込み頻度を低減することができる。そのため、当該液晶表示装置をディスプレイの表示部に用いることにより、画像表示等による消費電力を低減し、また、使用者の眼精疲労を低減することができる。
実施の形態1で説明した液晶表示装置を電子機器の表示部に適用することにより、保護回路を構成するトランジスタが劣化しても、液晶素子において画像信号(Video Data)を安定して保持することができるため、電子機器の表示部において安定した画像表示を行うことができる。
また、実施の形態1で説明した液晶表示装置を電子機器の表示部に適用することにより、長時間使用する場合であっても、トランジスタの特性変化によるリーク電流を抑えることができるため、電子機器の表示部において安定した画像表示を行うことができる。
また、実施の形態1で説明した液晶表示装置を電子機器の表示部に適用することにより、液晶表示装置の複数の保護回路が有するトランジスタのしきい値電圧等の特性がばらついていても、液晶素子において画像信号(Video Data)を安定して保持することができるため、電子機器の表示部において画像に表示むらを生じにくくすることができる。
また、実施の形態1で説明した液晶表示装置は、1回の画像信号(Video Data)の書き込みに対する表示時間(静止画表示モードで動作している時間)が長いため、画像信号(Video Data)の書き込み頻度を低減することができる。そのため、当該液晶表示装置を電子機器の表示部に用いることにより、画像表示等による消費電力を低減し、また、使用者の眼精疲労を低減することができる。
100 画素部
102 データドライバ
104 ゲートドライバ
106 保護回路
108 データ線
110 ゲート線
112 画素
114 トランジスタ
116 容量素子
118 液晶素子
120 第1の端子
122 第2の端子
124 容量線
126 共通電極
130 表示パネル
200 トランジスタ
202 トランジスタ
204 トランジスタ
300 液晶表示装置
310 画像処理回路
311 記憶回路
312 比較回路
313 表示制御回路
315 選択回路
316 電源
320 表示パネル
321 ドライバ部
326 端子部
327 トランジスタ
330 フレームメモリ
401 期間
402 期間
403 期間
404 期間
601 期間
602 期間
604 期間
710 基板
711 導電層
712 絶縁層
713 酸化物半導体層
715 導電層
716 導電層
717 酸化物絶縁層
719 保護絶縁層
720 基板
721 導電層
722 絶縁層
723 酸化物半導体層
725 導電層
726 導電層
727 絶縁層
729 保護絶縁層
730 基板
731 導電層
732 絶縁層
733 酸化物半導体層
735 導電層
736 導電層
737 酸化物絶縁層
739 保護絶縁層
740 基板
741 導電層
742 絶縁層
743 酸化物半導体層
745 導電層
746 導電層
747 絶縁層
810 ポスター
820 中吊り広告
822 窓上広告
900 電子書籍
902 筐体
904 筐体
906 表示部
908 表示部
910 軸部
912 操作キー
914 電源
916 スピーカ
1001 表示部
1002 操作部
1101 表示部
1102 操作ボタン
1103 外部入力端子
1201 筐体
1202 表示部
1203 スピーカ
1204 LEDランプ
1205 ポインティングデバイス
1206 接続端子
1207 キーボード
1301 表示部
1302 表示部
1303 スピーカ
1304 接続端子
1305 LEDランプ
1306 マイクロフォン
1307 記録媒体読込部
1308 操作ボタン
1309 センサ
1401 表示部
1402 平面部
1501 筐体
1502 表示部
1503 スピーカ
1504 LEDランプ
1505 操作ボタン
1506 接続端子
1507 センサ
1508 マイクロフォン
1509 支持台
1602 酸化物導電層
1604 酸化物導電層
1700 絶縁層
1702 絶縁層
1704 結晶性酸化物半導体層
1706 結晶性酸化物半導体層
1708 酸化物半導体層
3000 保護回路
3001 トランジスタ
3002 トランジスタ
3003 トランジスタ
3004 トランジスタ
3005 容量素子
3006 抵抗素子
3007 容量素子
3008 抵抗素子
3011 配線
3012 配線
3013 配線

Claims (3)

  1. 静止画表示モードと動画表示モードとを切り換えて表示を行う液晶表示装置であって、
    第1のトランジスタ及び液晶素子を有する画素と、
    ダイオード接続された第2のトランジスタと、を有し、
    前記第2のトランジスタのソース及びドレインの一方には電源電位が供給され、
    前記第2のトランジスタは、ソース及びドレインの他方がデータ線を介して前記第1のトランジスタのソース及びドレインの一方と電気的に接続され、
    前記動画表示モードにおいて、前記第1のトランジスタを介して、前記データ線から前記液晶素子に画像信号が入力され、且つ、前記電源電位が第1の電位に設定され、
    前記静止画表示モードにおいて、前記データ線から前記液晶素子への前記画像信号の入力が停止され、且つ、前記電源電位が前記第1の電位よりも高い第2の電位に設定され、
    前記第2の電位は、前記画像信号の最小値と同じ電位、又は、前記画像信号の最小値に近い電位であることを特徴とする液晶表示装置。
  2. 静止画表示モードと動画表示モードとを切り換えて表示を行う液晶表示装置であって、
    第1のトランジスタ及び液晶素子を有する画素と、
    ダイオード接続された第2のトランジスタと、を有し、
    前記第1のトランジスタは、酸化物半導体を有し、
    前記第2のトランジスタのソース及びドレインの一方には電源電位が供給され、
    前記第2のトランジスタは、ソース及びドレインの他方がデータ線を介して前記第1のトランジスタのソース及びドレインの一方と電気的に接続され、
    前記動画表示モードにおいて、前記第1のトランジスタを介して、前記データ線から前記液晶素子に画像信号が入力され、且つ、前記電源電位が第1の電位に設定され、
    前記静止画表示モードにおいて、前記データ線から前記液晶素子への前記画像信号の入力が停止され、且つ、前記電源電位が前記第1の電位よりも高い第2の電位に設定され、
    前記第2の電位は、前記画像信号の最小値と同じ電位、又は、前記画像信号の最小値に近い電位であることを特徴とする液晶表示装置。
  3. 請求項1又は請求項2において、
    連続するフレーム期間の前記画像信号の差分の有無を検出することによって、前記静止画表示モードと前記動画表示モードとを切り換えることを特徴とする液晶表示装置。
JP2011157387A 2010-08-06 2011-07-19 液晶表示装置 Active JP5832181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011157387A JP5832181B2 (ja) 2010-08-06 2011-07-19 液晶表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010178132 2010-08-06
JP2010178132 2010-08-06
JP2011157387A JP5832181B2 (ja) 2010-08-06 2011-07-19 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2012053454A JP2012053454A (ja) 2012-03-15
JP5832181B2 true JP5832181B2 (ja) 2015-12-16

Family

ID=45555806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011157387A Active JP5832181B2 (ja) 2010-08-06 2011-07-19 液晶表示装置

Country Status (4)

Country Link
US (2) US8692823B2 (ja)
JP (1) JP5832181B2 (ja)
KR (1) KR101846148B1 (ja)
TW (1) TWI483228B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941958B2 (en) 2011-04-22 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9019188B2 (en) 2011-08-08 2015-04-28 Samsung Display Co., Ltd. Display device for varying different scan ratios for displaying moving and still images and a driving method thereof
US9165518B2 (en) 2011-08-08 2015-10-20 Samsung Display Co., Ltd. Display device and driving method thereof
US9299301B2 (en) * 2011-11-04 2016-03-29 Samsung Display Co., Ltd. Display device and method for driving the display device
US9208736B2 (en) 2011-11-28 2015-12-08 Samsung Display Co., Ltd. Display device and driving method thereof
US9129572B2 (en) 2012-02-21 2015-09-08 Samsung Display Co., Ltd. Display device and related method
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
EP2897124B1 (en) * 2012-09-13 2019-02-06 Sharp Kabushiki Kaisha Liquid crystal display device
MY175398A (en) * 2012-09-13 2020-06-24 Sharp Kk Liquid crystal display device
US20140111558A1 (en) * 2012-10-23 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and program
KR20150085035A (ko) 2012-11-15 2015-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
JP2014209209A (ja) * 2013-03-28 2014-11-06 株式会社半導体エネルギー研究所 表示装置
US9685129B2 (en) 2013-04-23 2017-06-20 Sharp Kabushiki Kaisha Liquid crystal display device
US10356651B2 (en) * 2014-07-17 2019-07-16 Cirrent, Inc. Controlled connection of a wireless device to a network
US9971947B2 (en) * 2014-07-31 2018-05-15 Magna Electronics Inc. Vehicle vision system with camera power control
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
KR102271167B1 (ko) * 2014-09-23 2021-07-01 삼성디스플레이 주식회사 소스 드라이브 집적회로 및 그를 포함한 표시장치
US10706790B2 (en) 2014-12-01 2020-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
US9966000B2 (en) * 2015-01-16 2018-05-08 Apple Inc. Electro-static discharge and electric overstress protection strategy for micro-chip array on panel
US10770009B2 (en) * 2015-11-09 2020-09-08 Sharp Kabushiki Kaisha Display device
JP6833443B2 (ja) * 2016-10-14 2021-02-24 株式会社半導体エネルギー研究所 端末システム
WO2018167605A1 (en) * 2017-03-17 2018-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN107643617A (zh) * 2017-10-25 2018-01-30 惠科股份有限公司 驱动装置及显示装置
CN114333698B (zh) * 2021-12-30 2023-02-28 武汉天马微电子有限公司 显示面板和显示装置

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2669869B2 (ja) * 1988-10-18 1997-10-29 三洋電機株式会社 液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07121137A (ja) * 1993-10-21 1995-05-12 Rohm Co Ltd ディスプレイ装置
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
JPH0830799B2 (ja) 1994-04-26 1996-03-27 セイコーエプソン株式会社 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3496431B2 (ja) * 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
KR100266212B1 (ko) * 1997-05-17 2000-09-15 구본준; 론 위라하디락사 잔상제거기능을가지는액정표시장치
JP4057127B2 (ja) * 1998-02-19 2008-03-05 セイコーエプソン株式会社 アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US7184014B2 (en) * 2000-10-05 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100783695B1 (ko) * 2000-12-20 2007-12-07 삼성전자주식회사 저전력 액정 표시 장치
JP3730159B2 (ja) 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005156703A (ja) * 2003-11-21 2005-06-16 Seiko Epson Corp 電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4573552B2 (ja) 2004-03-29 2010-11-04 富士通株式会社 液晶表示装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US20060077138A1 (en) * 2004-09-15 2006-04-13 Kim Hong K Organic light emitting display and driving method thereof
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5015509B2 (ja) * 2006-07-27 2012-08-29 ルネサスエレクトロニクス株式会社 静電保護回路および半導体装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008116770A (ja) * 2006-11-07 2008-05-22 Hitachi Displays Ltd 表示装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8493302B2 (en) * 2007-03-29 2013-07-23 Nlt Technologies, Ltd. Liquid crystal display device with correction voltage different from video signal applied to data line in display period
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010039176A (ja) * 2008-08-05 2010-02-18 Sony Corp 画像表示装置及び画像表示装置の駆動方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
EP2327069A4 (en) * 2008-09-12 2013-03-20 Semiconductor Energy Lab DISPLAY DEVICE
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Also Published As

Publication number Publication date
TWI483228B (zh) 2015-05-01
US8890859B2 (en) 2014-11-18
KR20120023548A (ko) 2012-03-13
JP2012053454A (ja) 2012-03-15
TW201218160A (en) 2012-05-01
US20120032942A1 (en) 2012-02-09
KR101846148B1 (ko) 2018-04-06
US8692823B2 (en) 2014-04-08
US20140204073A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
JP5832181B2 (ja) 液晶表示装置
US20220216242A1 (en) Shift register and display device and driving method thereof
US8817009B2 (en) Method for driving display device and liquid crystal display device
JP6243486B2 (ja) 半導体装置の駆動方法
JP5848912B2 (ja) 液晶表示装置の制御回路、液晶表示装置、及び当該液晶表示装置を具備する電子機器
JP6074077B2 (ja) 半導体装置
US11615756B2 (en) Display device, semiconductor device, and electronic device
JP2010224531A (ja) 半導体装置の駆動方法
JP2023165703A (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151027

R150 Certificate of patent or registration of utility model

Ref document number: 5832181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250